TWI478270B - Grain adapter and bonding method - Google Patents

Grain adapter and bonding method Download PDF

Info

Publication number
TWI478270B
TWI478270B TW101129208A TW101129208A TWI478270B TW I478270 B TWI478270 B TW I478270B TW 101129208 A TW101129208 A TW 101129208A TW 101129208 A TW101129208 A TW 101129208A TW I478270 B TWI478270 B TW I478270B
Authority
TW
Taiwan
Prior art keywords
classification
die
bonding
substrate
wafer
Prior art date
Application number
TW101129208A
Other languages
English (en)
Other versions
TW201324665A (zh
Inventor
Masayuki Mochizuki
Hiroshi Maki
Yukio Tani
Takehito Mochizuki
Original Assignee
Hitachi High Tech Instr Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47879689&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI478270(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi High Tech Instr Co Ltd filed Critical Hitachi High Tech Instr Co Ltd
Publication of TW201324665A publication Critical patent/TW201324665A/zh
Application granted granted Critical
Publication of TWI478270B publication Critical patent/TWI478270B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

晶粒接合器及接合方法
本發明關於晶粒接合器及接合方法，特別是關於無須取下晶圓可以處理具有複數個等級有晶圓處理晶粒接合器及接合方法。
將晶粒(半導體晶片)(以下簡單稱為晶粒)搭載於配線基板或引線框架等之基板而組裝成為封裝之工程之一部，係有由半導體晶圓(以下簡單稱為晶圓)分割晶粒的工程，及將分割的晶粒接合於基板上的接合工程。
被拾取的晶圓上之晶粒係依據電氣特性而辨識為複數個等級，被記憶於控制裝置之記憶體上。為了使具有該複數等級的晶粒裝配於基板，需要對應於每一等級藉由不同晶粒接合器來進行而需要更換之時間，導致生產性降低。又，預將已被拾取之晶圓由晶粒接合器取下時，薄片之張力緩和而殘留的晶粒彼此之接觸，有可能導致破損，降低良品率。
解決該課題的技術有專利文獻1。專利文獻1揭示的技術，係設置引線框架搬送用的複數個線道，藉由接合頭針對複數個等級依據每一線道而進行接合。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕特開平07-193093號公報
但是，針對具有複數個等級之晶圓，在不取下晶圓之情況下進行處理的要求，係存在著各種之晶粒接合器。第1為具有單一之搬送線道與單一之接合頭的晶粒接合器，第2為為提升現今之生產性而具有複數搬送線道與複數個接合頭的晶粒接合器。
於專利文獻1，無法對應於上記之需求，當然亦無具體的解決之揭示。
因此，本發明之第1目的係提供晶粒接合器或接合方法，其在具有單一之搬送線道與單一之接合頭的晶粒接合器，無須取下晶圓而可以針對具有複數個等級晶粒的晶圓進行等級處理。
又，本發明之第2目的係提供晶粒接合器或接合方法，其在具有複數個搬送線道與複數個接合頭的晶粒接合器，無須取下晶圓而可以針對具有複數個等級晶粒的晶圓進行等級處理。
本發明為達成上記目的係至少具有至少以下之特徵。
本發明，係具有：將晶圓具有的不同電氣特性之晶粒分類為複數個等級之每一個而作成分類晶粒之分類映射圖；由上述晶圓進行晶粒之拾取；藉由接合頭使被拾取的 上述晶粒接合於基板或晶粒上；藉由搬送線道對應於上述分類晶粒而將接合用的分類基板依上述分類基板之單位搬送至接合用的接合區域；具有單一之上述搬送線道與單一之上述接合頭，或具有複數個上述搬送線道與複數個上述接合頭的晶粒接合器或接合方法，依據上述分類映射圖而進行將上述分類晶粒接合於對應的上述分類基板的分類控制為第1特徵。
又，本發明中，上述複數個等級之複數為2，此為第2特徵。
另外，本發明中，上述晶粒接合器係具有單一之上述搬送線道與單一之接合頭，上述分類控制，係由上述搬送線道之一端進行複數個上述分類基板之中至少一個上述分類基板之供給，於上述接合後回至上述一端側而予以搬出，此為第3特徵。
又，本發明中，上述晶粒接合器係具有複數個上述搬送線道與複數個上述接合頭，上述分類控制，係針對複數個上述搬送線道之中至少一個上述搬送線道，由其之兩端進行不同分類基板之供給，使上述不同之分類基板回至分別被供給之側而予以搬出，此為第4特徵。
另外，本發明中，上述複數個等級之複數為3，上述分類控制步驟，係在針對接合個數為最多之最多分類晶粒進行搬送的最多搬送線道之中，將載置有複數個上述分類基板的基板搬送托盤2台串聯而進行搬送，該分類基板為用於進行上述最多分類晶粒之接合者，由上述搬送線道之 一端至另一端進行搬送，此為第5特徵。
另外，本發明中，具有上述複數個等級之複數為4的4分類晶粒，或上述晶圓具有2種類之前記晶粒而具有分別具備2等級之4分類晶粒，上述分類控制，係將上述4分類晶粒對應的4分類基板由2個上述搬送線道之4個端部個別供給至上述搬送線道，使上述4分類基板回至分別被供給之側而予以搬出，此為第6特徵。
另外，本發明中，上述複數個等級、複數個上述搬送線道及複數個上述接合頭之複數均為2，上述分類控制手段，係在針對接合個數為最多之最多分類晶粒進行搬送的最多搬送線道之中，將載置有複數個上述分類基板的基板搬送托盤2台串聯而進行搬送，該分類基板為用於進行上述最多分類晶粒之接合者，由上述最多搬送線道之一端至另一端進行搬送，此為第7特徵。
又，本發明中，上述分類控制，係對接合個數為最多之最多分類晶粒進行接合後，對其他分類晶粒進行接合，此為第8特徵。
又，本發明中，上述分類控制步驟，係由容易拾取的上述分類晶粒，或於特定時間或特定個數之中，以成為各分類之特定比例的方式進行拾取，此為第9特徵。
又，本發明中，上述分類控制，在針對上述2台被串聯而進行搬送的上述基板搬送托盤之中接近上述另一端側的基板搬送托盤之全部上述分類基板進行接合時，係使接近上述一端側的基板搬送托盤移動至接近上述另一端側的 基板搬送托盤之位置，此為第10特徵。
因此，依據本發明可以提供晶粒接合器或接合方法，其在具有單一之搬送線道與單一之接合頭的晶粒接合器，無須取下晶圓而可以針對具有複數個等級晶粒的晶圓進行等級處理。
又，依據本發明可以提供晶粒接合器或接合方法，其在具有複數個搬送線道與複數個接合頭的晶粒接合器，無須取下晶圓而可以針對具有複數個等級晶粒的晶圓進行等級處理。
以下，參照圖面說明本發明之實施形態。
(實施形態1)
圖1係表示本發明之實施形態1之晶粒接合器10之概略上面圖。圖2係由圖1之箭頭A看到的晶粒接合器之概略構成與其動作之說明圖。
晶粒接合器10係具有單一之搬送線道與單一之接合頭的晶粒接合器。晶粒接合器10，大致上具有：對基板P供給裝配用晶粒D的晶粒供給部1，由晶粒供給部1進行晶粒之拾取的拾取部2，將被拾取的晶粒D中繼式暫時載置的對準部3，針對對準部之晶粒D進行拾取使接合於基 板P或已接合的晶粒D之上的接合部4，將基板P搬送至裝配位置的搬送部5，對搬送部5進行基板之供給，受取裝配完畢之基板P的基板供給搬出部6、7，及進行各部之動作監視、控制的控制部8。
首先，晶粒供給部1，係具有晶圓保持台12，用於保持具有複數個等級之晶粒D的晶圓11；及使晶粒D由晶圓11往上推而如虛線所示的上推單元13。晶粒供給部1係藉由未圖示的驅動手段朝XY方向移動，而使拾取的晶粒D移動至上推單元13之位置。
拾取部2，係具有；拾取頭21，其具備吸附器22(亦參照圖2)而於吸附器22之前端將藉由上推單元13被往上推的晶粒D進行吸附保持，進行晶粒D之拾取而載置於對準部3；及使拾取頭21朝Y方向移動的拾取頭之Y驅動部23。拾取，係依據晶圓11持有的複數個不同電氣特性之晶粒等級之表示用分類映射圖來進行。分類映射圖係事先記憶於控制部8。又，拾取頭21，係具有使吸附器22昇降、旋轉及朝X方向移動的未圖示的各驅動部。
對準部3，係具有將晶粒D暫時載置的對準平台31，及針對對準平台31上之晶粒D進行辨識之平台辨識攝影機32。
接合部4，係具有：和拾取頭同一構造，由對準平台31進行晶粒D之拾取，而接合於被搬送來的基板P之接合頭41，被裝配於接合頭41之前端而將晶粒D進行吸附保持的吸附器42，使接合頭41朝Y方向移動的Y驅動部 43，及對搬送來的基板P之位置辨識標記(未圖示)進行攝像，而進行應接合的晶粒D之接合位置之辨識的基板辨識攝影機44。
藉由此一構成，接合頭41，係依據平台辨識攝影機32之攝像資料進行拾取位置．姿勢之補正，由對準平台31進行晶粒D之拾取，依據基板辨識攝影機44之攝像資料於基板P進行晶粒D之接合。
搬送部5，係具有1個搬送線道51，於該搬送線道51具備的2個搬送滑槽(transportation chute)係設有用於載置一片或複數片基板P(圖1為15片)的基板搬送托盤9。例如基板搬送托盤9係藉由設於2個搬送滑槽的未圖示的搬送帶進行移動。
藉由此一構成，基板搬送托盤9，係藉由基板供給搬出部6、7將基板P予以載置，沿著搬送路徑(transportation short)移動至接合位置，接合後移動或送回基板供給搬出部6、7而進行基板P之傳遞。
以上說明之實施形態1，為了縮短接合頭41之移動距離縮短處理時間而設置對準平台31，但亦可構成為不設置對準平台31而直接藉由接合頭41由晶圓進行晶粒D之拾取。
又，以後之說明中，稱呼接合頭進行晶粒D之接合的區域為接合平台BS。接合平台有複數個時係以BS1、BS2．．．表示。又，晶粒D之等級係以分類1晶粒D1、分類2晶粒D2．．．表示，對應的基板則以分類1基板 P1、分類2基板P2．．．表示。另外，晶粒未被裝配之基板以下標m表示，晶粒裝配完畢之基板以下標g予以表示。另外，晶粒或基板予以總稱時分別單純表示為D、P。
又，通經常等級高的良品之數目最多，隨著等級降低其數目亦急速減少。以後之說明中，由等級高的良品起以分類1晶粒D1、分類2晶粒D2．．．予以表示。另外，晶圓亦存在有不良品但其被排除於等級之對象外。
本實施形態1之特徵，係具有分類控制手段或分類控制步驟，可依據分類映射圖由具有2個等級之分類1晶粒D1、分類2晶粒D2的晶圓11對晶粒D進行拾取，而對搬送線道51供給和晶粒之分類呈對應的等級之分類1基板P1、分類2基板P2，於搬送來的基板P進行晶粒D之接合，該時係使至少一方之分類晶粒D(分類基板P)回至供給側並予以搬出，而進行等級處理。
結果，第1，於具有單一之搬送線道與單一之接合頭的晶粒接合器，無須取出晶圓而可以對具有複數個等級之晶粒的晶圓進行等級處理。第2，接合完畢之基板P，不會混合而可以對應於每一分類加以區分，可依據等級單位確實進行基板P之供給。
(實施例1)
圖3係表示本發明之實施形態1之特徵、亦即分類控制手段之第1實施例1之構成與動作。又，圖3為了避免 繁雜而僅標記最小限之構成之符號。
於實施例1係表示，由具有2個等級的晶圓11，針對分類1基板P1、分類2基板P2進行分類1晶粒D1、分類2晶粒D2之接合之同時，使實線所示之分類1基板P1如實線之箭頭所示由基板供給搬出部6進行供給而搬出至基板供給搬出部7，使虛線所示分類2基板P2如虛線之箭頭所示由基板供給搬出部6進行供給而再度回至基板供給搬出部6並搬出之例。於圖3基板上之黑的四角形係表示於基板已裝配完畢的晶粒D。又，通經常分類1晶粒D1之等級較分類2晶粒D2之等級高，其數目亦較多。例如分類1晶粒D1為90%左右，分類2晶粒D2為10%左右。
圖4係表示圖3之實施例1之分類控制手段之處理流程。
首先，使基板搬送托盤9由基板供給搬出部6被供給至搬送線道51(步驟1)，於該基板搬送托盤9係搭載有複數個(圖3為15個)分類基板P之中以實線表示的分類1基板P1之未裝配的分類1基板P1m。
接著，使基板搬送托盤9移動至接合平台BS而對分類1晶粒D1進行基板搬送托盤9上之分類1基板P1之個數分之裝配(步驟2)。裝配，係依據控制部8所記憶的分類映射圖進行晶圓11之位置控制，拾取頭21進行分類1晶粒D1之拾取並使載置於對準平台31。之後，藉由接合頭41進行對準平台31上之分類1晶粒D1之拾取，而接合於未裝配之分類1基板P1m。該動作係進行基板搬送 托盤9上之分類1基板P1之個數分。圖3係表示接合頭41正好對最初之未裝配之分類1基板P1m進行接合，拾取頭21使次一接合用的分類1晶粒D1載置於對準平台31。
接著，使基板搬送托盤9搬出至基板供給搬出部7，該基板搬送托盤9係搭載著裝配有分類1晶粒D1之分類1基板P1g者(步驟3)。重複進行步驟1~步驟3之處理直至晶圓11上之分類1晶粒D1不存在(步驟4)。當應處理的分類1晶粒D1不存在時，進行分類2晶粒D2之處理。
於分類2晶粒D2之處理，首先，係進行由基板供給搬出部6供給如虛線所示之未裝配之分類基板P2m等，和分類1晶粒D1之處理步驟1，2同樣的處理(步驟5，步驟6)。接著，和分類1晶粒D1之處理不同，使搭載著裝配有分類2晶粒D2之分類2基板P2g的基板搬送托盤9回至基板供給搬出部6而進行搬出(步驟7)。重複進行步驟5~步驟7之處理直至晶圓11上之分類2晶粒D2不存在(步驟4)。
接著，判斷特定個數之晶粒已被裝配否(步驟9)，未裝配實則將晶圓更換為新的晶圓(步驟10)，重複進行步驟1~步驟9。已裝配則處理終了。
(實施例2)
圖5係表示本發明之實施形態1之特徵的分類控制手 段之第2實施例2之構成與動作。又，圖5亦和圖3同樣為避免繁雜而僅標記最小限之構成符號。
實施例2之和實施例1之不同點為，在實施例1，分類1基板P1係由基板供給搬出部6供給而搬出至基板供給搬出部7，於實施例2則如實線之箭頭所示，分類1基板P1係由基板供給搬出部7供給而回至基板供給搬出部7並進行搬出。亦即，於實施例2，分類1基板P1與分類2基板P2係由不同的基板供給搬出部供給，同時使基板P回至被供給的同一基板供給搬出部而將其搬出。
圖6係表示圖5所示實施例2之分類控制手段之處理流程圖。圖6之處理流程，和圖4之處理流程之不同點僅在於供給分類1基板P1之步驟1不同。其他點均同一。
於實施例2具有之優點為，對應於每一等級而區分基板供給搬出部，已裝配完畢之基板之混在可能性相較於實施例1變低。
又，於上記實施例1，2，在防止已裝配完畢之基板之混在的管理上，雖構成為分類1之處理全部終了後進行分類2之處理的串聯處理，但只要能改善該點則未必一定要構成為串聯處理。
又，以上說明之實施形態1，係說明具有2個等級之例。但是，晶圓具有3個等級時，例如在分類2晶粒D2之裝配後，同樣進行分類3晶粒D3之裝配，而可以進行等級處理。4以上之等級亦同一。
(實施形態2)
圖7係表示本發明之實施形態2之晶粒接合器10A之概略上面圖。晶粒接合器10A，係具有複數(實施形態2為2)之搬送線道與複數(實施形態2為2)之接合頭的晶粒接合器。晶粒接合器10A和晶粒接合器10之不同點為以下之點。第1點為，搬送部5係具有2個搬送線道51，52。第2點為，係具有由拾取部2、對準部3及接合部4形成的2個裝配部20A、20B。個別之裝配部20A、20B之符號，係由具有和晶粒接合器10同一構成或機能的符號，以及用於表示各別系統之下標A、B予以表示。亦即，晶粒接合器10A，係具有複數個搬送線道51、52與複數個接合頭41A、41B的晶粒接合器。構成實施形態2之裝配部20A、20B之接合頭及拾取頭等之動作係和實施形態1同一，以下之說明中若無特殊問題則為簡化說明，而將裝配部之全部動作統合而例如使用藉由裝配部進行裝配之表現。
第3點為，拾取頭21A、21B，係由晶圓11進行晶粒D之拾取，朝X方向移動，而使晶粒D載置於設於接合頭之41A、41B之軌道交叉點的對準平台31A、31B。
又，91，92，93為基板搬送托盤，BS1，BS2，BS3為接合平台。
以上說明之實施形態2，係和實施形態1同樣，為縮短接合頭41A、41B之移動距離，縮短處理時間而設置對準平台31A、31B，但亦可不設置對準平台31A、31B而直 接藉由接合頭41由晶圓進行晶粒D之拾取。
實施形態2之特徵為，第1，於2個搬送線道之中之1個搬送線道具有可有效運用裝配部之2系統的分類控制手段或分類控制步驟。
結果，於具有2個搬送線道與2個接合頭的晶粒接合器，無須取下晶圓而可以有效進行晶圓之等級處理。
第2，如實施形態1之說明，具有於2個搬送線道之中至少一個搬送線道，將至少一方之分類晶粒D(分類基板P)送回供給側而予以搬出的分類控制手段或分類控制步驟。
結果，於具有2個搬送線道與2個接合頭的晶粒接合器，晶圓具有2乃至4之等級(分類)，或者晶圓具有2種類之晶粒而具有各別之2個等級(分類)之情況下亦可進行等級處理。
(實施例3)
使用圖7說明本發明之實施形態2之特徵、亦即分類控制手段之第3實施例3之構成與動作。實施例3之例，係和實施例1，2同樣，於2個搬送線道對於晶圓11具有2個等級時亦可進行等級處理。
因此，實施例3，係具有於2個搬送線道之中之1個搬送線道可有效運用裝配部之2系統的分類控制手段。
於實施例3，係如圖7之黑色箭頭所示，藉由搬送線道51使分類1基板P1，藉由搬送線道52使分類2基 板，由基板供給搬出部6經由接合平台BS1乃至BS3搬送至基板供給搬出部7。該情況下，為迴避分類1與分類2之混在而對每一搬送線道實施管理。又，於實施例3，為使裝配部20A、20B經經常處於稼動而提升稼働率，而交互由晶圓11進行晶粒D之拾取。另外，於實施例3，裝配部20B係藉由接合平台BS3進行分類1晶粒D1之裝配，裝配部20A，係在和裝配部20B裝配相同之個數內，以特定比例的方式來處理藉由接合平台BS1對分類1晶粒D1之裝配與藉由接合平台BS2對分類2晶粒D2之裝配。
上述特定比例可藉由分類2晶粒D2之比例予以決定。例如分類2晶粒D2之比例為10%，則於裝配部20B係進行分類1晶粒D1之處理之90%之中的50%處理，於裝配部20A係進行分類1晶粒D1之處理90%之中之40%以及分類2晶粒D2之處理之10%，之處理。
如上述說明，於裝配部20A與裝配部20B藉由交互進行晶粒拾取的分類控制手段，可以提升稼動率，可有效進行等級處理。
裝配部20A以特定比例進行處理有3個方法。
第1方法為，如實施例1，2之說明，由最初至分類1晶粒D1不存在為止進行分類1晶粒D1之裝配，之後進行分類2晶粒D2之裝配的分離裝配方法。於該方法，係於裝配部20A，最初藉由接合平台BS1進行分類1晶粒D1之裝配，分類1晶粒D1被以特定比例處理後，於接合平台BS2進行分類2晶粒D2之裝配。另外，於裝配部 20B，則經經常藉由接合平台BS3進行分類1晶粒D1之處理。
第2方法為，經常藉由裝配部20A由容易拾取的晶粒進行處理的混在裝配方法。對於分類2晶粒D2之分類1晶粒D1的裝配比例雖會隨時間變化，但最終會穩定於特定比例。第2方法為，在裝配部20A、20B互相進行同一個數之處理後，可以使僅處理分類1晶粒D1的裝配部20B對於基板搬送托盤93之處理，相較於裝配部20A對於基板搬送托盤91之處理更早完成。此時若裝配部20B等待裝配部20A對基板搬送托盤91之處理完了將會降低稼働率。為了交互拾取而提升全體之稼働率，而採用使存在於接合平台BS1的全部分類1基板P1之處理為終了的基板搬送托盤91移動至接合平台BS3，而將新的基板搬送托盤91供給至接合平台BS1的縮短方式。
但是，分類2晶粒D2之比例小，在接合平台BS3之基板搬送托盤93之處理終了後，移動基板搬送托盤91而不具有顯著效果時，亦可等待裝配部20B。
第3方法為，於特定時間或特定個數範圍內，保持上記比例的比例保持方式。該情況下，亦可採用混在裝配方法所示的縮短方式。
另外，於搬送線道52，不論何種方法均和搬送線道51無關係，可在藉由裝配部20A之處理而結束基板搬送托盤92上之全部分類2基板之處理時，將基板搬送托盤92搬出至基板搬送供給搬出部7，而將新的未處理之基板 搬送托盤92供給至接合平台BS2。
分離裝配方法之優點為，已裝配完畢之基板之混在機率低，製品之分類、亦即等級管理容易。另外，混在裝配方法之優點為，晶粒之拾取處理效率高，處理時間短。又，比例保持方式可以安定比例處理分類1基板及分類2基板。
圖8係表示流程複雜的混在裝配方法中之分類控制手段之處理流程圖。
首先，由基板供給搬出部6將實線所示分類1晶粒D1未被裝配之分類1基板P1m供給至接合平台BS1，BS3，將虛線所示分類2晶粒D2未被裝配之分類2基板P2m供給至接合平台BS2(步驟1)。接著，依據晶圓上之晶粒D之分類映射圖，於裝配部20A與20B交互由晶圓11進行晶粒D之拾取(步驟2)。於裝配部20A，係針對拾取之晶粒為分類1晶粒或分類2晶粒進行判斷(步驟3)，依據判斷結果而於接合平台BS1或BS2進行裝配(步驟4，5)。另外，於裝配部20B無條件而於接合平台BS3進行分類1晶粒D1之裝配(步驟6)。
接著，針對接合平台BS3的基板搬送托盤93所搭載的分類2基板P2m之全部是否已經完成分類1晶粒D1之裝配進行判斷(步驟7)。已完成裝配時將接合平台BS3之分類2基板P2搬送至基板供給搬出部7，移至步驟13(步驟8)。未完成裝配則移至步驟13。
另外，於裝配部20A，稍微延遲而針對接合平台BS3 之分類1基板P1m之全部判斷是否已完成分類1晶粒D1之裝配(步驟9)。已完成裝配時使接合平台BS1之分類1基板P1g移動至接合平台BS3，將新的分類1基板P1m供給至接合平台BS1(步驟10)。未完成裝配則移至步驟13。又，於分類2晶粒D2之裝配後，判斷接合平台BS2之分類2基板P2m之全部是否已完成分類2晶粒D2之裝配(步驟11)。已完成裝配時係將接合平台BS2之分類2基板P2g搬送至基板供給搬出部7，將新的分類2基板P2m供給至接合平台BS2，移至步驟13(步驟12)。未完成裝配則移至步驟13。
接著，於步驟13，判斷晶圓11之全部晶粒D是否已完成裝配。未完成裝配則移至步驟2。已完成裝配時判斷是否已完成特定個數之晶粒D之裝配(步驟14)。未完成裝配時係交換新的晶圓11，移至步驟2。已完成裝配時則處理終了。
(實施例4)
使用圖9說明本發明之實施形態2之特徵、亦即分類控制手段之第4實施例4之構成與動作。實施例4之例，係和實施例1乃至3不同，晶圓11係具有3個等級之例。
因此，實施例4係具有：於2個搬送線道之中之1個搬送線道52，使具有2個等級分類之晶粒D的個別分類之基板P由供給側進行供給，送回供給側而予以搬出的分 類控制手段。又，實施例4亦具有分類控制手段，可以不必取下晶圓11而可以有效進行具有3個等級的晶圓11之等級處理。
於實施例4，係由基板供給搬出部6將分類1晶粒D1之裝配用的實線所示之分類1基板P1m供給至搬送線道51，和實施例3同樣，於接合平台BS1係藉由裝配部20A，於接合平台BS3係藉由裝配部20B進行分類1晶粒D1之裝配。當各基板搬送托盤91或93所搭載的基板P之全部已完成晶粒D之裝配時，基板搬送托盤91或93之分類1基板P1m，係如黑色箭頭所示被排出至和供給的基板供給搬出部6不同的基板供給搬出部7。
另外，於搬送線道52，係由基板供給搬出部6被供給分類2晶粒D2之裝配用的實線所示之未裝配之分類1基板P2m，由基板供給搬出部7被供給分類3晶粒D3之裝配用的虛線所示之未裝配之分類3基板P3m。之後，於接合平台BS2係藉由裝配部20A將分類2晶粒D2裝配於未裝配之分類2基板P2m，於接合平台BS4係藉由裝配部20B將分類3晶粒D3裝配於未裝配之分類3基板P3m。之後，各基板搬送托盤92或94的基板P之全部均已完成晶粒D之裝配時，基板搬送托盤92之分類2基板P2m係如空白箭頭所示被送回所供給的基板供給搬出部6，基板搬送托盤94之未裝配之分類4基板P4m則如虛線箭頭所示被送回所供給的基板供給搬出部7而分別予以搬出。
於實施例4，於裝配部20A，裝配部20B亦交互被供 給晶粒。針對裝配部20A及裝配部20B之處理內容以成為同等的方式予以分配。例如分類1、分類2及分類3之比例分別設為70%、20%及10%。於接合平台BS1係對分類1之70%之中之30%，於接合平台BS2係對分類2之20%，於接合平台BS3係對分類1之70%之中之40%，於接合平台BS4係對分類3之10%進行裝配。
於實施例4亦可使用實施例3所示分離裝配方法或混在裝配方法或比例保持方式。
實施例4使用混在裝配方式時，於圖8之處理流程，係於裝配部20B設置裝配部20A之步驟3以下之分岐流程。又，藉由分類1之分配，不限定於接合平台BS3之基板搬送托盤93可以先行處理。因此，為降低機率，而選擇接合平台BS4之處理之分類比例較接合平台BS2之分類比例低者。亦即，分類1之於接合平台BS3之比例較接合平台BS1之比例高。又，以接合平台BS3之基板搬送托盤93可以先被處理的方式，針對裝配部20A之處理比例進行控制亦可。另外，必要時全面採用比例保持方式亦為有效。
(實施例5)
使用圖10說明本發明實施形態2之特徵、亦即分類控制手段之第5實施例5之構成與動作。實施例5係和實施例1乃至4不同，係晶圓11具有4個等級或2種類之晶粒分別具有2個等級之例。
因此，實施例5係具有，於2個搬送線道之中至少一個搬送線道，使一方之分類晶粒D(分類基板P)送回供給側而加以搬出的分類控制手段。
又，實施例5係具有，無須取下晶圓而在晶圓11具有4個等級或2種類之晶粒分別具有2個等級時亦可有效進行等級處理的分類控制手段。
實施例5之構成基本上和實施例4同一。因此，圖10僅重點簡略圖示不同點。不同點在於接合平台BS1與接合平台BS3之處理為不同。因此，以使各接合平台BS之處理呈獨立的方式，如圖10所黑、白，虛線及斜線之各箭頭所示，各分類1基板P1乃至分類4基板P4，於裝配終了後係被送回供給位置。
又，各接合平台BS之處理內容係以使裝配部20A及20B之處理比例儘可能成為同一而予以配置。例如2種類之晶粒分別具有2等級時之接合平台BS之各處理比例，由較高比例起成為44%、35%、12%、9%時，係以(44%，9%)(35%，12%)之組合對裝配部20A、20B進行分配。本例中，裝配部20A、20B之處理量具有6%之差。為消除此而使裝配基板之管理稍微複雜，但亦可於中途之時點替換處理內容。
依據本實施例，於具有2個搬送線道的晶粒接合器，晶圓11具有4個等級時或2種類之晶粒分別具有2個等級時，亦可進行等級處理。
以上說明之實施形態2係設置2個搬送線道，但亦可 設置3個以上之搬送線道。例如3個搬送線道之情況下，裝配部20A係受取3個等級(分類)，裝配部20B係受取2個或3個等級，於搬送不同等級之搬送線道，供給與搬出係於同一之基板供給搬出部進行。
又，以上之說明係針對和分類對應之基板加以說明，但不同分類而基板本身相同時亦可。
以上係說明本發明之實施形態，但是業者可依據上述說明實施各種替代例、修正或變形，本發明在不脫離其要旨範圍內亦包含上述各種替代例、修正或變形。
1‧‧‧晶粒供給部
10，10A‧‧‧晶粒接合器
11‧‧‧晶圓
12‧‧‧晶圓保持台
13‧‧‧上推單元
2‧‧‧拾取部
20A、20B‧‧‧裝配部
21‧‧‧拾取頭
22‧‧‧吸附器
23‧‧‧拾取之Y驅動部
3‧‧‧對準部
31，31A、31B‧‧‧對準平台
4，4A，4B‧‧‧接合部
41，41A、41B‧‧‧接合頭
42，42A，42B‧‧‧吸附器
43‧‧‧接合頭之Y驅動部
5‧‧‧搬送部
6、7‧‧‧基板供給搬出部
8‧‧‧控制部
9，91乃至94‧‧‧基板搬送托盤
51，52‧‧‧搬送線道
BS，BS1乃至BS4‧‧‧接合區域
D‧‧‧晶粒
D1乃至D4‧‧‧分類1晶粒乃至分類4晶粒
P‧‧‧基板
P1乃至P4‧‧‧分類1基板乃至分類4基板
下標m‧‧‧晶粒未被裝配之基板
下標g‧‧‧晶粒裝配完畢之基板
〔圖1〕本發明之實施形態1之晶粒接合器之概略上面圖。
〔圖2〕由圖1之箭頭A看到的晶粒接合器之概略構成及其動作之說明圖。
〔圖3〕本發明之實施形態1之特徵之分類控制手段之第1實施例1之構成與動作之表示圖。
〔圖4〕圖3所示實施例1之分類控制手段之處理流程圖。
〔圖5〕本發明之實施形態1之特徵、亦即分類控制手段之第2實施例2之構成與動作之表示圖。
〔圖6〕圖5所示實施例2之分類控制手段之處理流程圖之表示圖。
〔圖7〕本發明之實施形態2之晶粒接合器之概略上 面圖。
〔圖8〕流程複雜的混合裝配方法之分類控制手段之處理流程圖。
〔圖9〕本發明之實施形態2之特徵、亦即分類控制手段之第4實施例4之構成與動作之說明。
〔圖10〕本發明之實施形態2之特徵、亦即分類控制手段之第5實施例5之構成與動作之說明圖。
10‧‧‧晶粒接合器
11‧‧‧晶圓
21‧‧‧拾取頭
31‧‧‧對準平台
41‧‧‧接合頭
6、7‧‧‧基板供給搬出部
9‧‧‧基板搬送托盤
51‧‧‧搬送線道
BS‧‧‧接合區域
D1‧‧‧分類1晶粒
D2‧‧‧分類2晶粒
P1m‧‧‧晶粒未被裝配之分類1基板
P2m‧‧‧晶粒未被裝配之分類2基板
P1g‧‧‧晶粒裝配完畢之分類1基板
P2g‧‧‧晶粒裝配完畢之分類2基板

Claims (25)

  1. 一種晶粒接合器，具備：按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖；供給前述晶圓之晶粒供給部；從前述晶圓對於晶粒進行拾取之拾取手段；將所拾取之前述晶粒接合至已接合的晶粒上之接合頭；以及將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域的搬送線道；具有單一的前述搬送線道與單一的前述接合頭，或具有複數個前述搬送線道與複數個前述接合頭，該晶粒接合器之特徵在於：具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制手段。
  2. 一種晶粒接合器，具備：按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖；供給前述晶圓之晶粒供給部；從前述晶圓對於晶粒進行拾取之拾取手段；將所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭；以及將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域的搬送線道；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制手段，該晶粒接合器之特徵在於：前述晶粒接合器係具有單一的前述搬送線道與單一的 接合頭，前述分類控制手段係從前述搬送線道的一端而供給前述複數個前述分類基板之中至少一個分類基板，前述接合後返回前述一端側作搬出。
  3. 一種晶粒接合器，具備：按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖；供給前述晶圓之晶粒供給部；從前述晶圓對於晶粒進行拾取之拾取手段；將所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭；以及將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域的搬送線道；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制手段，該晶粒接合器之特徵在於：前述晶粒接合器係具有複數個搬送線道與複數個接合頭，前述分類控制手段，係在前述複數個搬送線道之中至少一個前述搬送線道，從該兩端而供給不同的分類基板，使前述不同的分類基板分別返回被供給之側而作搬出。
  4. 如申請專利範圍第3項之晶粒接合器，其中，前述複數個等級的複數係3，前述分類控制手段，係在對於接合個數為最多的最多分類晶粒進行搬送之最多搬送線道，將載置了複數個待接合前述最多分類晶粒之前述分類基板的基板搬送托盤以2台串聯的方式作搬送，從前述最多搬送線道的一端搬送至另一端。
  5. 如申請專利範圍第3項之晶粒接合器，其中，具有 前述複數個等級的複數係4之4分類晶粒，或者前述晶圓係具有：具有2種類的前述晶粒且分別具備2等級之4分類晶粒；前述分類控制手段，係將前述4分類晶粒所對應之4分類基板分別從2個前述搬送線道的4個端部供給至前述搬送線道，使前述4分類基板分別返回被供給之側而作搬出。
  6. 一種晶粒接合器，具備：按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖；供給前述晶圓之晶粒供給部；從前述晶圓對於晶粒進行拾取之拾取手段；將所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭；以及將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域的搬送線道；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制手段，該晶粒接合器之特徵在於：在第1晶粒的分類與第2晶粒的分類方面，第1分類的晶粒之個數多於第2分類的晶粒之個數時，接合第1分類的晶粒的接合頭之個數係大於接合第2分類的晶粒的接合頭之個數。
  7. 如申請專利範圍第6項之晶粒接合器，其中，接合前述第1分類的晶粒的接合頭，係對於比接合前述第2分類的晶粒的接合頭靠近晶圓供給部之搬送線道的基板進行接合。
  8. 如申請專利範圍第6項之晶粒接合器，其中，全部 的接合頭對於晶粒之個數最多的前述第1分類的晶粒進行接合。
  9. 如申請專利範圍第7項之晶粒接合器，其中，接合前述第1分類的晶粒的接合頭，係對於最靠近晶圓供給部之搬送線道的基板進行接合。
  10. 一種晶粒接合器，具備：按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖；供給前述晶圓之晶粒供給部；從前述晶圓對於晶粒進行拾取之拾取手段；將所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭；以及將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域的搬送線道；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制手段，該晶粒接合器之特徵在於：在第1晶粒的分類與第2晶粒的分類方面，第1分類的晶粒等級高於第2分類的晶粒時，接合第1分類的晶粒的接合頭之個數係多於接合第2分類的晶粒的接合頭之個數。
  11. 如申請專利範圍第10項之晶粒接合器，其中，接合前述第1分類的晶粒的接合頭，係對於比接合前述第2分類的晶粒的接合頭靠近晶圓供給部之搬送線道的基板進行接合。
  12. 如申請專利範圍第10項之晶粒接合器，其中，全部的接合頭對於晶粒之個數最多的前述第1分類的晶粒進 行接合。
  13. 如申請專利範圍第11項之晶粒接合器，其中，接合前述第1分類的晶粒的接合頭，係對於最靠近晶圓供給部之搬送線道的基板，而進行接合。
  14. 一種接合方法，具備：作成按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖的映射圖作成步驟；從前述晶圓對於晶粒進行拾取之拾取步驟；將以接合頭所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭步驟；以及依搬送線道而將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域之步驟；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制步驟，該接合方法之特徵在於：前述晶粒接合器係具有單一的前述搬送線道與單一的接合頭，前述分類控制步驟係從前述搬送線道的一端而供給前述複數個前述分類基板之中至少一個分類基板，前述接合後返回前述一端側作搬出。
  15. 一種接合方法，具備：作成按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖的映射圖作成步驟；從前述晶圓對於晶粒進行拾取之拾取步驟；將以接合頭所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭步驟；以及依搬送線道而將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類 基板的單位而作接合之接合區域之步驟；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制步驟，該接合方法之特徵在於：前述晶粒接合器係具有複數個搬送線道與複數個接合頭，前述分類控制步驟，係在前述複數個搬送線道之中至少一個前述搬送線道，從該兩端而供給不同的分類基板，使前述不同的分類基板分別返回被供給之側而作搬出。
  16. 如申請專利範圍第15項之接合方法，其中，前述複數個等級的複數係3，前述分類控制步驟，係在對於接合個數為最多的最多分類晶粒進行搬送之最多搬送線道，將載置了複數個待接合前述最多分類晶粒之前述分類基板的基板搬送托盤以2台串聯的方式作搬送，從前述搬送線道的一端搬送至另一端。
  17. 一種接合方法，具備：作成按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖的映射圖作成步驟；從前述晶圓對於晶粒進行拾取之拾取步驟；將以接合頭所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭步驟；以及依搬送線道而將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域之步驟；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制步驟，該接合方法之特徵在於： 具有前述複數個等級的複數係4之4分類晶粒，或者前述晶圓係具有：具有2種類的前述晶粒且分別具備2等級之4分類晶粒；前述分類控制步驟，係將前述4分類晶粒所對應之4分類基板分別從2個前述搬送線道的4個端部供給至前述搬送線道，使前述4分類基板分別返回被供給之側而作搬出。
  18. 一種接合方法，具備：作成按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖的映射圖作成步驟；從前述晶圓對於晶粒進行拾取之拾取步驟；將以接合頭所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭步驟；以及依搬送線道而將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域之步驟；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制步驟，該接合方法之特徵在於：在第1晶粒的分類與第2晶粒的分類方面，第1分類的晶粒之個數多於第2分類的晶粒之個數時，接合第1分類的晶粒的接合頭之個數係大於接合第2分類的晶粒的接合頭之個數。
  19. 如申請專利範圍第18項之接合方法，其中，接合前述第1分類的晶粒的接合頭，係對於比接合前述第2分類的晶粒的接合頭靠近晶圓供給部之搬送線道的基板進行接合。
  20. 如申請專利範圍第18項之接合方法，其中，全部的接合頭對於晶粒之個數最多的前述第1分類的晶粒進行接合。
  21. 如申請專利範圍第19項之接合方法，其中，接合前述第1分類的晶粒的接合頭，係對於最靠近晶圓供給部之搬送線道的基板進行接合。
  22. 一種接合方法，具備：作成按複數個等級而對於晶圓具有的電氣特性不同之晶粒進行分類之分類晶粒的分類映射圖的映射圖作成步驟；從前述晶圓對於晶粒進行拾取之拾取步驟；將以接合頭所拾取之前述晶粒接合至基板或已接合的晶粒上之接合頭步驟；以及依搬送線道而將待對應於前述分類晶粒而接合之分類基板搬送至依前述分類基板的單位而作接合之接合區域之步驟；具有：基於前述分類映射圖，而將前述分類晶粒接合至對應之前述分類基板的分類控制步驟，該接合方法之特徵在於：在第1晶粒的分類與第2晶粒的分類方面，第1分類的晶粒等級高於第2分類的晶粒時，接合第1分類的晶粒的接合頭之個數係大於接合第2分類的晶粒的接合頭之個數。
  23. 如申請專利範圍第22項之接合方法，其中，接合前述第1分類的晶粒的接合頭，係對於比接合前述第2分類的晶粒的接合頭靠近晶圓供給部之搬送線道的基板進行接合。
  24. 如申請專利範圍第22項之接合方法，其中，全部的接合頭對於晶粒之個數最多的前述第1分類的晶粒進行接合。
  25. 如申請專利範圍第23項之接合方法，其中，接合前述第1分類的晶粒的接合頭，係對於最靠近晶圓供給部之搬送線道的基板，而進行接合。
TW101129208A 2011-09-16 2012-08-13 Grain adapter and bonding method TWI478270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011203673A JP5815345B2 (ja) 2011-09-16 2011-09-16 ダイボンダ及びボンディング方法

Publications (2)

Publication Number Publication Date
TW201324665A TW201324665A (zh) 2013-06-16
TWI478270B true TWI478270B (zh) 2015-03-21

Family

ID=47879689

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129208A TWI478270B (zh) 2011-09-16 2012-08-13 Grain adapter and bonding method

Country Status (5)

Country Link
US (1) US10096526B2 (zh)
JP (1) JP5815345B2 (zh)
KR (1) KR101479815B1 (zh)
CN (2) CN102990255B (zh)
TW (1) TWI478270B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013105660B3 (de) * 2013-06-03 2014-07-24 Amicra Microtechnologies Gmbh Bestückungsvorrichtung und Verfahren zum Aufbringen von elektrischen und/oder optoelektrischen Bauteilen auf Substrate
CN103286425B (zh) * 2013-07-05 2016-05-18 佛山市南海区宏乾电子有限公司 一种生产大功率管的阵列框架与芯片焊接装置
TW201519343A (zh) * 2013-11-11 2015-05-16 Think Technologies Ltd 多軌進料之旋轉式晶粒檢測設備
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6367672B2 (ja) * 2014-09-29 2018-08-01 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP6584234B2 (ja) * 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
JP6573813B2 (ja) * 2015-09-30 2019-09-11 ファスフォードテクノロジ株式会社 ダイボンダおよび半導体装置の製造方法
CN107134423B (zh) * 2016-02-29 2020-11-20 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及其键合方法
KR102129837B1 (ko) * 2016-03-22 2020-07-03 야마하 모터 로보틱스 홀딩스 가부시키가이샤 기판 공급 유닛 및 본딩 장치
JP6589050B2 (ja) * 2016-03-22 2019-10-09 ヤマハモーターロボティクスホールディングス株式会社 ボンディング装置及びボンディング方法
CN107452644B (zh) * 2016-05-31 2020-11-20 上海微电子装备（集团）股份有限公司 分体式芯片载板搬运键合装置
CN109564878B (zh) * 2016-08-05 2023-05-16 韩华精密机械株式会社 接合系统
KR20180072035A (ko) 2016-12-20 2018-06-29 삼성전자주식회사 본딩 장치
WO2018154760A1 (ja) * 2017-02-27 2018-08-30 ヤマハ発動機株式会社 部品実装装置
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
WO2019065355A1 (ja) 2017-09-28 2019-04-04 株式会社新川 吸着ステージ
KR102430220B1 (ko) 2017-12-01 2022-08-08 세메스 주식회사 다이 본딩 장치
KR102568388B1 (ko) * 2018-06-04 2023-08-18 한화정밀기계 주식회사 본딩 장치
CN112262466B (zh) * 2018-08-01 2023-04-14 平田机工株式会社 搬运装置及控制方法
KR102169271B1 (ko) * 2019-03-08 2020-10-23 한국광기술원 Led 구조체 전사 장치
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置
KR102240027B1 (ko) * 2019-11-07 2021-04-13 양진석 칩 분류 방법
TWI722801B (zh) * 2020-02-21 2021-03-21 均華精密工業股份有限公司 黏晶機
CN113299577A (zh) * 2020-02-21 2021-08-24 均华精密工业股份有限公司 粘晶机
TWM626077U (zh) * 2020-05-20 2022-04-21 馬來西亞商正齊科技有限公司 黏合半導體晶粒的裝置
JP2022136916A (ja) * 2021-03-08 2022-09-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN113102924B (zh) * 2021-04-21 2023-03-21 广州荣裕智能机械有限公司 一种体温计热敏线焊接机
CN113517212B (zh) * 2021-06-23 2021-11-19 四川通妙科技有限公司 一种引线框架用粘芯装置
KR102654727B1 (ko) * 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
CN113644013B (zh) * 2021-08-11 2022-04-01 江苏芯丰集成电路有限公司 一种用于集成电路芯片的固晶系统及其方法
KR20230076584A (ko) * 2021-11-24 2023-05-31 세메스 주식회사 다이 본딩 장치 및 다이 본딩 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (ja) * 1993-12-24 1995-07-28 Nec Corp ダイボンディング装置
US5979739A (en) * 1996-11-08 1999-11-09 Samsung Electronics Co., Ltd. Semiconductor die bonding apparatus having multiple bonding system
US6984533B1 (en) * 2001-10-09 2006-01-10 Xilinx, Inc. Method of sorting dice by speed during die bond assembly and packaging to customer order

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202543B2 (ja) * 1995-06-23 2001-08-27 株式会社東芝 ダイボンディング方法及びその装置
JPH0917812A (ja) * 1995-06-30 1997-01-17 Oki Electric Ind Co Ltd ダイスボンダ
JPH11204670A (ja) * 1998-01-14 1999-07-30 Hitachi Ltd マーキング方法および装置
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US7179346B2 (en) * 2003-06-03 2007-02-20 Asm Assembly Automation Ltd. Semiconductor apparatus with multiple delivery devices for components
US7345254B2 (en) * 2003-12-09 2008-03-18 Asm Assembly Automation Ltd. Die sorting apparatus and method
JP4728759B2 (ja) 2005-09-27 2011-07-20 芝浦メカトロニクス株式会社 電子部品の実装装置
TWI322476B (en) * 2006-10-05 2010-03-21 Advanced Semiconductor Eng Die bonder and die bonding method thereof
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
JP2008251771A (ja) 2007-03-30 2008-10-16 Hitachi High-Tech Instruments Co Ltd 部品実装装置
KR20110037646A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 반도체 다이 본딩 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (ja) * 1993-12-24 1995-07-28 Nec Corp ダイボンディング装置
US5979739A (en) * 1996-11-08 1999-11-09 Samsung Electronics Co., Ltd. Semiconductor die bonding apparatus having multiple bonding system
US6984533B1 (en) * 2001-10-09 2006-01-10 Xilinx, Inc. Method of sorting dice by speed during die bond assembly and packaging to customer order

Also Published As

Publication number Publication date
CN105195930B (zh) 2017-11-03
CN105195930A (zh) 2015-12-30
KR101479815B1 (ko) 2015-01-06
US20130068824A1 (en) 2013-03-21
JP2013065711A (ja) 2013-04-11
CN102990255B (zh) 2016-03-23
US10096526B2 (en) 2018-10-09
KR20130030196A (ko) 2013-03-26
JP5815345B2 (ja) 2015-11-17
CN102990255A (zh) 2013-03-27
TW201324665A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TWI478270B (zh) Grain adapter and bonding method
JP6124969B2 (ja) ダイボンダ及びボンディング方法
CN113210275A (zh) 一种芯片分拣方法及芯片分拣机
TWI536487B (zh) 倒裝晶片貼合機之倍增系統
TW201016570A (en) Transport control device and transport control method
TWI410366B (zh) Handling control device and handling control method
JP2006295098A (ja) 集積回路チップのピックアップ及び分類装置
JP6329665B2 (ja) ダイボンダ及びボンディング方法
CN109196628B (zh) 接合装置及接合方法
US20230282504A1 (en) Method and apparatus for continuous substrate cassette loading
US10907247B2 (en) Apparatus and method for processing sputtered IC units
JP2001176892A (ja) ダイボンディング方法及びその装置
KR101790546B1 (ko) 웨이퍼링 프레임방식용 픽앤플레이스 시스템
CN109155270B (zh) 基板供给单元及接合装置
TWI401198B (zh) Substrate classification method
TWI830438B (zh) 晶粒接合裝置以及晶粒接合方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
US20020182759A1 (en) Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same
US8905109B2 (en) Apparatus for bonding substrates to each other
JPH0964067A (ja) ワークに対する半導体チップの供給装置
CN215680637U (zh) 一种物料传输装置及新型固晶流水线
TWI453855B (zh) 半導體元件之整合式製造設備及整合式製造方法
TWI401766B (zh) 試驗處理機及其零件移送方法
CN117855083A (zh) 裸片键合装置
TWI419249B (zh) 半導體元件之整合式製造設備及其製造方法