CN102990255A - 芯片焊接机以及焊接方法 - Google Patents

芯片焊接机以及焊接方法 Download PDF

Info

Publication number
CN102990255A
CN102990255A CN2012102958957A CN201210295895A CN102990255A CN 102990255 A CN102990255 A CN 102990255A CN 2012102958957 A CN2012102958957 A CN 2012102958957A CN 201210295895 A CN201210295895 A CN 201210295895A CN 102990255 A CN102990255 A CN 102990255A
Authority
CN
China
Prior art keywords
classification
substrate
chip
welding
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102958957A
Other languages
English (en)
Other versions
CN102990255B (zh
Inventor
望月政幸
牧浩
谷由贵夫
望月威人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science and Technology Ltd.
Original Assignee
Hitachi High Tech Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47879689&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102990255(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi High Tech Instruments Co Ltd filed Critical Hitachi High Tech Instruments Co Ltd
Priority to CN201510649680.4A priority Critical patent/CN105195930B/zh
Publication of CN102990255A publication Critical patent/CN102990255A/zh
Application granted granted Critical
Publication of CN102990255B publication Critical patent/CN102990255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供芯片焊接机以及焊接方法，在具有单一输送道和单一焊接头或具有多个输送道和多个焊接头的芯片焊接机中，无需取出晶圆便可以进行芯片的等级处理。生成按多个等级中的每个等级，对晶圆具有的电气特性不同的芯片进行分类得到的分类芯片的分类映射，从所述晶圆中拾取芯片，通过焊接头焊接在基板或芯片上，通过输送道把对应于所述分类芯片的分类基板以所述分类基板为单位进行输送，具有单一的所述输送道和单一的所述焊接头，或者具有多个所述输送道和多个所述焊接头，进行根据所述分类映射，把所述分类芯片焊接在对应的所述分类基板上的分类控制。

Description

芯片焊接机以及焊接方法
技术领域
本发明涉及芯片焊接机以及焊接方法，特别是涉及无需取出晶圆便可以处理具有多个等级的晶圆的芯片焊接机以及焊接方法。
背景技术
在把芯片（半导体芯片）（以下简称为芯片）放置在配线基板或引线框等基板上来组装封装的工序的一部分中，具有从半导体晶圆（以下简称为晶圆）分割芯片的工序和将分割后的芯片焊接在基板上的工序。
在拾取的晶圆上的芯片中，根据电气特性辨别为多个等级，并存储在控制装置的存储器上。为了把这样的具有多个等级的芯片安装在基板上，针对每个等级通过不同的芯片焊接进行安装所以更换需要花费时间，生产性降低。此外，当从芯片焊接机中取出拾取一次的晶圆时，薄片的张力减缓剩余的芯片彼此接触，存在芯片损坏产率降低的担心。
作为解决该课题的技术具有专利文献1。专利文献1公开的技术设置输送引线框的多个道路，通过焊接头在每个道路中焊接多个等级。
但是，对于各种芯片焊接机具有无需取出晶圆便可以进行处理的要求。第一、是具有单一的输送道和单一的焊接头的芯片焊接机，第二、是为了提高现今的生产性具有多个输送道以及多个焊接头的芯片焊接机。
在专利文献1中，没有针对上述需求的认识，当然没有公开具体的解决方案。
【专利文献1】日本特开平07-193093号公报
发明内容
因此，本发明的第一目的在于，提供在具有单一输送道和单一焊接头的芯片焊接机中，无需取出晶圆便可以进行具有多个等级的芯片的晶圆的等级处理的芯片焊接机或焊接方法。
此外，本发明的第二目的在于，提供在具有多个输送道和多个焊接头的芯片焊接机中，无需取出晶圆便可以进行具有多个等级的芯片的晶圆的等级处理的芯片焊接机或焊接方法。
本发明为了达成上述目的，至少具有以下的特征。
本发明的第一特征为：一种芯片焊接机或焊接方法，生成按多个等级中的每个等级，对晶圆具有的电气特性不同的芯片进行分类得到的分类芯片的分类映射，从所述晶圆中拾取芯片，在基板或已经焊接的芯片上焊接通过拾取头拾取的所述芯片，通过输送道把对应于所述分类芯片进行焊接的分类基板以所述分类基板为单位输送到进行焊接的焊接区域，具有单一的所述输送道和单一的所述焊接头，或者具有多个所述输送道和多个所述焊接头，所述芯片焊接机或焊接方法具有根据所述分类映射，把所述分类芯片焊接在对应的所述分类基板上。
本发明的第二特征为所述多个等级的多个是指2个。
并且，本发明的第三特征为所述芯片焊接机具有单一的所述输送道和单一的焊接头，所述分类控制从所述输送道的一端供给多个所述分类基板中的至少一个所述分类基板，在进行所述焊接后将其返回送出到所述一端。
此外，本发明的第四特征为所述芯片焊接机具有多个所述输送道和多个所述焊接头，所述分类控制向所述多个输送道中的至少一个所述输送道，从其两端供给不同的分类基板，将所述不同的分类基板返回送出到各自供给的一侧。
此外，本发明的第五特征为所述多个等级的多个是指3个，所述分类控制步骤在对焊接的个数最多的最多分类芯片进行输送的最多输送道中，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述输送道的一端输送到另一端。
本发明的第六特征为具有所述多个等级的多个是指4个的4个分类芯片，或者具有所述晶圆具有两种所述芯片并且各芯片具备两个等级的4个分类芯片，所述分类控制从两个所述输送道的四个端部，分别向所述输送道供给所述4个分类芯片所对应的4个分类基板，将所述4个分类基板返回送出到各自供给的一侧。
本发明的第七特征为所述多个等级、多个所述输送道以及多个所述焊接头的多个都是指2个，所述分类控制单元通过输送焊接的个数最多的最多分类芯片的最多输送道，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述最多输送道的一端输送到另一端。
本发明的第八特征为所述分类控制在对焊接的个数最多的最多分类芯片进行了焊接后，焊接其他的分类芯片。
本发明的第九特征为所述分类控制步骤从容易拾取的所述分类芯片中，或者在预定时间或预定个数内进行拾取，以便成为各分类的预定的比例。
本发明的第十特征为所述分类控制在所述串联输送的两台所述基板输送托板中的靠近所述另一端侧的基板输送托板的全部的所述分类基板上进行了焊接时，使靠近所述一端侧的基板输送托板移动到靠近所述另一端侧的基板输送托板的位置。
根据本发明，可以提供在具有单一输送道和单一焊接头的芯片焊接机中，无需取出晶圆便可以进行具有多个等级的芯片的晶圆的等级处理的芯片焊接机或焊接方法。
此外，根据本发明，可以提供在具有多个输送道和多个焊接头的芯片焊接机中，无需取出晶圆便可以进行具有多个等级的芯片的晶圆的等级处理的芯片焊接机或焊接方法。
附图说明
图1是本发明第一实施方式的芯片焊接机的概要俯视图。
图2说明从图1的箭头A看到的芯片焊接机的概要结构及其动作。
图3表示本发明第一实施方式的分类控制单元的实施例1的结构以及动作。
图4表示图3所示的第一实施方式的分类控制单元的处理流程。
图5表示本发明第一实施方式的分类控制单元的实施例2的结构和动作。
图6表示如图5所示的实施例2的分类控制单元的处理流程。
图7是本发明第二实施方式的芯片焊接机的概要俯视图。
图8表示流程复杂的混合安装方法中的分类控制单元的处理流程。
图9表示本发明第二实施方式的分类控制单元的实施例4的结构以及动作。
图10表示本发明第二实施方式的分类控制单元的实施例5的结构以及动作。
符号说明
1芯片供给部；10、10A芯片焊接机；11晶圆；12晶圆保持台；13突起单元；2拾取部；20A、20B安装部；21拾取头；22筒夹；23拾取头的Y驱动部；3校准部；31、31A、31B校准台；4、4A、4B焊接部；41、41A、41B焊接头；42、42A、42B筒夹；43焊接头的Y驱动部；5输送部；6、7基板供给搬出部；8控制部；9、91至94基板输送托板；51、52输送道；BS、BS1至BS4焊接区域；D芯片；D1至D4分类1芯片至分类4芯片；P基板；P1至P4分类1基板至分类4基板；添加子m芯片未安装的基板；添加字g芯片已安装的基板
实施方式
以下使用附图说明本发明的实施方式。
（第一实施方式）
图1是本发明第一实施方式的芯片焊接机10的概要俯视图。图2说明从图1的箭头A看到的芯片焊接机的概要结构及其动作。
芯片焊接机10是具有单一的输送道和单一的焊接头的芯片焊接机。芯片焊接机10大体具有供给在基板P上安装的芯片D的芯片供给部1、从芯片供给部1拾取芯片的拾取部2、把拾取的芯片D一度放置在中间的校准部3、拾取校准部的芯片D，将其焊接在基板P或已经焊接的芯片D上的焊接部4、把基板P输送道安装位置的输送部5、向输送部5供给基板，收取安装后的基板P的基板供给搬出部6和7、监视各部的动作进行控制的控制部8。
首先，芯片供给部1具有用于保持具有多个等级的芯片D的晶圆11的晶圆保持台12和使芯片D从晶圆11突起的由点划线表示的突起单元13。芯片供给部1通过未图示的驱动单元在XY方向上移动，使要拾取的芯片D移动到突起单元13的位置。
拾取部2具有：在前端具有用于吸着保持通过突起单元13而突起的芯片D的筒夹22（参照图2），拾取芯片D将其安装在校准部3的拾取头21；使拾取头21在Y方向上移动的拾取头的Y驱动部23。根据表示晶圆11具有的多个电气特性不同的芯片的等级的分类映射，进行拾取。分类映射预先存储在控制部8中。拾取头21具有使筒夹22升降，旋转以及X方向移动的未图示的各驱动部。
校准部3具有临时放置芯片D的校准台31和用于识别校准台31上的芯片D的校准台识别照相机32。
焊接部4具有与拾取头相同的构造，具有从校准台31拾取芯片D，将其焊接在输送来的基板P上的焊接头41、安装在焊接头41的前端，用于吸着保持芯片D的筒夹42、使焊接头41在Y方向上移动的Y驱动部43以及对输送来的基板P的位置识别标记（未图示）进行拍摄，识别应该焊接的芯片D的焊接位置的基板识别照相机44。
通过这样的结构，焊接头41根据校准台识别照相机32的拍摄数据修正拾取位置、姿势，从校准部31拾取芯片D，根据基板识别照相机44的拍摄数据在基板P上焊接芯片D。
输送部5具有一个输送道51，该一个输送道51具备用于输送放置了一个或多个基板P（在图1中为15个）的基板输送托板9的两条基板输送导槽。例如，基板输送托板9通过设置在2条输送导槽上的未图示的输送带来移动。
通过这样的结构，基板输送托板9通过基板供给搬出部6、7放置基板P，然后沿着输送导槽移动到焊接位置，在焊接后移动或返回到基板供给搬出部6、7转交基板P。
以上说明的第一实施方式为了缩短焊接头41的移动距离缩短处理时间，设置了校准台31，但是也可以不设置校准部31直接通过焊接头41从晶圆拾取芯片D。此外，在以后的说明中，把焊接头焊接芯片D的区域称为焊接台BS。在具有多个焊接台时，表示为BS1、BS2……。此外，把芯片D的等级称为分类1芯片D1、分类2芯片D2、……，把对应的基板表示为分类1基板P1、分类2基板P2……。并且，通过附加字m表示未安装芯片的基板，通过添加字g表示已安装芯片的基板。并且，在总称芯片或基板时，分别单独表示为D、P。
此外，一般等级高的良品的数量最多，随着等级降低其数量急剧降低。在以后的说明中，从等级高的良品开始表示为分类1芯片D1、分类2芯片D2……。并且，虽然在晶圆中也存在不良品，但将其作为划分等级的对象以外。
本第一实施方式的特征在于，具有按照分类映射从具有两个等级的分类1芯片D1、分类2芯片D2的晶圆11中拾取芯片D，向输送道51供给与芯片的分类对应的等级的分类1基板P1、分类2基板P2，在输送来的基板P上焊接芯片D，此时将至少一方的分类芯片D（分类基板P））返回送出到供给侧进行等级处理的分类控制单元或分类控制步骤。
结果，第一、在具有单一的输送道和单一的焊接头的芯片焊接机中，无需取出晶圆便可以进行具有多个等级的芯片的晶圆的等级处理。第二、因为能够不混合地分类已经焊接的基板P，所以能够以等级为单位切实地供给基板P。
（实施例1）
图3表示作为本发明第一实施方式特征的分类控制单元的实施例1的结构和动作。此外，在图3中为了避免复杂仅记载了最小限度的结构的符号。
在实施例1中，举出以下的一个例子：从具有两个等级的晶圆11中在分类1基板P1、分类2基板P2上焊接分类1芯片D1、分类2芯片D2，并且如实线表示的箭头所示，从基板供给搬出部6供给实线表示的分类1基板P1，并送出到基板供给搬出部7，并且如虚线表示的箭头所示，从基板供给搬出部6供给虚线表示的分类2基板P2，并再次返回送出到基板供给搬出部6。图3中的基板上的黑色的四角形表示已经安装的芯片D。一般，分类1芯片D1的等级比分类2芯片D2高，并且分类1芯片D1的数量也多。例如，相对于分类1芯片D1为90%的程度，分类2芯片D2为10%的程度。
图4表示图3所示实施例1的分类控制单元的处理流程。
首先，从基板供给搬出部6向输送道51供给装载了多个（在图3中为15个）分类基板P中的由实线表示的分类1基板P1的未安装的分类1基板P1m的基板输送托板9（步骤1）。
然后，把基板输送托板9移动到焊接台BS，安装基板输送托板9上的分类1基板P1的个数的分类1芯片D1（步骤2）。关于安装，根据在控制部8中存储的分类映射控制晶圆11的位置，拾起头21拾取分类1芯片D1，并将其放置在校准台31上。然后，焊接头41拾取校准台31上的分类1芯片D1，将其焊接在未安装的分类1基板P1m上。将该动作进行与基板输送托板9上的分类1基板P1的个数相同的次数。图3表示焊接头41刚好在最初的未安装的分类1基板P1m上进行焊接，拾取头21把下一个要焊接的分类1芯片D1放置在校准台31上。
然后，把装载有已安装了分类1芯片D1的分类1基板P1g的基板输送托板9送出到基板供给搬出部7（步骤3）。直到晶圆11上的分类1芯片D1消失为止重复执行步骤1至步骤3的处理（步骤4）。当应该处理的分类1芯片D1消失时，进入到分类2芯片D2的处理。
在分类2芯片D2的处理中，首先，从基板供给搬出部6供给由虚线表示的未安装的分类基板P2m等，进行与分类1芯片D1的处理步骤1、2相同的处理（步骤5、步骤6）。然后，与分类1芯片D1的处理不同，把装载有安装了分类2芯片D2的分类2基板P2g的基板输送托板9返回送出到基板供给搬出部6（步骤7）。在晶圆11的分类2芯片D2消失为止重复进行步骤5至步骤7的处理（步骤4）。
然后，判断是否安装了预定个数的芯片（步骤9），如果没有安装，在此将最初的晶圆更换为新的晶圆（步骤10），重复执行步骤1至9。如果已安装则结束处理。
（实施例2）
图5表示作为本发明第一实施方式特征的分类控制单元的实施例2的结构和动作。此外，在图5中也和图3一样，为了避免复杂仅记载了最小限度的结构的符号。
实施例2与实施例1的不同点在于，在实施例1中，把分类1基板P1从基板供给搬出部6送出到基板供给搬出部7，但是在实施例2中如实线的箭头所示，从基板供给搬出部7供给分类1基板P1，并将其返回送出到基板供给搬出部7。即，在实施例2中，从不同的基板供给搬出部供给分类1基板P1和分类2基板P2，并将其返回送出到供给基板P的相同的基板供给搬出部。
图6表示图5所示的实施例2的分类控制单元的处理流程。图6的处理流程与图4的处理流程的不同点仅在于供给分类1基板P1的步骤1不同。其他点相同。
在实施例2中，对于每个类别已知基板供给搬出部，所以与实施例1相比，具有混合有已安装的基板的可能性低的优点。
此外，在上述实施例1、2中，在用于防止混合有已安装的基板的管理上，进行在分类1的处理全部结束后，进行分类2的处理的串行处理，但是如果改善这点可以不必执行串行处理。
此外在以上说明的第一实施方式中，说明了具有两个分类的例子。但是，分类也可以具有三个，例如在安装了分类2芯片D2后，同样地执行分类3芯片D3的安装，由此可以进行等级处理。即使是4以上的等级也相同。
（第二实施方式）
图7是本发明的第二方式的芯片焊接机10A的概要俯视图。芯片焊接机10A是具有多个（在第二实施方式中为2）的输送道和多个（在第二实施方式中为2）的焊接头的芯片焊接机。芯片焊接机10A与芯片焊接机10的不同点在于以下。第一、输送部5具有两个输送道51、52。第二、具有由拾取部2、校准部3以及焊接部4形成的两个安装部20A、20B。各个安装部20A、20B的符号通过具有与芯片焊接机10的相同的结构或功能的符号和表示各个系统的附加字A、B来表示。即，芯片焊接机10A是具有多个输送道51、52和多个焊接头41A、41B的芯片焊接机。构成第二实施方式的安装部20A、20B的焊接头以及拾取头等的动作与第一实施方式相同，所以在以下的说明中，只要不存在问题为了简化说明，围绕安装部的全部的动作，例如使用通过安装部进行安装这样的表现。
第三，拾取头21A、21B从晶圆11拾取芯片D，在X方向上移动，在轨道与焊接头41A、41B的交点处设置的交换台31A、31B上放置了芯片D。
91、92、93是基板输送托板，BS1、BS2、BS3是焊接台。
以上说明的第二实施方式与第一实施方式相同，为了缩短焊接头41A、41B的移动距离，为了缩短处理时间，设置了校准台31A、31B，但是可以不设置校准台31A、31B，直接通过焊接头41从晶圆拾取芯片D。
关于第二实施方式的特征在于，第一、具有在两个输送道中的一个输送道中能够有效运用两个系统的安装部的分类控制单元或分类控制步骤。
结果，在具有两个输送道和两个焊接头的芯片焊接机中，无需取出晶圆便可以效率良好地进行晶圆的等级处理。
第二点、如在第一实施方式中说明的那样，具有在两个输送道中的至少一个输送道中，把至少一方的分类芯片D（分类基板P）返回送出到供给侧的分类控制单元或分类控制步骤。
结果，在具有两个输送道和两个焊接头的芯片焊接机中，即使晶圆具有2至4个等级（分类），或者晶圆具有两个种类的芯片并且各芯片分别具有两个等级（分类），也可以进行等级处理。
（实施例3）
使用图7说明作为本发明的第二实施方式的特征的分类控制单元的实施例3的结构和动作。实施例3与实施例1、2相同，是在两个输送道中，晶圆11具有两个等级的情况下能够进行等级处理的例子。
为此，实施例3具有在两个输送道中的一个输送道中，能够效率良好地运用两个系统的安装部的分类控制单元。
在实施例3中，在图7中如黑箭头所示那样，在输送道51中把分类1基板P1从基板供给搬出部6经由焊接台BS1至BS3向基板供给搬出部7输送，并且，在输送道52把分类2基板从基板供给搬出部6经由焊接台BS1至BS3向基板供给搬出部7输送。此时，为了避免分类1和分类2混合，针对每个输送道进行管理。此外，在实施例3中，为了始终运行安装部20A、20B提高运转率，交互地从晶圆11拾取芯片D。并且，在实施例3中，安装部20B在焊接台BS3中安装分类1芯片D1，安装部20A针对与安装部20B安装的数量相同的数量，按照预定的比例处理在焊接台BS1中分类1芯片D1的安装和在焊接台BS2中分类2芯片D2的安装。
所述预定的比例根据分类2芯片D2的比例必然地确定。例如，如果分类2芯片D2的比例为10%，则在安装部20B中处理分类1芯片D1的处理的90%中的50%，在安装部20A中进行分类1芯片D1的处理90%中的40%和分类2芯片D2的处理的10%的处理。
如上所述，通过使用安装部20A和安装部20B交互地拾取芯片的分类控制部，能够提高运转率，效率良好地进行等级处理。
在安装部20A按照预定的比例进行处理中存在三个方法。
第一方法为，如在实施例1、2中说明的那样，从初始开始直到分类1芯片D1消失为止，安装分类1芯片D1，之后安装分类2芯片D2的分离安装方法。在该方法中，在安装部20A中，初始在焊接台BS1安装分类1芯片D1，在处理了预定比例的分类1芯片D1后，在焊接台BS2安装分类2芯片D2。另一方面，在安装部20B，始终在焊接台BS3进行分类1芯片D1的处理。
第二方法为，安装部20A始终从容易拾取的芯片开始进行处理的混合安装方法。分类2芯片D2相对于分类1芯片D1的进行安装的比例随时间变化，但最终落在预定的比例。在第二方法中，安装部20A、20B处理相互相同的个数，所以仅处理分类1芯片D1的安装部20B能够比安装部20A在基板输送托板91中的处理提前地完成在基板输送托板93中的处理。此时，当安装部20B等待安装部20A在基板输送托板91中的处理完成时，运转率降低。为了交互地进行拾取提高整体的运转率，采用把在焊接基板BS1中存在的全部的分类1基板P1的处理没有结束的基板输送托板91移动到焊接台BS3，把新的基板输送托板91提供给焊接台BS1的提前方式。
但是，分类2芯片D2的比例小，当在焊接台BS3中的基板输送托板93的处理结束后，移动基板输送托板91几乎没有效果时，使安装部20B待机。
第三方法为，在预定时间或预定个数内，保持上述比例的比例保持方式。此时，可以采用在混合安装方法中表示的提前方式。
另一方面，在输送道52中，无论在哪个方法中，都与输送道51无关，在通过安装部20A的处理基板输送托板92上的全部的分类2基板的处理结束后立即把基板输送托板92送出到基板供给搬出部7，把新的未处理的基板输送托板92提供给焊接台BS2。
分离安装方法因为混合了已安装的基板的概率低，所以具有产品的分类即等级管理容易的优点。另一方面，混合安装方法因为可以有效地进行芯片的拾取处理，所以具有处理时间缩短的优点。此外，比例保持方法具有能够按照稳定的比例处理分类1基板以及分类2基板的优点。
图8表示流程复杂的混合安装方式的分类控制单元的处理流程。
首先，从基板供给搬出部6把用实线表示的未安装分类1芯片D1的分类1基板P1m提供给焊接台BS1、BS3，把用虚线表示的未安装分类2芯片D2的分类2基板P2m提供给焊接台BS2（步骤1）。然后，根据晶圆上的芯片D的分类映射，安装部20A和20B交互地从晶圆11拾取芯片D（步骤2）。在安装部20A中，判断拾取的芯片是分类1芯片还是分类2芯片（步骤3），根据判断结果安装在焊接台BS1或BS2上（步骤4、5）。另一方面，在安装部20B中无条件地在焊接台BS3中安装分类1芯片D1（步骤6）。
然后，判断在存在于焊接台BS3的基板输送托板93上装载的全部分类2基板P2m上是否已经安装了分类1芯片D1（步骤7）。如果已安装，则把焊接台BS3的分类2基板P2送出到基板输送托板7，并进入步骤13（步骤8）。如果没有安装，则进入步骤13。
另一方面，在安装部20A中，稍微延迟后判断在焊接台BS3的全部分类1基板P1m上是否安装了分类1芯片D1（步骤9）。如果已经安装，则把焊接台BS1的分类1基板P1g移动到焊接台BS3，向焊接台BS1提供新的分类1基板P1m（步骤10）。如果没有安装则进入到步骤13。此外，在安装分类2芯片D2后，判断在焊接台BS2的全部分类2基板P2m上是否安装了分类2芯片D2（步骤11）。如果已经安装则把焊接台BS2的分类2基板P2g送出到基板供给搬出部7，向焊接台BS2提供新的分类2基板P2m，然后进入到步骤13（步骤12）。如果没有安装，则进入到步骤13。
然后，在步骤13，判断是否安装了晶圆11的全部芯片D。如果没有安装，则进入步骤2。如果已经安装，则判断是否安装了预定个数的芯片D（步骤14）。如果没有安装则更换为新的晶圆11，进入步骤2。如果已经安装，则结束处理。
（实施例4）
使用图9说明作为本发明的第二实施方式的特征的分类控制单元的实施例4的结构和动作。实施例4与实施例1至3不同，是晶圆11具有三个等级时的例子。
为此，实施例4具有在两个输送道中的一个输送道52中，从供给侧供给具有两个等级的分类的芯片D的各分类的基板P，并将其返回送出到供给侧的分类控制单元。此外，实施例4还具有无需取出晶圆11便可以效率良好地进行具有三个等级的晶圆11的等级处理的分类控制单元。
在实施例4中，从基板供给搬出部6向输送道51供给安装分类1芯片D1的由实线表示的分类1基板P1m，与实施例3相同在焊接台BS1安装部20A安装分类1芯片D1，在焊接台BS3安装部20B安装分类1芯片D1。然后，当在各基板输送托板91或93上装载的全部基板P上安装了芯片D时，把基板输送托板91或93的分类1基板p1m送出到与黑箭头所示那样进行供给的基板供给搬出部6不同的基板供给搬出部7。
另一方面，在输送道52，从基板供给搬出部6供给安装分类2芯片D2的由实线表示的未安装的分类2基板P2m，从基板供给搬出部7供给安装分类3芯片D3的由虚线表示的未安装的分类3基板P3m。然后，在焊接台BS2安装部20A在未安装的分类2基板P2m上安装分类2芯片D2，在焊接台BS4安装部20B在未安装的分类3基板P3m上安装分类3芯片D3。然后，当在各基板输送托板92或94上装载的全部基板P上安装了芯片D时，把基板输送托板92的分类2基板p2m返回送出到如空白箭头所示那样进行供给的基板供给搬出部6，把基板输送托板94的未安装的分类4基板p4m返回送出到如虚线箭头所示那样进行供给的基板供给搬出部7。
在实施例4中，交互地向安装部20A、安装部20B供给芯片。然后，进行分配使安装部20A以及安装部20B的处理内容等同。例如，设分类1、分类2以及分类3的比例分别为70%、20%以及10%。在焊接台BS1对于分类1安装70%中的30%，在焊接台BS2安装分类2的20%，在焊接台BS3对于分类1安装70%中的40%，在焊接台BS4安装分类3的10%。
在实施例4中也可以使用在实施例3中表示的分离安装方法或混合安装方法或比例保持方式。
当在实施例4中使用混合安装方式时，在图8所示的处理流程中，对安装部20B设置安装部20A的步骤3以下的分支流程。此外，通过分类1分配，存在并非能够先行处理焊接台BS3的基板输送托板93的情况。因此，为了降低概率，选择焊接台BS4的处理的分类的比例低于焊接台BS2的分类的比例。即，使分类1的焊接台BS3的比例高于焊接台BS 1的比例。或者，还可以考虑安装部20A的处理比例，以便能够先行处理焊接台BS3的基板输送托板93。并且，根据情况，全面地采用比例保持方式也有效。
（实施例5）
使用图10说明作为本发明第二实施方式的特征的分类控制单元的实施例5的结构和动作。实施例5与实施例1至4不同，是晶圆11具有4个等级时或两个种类的芯片分别具有两个等级时的例子。
因此，实施例5具有在两个输送道中的至少一个输送道，把一方的分类芯片D（分类基板P）返回送出到供给侧的分类控制单元。此外，实施例5还具有无需取出晶圆便可以效率良好地进行晶圆11具有4个等级时或两个种类的芯片分别具有两个等级时的等级处理的分类控制单元。
实施例5的结构与实施例4基本相同。因此，图10中进行了简略重点表示了不同点。不同点在于，焊接台BS1与焊接台BS3的处理不同。因此，为了能够独立地进行各焊接台BS的处理，如图10所示的黑、空白、虚线以及斜线的各箭头所示，使各分类1基板P1至分类4基板P4在安装结束后返回供给的位置。
此外，配置各焊接台BS的处理的内容，使安装部20A以及20B的处理比例尽可能相同。例如，如果两个种类的芯片各自具有两个等级时的焊接台BS的各处理比例从高到低为44%、35%、12%、9%，则按照（44%、9%）（35%、12%）的组合分配给安装部20A、20B。在本例中，在安装部20A、20B的处理量中存在6%的差异。为了消除该差异，虽然安装基板的管理稍微复杂，但是在中途的时刻可以交代处理内容。
根据本实施例，在具有两个输送道的芯片焊接机中，在芯片11具有四个等级或两个种类的芯片各自具有两个等级时，可以进行等级处理。
在以上说明的第二实施方式中设置了两个输送道，即使设置三个以上的输送道也相同。例如，在为三个输送道时，安装部20A接受三个等级（分类），安装部20B接受两个或三个等级，在输送等级不同的芯片的输送道中，可以通过同一基板供给搬出部进行供给和送出。
此外，在以上的说明中说明为与分类对应的基板，但是即使分类不同基板自身也可以相同。
如上所述说明了本发明的实施方式，对于本领域的技术人员来说可以根据上述的说明进行各种替代例子、修正或变形，在不超过本发明的主旨的范围内，本发明包含上述的各种替代例子、修正或变形。

Claims (23)

1.一种芯片焊接机，其具备：按多个等级中的每个等级，对晶圆具有的电气特性不同的芯片进行分类得到的分类芯片的分类映射；供给晶圆的晶圆供给部；从所述晶圆中拾取芯片的拾取单元；在基板或已经焊接的芯片上焊接拾取的所述芯片的焊接头；把对应所述分类芯片进行焊接的分类基板以所述分类基板为单位输送到进行焊接的焊接区域的输送道，所述芯片焊接机具有单一的所述输送道和单一的所述焊接头，或者具有多个所述输送道和多个所述焊接头，所述芯片焊接机的特征在于，
具有分类控制单元，其根据所述分类映射，把所述分类芯片焊接在对应的所述分类基板上。
2.根据权利要求1所述的芯片焊接机，其特征在于，
具有单一的所述输送道和单一的焊接头，
所述分类控制单元从所述输送道的一端供给多个所述分类基板中的至少一个所述分类基板，在进行所述焊接后将其返回送出到所述一端。
3.根据权利要求2所述的芯片焊接机，其特征在于，
所述多个等级的多个是指2个。
4.根据权利要求1所述的芯片焊接机，其特征在于，
具有多个所述输送道和多个所述焊接头，
所述分类控制单元向多个所述输送道中的至少一个所述输送道，从其两端供给不同的分类基板，将所述不同的分类基板返回送出到各自供给的一侧。
5.根据权利要求4所述的芯片焊接机，其特征在于，
多个所述输送道的多个和多个所述焊接头的多个都是指2个。
6.根据权利要求5所述的芯片焊接机，其特征在于，
所述多个等级的多个是指3个，所述分类控制单元在对焊接的个数最多的最多分类芯片进行输送的最多输送道中，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述最多输送道的一端输送到另一端。
7.根据权利要求1所述的芯片焊接机，其特征在于，
具有所述多个等级的多个是指4个的4个分类芯片，或者具有所述晶圆具有两种所述芯片并且各芯片具备两个等级的4个分类芯片，所述分类控制单元从两个所述输送道的四个端部，分别向所述输送道供给所述4个分类芯片所对应的4个分类基板，将所述4个分类基板返回送出到各自供给的一侧。
8.根据权利要求1所述的芯片焊接机，其特征在于，
所述多个等级、多个所述输送道以及多个所述焊接头的多个都是指2个，所述分类控制单元通过输送焊接的个数最多的最多分类芯片的最多输送道，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述最多输送道的一端输送到另一端。
9.根据权利要求8所述的芯片焊接机，其特征在于，
所述分类控制单元在对焊接的个数最多的最多分类芯片进行了焊接后，焊接其他的分类芯片。
10.根据权利要求6或8所述的芯片焊接机，其特征在于，
所述分类控制单元从容易拾取的所述分类芯片中，或者在预定时间或预定个数内进行拾取，以便成为各分类的预定的比例。
11.根据权利要求10所述的芯片焊接机，其特征在于，
所述分类控制单元在所述串联输送的两台所述基板输送托板中的靠近所述另一端侧的基板输送托板的全部的所述分类基板上进行了焊接时，使靠近所述一端侧的基板输送托板移动到靠近所述另一端侧的基板输送托板的位置。
12.根据权利要求1所述的芯片焊接机，其特征在于，
所述拾取单元是所述焊接头，或者所述拾取单元是把拾取的所述芯片放置在校准台上的拾取头，并且所述焊接头从所述校准台拾取所述芯片。
13.一种焊接方法，其具备：生成按多个等级中的每个等级，对晶圆具有的电气特性不同的芯片进行分类得到的分类芯片的分类映射的步骤；从所述晶圆中拾取芯片的拾取步骤；在基板或已经焊接的芯片上焊接通过焊接头拾取的所述芯片的焊接头步骤；通过输送道，把对应于所述分类芯片进行焊接的分类基板以所述分类基板为单位输送到进行焊接的焊接区域的步骤，所述焊接方法是具有单一的所述输送道和单一的所述焊接头，或者具有多个所述输送道和多个所述焊接头的芯片焊接机的焊接方法，所述焊接方法的特征在于，
具有根据所述分类映射，把所述分类芯片焊接在对应的所述分类基板上的分类控制步骤。
14.根据权利要求13所述的焊接方法，其特征在于，
所述芯片焊接机具有单一的所述输送道和单一的焊接头，
所述分类控制步骤从所述输送道的一端供给多个所述分类基板中的至少一个所述分类基板，在进行所述焊接后将其返回送出到所述一端。
15.根据权利要求14所述的焊接方法，其特征在于，
所述多个等级的多个是指2个。
16.根据权利要求13所述的焊接方法，其特征在于，
所述芯片焊接机具有多个所述输送道和多个所述焊接头，
所述分类控制步骤向多个所述输送道中的至少一个所述输送道，从其两端供给不同的分类基板，将所述不同的分类基板返回送出到各自供给的一侧。
17.根据权利要求16所述的焊接方法，其特征在于，
多个所述输送道的多个和多个所述焊接头的多个都是指2个。
18.根据权利要求17所述的焊接方法，其特征在于，
所述多个等级的多个是指3个，所述分类控制步骤在对焊接的个数最多的最多分类芯片进行输送的最多输送道中，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述最多输送道的一端输送到另一端。
19.根据权利要求13所述的焊接方法，其特征在于，
具有所述多个等级的多个是指4个的4个分类芯片，或者具有所述晶圆具有两种所述芯片并且各芯片具备两个等级的4个分类芯片，所述分类控制步骤从两个所述输送道的四个端部，分别向所述输送道供给所述4个分类芯片所对应的4个分类基板，将所述4个分类基板返回送出到各自供给的一侧。
20.根据权利要求13所述的焊接方法，其特征在于，
所述多个等级、多个所述输送道以及多个所述焊接头的多个都是指2个，所述分类控制步骤通过输送焊接的个数最多的最多分类芯片的最多输送道，串联输送两台放置了用于焊接所述最多分类芯片的多个所述分类基板的基板输送托板，从所述最多输送道的一端输送到另一端。
21.根据权利要求18或20所述的焊接方法，其特征在于，
所述分类控制步骤在对焊接的个数最多的最多分类芯片进行了焊接后，焊接其他的分类芯片。
22.根据权利要求18或20所述的焊接方法，其特征在于，
所述分类控制步骤从容易拾取的所述分类芯片中，或者在预定时间或预定个数内进行拾取，以便成为各分类的预定的比例。
23.根据权利要求22所述的焊接方法，其特征在于，
所述分类控制步骤在所述串联输送的两台所述基板输送托板中的靠近所述另一端侧的基板输送托板的全部的所述分类基板上进行了焊接时，使靠近所述一端侧的基板输送托板移动到靠近所述另一端侧的基板输送托板的位置。
CN201210295895.7A 2011-09-16 2012-08-17 芯片焊接机以及焊接方法 Active CN102990255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510649680.4A CN105195930B (zh) 2011-09-16 2012-08-17 芯片焊接机以及焊接方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011203673A JP5815345B2 (ja) 2011-09-16 2011-09-16 ダイボンダ及びボンディング方法
JP2011-203673 2011-09-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510649680.4A Division CN105195930B (zh) 2011-09-16 2012-08-17 芯片焊接机以及焊接方法

Publications (2)

Publication Number Publication Date
CN102990255A true CN102990255A (zh) 2013-03-27
CN102990255B CN102990255B (zh) 2016-03-23

Family

ID=47879689

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210295895.7A Active CN102990255B (zh) 2011-09-16 2012-08-17 芯片焊接机以及焊接方法
CN201510649680.4A Active CN105195930B (zh) 2011-09-16 2012-08-17 芯片焊接机以及焊接方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510649680.4A Active CN105195930B (zh) 2011-09-16 2012-08-17 芯片焊接机以及焊接方法

Country Status (5)

Country Link
US (1) US10096526B2 (zh)
JP (1) JP5815345B2 (zh)
KR (1) KR101479815B1 (zh)
CN (2) CN102990255B (zh)
TW (1) TWI478270B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103286425A (zh) * 2013-07-05 2013-09-11 佛山市南海区宏乾电子有限公司 一种生产大功率管的阵列框架与芯片焊接装置
CN104637840A (zh) * 2013-11-11 2015-05-20 台北歆科科技有限公司 多轨进料的旋转式晶粒检测设备
CN107134423A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN110556310A (zh) * 2018-06-04 2019-12-10 韩华精密机械株式会社 键合装置
CN113102924A (zh) * 2021-04-21 2021-07-13 广州荣裕智能机械有限公司 一种体温计热敏线焊接机
CN113299577A (zh) * 2020-02-21 2021-08-24 均华精密工业股份有限公司 粘晶机
CN113644013A (zh) * 2021-08-11 2021-11-12 江苏芯丰集成电路有限公司 一种用于集成电路芯片的固晶系统及其方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013105660B3 (de) * 2013-06-03 2014-07-24 Amicra Microtechnologies Gmbh Bestückungsvorrichtung und Verfahren zum Aufbringen von elektrischen und/oder optoelektrischen Bauteilen auf Substrate
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6367672B2 (ja) * 2014-09-29 2018-08-01 ファスフォードテクノロジ株式会社 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
JP6584234B2 (ja) 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
JP6573813B2 (ja) * 2015-09-30 2019-09-11 ファスフォードテクノロジ株式会社 ダイボンダおよび半導体装置の製造方法
JP6549310B2 (ja) * 2016-03-22 2019-07-24 株式会社新川 基板供給ユニット及びボンディング装置
JP6589050B2 (ja) * 2016-03-22 2019-10-09 ヤマハモーターロボティクスホールディングス株式会社 ボンディング装置及びボンディング方法
CN107452644B (zh) * 2016-05-31 2020-11-20 上海微电子装备（集团）股份有限公司 分体式芯片载板搬运键合装置
WO2018026085A1 (ko) * 2016-08-05 2018-02-08 한화테크윈주식회사 본딩 시스템
KR20180072035A (ko) 2016-12-20 2018-06-29 삼성전자주식회사 본딩 장치
JP6806877B2 (ja) * 2017-02-27 2021-01-06 ヤマハ発動機株式会社 部品実装装置
JP6846958B2 (ja) * 2017-03-09 2021-03-24 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN111149197B (zh) 2017-09-28 2023-06-02 株式会社新川 吸附平台
KR102430220B1 (ko) 2017-12-01 2022-08-08 세메스 주식회사 다이 본딩 장치
JP6934573B2 (ja) * 2018-08-01 2021-09-15 平田機工株式会社 搬送装置及び制御方法
KR102169271B1 (ko) * 2019-03-08 2020-10-23 한국광기술원 Led 구조체 전사 장치
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置
KR102240027B1 (ko) * 2019-11-07 2021-04-13 양진석 칩 분류 방법
TWI722801B (zh) * 2020-02-21 2021-03-21 均華精密工業股份有限公司 黏晶機
TWI765578B (zh) * 2020-05-20 2022-05-21 馬來西亞商正齊科技有限公司 黏合半導體晶粒的裝置及其方法
JP2022136916A (ja) * 2021-03-08 2022-09-21 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
CN113517212B (zh) * 2021-06-23 2021-11-19 四川通妙科技有限公司 一种引线框架用粘芯装置
KR102654727B1 (ko) * 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR20230076584A (ko) 2021-11-24 2023-05-31 세메스 주식회사 다이 본딩 장치 및 다이 본딩 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (ja) * 1993-12-24 1995-07-28 Nec Corp ダイボンディング装置
US5979739A (en) * 1996-11-08 1999-11-09 Samsung Electronics Co., Ltd. Semiconductor die bonding apparatus having multiple bonding system
US6984533B1 (en) * 2001-10-09 2006-01-10 Xilinx, Inc. Method of sorting dice by speed during die bond assembly and packaging to customer order
CN101681849A (zh) * 2007-02-28 2010-03-24 株式会社新川 焊接装置以及焊接方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202543B2 (ja) * 1995-06-23 2001-08-27 株式会社東芝 ダイボンディング方法及びその装置
JPH0917812A (ja) * 1995-06-30 1997-01-17 Oki Electric Ind Co Ltd ダイスボンダ
JPH11204670A (ja) * 1998-01-14 1999-07-30 Hitachi Ltd マーキング方法および装置
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US7179346B2 (en) * 2003-06-03 2007-02-20 Asm Assembly Automation Ltd. Semiconductor apparatus with multiple delivery devices for components
US7345254B2 (en) * 2003-12-09 2008-03-18 Asm Assembly Automation Ltd. Die sorting apparatus and method
JP4728759B2 (ja) 2005-09-27 2011-07-20 芝浦メカトロニクス株式会社 電子部品の実装装置
TWI322476B (en) * 2006-10-05 2010-03-21 Advanced Semiconductor Eng Die bonder and die bonding method thereof
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
JP2008251771A (ja) 2007-03-30 2008-10-16 Hitachi High-Tech Instruments Co Ltd 部品実装装置
KR20110037646A (ko) * 2009-10-07 2011-04-13 삼성전자주식회사 반도체 다이 본딩 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193093A (ja) * 1993-12-24 1995-07-28 Nec Corp ダイボンディング装置
US5979739A (en) * 1996-11-08 1999-11-09 Samsung Electronics Co., Ltd. Semiconductor die bonding apparatus having multiple bonding system
US6984533B1 (en) * 2001-10-09 2006-01-10 Xilinx, Inc. Method of sorting dice by speed during die bond assembly and packaging to customer order
CN101681849A (zh) * 2007-02-28 2010-03-24 株式会社新川 焊接装置以及焊接方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103286425A (zh) * 2013-07-05 2013-09-11 佛山市南海区宏乾电子有限公司 一种生产大功率管的阵列框架与芯片焊接装置
CN103286425B (zh) * 2013-07-05 2016-05-18 佛山市南海区宏乾电子有限公司 一种生产大功率管的阵列框架与芯片焊接装置
CN104637840A (zh) * 2013-11-11 2015-05-20 台北歆科科技有限公司 多轨进料的旋转式晶粒检测设备
CN107134423A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN110556310A (zh) * 2018-06-04 2019-12-10 韩华精密机械株式会社 键合装置
CN113299577A (zh) * 2020-02-21 2021-08-24 均华精密工业股份有限公司 粘晶机
CN113102924A (zh) * 2021-04-21 2021-07-13 广州荣裕智能机械有限公司 一种体温计热敏线焊接机
CN113644013A (zh) * 2021-08-11 2021-11-12 江苏芯丰集成电路有限公司 一种用于集成电路芯片的固晶系统及其方法

Also Published As

Publication number Publication date
KR20130030196A (ko) 2013-03-26
KR101479815B1 (ko) 2015-01-06
CN102990255B (zh) 2016-03-23
CN105195930B (zh) 2017-11-03
CN105195930A (zh) 2015-12-30
US10096526B2 (en) 2018-10-09
JP5815345B2 (ja) 2015-11-17
US20130068824A1 (en) 2013-03-21
TWI478270B (zh) 2015-03-21
TW201324665A (zh) 2013-06-16
JP2013065711A (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
CN102990255A (zh) 芯片焊接机以及焊接方法
US10629461B2 (en) Apparatuses for bonding semiconductor chips
CN102419822B (zh) 芯片焊接机的工装夹具管理方法和芯片焊接机
US20080092370A1 (en) Electronic device handler for a bonding apparatus
JP6124969B2 (ja) ダイボンダ及びボンディング方法
CN103107118A (zh) 倒装芯片贴合机倍增系统
CN109196628B (zh) 接合装置及接合方法
JP6329665B2 (ja) ダイボンダ及びボンディング方法
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20080041471A (ko) 다이 본더
JP6367672B2 (ja) 半導体若しくは電子部品実装装置及び半導体若しくは電子部品実装方法
US20230086461A1 (en) Method for controlling boat/strip type solder ball placement system
KR102129837B1 (ko) 기판 공급 유닛 및 본딩 장치
KR102662236B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR100565783B1 (ko) 반도체 패키지용 다중 정렬장치 및 방법
TWI453855B (zh) 半導體元件之整合式製造設備及整合式製造方法
TWI830438B (zh) 晶粒接合裝置以及晶粒接合方法
JP7328848B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN111436220B (zh) 支承板供给回收装置、芯片接合机及接合方法
US7892886B2 (en) Semiconductor chip and semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIEJIN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HITACHI HIGH TECH INSTR CO., LTD.

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Yamanashi Prefecture

Applicant after: Jie Jin Science and Technology Ltd.

Address before: Saitama Prefecture, Japan

Applicant before: Hitachi High Tech Instr Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant