TWI449052B - 用於執行拷貝回存操作的方法以及快閃存儲設備 - Google Patents
用於執行拷貝回存操作的方法以及快閃存儲設備 Download PDFInfo
- Publication number
- TWI449052B TWI449052B TW099120210A TW99120210A TWI449052B TW I449052 B TWI449052 B TW I449052B TW 099120210 A TW099120210 A TW 099120210A TW 99120210 A TW99120210 A TW 99120210A TW I449052 B TWI449052 B TW I449052B
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- error correction
- correction code
- code data
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
本申請的申請專利範圍要求2009年6月30日遞交的美國臨時申請案No. 61/221,569的優先權,且將此申請作為參考。
本發明有關於快閃記憶體,尤其有關於快閃記憶體的拷貝回存(copy back)運作。
快閃存儲設備(比如記憶體卡)為主機存儲資料。當主機想要存儲資料時,主機則將資料發送到快閃存儲設備進行存儲。當主機需要資料時,快閃存儲設備則檢索其內存儲的資料並將資料發送到主機。快閃存儲設備通常包括一控制器和一快閃記憶體,其中快閃記憶體用於資料存儲,控制器用於從主機接收存取命令並根據存取命令對快閃記憶體中存儲的資料進行存取。
若快閃存儲設備的控制器想要將存儲在快閃記憶體第一位址的資料拷貝到快閃記憶體的第二位址,控制器則通常發送一拷貝回存命令至快閃記憶體。為了避免損害資料,通常將資料以錯誤校正碼(Error Correction Code,ECC)格式存儲。參照第1圖,第1圖是執行拷貝回存命令的方法100的流程圖。控制器首先向快閃記憶體發送一個拷貝回存命令(步驟102)。當快閃記憶體接收到拷貝回存命令時,快閃記憶體則根據拷貝回存命令從第一位址檢索第一ECC資料,並將第一ECC資料發送到控制器。控制器接著從快閃記憶體接收第一ECC資料(步驟106)。於步驟108,控制器對第一ECC資料解碼並執行錯誤校正以獲得與第一ECC資料對應的已校正原始資料(source data)。然後,控制器根據已校正原始資料編碼一同位(parity),並接著將已校正原始資料與同位結合來獲取一第二ECC資料(步驟110)。控制器隨後將第二ECC資料發送到快閃記憶體(步驟112)。快閃記憶體接收第二ECC資料後,控制器發送程式命令至快閃記憶體以指示快閃記憶體將第二ECC資料存儲到第二位址(步驟114)。
參照第2圖,第2圖是在控制器和快閃記憶體之間傳送的用於執行拷貝回存命令的信號時序架構示意圖。在時間段T21
期間,控制器經由一輸入/輸出匯流排發送一拷貝回存命令,該拷貝回存命令例如拷貝回存讀取命令(圖中所示拷貝回存讀取1和拷貝回存讀取2),包括第一位址。在時間段T22
期間,快閃記憶體從第一位址讀取第一ECC資料,並在讀取第一ECC資料時,將在控制器和快閃記憶體間傳送的就緒/忙(ready/busy)信號(如圖中所示RY
/)拉低(圖中所示tR)。在時間段T23
期間,快閃記憶體經由I/O匯流排將第一ECC資料發送到控制器(如圖所示資料輸出)。接著在時間段T24
期間,控制器根據第一ECC資料產生第二ECC資料後,控制器經由I/O匯流排將第二ECC資料和第二位址發送到第一快閃記憶體。操作202用於將第二ECC資料從控制器發送到快閃記憶體,第二ECC資料可以為連續輸入,也可為跳躍輸入,例如圖中所示隨機資料輸入。隨後在時間段T25
期間,控制器經由I/O匯流排將程式命令發送到快閃記憶體,拷貝回存程式1和拷貝回存程式2構成完整的拷貝回存命令。在時間段T26
期間,快閃記憶體將第二ECC資料存儲到第二位址,並在存儲第二ECC資料時,拉低就緒/忙信號(圖中所示tPROG)。
然而,在操作202將第二ECC資料從控制器發送到快閃記憶體需要很長一個時間段,並造成對拷貝回存命令的延遲執行。此外,若快閃記憶體輸出的第一ECC資料不包括錯誤位元,則第一ECC資料與控制器發送快閃記憶體的第二ECC資料相同,傳送第二ECC資料就成為多餘。因此需要一種執行拷貝回存命令的方法來提升快閃存儲設備的性能。
有鑑於此,本發明提供一種用於執行拷貝回存操作的方法以及快閃存儲設備。
本發明一個實施例提供一種用於執行拷貝回存操作的方法,包括:發送拷貝回存命令至快閃記憶體,以從第一位址讀取第一ECC資料;從快閃記憶體接收第一ECC資料;解碼第一ECC資料,而不執行錯誤校正,以計算第一ECC資料的失敗計數;比較失敗計數與第一門檻值;以及若失敗計數小於第一門檻值,則發送第一程式命令至快閃記憶體以將第一ECC資料存儲至快閃記憶體的第二位址,其中若失敗計數小於第一門檻值,第一ECC資料則不發送回快閃記憶體。
本發明另一個實施例提供一種快閃存儲設備,包括:快閃記憶體,用於在第一位址存儲第一ECC資料;以及控制器,用於將拷貝回存命令發送至快閃記憶體以讀取第一ECC資料、從快閃記憶體接收第一ECC資料、解碼第一ECC資料而不執行錯誤校正以計算第一ECC資料的失敗計數、比較失敗計數與第一門檻值,以及若失敗計數小於第一門檻值則發送第一程式命令至快閃記憶體以將第一ECC資料存儲至第二位址,其中若失敗計數小於第一門檻值,控制器則不將第一ECC資料發送回快閃記憶體。
本發明另一個實施例提供一種用於執行拷貝回存操作的方法,包括:發送2-平面拷貝回存命令至第一快閃記憶體和第二快閃記憶體,以讀取第一ECC資料和第二ECC資料;從第一快閃記憶體接收第一ECC資料;從第二快閃記憶體接收第二ECC資料;解碼第一ECC資料,以計算第一ECC資料的第一失敗計數;若第一失敗計數小於一第一門檻值,則發送第一程式命令至第一快閃記憶體以將第一ECC資料存儲至第一快閃記憶體;解碼第二ECC資料,以計算第二ECC資料的第二失敗計數;以及若第二失敗計數小於第一門檻值,則發送第二程式命令至第二快閃記憶體以將第二ECC資料存儲至第二快閃記憶體;其中若第一失敗計數小於第一門檻值,第一ECC資料則不發送回第一快閃記憶體,若第二失敗計數小於第二門檻值,第二ECC資料則不發送回第二快閃記憶體。
通過利用本發明,能夠更有效的執行拷貝回存操作,提升了快閃存儲設備的性能。
如下詳述其他實施例和優勢。本部分內容並非對發明作限定,本發明範圍由申請專利範圍所限定。
如下詳述其他實施例和優勢。本部分內容並非對發明作限定,本發明範圍由申請專利範圍所限定。
參照第3圖,第3圖是根據本發明的快閃存儲設備304的方塊示意圖。快閃存儲設備304耦接於主機302並為主機302存儲資料。在一個實施例中,快閃存儲設備304包括控制器312和快閃記憶體314。快閃記憶體314用於資料存儲。控制器312從主機302接收存取命令或根據存取命令對快閃記憶體314中存儲的資料進行存取,其中快閃記憶體中的資料以ECC格式存儲。舉例來說,ECC格式為BCH(Bose and Ray-Chaudhuri)碼格式或李德所羅門(Reed-Solomon,RS)碼格式或低密度同位元檢查碼(Low Density Parity Check,LDOC)格式。在一個實施例中,控制器312包括ECC單元322和記憶體(即控制器緩衝器324)。ECC單元322負責對錯誤校正碼編碼和解碼。當主機302發送寫原始資料至控制器312時,ECC單元322則根據寫原始資料對ECC資料編碼。接著將ECC資料發送到快閃記憶體,且快閃記憶體314存儲ECC資料。當快閃記憶體314讀取其內存儲的ECC資料且將ECC資料發送到控制器312時,ECC單元322則對ECC資料解碼來獲取讀原始資料,且控制器312發送讀原始資料至主機302。
有時控制器312必須將第一位址中存儲的ECC資料拷貝到快閃記憶體314的第二位址中。控制器312發送拷貝回存命令至快閃記憶體314以指示快閃存儲設備304執行前述操作。注意,控制器緩衝器324可作為用來將從快閃記憶體314拷貝的資料進行存儲的控制器緩衝器。控制器緩衝器324不同於快閃記憶體314中實施的緩衝器(圖中未示),控制器緩衝器324可在控制器312外部或內部實現。
參照第4圖,第4圖是根據本發明執行拷貝回存操作的方法400的流程圖。其中從步驟402至410再到414的處理可看作「沒有緩衝過程」,步驟410至422的處理可看作「錯誤處理過程」。首先,控制器312發送拷貝回存命令至快閃記憶體314(步驟402)。當快閃記憶體314接收拷貝回存命令時,快閃記憶體314根據拷貝回存命令從第一位址檢索第一ECC資料,並將第一ECC資料發送至控制器312。控制器312從快閃記憶體314接收第一ECC資料(步驟406)。
控制器312的ECC單元322接著解碼第一ECC資料(步驟408)。不同於第1圖所示的步驟108,ECC單元322不執行錯誤校正來校正第一ECC資料的原始資料錯誤。而是ECC單元322根據第一ECC資料的解碼結果計算第一ECC資料的失敗計數(步驟408)。控制器312接著將失敗計數與門檻值比較(步驟410)。當失敗計數小於門檻值時,第一ECC資料則包括很少錯誤或者沒有錯誤。因此,控制器312判定第一ECC資料不需要錯誤校正。然後,控制器312直接發送程式命令至快閃記憶體314(步驟414)。由於快閃記憶體314將第一ECC資料存儲在快閃記憶體314的內部快閃緩衝器中(圖中未示),因此當快閃記憶體314從控制器312接收程式命令時,快閃記憶體314根據該程式命令直接將快閃緩衝器中存儲的第一ECC資料寫入第二位址。
當失敗計數大於門檻值時(步驟410),控制器312則需要再次從快閃記憶體314中接收第一ECC資料(步驟406’),然後ECC單元322解碼第一ECC資料並執行錯誤校正(步驟408’)。ECC單元322接著獲取與第一ECC資料對應的已校正原始資料(步驟418)。ECC單元322隨後根據已校正原始資料編碼一同位,並將已校正原始資料與同位結合來獲取一第二ECC資料(步驟420)。控制器312隨後將第二ECC資料發送到快閃記憶體314(步驟422)。快閃記憶體314接收第二ECC資料後,控制器312發送程式命令至快閃記憶體314,以指示快閃記憶體314將第二ECC資料存儲到第二位址(步驟414)。需注意,若在步驟406控制器312接收的第一ECC資料已存儲在了控制器緩衝器324中,則控制器312不需再次接收第一ECC資料,因此可忽略步驟406’。而且,若於步驟408解碼第一ECC資料的結果已存儲在了控制器緩衝器324中,則控制器312不需在步驟408’對第一ECC資料解碼,因此步驟408’僅執行錯誤校正。
於是,相較於第1圖所示的傳統方法100,若失敗計數小於門檻值,控制器312則不對第一ECC資料執行錯誤校正,也不根據與第一ECC資料對應的已校正原始資料對第二ECC資料編碼,並且也不將第二ECC資料發送到快閃記憶體314。因此通過控制器312完成拷貝回存操作的時間減少了。同時,相較於傳統方法,能夠更有效的執行拷貝回存操作,提升了快閃存儲設備304的性能。
參照第5圖,第5圖是控制器312和快閃記憶體314之間傳送的信號的時序示意圖,其中該信號係根據第4圖所示的方法400執行拷貝回存操作。在時間段T51
期間,控制器312經由一I/O匯流排發送一拷貝回存命令至快閃記憶體314,該拷貝回存命令包括第一位址。在時間段T52
期間,快閃記憶體314從第一位址讀取第一ECC資料,並在讀取第一ECC資料時,將在控制器312和快閃記憶體314間傳送的就緒/忙信號拉低。在時間段T53
期間,快閃記憶體314接著經由I/O匯流排將第一ECC資料發送到控制器312。控制器312計算第一ECC資料的失敗計數。若第一ECC資料的失敗計數小於門檻值,控制器312則在時間段T54
期間直接經由I/O匯流排將程式命令發送至快閃記憶體314,其中程式命令包括第二位址。在時間段T55
期間,快閃記憶體314將第一ECC資料存儲到第二位址,並在存儲第一ECC資料時,拉低就緒/忙信號。相較於第2圖所示的信號時序,忽略了用於將第二ECC資料從控制器發送到快閃記憶體的操作202。因此,第5圖所示的拷貝回存操作相較於傳統方法能夠更有效的執行。
參照第6圖,第6圖是根據本發明執行拷貝回存操作的方法600的另一實施例流程圖,分第6A圖和第6B圖。其中從步驟602至610再到614的處理可看作「沒有緩衝過程」,步驟610至624或630的處理可看作「錯誤處理過程」。首先,控制器312發送拷貝回存命令至快閃記憶體314(步驟602)。當快閃記憶體314接收拷貝回存命令時,快閃記憶體314根據拷貝回存命令從第一位址檢索第一ECC資料,並發送第一ECC資料至控制器312。控制器312接著從快閃記憶體314接收第一ECC資料(步驟606)。控制器312的ECC單元322解碼第一ECC資料,且ECC單元322根據第一ECC資料的解碼結果計算第一ECC資料的失敗計數(步驟608)。控制器312接著將失敗計數與門檻值比較(步驟610)。當失敗計數小於第一門檻值時,第一ECC資料則包括很少錯誤或者沒有錯誤,控制器312判定第一ECC資料不需要錯誤校正。因此,控制器312直接將程式命令發送至快閃記憶體314(步驟614)。由於快閃記憶體314將第一ECC資料存儲在緩衝器中,因此當快閃記憶體314從控制器312接收程式命令時,快閃記憶體314根據該程式命令直接將緩衝器中存儲的第一ECC資料寫入第二位址。
當失敗計數大於門檻值時(步驟610),第一ECC資料包括一些錯誤或很多錯誤。因此,控制器312將錯誤計數與第二門檻值比較(步驟618),其中第二門檻值大於第一門檻值。若失敗計數小於第二門檻值(步驟618),控制器312則判定第一ECC資料包括一些需要校正的錯誤區段(error segment)。首先,控制器312再次接收快閃記憶體314輸出的第一ECC資料(步驟606’),然後ECC單元322對第一ECC資料解碼並執行部分錯誤校正以從第一ECC資料判定至少一個包括錯誤位元的錯誤區段(步驟608’)。ECC單元322接著校正至少一個錯誤區段的錯誤位元,以獲取至少一個已校正資料區段(步驟620)。ECC單元322隨後根據已校正資料區段編碼一部分同位(步驟622)。控制器312將已校正資料區段與部分同位發送至快閃記憶體314(步驟624),並接著發送程式命令至快閃記憶體314(步驟614)。若快閃記憶體314接收程式命令,快閃記憶體314根據已校正資料區段對緩衝器中存儲的第一ECC資料作修正,以及根據程式命令對部分同位作修正,並將已修正的第一ECC資料存儲到第二位址。由於ECC單元322僅需要校正第一ECC資料的一些錯誤區段,並僅編碼與已校正資料區段對應的部分同位,因此ECC單元322的工作量降低了。此外,由於控制器312僅需要將已校正資料區段和部分同位傳送到快閃記憶體314,因此,用於執行拷貝回存操作的整個時間段也降低了。
若失敗計數增加,則意味著第一ECC資料大於第二門檻值(步驟618),控制器312判定第一ECC資料包括很多錯誤,並再次接收快閃記憶體314輸出的第一ECC資料(步驟606”)。ECC單元322隨後解碼第一ECC資料並執行全部錯誤校正(步驟608”),以及獲取與第一ECC資料對應的已校正原始資料(步驟626)。ECC單元322接著相應於已校正原始資料編碼一同位並將已校正原始資料與同位結合獲得第二ECC資料(步驟628)。控制器312接著將第二ECC資料發送到快閃記憶體314(步驟630)。快閃記憶體314接收第二ECC資料後,控制器312發送程式命令至快閃記憶體314以指示快閃記憶體314將第二ECC資料存儲到第二位址(步驟614)。
從上述描述可知,若失敗計數增加,則方法600中「錯誤處理過程」的錯誤校正從部分錯誤校正轉變為全部錯誤校正。需注意,步驟610至624的「錯誤處理過程」與步驟610至630的「錯誤處理過程」處理相同資料(即第一ECC資料),因此,在兩個錯誤處理過程分別處理部分錯誤校正或全部錯誤校正後,步驟624中的已校正資料區段、部分同位與步驟630中的第二ECC資料相同。
於是,相較於第1圖所示的傳統方法100,若失敗計數小於第一門檻值,控制器312則不對第一ECC資料執行錯誤校正,也不根據與第一ECC資料對應的已校正原始資料對第二ECC資料編碼,而且也不將第二ECC資料發送到快閃記憶體314。因此,通過控制器312完成拷貝回存操作的時間段減少了。同時,相較於傳統方法,能夠更有效的執行拷貝回存操作,提升了快閃存儲設備304的性能。需注意,若在步驟606控制器312接收的第一ECC資料已存儲在了控制器緩衝器324中,則控制器312不需再次接收第一ECC資料,因此可忽略步驟606’和606”。而且,若於步驟608解碼第一ECC資料的結果已存儲在了控制器緩衝器324中,則控制器312不需在步驟608’和608”對第一ECC資料解碼,因此步驟608’僅執行部分錯誤校正,步驟608”僅執行全部錯誤校正。比較第6圖所示的方法600和第4圖所示的方法400,方法600比方法400利用更多門檻值,因此方法600能夠更精確地控制處理且更有效。
根據第6圖所示的方法600,控制器312計算第一ECC資料的失敗計數並將失敗計數與第一門檻值和第二門檻值比較,以決定第一ECC資料的後續處理方式。若失敗計數小於第一門檻值,則沒有資料發送回快閃記憶體314執行拷貝回存命令,且用於執行拷貝回存命令的信號時序如第5圖所示。若失敗計數大於第二門檻值,則執行全部錯誤校正以產生第二ECC資料並發送回快閃記憶體314,且用於執行拷貝回存命令的信號時序如第2圖所示。若失敗計數大於第一門檻值且小於第二門檻值,則執行部分錯誤校正以產生錯誤資料區段並發送回快閃記憶體314,且用於執行拷貝回存命令的信號時序如第7圖所示。
參照第7圖,第7圖是控制器312和快閃記憶體314之間傳送的信號的時序示意圖,其中該信號係根據第6圖所示的方法600執行拷貝回存操作。在時間段T71
期間,控制器312經由一I/O匯流排發送一拷貝回存命令至快閃記憶體314,該拷貝回存命令包括第一位址。在時間段T72
期間,快閃記憶體314從第一位址讀取第一ECC資料,並在讀取第一ECC資料時,將在控制器312和快閃記憶體314間傳送的就緒/忙信號拉低。在時間段T73
期間,快閃記憶體314經由I/O匯流排將第一ECC資料發送到控制器312。控制器312接著計算第一ECC資料的失敗計數。若第一ECC資料的失敗計數大於第一門檻值並小於第二門檻值,ECC單元322則產生第一ECC資料的已校正資料區段和部分同位。在時間段T74
期間,控制器312發送已校正資料區段和部分同位至快閃記憶體314。在時間段T75
期間,控制器312經由I/O匯流排發送程式命令至快閃記憶體314。在時間段T76
期間,快閃記憶體314根據已校正資料區段和部分同位對第一ECC資料作修正,以及將已修正的第一ECC資料存儲到第二位址,並在存儲第一ECC資料時拉低就緒/忙信號。相較於第2圖所示的信號時序,以操作702取代了操作202,其中操作702用於僅傳送已校正資料區段和部分同位,操作202用於將全部第二ECC資料從控制器發送到快閃記憶體。因此,操作702比操作202需要更短的時間段,且第7圖所示的拷貝回存操作相較於第2圖所示的拷貝回存操作更加有效。
在一個實施例中,快閃存儲設備包括控制器806和兩個快閃記憶體,控制器806對2-平面模式(two-plane mode)的快閃記憶體中存儲的資料進行存取。參照第8圖,第8圖是以2-平面模式運作的快閃記憶體802和804的架構示意圖。平面-0快閃記憶體802和平面-1快閃記憶體804具有相同的容量。假設控制器806想要在兩個快閃記憶體802和804上執行拷貝回存操作,控制器806則首先發送2-平面(2-plane)拷貝回存命令至快閃記憶體802和804。快閃記憶體802和804接著分別從原始頁(source page)812和822中讀取資料並將讀出的資料存儲在緩衝器816和826(步驟S1)。平面-0快閃記憶體802的緩衝器816接著輸出其內儲存的讀出資料至控制器806(步驟S2)。控制器806隨後對平面-0快閃記憶體802的讀出資料的錯誤進行校正,以獲取已校正資料並將已校正資料發送回平面-0快閃記憶體802的緩衝器816(步驟S3)。平面-1快閃記憶體804的緩衝器826輸出其內儲存的讀出資料至控制器806(步驟S4)。控制器806接著對平面-1快閃記憶體804的讀出資料的錯誤進行校正,以獲取已校正資料並接著將已校正資料發送回平面-1快閃記憶體804的緩衝器826(步驟S5)。最終,控制器806發送2-平面程式命令至快閃記憶體802和804,且快閃記憶體802和804將存儲在緩衝器816和826中的已校正資料存儲至目標頁814和824(步驟S6)。
需注意,若緩衝器816和826是控制器實現的控制器緩衝器,則上述步驟順序可以是「步驟S2、步驟S3、步驟S4和步驟S5」。若緩衝器816和826是位於快閃記憶體內部的快閃緩衝器,則上述步驟順序可以是「步驟S2、步驟S4、步驟S3和步驟S5」。
以2-平面模式操作的快閃記憶體根據本發明(第4圖和第6圖所示)也可執行拷貝回存操作。參照第9圖,第9圖是在控制器和運作於雙機模式下的兩個快閃記憶體802與804之間傳送的信號時序的實施例示意圖,分第9A圖和第9B圖,其中信號係根據本發明的一實施例執行拷貝回存操作。在時間段T1
期間,控制器經由一I/O匯流排發送一拷貝回存命令至快閃記憶體802和804,圖中所示的2-平面拷貝回存讀取1-1、2-平面拷貝回存讀取1-2和2-平面拷貝回存讀取2構成第一ECC資料和第二ECC資料的拷貝回存讀取命令,列位址1和列位址2分別為第一ECC資料和第二ECC資料的列位。在時間段T2
期間,快閃記憶體802和804分別從原始頁812和822讀取第一ECC資料和第二ECC資料,並在讀取第一ECC資料時,將傳送至控制器的就緒/忙信號拉低。在時間段T3
和T4
期間,快閃記憶體802經由I/O匯流排將第一ECC資料發送到控制器,圖中所示的2-平面隨機資料輸出1-1、2-平面隨機資料輸出1-2和2-平面隨機資料輸出2構成第一ECC資料的輸出。在時間段T5
和T6
期間,快閃記憶體804還經由I/O匯流排將第二ECC資料發送到控制器,圖中所示的2-平面隨機資料輸出1-1、2-平面隨機資料輸出1-2和2-平面隨機資料輸出2構成第二ECC資料的輸出。
控制器接著計算第一ECC資料的失敗計數。若第一ECC資料的失敗計數小於第一門檻值,控制器則在時間段T7
和T9
期間經由I/O匯流排直接發送程式命令至快閃記憶體802,跳過在時間段T8
期間的資料傳送操作。快閃記憶體802接著將第一ECC資料存儲至平面-0的目標頁814,圖中所示的2-平面拷貝回存程式1-1和2-平面拷貝回存程式1-2構成第一ECC資料的拷貝回存命令。在時間段T10
期間,快閃記憶體將操作平面從平面-0轉換為平面-1,並拉低就緒/忙信號。若第一ECC資料的第一失敗計數大於第一門檻值而小於第二門檻值,則在時間段T8
期間,控制器也發送已校正資料區段和部分同位至快閃記憶體802,並在時間段T9
期間,發送程式命令至快閃記憶體802。快閃記憶體802根據已校正資料區段和部分同位校正第一ECC資料後,快閃記憶體802則將已校正第一ECC資料存儲至目標頁814,並在時間段T10
期間存儲已校正的第一ECC資料時拉低就緒/忙信號。
控制器接著計算第二ECC資料的第二失敗計數。若第二ECC資料的第二失敗計數小於第一門檻值,則在時間段T11
和T13
期間,控制器經由I/O匯流排直接發送程式命令至快閃記憶體804,跳過在時間段T12
期間的資料傳送操作,圖中所示的2-平面拷貝回存程式2-1和2-平面拷貝回存程式2-2構成第二ECC資料的拷貝回存命令。在時間段T14
期間,快閃記憶體804將第二ECC資料存儲至目標頁824,並在存儲第二ECC資料時拉低就緒/忙信號。若第二ECC資料的第二失敗計數大於第一門檻值而小於第二門檻值,則在時間段T12
期間,控制器也發送已校正資料區段和部分同位至快閃記憶體804,並接著在時間段T13
期間,發送程式命令至快閃記憶體804。快閃記憶體804根據已校正資料區段和部分同位校正第二ECC資料後,快閃記憶體804則將已校正第二ECC資料存儲至目標頁824。在時間段T14
期間拉低就緒/忙信號,並將操作平面轉換回平面-0。圖中所示操作902和904為略過或部分校正。
上述之實施例僅用來例舉本發明之實施態樣,以及闡釋本發明之技術特徵,並非用來限制本發明之範疇。在不脫離本發明的範圍內習知技藝者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍,本發明之權利範圍應以申請專利範圍為準。
100、400、600...執行拷貝回存命令的方法
202、702、902、904...操作
302...主機
304...快閃存儲設備
312、806...控制器
314、802、804...快閃記憶體
322...ECC單元
324...控制器緩衝器
812、822...原始頁
814、824...目標頁
816、826...緩衝器
102~114、402~422、602~630...步驟
第1圖是執行拷貝回存命令的方法的流程圖。
第2圖是在控制器和快閃記憶體之間傳送的用於執行拷貝回存命令的信號時序架構示意圖。
第3圖是根據本發明的快閃存儲設備的方塊示意圖。
第4圖是根據本發明執行拷貝回存操作的方法的流程圖。
第5圖是控制器和快閃記憶體之間傳送的信號的時序示意圖,其中該信號係根據第4圖所示的方法執行拷貝回存操作。
第6圖是根據本發明執行拷貝回存操作的方法的另一實施例流程圖,分第6A圖和第6B圖。
第7圖是控制器和快閃記憶體之間傳送的信號的時序示意圖,其中該信號係根據第6圖所示的方法執行拷貝回存操作。
第8圖是以2-平面模式運作的兩個快閃記憶體的架構示意圖。
第9圖是在控制器和運作於雙機模式下的兩個快閃記憶體之間傳送的信號時序的實施例示意圖,分第9A圖和第9B圖,其中信號係根據本發明的一實施例執行拷貝回存操作。
400...執行拷貝回存命令的方法
402~422...步驟
Claims (15)
- 一種用於執行拷貝回存操作的方法,包括:發送一拷貝回存命令至一快閃記憶體,以從一第一位址讀取一第一錯誤校正碼資料;從所述快閃記憶體接收所述第一錯誤校正碼資料;解碼所述第一錯誤校正碼資料,而不執行錯誤校正,以計算所述第一錯誤校正碼資料的一失敗計數;比較所述失敗計數與一第一門檻值;以及若所述失敗計數小於所述第一門檻值,則發送一第一程式命令至所述快閃記憶體以將所述第一錯誤校正碼資料存儲至所述快閃記憶體的一第二位址,其中若所述失敗計數小於所述第一門檻值,所述第一錯誤校正碼資料則不發送回所述快閃記憶體;若所述失敗計數大於所述第一門檻值,比較所述失敗計數與一第二門檻值,其中所述第二門檻值大於所述第一門檻值;若所述失敗計數小於所述第二門檻值,則執行部分錯誤校正,並將一第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第1項所述用於執行拷貝回存操作的方法,其中所述方法更包括:若所述失敗計數大於所述第一門檻值,則執行錯誤校正;對所述第一錯誤校正碼資料的原始資料的錯誤進行 校正,以獲取已校正原始資料;根據所述已校正原始資料編碼一同位,並將所述已校正原始資料與所述同位結合來獲取一第二錯誤校正碼資料;以及發送一第二程式命令至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第1項所述用於執行拷貝回存操作的方法,其中所述方法更包括:對所述第一錯誤校正碼資料的至少一個錯誤區段進行校正,以獲取至少一個已校正資料區段;根據所述已校正資料區段編碼一部分同位;將所述已校正資料區段和所述部分同位發送至所述快閃記憶體;以及在所述快閃記憶體根據所述已校正資料區段和所述部分同位對所述第一錯誤校正碼資料進行修正以獲取一第二錯誤校正碼資料之後,發送一第二程式命令至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第3項所述用於執行拷貝回存操作的方法,其中所述方法更包括:若所述失敗計數大於所述第二門檻值,則執行全部錯誤校正;對所述第一錯誤校正碼資料的原始資料的錯誤進行校正,以獲取已校正原始資料; 根據所述已校正原始資料編碼一同位,並將所述已校正原始資料和所述同位結合來獲取所述第二錯誤校正碼資料;將所述第二錯誤校正碼資料發送至所述快閃記憶體;以及將所述第二程式命令發送至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第1項所述用於執行拷貝回存操作的方法,其中將所述拷貝回存命令發送至所述快閃記憶體的步驟更包括將所述第一位址發送至所述快閃記憶體,以從所述第一位址讀取所述第一錯誤校正碼資料。
- 如申請專利範圍第1項所述用於執行拷貝回存操作的方法,其中將所述第一程式命令發送至所述快閃記憶體的步驟更包括將所述第二位址發送至所述快閃記憶體,以將所述第一錯誤校正碼資料存儲至所述第二位址。
- 如申請專利範圍第2項所述用於執行拷貝回存操作的方法,其中所述第一錯誤校正碼資料和所述第二錯誤校正碼資料是BCH碼或李德所羅門碼或低密度同位元檢查碼。
- 一種快閃存儲設備,包括:一快閃記憶體,用於在一第一位址存儲一第一錯誤校正碼資料;以及一控制器,用於將一拷貝回存命令發送至所述快閃記憶體以讀取所述第一錯誤校正碼資料、從所述快閃記憶體 接收所述第一錯誤校正碼資料、解碼所述第一錯誤校正碼資料而不執行錯誤校正以計算所述第一錯誤校正碼資料的一失敗計數、比較所述失敗計數與一第一門檻值,以及若所述失敗計數小於所述第一門檻值則發送一第一程式命令至所述快閃記憶體以將所述第一錯誤校正碼資料存儲至一第二位址,其中若所述失敗計數小於所述第一門檻值,所述控制器則不將所述第一錯誤校正碼資料發送回所述快閃記憶體;以及若所述失敗計數大於所述第一門檻值,所述控制器比較所述失敗計數與一第二門檻值,其中所述第二門檻值大於所述第一門檻值;若所述失敗計數小於所述第二門檻值,則所述控制器執行部分錯誤校正,並將一第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第8項所述快閃存儲設備,其中若所述失敗計數大於所述第一門檻值,所述控制器則執行錯誤校正,對所述第一錯誤校正碼資料的原始資料的錯誤進行校正以獲取已校正原始資料、根據所述已校正原始資料編碼一同位、將所述已校正原始資料與所述同位結合來獲取一第二錯誤校正碼資料、發送所述第二錯誤校正碼資料至所述快閃記憶體以及發送一第二程式命令至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第8項所述快閃存儲設備,其中若所述失敗計數大於所述第一門檻值,所述控制器對所述第一錯誤校正碼資料的至少一個錯誤區段進行校正以獲取至 少一個已校正資料區段、根據所述已校正資料區段編碼部分同位、將所述已校正資料區段和所述部分同位發送至所述快閃記憶體,以及在所述快閃記憶體根據所述已校正資料區段和所述部分同位對所述第一錯誤校正碼資料進行修正以獲取一第二錯誤校正碼資料之後,發送一第二程式命令至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第10項所述快閃存儲設備,其中若所述失敗計數大於所述第二門檻值,所述控制器則執行全部錯誤校正,對所述第一錯誤校正碼資料的原始資料的錯誤進行校正以獲取已校正原始資料、根據所述已校正原始資料編碼一同位並將所述已校正原始資料和所述同位結合來獲取所述第二錯誤校正碼資料、將所述第二錯誤校正碼資料發送至所述快閃記憶體,以及將所述第二程式命令發送至所述快閃記憶體以將所述第二錯誤校正碼資料存儲至所述快閃記憶體的所述第二位址。
- 如申請專利範圍第8項所述快閃存儲設備,其中當所述控制器將所述拷貝回存命令發送至所述快閃記憶體時,所述控制器還將所述第一位址發送至所述快閃記憶體,以從所述第一位址讀取所述第一錯誤校正碼資料。
- 如申請專利範圍第8項所述快閃存儲設備,其中當所述控制器將所述第一程式命令發送至所述快閃記憶體時,所述控制器還將所述第二位址發送至所述快閃記憶體,以將所述第一錯誤校正碼資料存儲至所述第二位址。
- 如申請專利範圍第9項所述快閃存儲設備,其中所 述第一錯誤校正碼資料和所述第二錯誤校正碼資料是BCH碼或李德所羅門碼或低密度同位元檢查碼。
- 一種用於執行拷貝回存操作的方法,包括:發送一2-平面拷貝回存命令至一第一快閃記憶體和一第二快閃記憶體,以讀取一第一錯誤校正碼資料和一第二錯誤校正碼資料;從所述第一快閃記憶體接收所述第一錯誤校正碼資料;從所述第二快閃記憶體接收所述第二錯誤校正碼資料;解碼所述第一錯誤校正碼資料,以計算所述第一錯誤校正碼資料的一第一失敗計數;若所述第一失敗計數小於一第一門檻值,則發送一第一程式命令至所述第一快閃記憶體以將所述第一錯誤校正碼資料存儲至所述第一快閃記憶體;解碼所述第二錯誤校正碼資料,以計算所述第二錯誤校正碼資料的一第二失敗計數;以及若所述第二失敗計數小於所述第一門檻值,則發送一第二程式命令至所述第二快閃記憶體以將所述第二錯誤校正碼資料存儲至所述第二快閃記憶體;其中若所述第一失敗計數小於所述第一門檻值,所述第一錯誤校正碼資料則不發送回所述第一快閃記憶體,若所述第二失敗計數小於所述第二門檻值,所述第二錯誤校正碼資料則不發送回所述第二快閃記憶體;若所述失敗計數大於所述第一門檻值,比較所述第一 失敗計數與一第二門檻值,其中所述第二門檻值大於所述第一門檻值;若所述第一失敗計數小於所述第二門檻值,則執行部分錯誤校正,並將一第三錯誤校正碼資料存儲至所述第一快閃記憶體。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22156909P | 2009-06-30 | 2009-06-30 | |
US12/759,822 US8458566B2 (en) | 2009-06-30 | 2010-04-14 | Method for performing copy back operations and flash storage device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201101320A TW201101320A (en) | 2011-01-01 |
TWI449052B true TWI449052B (zh) | 2014-08-11 |
Family
ID=43382094
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099113251A TWI406126B (zh) | 2009-06-30 | 2010-04-27 | 用於存儲媒體的存儲控制裝置及其資料存取的控制方法 |
TW099113637A TWI457937B (zh) | 2009-06-30 | 2010-04-29 | 固態磁碟驅動和管理記憶體裝置之方法 |
TW099120210A TWI449052B (zh) | 2009-06-30 | 2010-06-22 | 用於執行拷貝回存操作的方法以及快閃存儲設備 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099113251A TWI406126B (zh) | 2009-06-30 | 2010-04-27 | 用於存儲媒體的存儲控制裝置及其資料存取的控制方法 |
TW099113637A TWI457937B (zh) | 2009-06-30 | 2010-04-29 | 固態磁碟驅動和管理記憶體裝置之方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US20100332922A1 (zh) |
CN (3) | CN101937318A (zh) |
TW (3) | TWI406126B (zh) |
Families Citing this family (152)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2847695B1 (fr) * | 2002-11-25 | 2005-03-11 | Oberthur Card Syst Sa | Entite electronique securisee integrant la gestion de la duree de vie d'un objet |
US8307180B2 (en) | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
US8261158B2 (en) | 2009-03-13 | 2012-09-04 | Fusion-Io, Inc. | Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage |
US8266503B2 (en) | 2009-03-13 | 2012-09-11 | Fusion-Io | Apparatus, system, and method for using multi-level cell storage in a single-level cell mode |
KR101586047B1 (ko) | 2009-03-25 | 2016-01-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8874824B2 (en) | 2009-06-04 | 2014-10-28 | Memory Technologies, LLC | Apparatus and method to share host system RAM with mass storage memory RAM |
KR101062755B1 (ko) * | 2009-07-29 | 2011-09-06 | 주식회사 하이닉스반도체 | Ecc 회로를 포함하는 반도체 메모리 시스템 및 그 제어 방법 |
US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
KR101663158B1 (ko) * | 2010-01-29 | 2016-10-06 | 삼성전자 주식회사 | 반도체 메모리 시스템 |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
US8656256B2 (en) * | 2010-07-07 | 2014-02-18 | Stec, Inc. | Apparatus and method for multi-mode operation of a flash memory device |
JP5651457B2 (ja) * | 2010-12-15 | 2015-01-14 | 株式会社東芝 | 半導体記憶装置 |
KR20120097862A (ko) * | 2011-02-25 | 2012-09-05 | 삼성전자주식회사 | 데이터 저장 시스템 및 그의 데이터 맵핑 방법 |
CN102693760B (zh) * | 2011-03-24 | 2015-07-15 | 扬智科技股份有限公司 | Nand快闪存储器的错误校正方法 |
US9176810B2 (en) * | 2011-05-27 | 2015-11-03 | SanDisk Technologies, Inc. | Bit error reduction through varied data positioning |
US8886911B2 (en) * | 2011-05-31 | 2014-11-11 | Micron Technology, Inc. | Dynamic memory cache size adjustment in a memory device |
CN102890645B (zh) * | 2011-07-20 | 2015-11-25 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与数据写入方法 |
US8995196B2 (en) * | 2011-08-15 | 2015-03-31 | Skymedi Corporation | Method of sorting a multi-bit per cell non-volatile memory and a multi-mode configuration method |
KR20130052971A (ko) | 2011-11-14 | 2013-05-23 | 삼성전자주식회사 | 비휘발성 메모리 장치의 동작 방법 |
JP5942512B2 (ja) * | 2012-03-19 | 2016-06-29 | 富士通株式会社 | ストレージ制御装置およびストレージシステム |
US9311226B2 (en) * | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
US9183085B1 (en) | 2012-05-22 | 2015-11-10 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency |
US9021336B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages |
US9021333B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for recovering data from failed portions of a flash drive |
US9176812B1 (en) | 2012-05-22 | 2015-11-03 | Pmc-Sierra, Inc. | Systems and methods for storing data in page stripes of a flash drive |
US8793556B1 (en) | 2012-05-22 | 2014-07-29 | Pmc-Sierra, Inc. | Systems and methods for reclaiming flash blocks of a flash drive |
US9021337B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive |
US8972824B1 (en) | 2012-05-22 | 2015-03-03 | Pmc-Sierra, Inc. | Systems and methods for transparently varying error correction code strength in a flash drive |
US8788910B1 (en) | 2012-05-22 | 2014-07-22 | Pmc-Sierra, Inc. | Systems and methods for low latency, high reliability error correction in a flash drive |
US8996957B1 (en) | 2012-05-22 | 2015-03-31 | Pmc-Sierra, Inc. | Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes |
US9047214B1 (en) | 2012-05-22 | 2015-06-02 | Pmc-Sierra, Inc. | System and method for tolerating a failed page in a flash device |
TWI477104B (zh) * | 2012-09-13 | 2015-03-11 | Mstar Semiconductor Inc | 錯誤校正裝置與錯誤校正方法 |
KR102025263B1 (ko) * | 2012-10-05 | 2019-09-25 | 삼성전자주식회사 | 메모리 시스템 및 그것의 읽기 교정 방법 |
KR101997794B1 (ko) | 2012-12-11 | 2019-07-09 | 삼성전자주식회사 | 메모리 제어기 및 그것을 포함한 메모리 시스템 |
CN103116550A (zh) * | 2013-01-11 | 2013-05-22 | 深圳市硅格半导体有限公司 | 切换闪存中物理块工作模式的方法和装置 |
US9043668B2 (en) * | 2013-02-08 | 2015-05-26 | Seagate Technology Llc | Using ECC data for write deduplication processing |
US9026867B1 (en) | 2013-03-15 | 2015-05-05 | Pmc-Sierra, Inc. | Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory |
US9053012B1 (en) | 2013-03-15 | 2015-06-09 | Pmc-Sierra, Inc. | Systems and methods for storing data for solid-state memory |
US10042750B2 (en) | 2013-03-15 | 2018-08-07 | Micron Technology, Inc. | Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor |
US9208018B1 (en) | 2013-03-15 | 2015-12-08 | Pmc-Sierra, Inc. | Systems and methods for reclaiming memory for solid-state memory |
US9081701B1 (en) | 2013-03-15 | 2015-07-14 | Pmc-Sierra, Inc. | Systems and methods for decoding data for solid-state memory |
US9009565B1 (en) | 2013-03-15 | 2015-04-14 | Pmc-Sierra, Inc. | Systems and methods for mapping for solid-state memory |
CN104217762B (zh) * | 2013-05-31 | 2017-11-24 | 慧荣科技股份有限公司 | 数据储存装置及其错误校正方法以及数据读取方法 |
US9519577B2 (en) | 2013-09-03 | 2016-12-13 | Sandisk Technologies Llc | Method and system for migrating data between flash memory devices |
US9442670B2 (en) | 2013-09-03 | 2016-09-13 | Sandisk Technologies Llc | Method and system for rebalancing data stored in flash memory devices |
US8838936B1 (en) * | 2013-11-27 | 2014-09-16 | NXGN Data, Inc. | System and method for efficient flash translation layer |
US20150169406A1 (en) * | 2013-12-16 | 2015-06-18 | Sandisk Technologies Inc. | Decoding techniques for a data storage device |
US9553608B2 (en) | 2013-12-20 | 2017-01-24 | Sandisk Technologies Llc | Data storage device decoder and method of operation |
CN103927262A (zh) * | 2014-03-21 | 2014-07-16 | 深圳市硅格半导体有限公司 | 闪存物理块的控制方法及装置 |
US9495232B2 (en) * | 2014-03-28 | 2016-11-15 | Intel IP Corporation | Error correcting (ECC) memory compatibility |
JP6269253B2 (ja) * | 2014-03-29 | 2018-01-31 | 富士通株式会社 | 分散ストレージシステム、記憶装置制御方法、および記憶装置制御プログラム |
CN103942151A (zh) * | 2014-04-10 | 2014-07-23 | 深圳市硅格半导体有限公司 | 闪存的数据存储方法及装置 |
CN103984506B (zh) * | 2014-04-30 | 2017-06-30 | 深圳市江波龙电子有限公司 | 闪存存储设备数据写的方法和系统 |
US9645749B2 (en) | 2014-05-30 | 2017-05-09 | Sandisk Technologies Llc | Method and system for recharacterizing the storage density of a memory device or a portion thereof |
US8891303B1 (en) | 2014-05-30 | 2014-11-18 | Sandisk Technologies Inc. | Method and system for dynamic word line based configuration of a three-dimensional memory device |
US9972393B1 (en) * | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
CN105320464B (zh) * | 2014-07-21 | 2018-07-31 | 群联电子股份有限公司 | 防止读取干扰的方法、存储器控制电路单元与存储装置 |
US20160041760A1 (en) * | 2014-08-08 | 2016-02-11 | International Business Machines Corporation | Multi-Level Cell Flash Memory Control Mechanisms |
US9524112B2 (en) | 2014-09-02 | 2016-12-20 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by trimming |
US9582220B2 (en) * | 2014-09-02 | 2017-02-28 | Sandisk Technologies Llc | Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system |
US9563362B2 (en) | 2014-09-02 | 2017-02-07 | Sandisk Technologies Llc | Host system and process to reduce declared capacity of a storage device by trimming |
US9665311B2 (en) | 2014-09-02 | 2017-05-30 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by making specific logical addresses unavailable |
US9563370B2 (en) | 2014-09-02 | 2017-02-07 | Sandisk Technologies Llc | Triggering a process to reduce declared capacity of a storage device |
US9652153B2 (en) | 2014-09-02 | 2017-05-16 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by reducing a count of logical addresses |
US9582212B2 (en) * | 2014-09-02 | 2017-02-28 | Sandisk Technologies Llc | Notification of trigger condition to reduce declared capacity of a storage device |
US9582203B2 (en) * | 2014-09-02 | 2017-02-28 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by reducing a range of logical addresses |
US9519427B2 (en) | 2014-09-02 | 2016-12-13 | Sandisk Technologies Llc | Triggering, at a host system, a process to reduce declared capacity of a storage device |
US9582202B2 (en) | 2014-09-02 | 2017-02-28 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by moving data |
US9552166B2 (en) | 2014-09-02 | 2017-01-24 | Sandisk Technologies Llc. | Process and apparatus to reduce declared capacity of a storage device by deleting data |
US9524105B2 (en) | 2014-09-02 | 2016-12-20 | Sandisk Technologies Llc | Process and apparatus to reduce declared capacity of a storage device by altering an encoding format |
US9582193B2 (en) * | 2014-09-02 | 2017-02-28 | Sandisk Technologies Llc | Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system |
US9852799B2 (en) * | 2014-11-19 | 2017-12-26 | Sandisk Technologies Llc | Configuration parameter management for non-volatile data storage |
TWI578320B (zh) | 2014-11-25 | 2017-04-11 | 旺宏電子股份有限公司 | 記憶體的操作方法及應用其之記憶體裝置 |
CN105843748B (zh) | 2015-01-15 | 2019-06-11 | 华为技术有限公司 | 一种对内存中内存页的处理方法及装置 |
TWI573142B (zh) * | 2015-02-02 | 2017-03-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及資料維護方法 |
CN105988716A (zh) * | 2015-02-09 | 2016-10-05 | 深圳市硅格半导体有限公司 | 存储装置及其模式转换的方法 |
US9639282B2 (en) | 2015-05-20 | 2017-05-02 | Sandisk Technologies Llc | Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices |
US9606737B2 (en) | 2015-05-20 | 2017-03-28 | Sandisk Technologies Llc | Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning |
CN106356093B (zh) * | 2015-07-17 | 2019-11-01 | 旺宏电子股份有限公司 | 存储器的操作方法及应用其的存储器装置 |
US10096355B2 (en) * | 2015-09-01 | 2018-10-09 | Sandisk Technologies Llc | Dynamic management of programming states to improve endurance |
WO2017075747A1 (en) * | 2015-11-02 | 2017-05-11 | Shine Bright Technology Limited | Methods, systems, and media for programming storage device |
CN106843744B (zh) * | 2015-12-03 | 2020-05-26 | 群联电子股份有限公司 | 数据程序化方法与存储器储存装置 |
US9946483B2 (en) | 2015-12-03 | 2018-04-17 | Sandisk Technologies Llc | Efficiently managing unmapped blocks to extend life of solid state drive with low over-provisioning |
US9946473B2 (en) | 2015-12-03 | 2018-04-17 | Sandisk Technologies Llc | Efficiently managing unmapped blocks to extend life of solid state drive |
KR20170076883A (ko) * | 2015-12-24 | 2017-07-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US9910772B2 (en) | 2016-04-27 | 2018-03-06 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
US10025662B2 (en) | 2016-04-27 | 2018-07-17 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
US10110255B2 (en) | 2016-04-27 | 2018-10-23 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
US10289487B2 (en) | 2016-04-27 | 2019-05-14 | Silicon Motion Inc. | Method for accessing flash memory module and associated flash memory controller and memory device |
US10133664B2 (en) | 2016-04-27 | 2018-11-20 | Silicon Motion Inc. | Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips |
US10019314B2 (en) | 2016-04-27 | 2018-07-10 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
CN107391026B (zh) | 2016-04-27 | 2020-06-02 | 慧荣科技股份有限公司 | 闪存装置及闪存存储管理方法 |
CN111679787B (zh) | 2016-04-27 | 2023-07-18 | 慧荣科技股份有限公司 | 闪存装置、闪存控制器及闪存存储管理方法 |
US10983865B2 (en) * | 2016-08-01 | 2021-04-20 | Hewlett Packard Enterprise Development Lp | Adjusting memory parameters |
JP6730604B2 (ja) * | 2016-11-01 | 2020-07-29 | 富士通株式会社 | 制御回路、半導体記憶装置、及び半導体記憶装置の制御方法 |
KR20180101760A (ko) * | 2017-03-06 | 2018-09-14 | 에스케이하이닉스 주식회사 | 저장 장치, 데이터 처리 시스템 및 이의 동작 방법 |
US10452282B2 (en) | 2017-04-07 | 2019-10-22 | Micron Technology, Inc. | Memory management |
US10346335B1 (en) * | 2017-07-11 | 2019-07-09 | American Megatrends, Inc. | Solid-state drive dock having local and network interfaces |
CN107689796B (zh) * | 2017-07-28 | 2021-03-26 | 同济大学 | 一种基于先验信息的无损压缩文件容错解压方法 |
US10877898B2 (en) | 2017-11-16 | 2020-12-29 | Alibaba Group Holding Limited | Method and system for enhancing flash translation layer mapping flexibility for performance and lifespan improvements |
US10496548B2 (en) | 2018-02-07 | 2019-12-03 | Alibaba Group Holding Limited | Method and system for user-space storage I/O stack with user-space flash translation layer |
WO2019222958A1 (en) | 2018-05-24 | 2019-11-28 | Alibaba Group Holding Limited | System and method for flash storage management using multiple open page stripes |
US11209998B2 (en) | 2018-06-11 | 2021-12-28 | Western Digital Technologies, Inc. | Adjustment of storage device parameters based on workload characteristics |
CN111902804B (zh) | 2018-06-25 | 2024-03-01 | 阿里巴巴集团控股有限公司 | 用于管理存储设备的资源并量化i/o请求成本的系统和方法 |
US10921992B2 (en) | 2018-06-25 | 2021-02-16 | Alibaba Group Holding Limited | Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency |
US10996886B2 (en) | 2018-08-02 | 2021-05-04 | Alibaba Group Holding Limited | Method and system for facilitating atomicity and latency assurance on variable sized I/O |
US11327929B2 (en) | 2018-09-17 | 2022-05-10 | Alibaba Group Holding Limited | Method and system for reduced data movement compression using in-storage computing and a customized file system |
CN109388343B (zh) * | 2018-09-26 | 2020-08-28 | 深圳市德明利技术股份有限公司 | 一种数据存储方法及存储器 |
CN111324283B (zh) * | 2018-12-14 | 2024-02-20 | 兆易创新科技集团股份有限公司 | 一种存储器 |
CN111324291B (zh) * | 2018-12-14 | 2024-02-20 | 兆易创新科技集团股份有限公司 | 一种存储器 |
US10977122B2 (en) | 2018-12-31 | 2021-04-13 | Alibaba Group Holding Limited | System and method for facilitating differentiated error correction in high-density flash devices |
US11061735B2 (en) | 2019-01-02 | 2021-07-13 | Alibaba Group Holding Limited | System and method for offloading computation to storage nodes in distributed system |
US11132291B2 (en) | 2019-01-04 | 2021-09-28 | Alibaba Group Holding Limited | System and method of FPGA-executed flash translation layer in multiple solid state drives |
US11200337B2 (en) | 2019-02-11 | 2021-12-14 | Alibaba Group Holding Limited | System and method for user data isolation |
US10970212B2 (en) | 2019-02-15 | 2021-04-06 | Alibaba Group Holding Limited | Method and system for facilitating a distributed storage system with a total cost of ownership reduction for multiple available zones |
US11061834B2 (en) | 2019-02-26 | 2021-07-13 | Alibaba Group Holding Limited | Method and system for facilitating an improved storage system by decoupling the controller from the storage medium |
US10891065B2 (en) * | 2019-04-01 | 2021-01-12 | Alibaba Group Holding Limited | Method and system for online conversion of bad blocks for improvement of performance and longevity in a solid state drive |
US10922234B2 (en) | 2019-04-11 | 2021-02-16 | Alibaba Group Holding Limited | Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive |
US10908960B2 (en) | 2019-04-16 | 2021-02-02 | Alibaba Group Holding Limited | Resource allocation based on comprehensive I/O monitoring in a distributed storage system |
US11169873B2 (en) | 2019-05-21 | 2021-11-09 | Alibaba Group Holding Limited | Method and system for extending lifespan and enhancing throughput in a high-density solid state drive |
US10860223B1 (en) | 2019-07-18 | 2020-12-08 | Alibaba Group Holding Limited | Method and system for enhancing a distributed storage system by decoupling computation and network tasks |
US11074124B2 (en) | 2019-07-23 | 2021-07-27 | Alibaba Group Holding Limited | Method and system for enhancing throughput of big data analysis in a NAND-based read source storage |
CN110473586B (zh) * | 2019-07-31 | 2021-05-14 | 珠海博雅科技有限公司 | 一种写失效存储单元的替换方法、装置、设备及存储介质 |
US11617282B2 (en) | 2019-10-01 | 2023-03-28 | Alibaba Group Holding Limited | System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers |
US11126561B2 (en) | 2019-10-01 | 2021-09-21 | Alibaba Group Holding Limited | Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive |
US11449455B2 (en) | 2020-01-15 | 2022-09-20 | Alibaba Group Holding Limited | Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility |
US11150986B2 (en) | 2020-02-26 | 2021-10-19 | Alibaba Group Holding Limited | Efficient compaction on log-structured distributed file system using erasure coding for resource consumption reduction |
US11200114B2 (en) | 2020-03-17 | 2021-12-14 | Alibaba Group Holding Limited | System and method for facilitating elastic error correction code in memory |
US11385833B2 (en) | 2020-04-20 | 2022-07-12 | Alibaba Group Holding Limited | Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources |
US11281575B2 (en) | 2020-05-11 | 2022-03-22 | Alibaba Group Holding Limited | Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks |
US11461262B2 (en) | 2020-05-13 | 2022-10-04 | Alibaba Group Holding Limited | Method and system for facilitating a converged computation and storage node in a distributed storage system |
US11494115B2 (en) | 2020-05-13 | 2022-11-08 | Alibaba Group Holding Limited | System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC) |
US11218165B2 (en) | 2020-05-15 | 2022-01-04 | Alibaba Group Holding Limited | Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM |
US11556277B2 (en) | 2020-05-19 | 2023-01-17 | Alibaba Group Holding Limited | System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification |
US11507499B2 (en) | 2020-05-19 | 2022-11-22 | Alibaba Group Holding Limited | System and method for facilitating mitigation of read/write amplification in data compression |
US11263132B2 (en) | 2020-06-11 | 2022-03-01 | Alibaba Group Holding Limited | Method and system for facilitating log-structure data organization |
US11422931B2 (en) | 2020-06-17 | 2022-08-23 | Alibaba Group Holding Limited | Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization |
US11354200B2 (en) | 2020-06-17 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating data recovery and version rollback in a storage device |
US11138071B1 (en) | 2020-06-22 | 2021-10-05 | Western Digital Technologies, Inc. | On-chip parity buffer management for storage block combining in non-volatile memory |
US11354233B2 (en) | 2020-07-27 | 2022-06-07 | Alibaba Group Holding Limited | Method and system for facilitating fast crash recovery in a storage device |
US11372774B2 (en) | 2020-08-24 | 2022-06-28 | Alibaba Group Holding Limited | Method and system for a solid state drive with on-chip memory integration |
US11487465B2 (en) | 2020-12-11 | 2022-11-01 | Alibaba Group Holding Limited | Method and system for a local storage engine collaborating with a solid state drive controller |
US11734115B2 (en) | 2020-12-28 | 2023-08-22 | Alibaba Group Holding Limited | Method and system for facilitating write latency reduction in a queue depth of one scenario |
US11416365B2 (en) | 2020-12-30 | 2022-08-16 | Alibaba Group Holding Limited | Method and system for open NAND block detection and correction in an open-channel SSD |
US11726699B2 (en) | 2021-03-30 | 2023-08-15 | Alibaba Singapore Holding Private Limited | Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification |
US11461173B1 (en) | 2021-04-21 | 2022-10-04 | Alibaba Singapore Holding Private Limited | Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement |
US11476874B1 (en) | 2021-05-14 | 2022-10-18 | Alibaba Singapore Holding Private Limited | Method and system for facilitating a storage server with hybrid memory for journaling and data storage |
CN115686164A (zh) * | 2021-07-26 | 2023-02-03 | 瑞昱半导体股份有限公司 | 供电端装置、供电系统以及非暂态电脑可读取媒体 |
TWI788161B (zh) * | 2021-12-27 | 2022-12-21 | 技嘉科技股份有限公司 | 動態調整單級區塊及三級區塊比例的控制方法 |
US11687290B1 (en) * | 2022-01-13 | 2023-06-27 | Silicon Motion, Inc. | Method for improve read disturbance phenomenon of flash memory module and associated flash memory controller and electronic device |
CN115657972B (zh) * | 2022-12-27 | 2023-06-06 | 北京特纳飞电子技术有限公司 | 固态硬盘写入控制方法、装置与固态硬盘 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7089461B2 (en) * | 2003-03-20 | 2006-08-08 | International Business Machines Corporation | Method and apparatus for isolating uncorrectable errors while system continues to run |
US20070170268A1 (en) * | 2006-01-20 | 2007-07-26 | Samsung Electronics Co., Ltd. | Memory cards, nonvolatile memories and methods for copy-back operations thereof |
US20080034272A1 (en) * | 2006-08-07 | 2008-02-07 | Zining Wu | System and method for correcting errors in non-volatile memory using product codes |
US20080229000A1 (en) * | 2007-03-12 | 2008-09-18 | Samsung Electronics Co., Ltd. | Flash memory device and memory system |
US7447936B2 (en) * | 2003-02-07 | 2008-11-04 | Renesas Technology Corp. | Nonvolatile memory system |
US20090106513A1 (en) * | 2007-10-22 | 2009-04-23 | Chuang Cheng | Method for copying data in non-volatile memory system |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283792A (en) * | 1990-10-19 | 1994-02-01 | Benchmarq Microelectronics, Inc. | Power up/power down controller and power fail detector for processor |
US5315549A (en) * | 1991-06-11 | 1994-05-24 | Dallas Semiconductor Corporation | Memory controller for nonvolatile RAM operation, systems and methods |
US5420798A (en) * | 1993-09-30 | 1995-05-30 | Macronix International Co., Ltd. | Supply voltage detection circuit |
US5438549A (en) * | 1994-02-28 | 1995-08-01 | Intel Corporation | Nonvolatile memory with volatile memory buffer and a backup power supply system |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
US5485422A (en) * | 1994-06-02 | 1996-01-16 | Intel Corporation | Drain bias multiplexing for multiple bit flash cell |
US5671388A (en) * | 1995-05-03 | 1997-09-23 | Intel Corporation | Method and apparatus for performing write operations in multi-level cell storage device |
JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US7107480B1 (en) * | 2000-12-22 | 2006-09-12 | Simpletech, Inc. | System and method for preventing data corruption in solid-state memory devices after a power failure |
US6538923B1 (en) * | 2001-02-26 | 2003-03-25 | Advanced Micro Devices, Inc. | Staircase program verify for multi-level cell flash memory designs |
US7554842B2 (en) * | 2001-09-17 | 2009-06-30 | Sandisk Corporation | Multi-purpose non-volatile memory card |
US6714457B1 (en) * | 2001-09-19 | 2004-03-30 | Aplus Flash Technology, Inc. | Parallel channel programming scheme for MLC flash memory |
TW594466B (en) * | 2002-06-10 | 2004-06-21 | Micro Star Int Co Ltd | Power management method for microprocessor |
US7072135B2 (en) * | 2002-11-12 | 2006-07-04 | Fujitsu Limited | Disk apparatus, head retracting method and head actuator control circuit |
JP4153802B2 (ja) * | 2003-02-07 | 2008-09-24 | 株式会社ルネサステクノロジ | 記憶装置 |
JP2004265162A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 記憶装置およびアドレス管理方法 |
US6856556B1 (en) * | 2003-04-03 | 2005-02-15 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
JP3878573B2 (ja) * | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
TWI231901B (en) * | 2003-09-19 | 2005-05-01 | Topro Technology Inc | Integration control chip having the power control |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
JP4170952B2 (ja) * | 2004-01-30 | 2008-10-22 | 株式会社東芝 | 半導体記憶装置 |
JP2006031630A (ja) * | 2004-07-21 | 2006-02-02 | Hitachi Ltd | ストレージ装置及びストレージ装置の消費電力制御方法 |
KR100574989B1 (ko) * | 2004-11-04 | 2006-05-02 | 삼성전자주식회사 | 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법 |
TWI258074B (en) * | 2004-12-24 | 2006-07-11 | Phison Electronics Corp | Method for reducing data error when flash memory storage device executing copy back command |
US7221592B2 (en) * | 2005-02-25 | 2007-05-22 | Micron Technology, Inc. | Multiple level programming in a non-volatile memory device |
US7958430B1 (en) * | 2005-06-20 | 2011-06-07 | Cypress Semiconductor Corporation | Flash memory device and method |
KR100616214B1 (ko) * | 2005-06-30 | 2006-08-28 | 주식회사 하이닉스반도체 | 멀티-레벨 셀을 가지는 플래시 메모리 장치의 프로그램제어 회로 및 그 프로그램 제어 방법 |
US7362611B2 (en) * | 2005-08-30 | 2008-04-22 | Micron Technology, Inc. | Non-volatile memory copy back |
JP2007280554A (ja) * | 2006-04-11 | 2007-10-25 | Hitachi Ltd | ストレージ装置の電力供給装置及びストレージ装置の管理方法 |
JP4821426B2 (ja) * | 2006-05-11 | 2011-11-24 | 富士ゼロックス株式会社 | エラー回復プログラム、エラー回復装置及びコンピュータシステム |
KR100919156B1 (ko) * | 2006-08-24 | 2009-09-28 | 삼성전자주식회사 | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100755718B1 (ko) * | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
KR100764747B1 (ko) * | 2006-09-15 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP2008090354A (ja) * | 2006-09-29 | 2008-04-17 | Hitachi Ltd | 電源障害監視方法及びその装置 |
US7692949B2 (en) * | 2006-12-04 | 2010-04-06 | Qimonda North America Corp. | Multi-bit resistive memory |
JP4939234B2 (ja) * | 2007-01-11 | 2012-05-23 | 株式会社日立製作所 | フラッシュメモリモジュール、そのフラッシュメモリモジュールを記録媒体として用いたストレージ装置及びそのフラッシュメモリモジュールのアドレス変換テーブル検証方法 |
CN101681278A (zh) * | 2007-03-23 | 2010-03-24 | 汤姆森许可贸易公司 | 用于防止存储介质中错误的系统和方法 |
WO2009013879A1 (ja) * | 2007-07-20 | 2009-01-29 | Panasonic Corporation | メモリーコントローラ、及びこれを用いた不揮発性記憶装置 |
US8200885B2 (en) * | 2007-07-25 | 2012-06-12 | Agiga Tech Inc. | Hybrid memory system with backup power source and multiple backup an restore methodology |
US7865679B2 (en) * | 2007-07-25 | 2011-01-04 | AgigA Tech Inc., 12700 | Power interrupt recovery in a hybrid memory subsystem |
JP2009087509A (ja) * | 2007-10-03 | 2009-04-23 | Toshiba Corp | 半導体記憶装置 |
TWI358068B (en) * | 2007-10-19 | 2012-02-11 | Phison Electronics Corp | Writing method for non-volatile memory and control |
JP2009146499A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | 不揮発性メモリカード |
US8694714B2 (en) * | 2008-01-18 | 2014-04-08 | Spansion Llc | Retargeting of a write operation retry in the event of a write operation failure |
US8271515B2 (en) * | 2008-01-29 | 2012-09-18 | Cadence Design Systems, Inc. | System and method for providing copyback data integrity in a non-volatile memory system |
US8078918B2 (en) * | 2008-02-07 | 2011-12-13 | Siliconsystems, Inc. | Solid state storage subsystem that maintains and provides access to data reflective of a failure risk |
CN101226774A (zh) * | 2008-02-15 | 2008-07-23 | 祥硕科技股份有限公司 | 降低闪存装置使用拷贝回去指令时的数据错误的方法 |
US8060719B2 (en) * | 2008-05-28 | 2011-11-15 | Micron Technology, Inc. | Hybrid memory management |
TWI473117B (zh) * | 2008-06-04 | 2015-02-11 | A Data Technology Co Ltd | 具資料修正功能之快閃記憶體儲存裝置 |
US8843691B2 (en) * | 2008-06-25 | 2014-09-23 | Stec, Inc. | Prioritized erasure of data blocks in a flash storage device |
TWI416524B (zh) * | 2008-06-25 | 2013-11-21 | Silicon Motion Inc | 記憶體裝置和資料儲存方法 |
US8074012B2 (en) * | 2008-07-02 | 2011-12-06 | Silicon Motion, Inc. | Flash memory apparatus and method for securing a flash memory from data damage |
TWI381274B (zh) * | 2008-07-10 | 2013-01-01 | Phison Electronics Corp | 用於快閃記憶體的區塊管理方法、儲存系統與控制器 |
KR101490421B1 (ko) * | 2008-07-11 | 2015-02-06 | 삼성전자주식회사 | 메모리 셀 사이의 간섭을 억제할 수 있는 불휘발성 메모리장치, 컴퓨팅 시스템 및 그것의 프로그램 방법 |
US7864587B2 (en) * | 2008-09-22 | 2011-01-04 | Micron Technology, Inc. | Programming a memory device to increase data reliability |
JP5192352B2 (ja) * | 2008-10-30 | 2013-05-08 | 株式会社日立製作所 | 記憶装置及びデータ格納領域管理方法 |
US8806271B2 (en) * | 2008-12-09 | 2014-08-12 | Samsung Electronics Co., Ltd. | Auxiliary power supply and user device including the same |
CN101446927B (zh) * | 2008-12-26 | 2010-12-01 | 祥硕科技股份有限公司 | 闪存系统及其控制方法 |
US8151137B2 (en) * | 2009-05-28 | 2012-04-03 | Lsi Corporation | Systems and methods for governing the life cycle of a solid state drive |
US9170879B2 (en) * | 2009-06-24 | 2015-10-27 | Headway Technologies, Inc. | Method and apparatus for scrubbing accumulated data errors from a memory system |
US8504860B2 (en) * | 2009-06-26 | 2013-08-06 | Seagate Technology Llc | Systems, methods and devices for configurable power control with storage devices |
US8261136B2 (en) * | 2009-06-29 | 2012-09-04 | Sandisk Technologies Inc. | Method and device for selectively refreshing a region of a memory of a data storage device |
TWI408688B (zh) * | 2009-10-12 | 2013-09-11 | Phison Electronics Corp | 用於快閃記憶體的資料寫入方法及其控制器與儲存系統 |
US8656256B2 (en) * | 2010-07-07 | 2014-02-18 | Stec, Inc. | Apparatus and method for multi-mode operation of a flash memory device |
-
2010
- 2010-03-11 US US12/721,692 patent/US20100332922A1/en not_active Abandoned
- 2010-03-19 US US12/727,256 patent/US20100332887A1/en not_active Abandoned
- 2010-04-14 US US12/759,822 patent/US8458566B2/en active Active
- 2010-04-27 TW TW099113251A patent/TWI406126B/zh active
- 2010-04-28 CN CN201010158315.0A patent/CN101937318A/zh active Pending
- 2010-04-29 TW TW099113637A patent/TWI457937B/zh active
- 2010-05-10 CN CN2010101671467A patent/CN101937710A/zh active Pending
- 2010-06-22 TW TW099120210A patent/TWI449052B/zh active
- 2010-06-30 CN CN201010213676.0A patent/CN101937724B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7447936B2 (en) * | 2003-02-07 | 2008-11-04 | Renesas Technology Corp. | Nonvolatile memory system |
US7089461B2 (en) * | 2003-03-20 | 2006-08-08 | International Business Machines Corporation | Method and apparatus for isolating uncorrectable errors while system continues to run |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US20070170268A1 (en) * | 2006-01-20 | 2007-07-26 | Samsung Electronics Co., Ltd. | Memory cards, nonvolatile memories and methods for copy-back operations thereof |
US20080034272A1 (en) * | 2006-08-07 | 2008-02-07 | Zining Wu | System and method for correcting errors in non-volatile memory using product codes |
US20080229000A1 (en) * | 2007-03-12 | 2008-09-18 | Samsung Electronics Co., Ltd. | Flash memory device and memory system |
US20090106513A1 (en) * | 2007-10-22 | 2009-04-23 | Chuang Cheng | Method for copying data in non-volatile memory system |
TW200919475A (en) * | 2007-10-22 | 2009-05-01 | Skymedi Corp | Method for copying data in non-volatile memory system |
Also Published As
Publication number | Publication date |
---|---|
TW201101320A (en) | 2011-01-01 |
CN101937724B (zh) | 2013-11-06 |
CN101937318A (zh) | 2011-01-05 |
US20100332951A1 (en) | 2010-12-30 |
CN101937710A (zh) | 2011-01-05 |
US20100332887A1 (en) | 2010-12-30 |
TWI406126B (zh) | 2013-08-21 |
TW201101026A (en) | 2011-01-01 |
US20100332922A1 (en) | 2010-12-30 |
TWI457937B (zh) | 2014-10-21 |
US8458566B2 (en) | 2013-06-04 |
TW201101309A (en) | 2011-01-01 |
CN101937724A (zh) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI449052B (zh) | 用於執行拷貝回存操作的方法以及快閃存儲設備 | |
TWI773890B (zh) | 資料儲存裝置及其校驗碼處理方法 | |
US8762798B2 (en) | Dynamic LDPC code rate solution | |
JP5540969B2 (ja) | 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム | |
US11336305B2 (en) | Memory system | |
CN110955385A (zh) | 用于基于与错误恢复相关联的读取电平电压的改进的数据重定位的数据存储系统和方法 | |
US20110239081A1 (en) | Semiconductor storage device and method for controlling a semiconductor storage device | |
US8234463B2 (en) | Data processing apparatus, memory controller, and access control method of memory controller | |
JP2011108306A (ja) | 不揮発性メモリおよびメモリシステム | |
US9985659B2 (en) | Error correction processing circuit in memory and error correction processing method | |
JP2011134433A (ja) | Ecc回路を含む半導体ストーリッジシステム及びその制御方法 | |
US20080082872A1 (en) | Memory controller, memory system, and data transfer method | |
US9252810B2 (en) | Memory system and method of controlling memory system | |
JP2009301194A (ja) | 半導体記憶装置の制御システム | |
JP2008165449A (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
US10009045B2 (en) | Decoding method, memory controlling circuit unit and memory storage device | |
US20140068378A1 (en) | Semiconductor storage device and memory controller | |
TW201913382A (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
JP4819843B2 (ja) | メモリ装置のためのeccコード生成方法 | |
CN112596674A (zh) | 一种用于固态硬盘主控缓存数据双重保护的方法及系统 | |
JP4956230B2 (ja) | メモリコントローラ | |
US8370699B2 (en) | Semiconductor memory apparatus for reducing bus traffic between NAND flash memory device and controller | |
TWI550627B (zh) | 儲存裝置及其操作方法 | |
TWI537971B (zh) | Storage device and access method thereof | |
WO2020199490A1 (zh) | 一种双模式检错内存及双模式检错方法 |