TWI477104B - 錯誤校正裝置與錯誤校正方法 - Google Patents

錯誤校正裝置與錯誤校正方法 Download PDF

Info

Publication number
TWI477104B
TWI477104B TW101133505A TW101133505A TWI477104B TW I477104 B TWI477104 B TW I477104B TW 101133505 A TW101133505 A TW 101133505A TW 101133505 A TW101133505 A TW 101133505A TW I477104 B TWI477104 B TW I477104B
Authority
TW
Taiwan
Prior art keywords
error correction
error
signal
upper limit
termination condition
Prior art date
Application number
TW101133505A
Other languages
English (en)
Other versions
TW201412052A (zh
Inventor
Yu Hsien Ku
Tung Sheng Lin
Yi Ying Liao
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW101133505A priority Critical patent/TWI477104B/zh
Priority to US14/024,783 priority patent/US9432058B2/en
Publication of TW201412052A publication Critical patent/TW201412052A/zh
Application granted granted Critical
Publication of TWI477104B publication Critical patent/TWI477104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

錯誤校正裝置與錯誤校正方法
本發明與錯誤校正技術相關，並且尤其與採用雙重錯誤校正的應用相關。
隨著通訊技術的進步，數位電視廣播的發展漸趨成熟。除了經由電纜線路傳送之外，數位電視信號也可透過基地台或人造衛星等設備以無線信號的型態被傳遞。目前最為廣泛採用的標準是第二代數位電視地面廣播(digital video broadcasting-second generation terrestrial,DVB-T2)規範和第二代數位電視衛星廣播(digital video broadcasting-second generation satellite,DVB-S2)規範。
為了確保接收端的影像品質不會受到信號傳送過程中的雜訊過度影響，上述兩種數位電視廣播系統的傳送端在將電視信號編碼時都採用了雙重的錯誤校正機制：先施以博斯-查德胡里-霍昆格姆(Boss-Chaudhuri-Hocquenghem,BCH)錯誤校正編碼，再加上低密度同位檢查(low density parity check,LDPC)錯誤校正編碼。相對應地，數位電視廣播系統的接收端必須先後對收到的數位電視信號執行LDPC糾錯程序及BCH糾錯程序。BCH糾錯程序的速度快且運算耗電量低，其主要功用在於復核確認。
LDPC糾錯為一逐次進行的疊代(iteration)程序。目前多數數位 電視廣播接收端所採用之錯誤校正流程如圖一所示。步驟S11為針對輸入信號執行一次LDPC糾錯程序。步驟S12為判斷LDPC糾錯次數或糾錯時間是否已達上限。若如果步驟S12的判斷結果為否，步驟S13才會被執行。舉例而言，LDPC糾錯次數上限可被設定為五次，糾錯時間上限則可能是下一個資料封包抵達的時間。如果步驟S12的判斷結果為是，步驟S14將被執行，對目前LDPC糾錯程序的輸出結果直接進行BCH糾錯程序。步驟S13為判斷目前的校正後結果是否仍有錯誤。如果步驟S13的判斷結果為是，步驟S11會再次被執行，直到步驟S12的判斷結果為是或步驟S13的判斷結果為否。
由圖一可看出，每當出現錯誤程度較高的輸入信號，步驟S13之檢驗相當難以通過。據此，在LDPC糾錯次數或糾錯時間達到上限之前，步驟S11可能必須重複執行許多次，導致錯誤校正時間大幅增加，進而造成數位電視廣播系統接收端的整體效率低落。
為解決上述問題，本發明提出一種錯誤校正裝置與錯誤校正方法，根據後半段糾錯程序的糾錯能力來決定前半段糾錯程序的停止時間，因而能有效節省錯誤校正時間。根據本發明之錯誤校正裝置與錯誤校正方法不僅可應用在電視廣播系統中，亦可被實現於各種需要雙重錯誤校正的信號處理領域。
根據本發明之一具體實施例為一種錯誤校正裝置，適用於一 信號接收端所接收之一數位信號，該錯誤校正裝置包含兩個糾錯模組。第一糾錯模組係用以針對一輸入信號進行一第一糾錯程序以產生符合一終止條件之一中間信號，該輸入信號對應於該數位信號。第二糾錯模組係用以接收並針對該中間信號選擇性地進行一第二糾錯程序，以產生一校正後信號。該終止條件相關於該第二糾錯程序之一糾錯能力上限。
根據本發明之另一具體實施例為一種錯誤校正方法適用於一信號接收端所接收之一數位信號，該錯誤校正方法。該方法首先執行一第一糾錯步驟，針對一輸入信號進行一第一糾錯程序，以產生符合一終止條件之一中間信號。在該終止條件成立後，該方法執行一第二糾錯步驟，針對該中間信號選擇性地進行一第二糾錯程序，以產生一校正後信號。其中該終止條件相關於該第二糾錯程序之一糾錯能力上限。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一實施例為圖二所示之錯誤校正裝置200，其中包含第一糾錯模組22和第二糾錯模組24。於實際應用中，錯誤校正裝置200可被整合在採用DVB-S2、DVB-T2等規範的數位電視信號接收端內，亦可獨立存在。以下說明主要以第一糾錯模組22為低密度同位檢查(low density parity check,LDPC)糾錯模組，而第 二糾錯模組24為博斯-查德胡里-霍昆格姆(Boss-Chaudhuri-Hocquenghem,BCH)糾錯模組的情況為例，但不以此為限。
第一(LDPC)糾錯模組22係用以針對一輸入信號進行LDPC糾錯程序(第一糾錯程序)。LDPC糾錯程序實際上為逐次校正錯誤的疊代(iteration)程序。實務上，第一(LDPC)糾錯模組22在每進行一次LDPC糾錯後都會產生一個相對錯誤較少的中間信號，例如一個大小為n*1的編碼字元(codeword)。將該編碼字元與大小為m*n的同位檢查矩陣(parity check matrix)相乘，可得到一大小為1*m的向量。若原本在輸入信號中的錯誤已完全被校正，理論上代表中間信號的向量中的m個元素都會等於0。易言之，使該m個元素皆為0的中間信號也就是將輸入信號校正完畢後的結果。另一方面，該m個元素中有愈多個1，表示該中間信號的錯誤愈嚴重。
第一(LDPC)糾錯模組22可根據上述m個元素來判斷目前的中間信號之錯誤程度。舉例而言，第一(LDPC)糾錯模組22可將該m個元素加總，產生一同位檢查總和(parity check sum)，做為錯誤程度E，並將錯誤程度E與一門檻值比較。若目前最新產生的中間信號之錯誤程度E仍高於該門檻值，第一(LDPC)糾錯模組22會繼續再次對該中間信號施以LDPC糾錯程序。相對地，一旦發現目前最新產生的中間信號之錯誤程度E已低於該門檻值，第一(LDPC)糾錯模組22就會停止LDPC糾錯程序。換句話說，第一(LDPC)糾錯模組22會針對輸入信號進行LDPC糾錯程序，直到 LDPC糾錯程序產生之中間信號符合終止條件。
該門檻值與第二(BCH)糾錯模組24的糾錯能力上限相關。假設第二(BCH)糾錯模組24在該中間信號包含至多t個錯誤位元仍能將該中間信號完全修復，t即為第二(BCH)糾錯模組24的糾錯能力上限，亦即BCH糾錯程序之一最高修復位元數。在不同的BCH糾錯模式下，糾錯能力上限t可能有所不同(例如等於10或12)。上述門檻值可被設定為糾錯能力上限t與一預設比重w之乘積。預設比重w可以等於錯誤程度E與中間信號中錯誤位元數量間的比例(經由模擬實驗或理論推導決定)，並且不以特定數值為限。
BCH糾錯模組24耦接至LDPC錯誤校正模組22，用以在上述終止條件成立後，接收並針對該中間信號繼續進行BCH糾錯程序(第二糾錯程序)，以產生一校正後信號。顯然，藉由適當選定預設比重w，傳送至第二(BCH)糾錯模組24的中間信號會是第二(BCH)糾錯模組24所能負荷，亦即能完全校正其中之錯誤並產生完全正確的校正後信號。
須說明的是，第一(LDPC)糾錯模組22提供至第二(BCH)糾錯模組24的中間信號也可能已經完全沒有錯誤。若發現這種情況，第二(BCH)糾錯模組24只要直接將該中間信號直接視為校正後信號並輸出即可，無須再進行BCH糾錯程序。
由以上說明可看出，透過適當設定終止條件，一方面來說，使得錯誤校正裝置200不會等到第一(LDPC)糾錯模組22完全將錯 誤校正完畢才進行BCH糾錯程序，而是適當地將一部分的糾錯任務交付給第二(BCH)糾錯模組24。BCH糾錯程序的速度快且運算耗電量低。相較於先前技術，平均而言，錯誤校正裝置200的效率會較高。另一方面來說，透過引進第二(BCH)糾錯模組24的糾錯能力上限做為設定終止條件的參數，亦可避免第二(BCH)糾錯模組24不能完全校正中間信號的情況。
根據本發明之另一實施例為一錯誤校正方法，其流程圖如圖三所示。首先，步驟S31為針對一輸入信號進行一第一糾錯程序。步驟S32則是判斷該第一糾錯程序產生之一中間信號是否符合一終止條件。若步驟S32的判斷結果為否，步驟S31會再次被執行。相對地，若步驟S32的判斷結果為是，步驟S33將被執行，以針對該中間信號進行一第二糾錯程序，以產生一校正後信號。須說明的是，如前述，該中間信號也可能已經完全沒有錯誤。若發現這種情況，步驟S33只要直接將該中間信號直接視為校正後信號並輸出即可，無須再針對該中間信號進行該第二糾錯程序。與前一個實施例相同，本實施例中的終止條件為該中間信號之錯誤程度低於一門檻值，且該門檻值與該第二糾錯程序之糾錯能力上限相關。先前在介紹錯誤校正裝置200時描述的各種實施細節，亦可應用至圖三所繪示的錯誤校正方法中，於此不再贅述。
須說明的是，上述裝置及方法不限於包含LDPC糾錯程序與BCH糾錯程序的應用。上述中間信號及錯誤程度的決定方式可依 不同糾錯程序進行的實際狀況來調整。
如上所述，本發明實施例提出一種錯誤校正裝置與錯誤校正方法，根據後半段糾錯程序的糾錯能力來決定前半段糾錯程序的停止時間，因而能有效節省錯誤校正時間。根據本發明實施例之錯誤校正裝置與錯誤校正方法不僅可應用在電視廣播系統中，亦可被實現於各種需要雙重錯誤校正的信號處理領域。
藉由以上具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以所揭露的具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明欲申請之專利範圍的範疇內。
S11~S14‧‧‧流程步驟
200‧‧‧錯誤校正裝置
22‧‧‧第一糾錯模組
24‧‧‧第二糾錯模組
S31~S33‧‧‧流程步驟
圖一為先前技術所採用的錯誤校正方法流程圖。
圖二為根據本發明之一實施例中的錯誤校正裝置功能方塊圖。
圖三為根據本發明之一實施例中的錯誤校正方法流程圖。
S31~S33‧‧‧流程步驟

Claims (9)

  1. 一種錯誤校正裝置，適用於一信號接收端所接收之一數位信號，該錯誤校正裝置包含：一第一糾錯模組，用以針對一輸入信號進行一第一糾錯程序以產生符合一終止條件之一中間信號，該輸入信號對應於該數位信號；以及一第二糾錯模組，耦接至該第一糾錯模組，用以接收並針對該中間信號選擇性地進行一第二糾錯程序，以產生一校正後信號；其中該終止條件相關於該第二糾錯程序之一糾錯能力上限，該終止條件為該中間信號之一錯誤程度低於一門檻值，該門檻值為該糾錯能力上限與一預設比重之乘積，該預設比重相關於該錯誤程度與該中間信號之錯誤位元數量。
  2. 如申請專利範圍第1項所述之錯誤校正裝置，其中該第一糾錯程序為一低密度同位檢查(low density parity check,LDPC)。
  3. 如申請專利範圍第1項所述之錯誤校正裝置，其中該第二糾錯程序為一博斯-查德胡里-霍昆格姆(Boss-Chaudhuri-Hocquenghem,BCH)糾錯程序，該糾錯能力上限相關於該第二糾錯程序之一最高修復位元數。
  4. 一種錯誤校正方法，適用於一信號接收端所接收之一數位信號，該錯誤校正方法包含：針對一輸入信號進行一第一糾錯程序，以產生符合一終止條件之一中間信號；以及在該終止條件成立後，針對該中間信號選擇性地進行一第二糾錯程序，以產生一校正後信號； 其中該終止條件相關於該第二糾錯程序之一糾錯能力上限，該終止條件為該中間信號之一錯誤程度低於一門檻值，該門檻值為該糾錯能力上限與一預設比重之乘積；該預設比重相關於該錯誤程度與該中間信號之錯誤位元數量。
  5. 如申請專利範圍第4項所述之錯誤校正方法，其中該第一糾錯程序為一低密度同位檢查。
  6. 如申請專利範圍第5項所述之錯誤校正方法，其中該終止條件為該中間信號之一錯誤程度低於一門檻值，該錯誤程度為根據該輸入信號與一同位檢查矩陣所產生之一同位檢查總和，且該門檻值與該第二糾錯程序之該糾錯能力上限相關。
  7. 如申請專利範圍第5項所述之錯誤校正方法，其中該第一糾錯程序包含反覆執行該低密度同位檢查。
  8. 如申請專利範圍第4項所述之錯誤校正方法，其中該第二糾錯程序為一博斯-查德胡里-霍昆格姆糾錯程序，該糾錯能力上限相關於該第二糾錯程序之一最高修復位元數。
  9. 一種錯誤校正裝置，適用於一信號接收端所接收之一數位信號，該錯誤校正裝置包含：一第一糾錯模組，用以針對一輸入信號進行一第一糾錯程序以產生符合一終止條件之一中間信號，該輸入信號對應於該數位信號；以及一第二糾錯模組，耦接至該第一糾錯模組，用以接收並針對該中間信號選擇性地進行一第二糾錯程序，以產生一校正後信號；其中該終止條件為該中間信號之一錯誤程度低於一門檻值，該錯誤程度為該第一糾錯模組根據該輸入信號與一同位檢查矩陣所產生之一同位檢查總和(parity check sum)，且該門檻值 與該第二糾錯程序之一糾錯能力上限相關。
TW101133505A 2012-09-13 2012-09-13 錯誤校正裝置與錯誤校正方法 TWI477104B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101133505A TWI477104B (zh) 2012-09-13 2012-09-13 錯誤校正裝置與錯誤校正方法
US14/024,783 US9432058B2 (en) 2012-09-13 2013-09-12 Error correction apparatus and associated method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101133505A TWI477104B (zh) 2012-09-13 2012-09-13 錯誤校正裝置與錯誤校正方法

Publications (2)

Publication Number Publication Date
TW201412052A TW201412052A (zh) 2014-03-16
TWI477104B true TWI477104B (zh) 2015-03-11

Family

ID=50234650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133505A TWI477104B (zh) 2012-09-13 2012-09-13 錯誤校正裝置與錯誤校正方法

Country Status (2)

Country Link
US (1) US9432058B2 (zh)
TW (1) TWI477104B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10831596B2 (en) * 2018-01-22 2020-11-10 Micron Technology, Inc. Enhanced error correcting code capability using variable logical to physical associations of a data block
EP3913810A4 (en) * 2019-02-22 2022-01-12 Mitsubishi Electric Corporation ERROR CORRECTION DECODING DEVICE AND ERROR CORRECTION DECODING METHOD
JP2022007503A (ja) * 2020-06-26 2022-01-13 富士通株式会社 受信装置及び復号化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194451A (zh) * 2005-06-27 2008-06-04 汤姆森许可贸易公司 用于迭代解码器中的功率减小的方法及装置
US20100037123A1 (en) * 2007-01-05 2010-02-11 Auvitek International Ltd. Extended deinterleaver for an iterative decoder
TW201031224A (en) * 2009-02-09 2010-08-16 Mediatek Inc Signal processing apparatus and method
TW201125326A (en) * 2009-11-17 2011-07-16 Sony Corp Receiver and receiving method for receiving data in a broadcasting system using incremental redundancy
US20110264982A1 (en) * 2008-10-20 2011-10-27 Thomson Licensing Method for transmitting and receiving signalling information

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6557126B1 (en) * 2000-01-31 2003-04-29 Oak Technology, Inc. Method and apparatus for calibrating write power
US7536625B2 (en) * 2004-06-30 2009-05-19 Seagate Technology Llc Maintaining data integrity in a data storage system
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
JP5166074B2 (ja) * 2008-02-29 2013-03-21 株式会社東芝 半導体記憶装置、その制御方法、および誤り訂正システム
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
US8537919B2 (en) * 2010-09-10 2013-09-17 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US8869000B2 (en) * 2011-01-31 2014-10-21 Marvell World Trade Ltd. Methods and systems for efficient decoding of concatenated error correction codes
KR101854954B1 (ko) * 2011-07-29 2018-05-04 샌디스크 테크놀로지스 엘엘씨 치환 소행렬의 합을 사용하는 체크섬

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194451A (zh) * 2005-06-27 2008-06-04 汤姆森许可贸易公司 用于迭代解码器中的功率减小的方法及装置
US20100037123A1 (en) * 2007-01-05 2010-02-11 Auvitek International Ltd. Extended deinterleaver for an iterative decoder
US20110264982A1 (en) * 2008-10-20 2011-10-27 Thomson Licensing Method for transmitting and receiving signalling information
TW201031224A (en) * 2009-02-09 2010-08-16 Mediatek Inc Signal processing apparatus and method
TW201125326A (en) * 2009-11-17 2011-07-16 Sony Corp Receiver and receiving method for receiving data in a broadcasting system using incremental redundancy

Also Published As

Publication number Publication date
US9432058B2 (en) 2016-08-30
TW201412052A (zh) 2014-03-16
US20140075263A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
CN109075799B (zh) 极化Polar码的编译码方法及装置
US9071306B2 (en) Transmission apparatus, reception apparatus, communication system, circuit apparatus, communication method, and program
US20100205515A1 (en) Signal processing apparatus for setting error indication information according error detection result of outer-code decoder output and related method thereof
US8977927B2 (en) Error-correction coding method, error-correction decoding method, error-correction coding apparatus, and error-correction decoding apparatus
CN113645013B (zh) 用于无线重传通信系统的位纠错
US11838124B2 (en) Receiver and method for processing a signal thereof
TWI477104B (zh) 錯誤校正裝置與錯誤校正方法
CN103929211B (zh) 一种bch编码方案自适应调整方法及系统
CN108270508B (zh) 一种循环冗余校验crc实现方法、装置及网络设备
US9584163B2 (en) Length and rate compatible LDPC encoder and decoder
US9014317B2 (en) Method, apparatus, and system for frequency offset estimation and channel estimation
KR20180071391A (ko) 수신기 및 그의 plp 처리 방법
EP2420015B1 (en) Method and apparatus for encoding a signal
WO2011082834A1 (en) Error correction
US9667757B2 (en) Transmitting apparatus, receiving apparatus, and data processing method thereof
US8582685B2 (en) Apparatus and method for encoding a signal
WO2020114318A1 (zh) 一种编码方法、解码方法及装置
CN103716119B (zh) 错误校正装置与错误校正方法
KR20170037307A (ko) 수신 장치 및 그의 복호 방법
WO2016194623A1 (ja) データ処理装置、およびデータ処理方法
TWI575901B (zh) 通道效應消除裝置及通道效應消除方法
CN106856569B (zh) 解码器、接收装置及其解码方法
CN106357358B (zh) 衰减模拟器以及衰减信号生成方法
TWI569594B (zh) 突波干擾消除裝置及突波干擾消除方法
TWI628932B (zh) 用於在至少兩個電信裝置之間傳輸符號之方法、系統及電腦可讀媒體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees