CN109388343B - 一种数据存储方法及存储器 - Google Patents

一种数据存储方法及存储器 Download PDF

Info

Publication number
CN109388343B
CN109388343B CN201811123529.7A CN201811123529A CN109388343B CN 109388343 B CN109388343 B CN 109388343B CN 201811123529 A CN201811123529 A CN 201811123529A CN 109388343 B CN109388343 B CN 109388343B
Authority
CN
China
Prior art keywords
ecc
data
preset threshold
value
data source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811123529.7A
Other languages
English (en)
Other versions
CN109388343A (zh
Inventor
李虎
罗胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Demingli Electronics Co Ltd
Original Assignee
Shenzhen Demingli Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Demingli Electronics Co Ltd filed Critical Shenzhen Demingli Electronics Co Ltd
Priority to CN201811123529.7A priority Critical patent/CN109388343B/zh
Publication of CN109388343A publication Critical patent/CN109388343A/zh
Priority to PCT/CN2019/078401 priority patent/WO2020062797A1/zh
Application granted granted Critical
Publication of CN109388343B publication Critical patent/CN109388343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种数据存储方法及存储器，方法包括：建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；更新ECC表格；加载ECC表格，检测第一ECC值是否超过第一预设阈值；如果第一ECC值超过第一预设阈值，则采用ECC模块对数据来源页进行纠错；如果第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；如果第二ECC值超过第二预设阈值，则采用ECC模块对数据来源页进行纠错；如果第二ECC值没有超过第二预设阈值，则采用copyback模式拷贝数据；该方法能够降低因copyback功能引起错误bit超出ECC纠错范围，降低数据出错的风险。

Description

一种数据存储方法及存储器
技术领域
本发明涉及数据存储技术领域，尤其涉及一种数据存储方法及存储器。
背景技术
现有的Nand Flash存储器，一般先将数据采用SLC写入NAND模块中，待SLC的空块用到一定程度后再使用copyback功能将SLC中的数据快速拷贝到MLC块或者TLC块中，因为单纯使用SLC的话会导致容量减少(MLC减少一半，TLC减少三分之二)，采用copyback即拷贝回存功能是为了提高速度，因为数据不需要传输到外部，只是在Nand Flash内部数据搬移。现在通常采用降低MLC/TLC的ECC来保证数据准确，例如ECC硬件模块可以纠错60bit，在扫描的时候SLC的错误bit数为10bit，MLC/TLC中错误bit数超过20bit则代表数据出错，后续不再使用，但是这些块其实是可以保留使用的，10+20＝30<60,小于ECC硬件纠错范围内，为了给后续留有30bit出错点的余量。
现有的Nand Flash的设计原理上存在缺陷，数据需要ECC硬件模块纠错，ECC硬件模块纠错是需要将数据从Nand中读出来，经过ECC硬件模块运算后才可以纠错，但是copyback整个过程是在Nand Flash内部进行的，这样会导致SLC中的错误bit并没有被纠错就写入了MLC/TLC中，例如flash开始保留了30bit的余量，但是随着SLC与TLC的擦写次数增加，两个块的错误bit都会升高，假如SLC错误bit为15，TLC错误bit为50，一旦使用copyback命令拷贝数据的话，最终的错误bit为15+50＝65>60(ECC硬件纠错最大值)，导致数据出错。
发明内容
本发明的目的在于针对上述现有技术中的Nand Flash的设计原理缺陷，数据出错率高的问题，提出一种数据存储方法及存储器，能够有效降低数据出错的风向。
一种数据存储方法，包括：
建立ECC表格，记录数据来源页的第一ECC值，以及数据目标页的第二ECC值；
更新所述ECC表格；
加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第二ECC值没有超过所述第二预设阈值，则采用copyback模式拷贝数据。
进一步地，更新所述ECC表格包括第一ECC值的更新和第二ECC值的更新；
空闲时扫描所述数据来源页进行第一ECC值的更新；
正常读取数据时扫描所述数据目标页进行第二ECC值的更新。
进一步地，所述第一预设阈值为5bit-15bit。
进一步地，所述第二预设阈值为15bit-25bit。
进一步地，采用ECC模块对所述数据来源页进行纠错，包括：
生成读取命令；
根据所述读取命令，ECC模块从所述数据来源页中读取数据进行纠错；
纠错完成后生成写入命令；
ECC模块根据所述写入命令将纠错后的数据写入数据来源页中。
进一步地，如果所述第二ECC值没有超过所述第二预设阈值，则检测所述第一ECC值与第二ECC值之和是否超过第三预设阈值；
如果所述第一ECC值与第二ECC值之和超过第三预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值与第二ECC值之和没有超过第三预设阈值，则采用copyback模式拷贝数据。
进一步地，所述第三预设阈值为20bit-40bit。
进一步地，采用copyback模式拷贝数据，包括：
检测数据来源页中的数据数量是否达到预设数量；
如果是，则将数据来源页中的数据拷贝至所述数据目标页中，并释放所述数据来源页。
一种存储器，包括主控芯片、NAND模块以及ECC模块，所述NAND模块包括数据来源页和数据目标页；
所述主控芯片用于执行：
建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；
更新所述ECC表格；
加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第二ECC值没有超过所述第二预设阈值，则采用copyback模式拷贝数据。
进一步地，所述数据来源页为SLC块、TLC块或者MLC块；
所述数据目标页为TLC块或者MLC块。
本发明提供的数据存储方法及存储器，至少包括如下有益效果：
(1)降低因copyback功能引起错误bit超出ECC纠错范围，降低数据出错的风险；
(2)通过ECC表格的记录，可以预测NAND FLASH寿命，避免关键性数据写入高ECC值的块，提高系统的稳定性；
(3)增加对第一ECC值与第二ECC值之和是否超过第三预设阈值的判断，可以有效的防止边界情况，进一步降低数据出错的风险。
附图说明
图1为本发明提供的数据存储方法一种实施例的流程图。
图2为本发明提供的数据存储方法另一种实施例的流程图。
图3为本发明提供的存储器一种实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例一
参考图1，本实施例提供一种数据存储方法，包括：
步骤S101，建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；
步骤S102，更新所述ECC表格；
步骤S103，加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
步骤S104，如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
步骤S105，如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
步骤S106，如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
步骤S107，如果所述第二ECC值没有超过所述第二预设阈值，则采用copyback模式即拷贝回存模式拷贝数据。
ECC(Error Correcting Code，错误检查和纠正)，是一种能够实现“错误检查和纠正”的技术。
进一步地，执行步骤S101，在存储器出厂时建立ECC表格，通过扫描存储器每个页的数据来源页的第一ECC值，以及数据目标页的第二ECC值，并保存至存储器中。
进一步地，执行步骤S102，更新所述ECC表格包括第一ECC值的更新和第二ECC值的更新；
空闲时扫描所述数据来源页进行第一ECC值的更新；
正常读取数据时扫描所述数据目标页进行第二ECC值的更新。
数据来源页用来临时保存数据，块数少，重复利用率高，擦除读写频繁，但是随着擦除次数的增加，其ECC值会发生变化，因此需要重点关注其ECC值，空闲时进行扫描。
数据目标页用来长期保存数据，块数多，因此数据目标页的扫描是在正常读取数据时进行，不会在空闲时候扫描。
进一步地，执行步骤S103，上电后加载ECC表格，检测第一ECC值是否超过第一预设阈值，作为一种优选的实施方式，第一预设阈值为5bit-15bit。
进一步地，执行步骤S104，如果第一ECC值超过第一预设阈值，采用ECC模块对数据来源页进行纠错，具体包括：
生成读取命令；
根据所述读取命令，ECC模块从所述数据来源页中读取数据进行纠错；
纠错完成后生成写入命令；
ECC模块根据所述第一写入命令将纠错后的数据写入数据来源页中。
进一步地，执行步骤S105，如果第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值，作为一种优选的实施方式，第二预设阈值为15bit-25bit。
进一步地，执行步骤S106，如果第二ECC值超过第二预设阈值，则采用ECC模块对所述数据来源页进行纠错。
进一步地，执行步骤S107，如果第二ECC值没有超过所述第二预设阈值，则采用copyback模式拷贝数据，具体包括：
检测数据来源页中的数据数量是否达到预设数量；
如果是，则将数据来源页中的数据拷贝至所述数据目标页中，并释放所述数据来源页。
此外，作为另外一种可选的实施方式，参考图2，如果所述第二ECC值没有超过所述第二预设阈值，则检测所述第一ECC值与第二ECC值之和是否超过第三预设阈值；
如果所述第一ECC值与第二ECC值之和超过第三预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值与第二ECC值之和没有超过第三预设阈值，则采用copyback模式拷贝数据。
作为一种优选的实施方式，所述第三预设阈值为20bit-40bit。
如果所述第二ECC值没有超过所述第二预设阈值，进一步对第一ECC值与第二ECC值之和是否超过第三预设阈值进行判断，可以有效的防止边界情况，进一步降低数据出错的风险。
进一步地，所述数据来源页为SLC块、TLC块或者MLC块；
所述数据目标页为TLC块或者MLC块。
SLC(Single-Level Cell，单层单元)，用于临时保存数据，容量小、速度快。
TLC(Triple-Level Cell，三层单元，)，用于长期保存数据，容量大、数量多。
MLC(Multi-Level Cell，多层单元)，用于长期保存数据，容量大、数量多。
第一种应用场景下，数据来源页为SLC块，数据目标页为TLC块或者MLC块。
第二种应用场景下，数据来源页为TLC块或者MLC块，数据目标页也为TLC块或者MLC块。
本实施例提供的数据存储方法，至少包括如下有益效果：
(1)降低因copyback功能引起错误bit超出ECC纠错范围，降低数据出错的风险；
(2)通过ECC表格的记录，可以预测NAND FLASH寿命，避免关键性数据写入高ECC值的块，提高系统的稳定性；
(3)增加对第一ECC值与第二ECC值之和是否超过第三预设阈值的判断，可以有效的防止边界情况，进一步降低数据出错的风险。
实施例二
参考图3，本实施例提供一种存储器，包括主控芯片201、NAND模块202以及ECC模块203，NAND模块包括数据来源页2021和数据目标页2022；
主控芯片201用于执行：
建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；
更新所述ECC表格；
加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第二ECC值没有超过所述第二预设阈值，则采用copyback模式拷贝数据。
进一步地，所述数据来源页为SLC块、TLC块或者MLC块；
所述数据目标页为TLC块或者MLC块。
进一步地，主控芯片202还用于执行：
空闲时扫描所述数据来源页进行第一ECC值的更新；
正常读取数据时扫描所述数据目标页进行第二ECC值的更新。
进一步地，如果第一ECC值超过第一预设阈值，主控芯片202还用于执行：
生成读取命令；
根据所述第一读取命令，ECC模块从所述数据来源页中读取数据进行纠错；
纠错完成后生成写入命令；
ECC模块根据所述写入命令将纠错后的数据写入数据来源页中。
进一步地，如果第二ECC值超过第二预设阈值，主控芯片202还用于执行：则采用ECC模块对所述数据来源页进行纠错。
进一步地，如果第二ECC值没有超过所述第二预设阈值，则主控芯片20还用于执行：
检测数据来源页中的数据数量是否达到预设数量；
如果是，则将数据来源页中的数据拷贝至所述数据目标页中，并释放所述数据来源页。
进一步地，如果所述第二ECC值没有超过所述第二预设阈值，则主控芯片201还用于执行：
检测所述第一ECC值与第二ECC值之和是否超过第三预设阈值；
如果所述第一ECC值与第二ECC值之和超过第三预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值与第二ECC值之和没有超过第三预设阈值，则采用copyback模式拷贝数据。
具体工作原理请参考实施例一，在此不再赘述。
本实施例提供的存储器，至少包括如下有益效果：
(1)降低因copyback功能引起错误bit超出ECC纠错范围，降低数据出错的风险；
(2)通过ECC表格的记录，可以预测NAND FLASH寿命，避免关键性数据写入高ECC值的块，提高系统的稳定性；
(3)增加对第一ECC值与第二ECC值之和是否超过第三预设阈值的判断，可以有效的防止边界情况，进一步降低数据出错的风险。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种数据存储方法，其特征在于，包括：
建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；
更新所述ECC表格；
加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第二ECC值没有超过所述第二预设阈值，则采用拷贝回存模式拷贝数据。
2.根据权利要求1所述的数据存储方法，其特征在于，更新所述ECC表格包括第一ECC值的更新和第二ECC值的更新；
空闲时扫描所述数据来源页进行第一ECC值的更新；
正常读取数据时扫描所述数据目标页进行第二ECC值的更新。
3.根据权利要求1所述的数据存储方法，其特征在于，所述第一预设阈值为5bit-15bit。
4.根据权利要求3所述的数据存储方法，其特征在于，所述第二预设阈值为15bit-25bit。
5.根据权利要求1所述的数据存储方法，其特征在于，采用ECC模块对所述数据来源页进行纠错，包括：
生成读取命令；
根据所述读取命令，ECC模块从所述数据来源页中读取数据进行纠错；
纠错完成后生成写入命令；
ECC模块根据所述写入命令将纠错后的数据写入数据来源页中。
6.根据权利要求5所述的数据存储方法，其特征在于，如果所述第二ECC值没有超过所述第二预设阈值，则检测所述第一ECC值与第二ECC值之和是否超过第三预设阈值；
如果所述第一ECC值与第二ECC值之和超过第三预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值与第二ECC值之和没有超过第三预设阈值，则采用拷贝回存模式拷贝数据。
7.根据权利要求6所述的数据存储方法，其特征在于，所述第三预设阈值为20bit-40bit。
8.根据权利要求1或6所述的数据存储方法，其特征在于，采用拷贝回存模式拷贝数据，包括：
检测数据来源页中的数据数量是否达到预设数量；
如果是，则将数据来源页中的数据拷贝至所述数据目标页中，并释放所述数据来源页。
9.一种存储器，其特征在于，包括主控芯片、NAND模块以及ECC模块，所述NAND模块包括数据来源页和数据目标页；
所述主控芯片用于执行：
建立ECC表格，记录数据来源页的第一ECC值以及数据目标页的第二ECC值；
更新所述ECC表格；
加载所述ECC表格，检测所述第一ECC值是否超过第一预设阈值；
如果所述第一ECC值超过所述第一预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第一ECC值没有超过第一预设阈值，则检测第二ECC值是否超过第二预设阈值；
如果所述第二ECC值超过所述第二预设阈值，则采用ECC模块对所述数据来源页进行纠错；
如果所述第二ECC值没有超过所述第二预设阈值，则采用拷贝回存模式拷贝数据。
10.根据权利要求9所述的存储器，其特征在于，所述数据来源页为SLC块、TLC块或者MLC块；
所述数据目标页为TLC块或者MLC块。
CN201811123529.7A 2018-09-26 2018-09-26 一种数据存储方法及存储器 Active CN109388343B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811123529.7A CN109388343B (zh) 2018-09-26 2018-09-26 一种数据存储方法及存储器
PCT/CN2019/078401 WO2020062797A1 (zh) 2018-09-26 2019-03-16 一种数据存储方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811123529.7A CN109388343B (zh) 2018-09-26 2018-09-26 一种数据存储方法及存储器

Publications (2)

Publication Number Publication Date
CN109388343A CN109388343A (zh) 2019-02-26
CN109388343B true CN109388343B (zh) 2020-08-28

Family

ID=65418254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811123529.7A Active CN109388343B (zh) 2018-09-26 2018-09-26 一种数据存储方法及存储器

Country Status (2)

Country Link
CN (1) CN109388343B (zh)
WO (1) WO2020062797A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109388343B (zh) * 2018-09-26 2020-08-28 深圳市德明利技术股份有限公司 一种数据存储方法及存储器
CN110764693B (zh) * 2019-09-12 2023-03-28 深圳市德明利技术股份有限公司 一种提高Nand flash数据稳定性的方法以及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901169A (zh) * 2010-03-23 2010-12-01 成都市华为赛门铁克科技有限公司 扫描装置及方法
CN101937724A (zh) * 2009-06-30 2011-01-05 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN107203436A (zh) * 2017-05-25 2017-09-26 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443260B2 (en) * 2007-12-27 2013-05-14 Sandisk Il Ltd. Error correction in copy back memory operations
US8595593B2 (en) * 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
CN101699406B (zh) * 2009-11-12 2011-12-14 威盛电子股份有限公司 数据储存系统与方法
US8909982B2 (en) * 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
KR20130076430A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 적응적 카피백 방법 및 이를 이용한 저장 장치
CN105867833B (zh) * 2015-01-21 2019-05-28 深圳市硅格半导体有限公司 数据存储装置及数据存储方法
US9619321B1 (en) * 2015-10-08 2017-04-11 Seagate Technology Llc Internal copy-back with read-verify
KR102708774B1 (ko) * 2016-09-01 2024-09-24 삼성전자주식회사 스토리지 장치 및 그것의 카피백 방법
CN107301132A (zh) * 2017-06-09 2017-10-27 华中科技大学 一种闪存垃圾回收优化方法
CN109388343B (zh) * 2018-09-26 2020-08-28 深圳市德明利技术股份有限公司 一种数据存储方法及存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937724A (zh) * 2009-06-30 2011-01-05 联发科技股份有限公司 用于执行拷贝回存操作的方法以及闪存存储设备
CN101901169A (zh) * 2010-03-23 2010-12-01 成都市华为赛门铁克科技有限公司 扫描装置及方法
CN107203436A (zh) * 2017-05-25 2017-09-26 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置

Also Published As

Publication number Publication date
CN109388343A (zh) 2019-02-26
WO2020062797A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
US8271515B2 (en) System and method for providing copyback data integrity in a non-volatile memory system
TWI389122B (zh) 用來存取一快閃記憶體之方法以及相關之記憶裝置及其控制器
US8453021B2 (en) Wear leveling in solid-state device
US8484409B2 (en) Nonvolatile memory controller with logical defective cluster table
US8230161B2 (en) Data backup method for a flash memory and controller and storage system using the same
US7849382B2 (en) Memory control circuit, nonvolatile storage apparatus, and memory control method
US9092361B2 (en) Nonvolatile storage device, memory controller, and defective region detection method
US7755950B2 (en) Programming methods of memory systems having a multilevel cell flash memory
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
TW201916018A (zh) 資料儲存裝置與將資料寫入記憶體裝置之方法
US10635527B2 (en) Method for processing data stored in a memory device and a data storage device utilizing the same
US11068177B2 (en) Data storage devices and data processing methods for shortening time required for a host device to wait for initialization of the data storage device
US9063888B2 (en) Program code loading and accessing method, memory controller, and memory storage apparatus
US20050283647A1 (en) External storage device
CN109388343B (zh) 一种数据存储方法及存储器
US20240338129A1 (en) Memory system
JP2004220068A (ja) メモリカード及びメモリへのデータ書き込み方法
US20100042900A1 (en) Write Failure Handling of MLC NAND
US20210278994A1 (en) Data storage device and data processing method
JP7291640B2 (ja) 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US20240202113A1 (en) Memory system
CN117789808B (zh) 一种存储器及其坏块纠错方法
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit
JP4245594B2 (ja) メモリコントローラ及びフラッシュメモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 701, 7th floor, Smart Valley Innovation Park, 1010 Bulong Road, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen deminli Technology Co.,Ltd.

Address before: 518000, 701, building 7, wisdom Valley Innovation Park, people's street, Longhua District, Shenzhen, Guangdong

Applicant before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A data storage method and memory

Effective date of registration: 20201130

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2020440020022

PE01 Entry into force of the registration of the contract for pledge of patent right
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen, Guangdong 518000

Patentee after: Shenzhen deminli Technology Co.,Ltd.

Address before: 518000 room 701, 7 / F, wisdom Valley Innovation Park, 1010 Bulong Road, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen deminli Technology Co.,Ltd.

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20211214

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2020440020022

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A data storage method and memory

Effective date of registration: 20220809

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2022440020160

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230811

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2022440020160

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Data Storage Method and Memory

Effective date of registration: 20230816

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2023980052473

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20200828

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen deminli Technology Co.,Ltd.

Registration number: Y2023980052473

PC01 Cancellation of the registration of the contract for pledge of patent right