TWI443783B - 用於晶片堆疊，晶片及晶圓結合之方法及材料 - Google Patents

用於晶片堆疊，晶片及晶圓結合之方法及材料 Download PDF

Info

Publication number
TWI443783B
TWI443783B TW096109717A TW96109717A TWI443783B TW I443783 B TWI443783 B TW I443783B TW 096109717 A TW096109717 A TW 096109717A TW 96109717 A TW96109717 A TW 96109717A TW I443783 B TWI443783 B TW I443783B
Authority
TW
Taiwan
Prior art keywords
substrate
polymer
layer
norbornene
thermally decomposable
Prior art date
Application number
TW096109717A
Other languages
English (en)
Other versions
TW200802752A (en
Inventor
Chris Apanius
Robert A Shick
Hendra Ng
Andrew Bell
Phil Neal
Wei Zhang
Original Assignee
Promerus Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promerus Llc filed Critical Promerus Llc
Publication of TW200802752A publication Critical patent/TW200802752A/zh
Application granted granted Critical
Publication of TWI443783B publication Critical patent/TWI443783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F32/00—Homopolymers and copolymers of cyclic compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic ring system
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D145/00—Coating compositions based on homopolymers or copolymers of compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic or in a heterocyclic system; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G64/00—Macromolecular compounds obtained by reactions forming a carbonic ester link in the main chain of the macromolecule
    • C08G64/02—Aliphatic polycarbonates
    • C08G64/0208—Aliphatic polycarbonates saturated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Description

用於晶片堆疊，晶片及晶圓結合之方法及材料 相關申請案之交互參照
本申請案聲請美國臨時專利申請案序號第60/784,187號(申請日：2006年3月21日)的優先權權益，在此併入本文作為參考資料。
發明領域
本發明大體有關於晶片堆疊、晶片及晶圓結合，以及適於形成此類晶片堆疊及晶片或晶圓結合物的有用材料，更特別的是有關於材料既可提供強力結合同時也容易予以移除而沒有殘留物或很少的方法與材料，從而使得該等材料能重覆利用(reworkable)。
 發明背景
歷史上，在製造半導體時，單一半導體晶粒(或數個晶片)是裝在密封的封裝體內，然後將該封裝體安裝於例如電路板。以此方式，可為諸如電腦、手機或其類似物之類的高階元件加上各種的功能或增加性能。當該等封裝體(例如，雙排直插封裝(DIP)或單排直插封裝(SIP))是用來保護內封晶粒免受物理破壞、周遭環境的污染、以及用來提供晶粒與其他電路的電氣連接時，此類封裝體可能也有龐大的體積而且會要求電路板或模組的尺寸要夠大以容納多個封裝體。
為了減少把數個晶片封裝成一個成品所需要的尺寸，最近的趨勢己包含研發交替型封裝法，例如球柵陣列、覆晶晶片及其類似者。不過，要進一步減少尺寸而且還能增加及/或提供更複雜的功能則需要封裝及黏貼晶粒的替代方法。有一種替代方法是在有可能的地方排除像這樣個別的封裝法，且把多個晶粒黏貼成例如垂直堆疊的晶粒。與使用單一封裝晶粒的方式相比，像這樣多重黏貼或堆疊儘管能減少很多腳印(footprint)，然而也導致需要一種方法以及可用於該方法的材料用來以堆疊方式使各個晶粒與相鄰晶粒相附著同時也提供用於使用各晶粒電路之電接點的構件。此外，此類方法所用的材料也應提供應力緩衝功能，在此彼等係用來使晶片或晶片堆疊附著於有不同線性膨脹係數的基板，從而避免因環境變動而損壞一或更多個晶片或基板。
此類晶片堆疊黏貼法也產生以下的需要：提供相對於提供晶粒之晶圓的原始厚度呈變薄的晶粒。這種薄化製程利於用來使晶片堆疊高度保持最小值，而且也使得提供貫穿晶片小孔有可能而可用來使電接點由晶粒之一表面遷移到另一表面。因此，也需要提供一種方法以及可用於該方法的材料用來使基板(例如，半導體晶圓)與另一用於晶圓薄化製程的基板結合。此類材料應提供強力結合和已結合表面的保護，同時也提供容易實作用於使晶圓鬆開的方法，以及由其移除結合材料的方法於薄化操作完成後。
應注意，儘管晶片堆疊被聲稱是最近的趨勢，參考已出版的美國專利申請案第2005/0078436號(2005年7月6日出版，標題為“用於在多晶片模組封裝體內堆疊晶片的方法”)，使用用來使半導體晶粒(晶片)附著於基板，晶粒附著於導線架或用於晶片堆疊的黏著材料已有好幾年的調查。例如，美國專利第5,286,679號(1994年2月15日發行，標題為“使用圖樣化黏著層使半導體晶粒附著於導線架的方法”)中第3列第18至20行所描述的。不過，儘管這種需要長久以來已為人所知，材料和使用該等材料的方法尚未被廣泛採用，因此需要可用於晶片堆疊及晶圓薄化兩者的替代材料及方法。
依據本發明之一實施例，係特地提出一種形成包含多個半導體晶粒之晶片堆疊的方法，該方法包含：形成一層上覆半導體晶圓之一表面的降冰片烯型聚合物，該表面包含多個未被切成單顆的晶粒；視需要，曝光成像該層以至少暴露在該等未被切成單顆的晶粒之間的切片界道；將該未被切成單顆的晶粒切成單顆；以及，使該等已切成單顆的晶粒中之至少兩個相互熱壓縮結合，其中該層係於其間形成熱壓縮結合物。
依據本發明之一實施例，係特地提出一種用於薄化半導體晶圓的方法，其係包含：形成一層上覆半導體晶圓之一表面的降冰片烯型聚合物，該表面包含多個未被切成單顆的晶粒；視需要，曝光成像該層以至少移除任何邊緣球狀物不均勻性；使該表面與一晶圓載具熱壓縮結合，其中該層係於其間形成熱壓縮結合物而且暴露該晶圓之反面；以及，晶面研磨或輪磨加工該反面直到該晶圓得到想要厚度。
依據本發明之一實施例，係特地提出一種平坦化半導體晶圓之活性表面的方法，其係包含：形成一層上覆半導體晶圓之一表面的降冰片烯型聚合物，該表面為該晶圓之上表面的反面，該上表面包含多個已部份完成、未被切成單顆的晶粒；視需要，曝光成像該層以至少移除任何邊緣球狀物不均勻性；使該反面與一晶圓載具熱壓縮結合，其中該層係於其間形成熱壓縮結合物而且暴露該晶圓的上表面；以及，化學機械研磨該上表面直到獲得所欲之平坦度。
圖式簡單說明
以下參考附圖，描述本發明的具體實施例。
第1圖根據一些本發明具體實施例簡要圖示示範晶片堆疊實施例之一部份，其係描繪帶有圖樣的聚合物層；第2圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪兩個焊線(wire bond)於基板的堆疊晶粒；第3圖與第4圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪製造兩個堆疊晶粒的步驟，第一倒裝晶粒係上覆及電氣耦合至焊線於基板的第二晶粒；第5圖與第6圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪製造兩個堆疊晶粒的製程步驟，第一倒裝晶粒係上覆及耦合至第二倒裝晶粒，而該第二倒裝晶粒則上覆及電氣耦合至基板；以及，第7圖根據一些本發明具體實施例簡要圖示另一具體實施例之一部份，其係描繪可卸除式結合於基板或工作晶圓(handle wafer)的元件晶圓(device wafer)。
 較佳實施例之詳細說明
除了操作實施例以外，或另有說明，本專利說明書與申請專利範圍中，涉及成分、反應及條件的數量的所有數字、數值及/或陳式應理解為在所有情形下都可改為”大約”。
本專利申請案揭示各種數值範圍。由於該等範圍為連續範圍，除非特別表示，彼等包含各個範圍的最小值與最大值和其間的所有數值。此外，除非另有說明，本專利說明書及申請專利範圍所指定的各種數值範圍都是能反映為得到該等數值而於測量時會遭遇之各種不確定性的近似值。
本發明具體實施例提供的方法係利用包含烯類加成聚合物的聚合物，其主鏈有兩種或更多不同類型、由降冰片烯型單體(norbornene－type monomer)衍生的重覆單位，該等單體係由以下結構式I所表示的單體獨立選出：
在此第一不同類型的重覆單位包含至少一縮水甘油基醚官能側基(glycidyl ether functional pendant group)，而第二不同類型的重覆單位包含至少一芳烷基側基(aralkyl pendant group)，而X、m、R1 、R2 、R3 及R4 的定義請見下文。利用此類聚合物(包含有低內應力用於形成薄膜的高分子組合物)、能暴露於超過300℃的加工溫度、可行光式定義(photodefine)以形成圖樣的方法係能夠在電子或光電元件之間或在該等元件與基板之間形成可靠的結合物，且在此上述組合物為可光式定義、市上有售的顯影劑，例如環戊酮(cyclopentanone)與2－庚酮(甲基正戊基甲酮)(methyl n－amyl ketone(2－heptanone)，”MAK”等可用於光式定義製程的。
如以上所用的，和在本專利說明書中使用的，除另有指示外，應瞭解以下術語具有以下意思：當指的是公式I的”烯類加成聚合物”時，應瞭解，此類聚合物包含有兩種或更多獨特或不同重覆單位的主鏈。例如，有兩種或更多不同類型之重覆單位的聚合物可具有兩種、3種、4種或更多不同類型的重覆單位。
“衍生”一詞係指由多環降冰片烯型單體根據公式I聚合(形成)聚合重覆單位，其中所得之聚合物係由降冰片烯型單體的2,3鏈鎖(enchainment)形成，如以下所示：
“聚合物”一詞意指包含經烯類加成聚合過的聚合物(如以上所定義的)以及起始劑的殘留物、催化劑、以及參與聚合物之合成的其他元素，在此該等殘留物被理解為不是以共價方式併入的。此類殘留物及其他元素通常與該聚合物混合或混摻(co-mingle)使得彼等在容器之間或在溶劑或分散介質之間轉移時傾向仍與聚合物在一起。
“高分子組合物”一詞意指包含前述聚合物以及於聚合物合成後添加的材料。此類材料包含(但不受限於)：溶劑、防氧化劑、光起始劑、感光劑、以及其他材料，下文會有更完整的說明。
在用來描述上述高分子組合物之組份時使用的”溶劑”一詞意指包含反應性溶劑和非反應性溶劑(稀釋劑)兩種。
“低K”一詞大體意指電介質常數小於經熱形成過之二氧化矽的(3.9)，而”低K材料”應瞭解係指電介質常數小於3.9的材料。
應瞭解，除另有說明外，”模數”一詞係指應力與應變的比率，在應力應變曲線中在線性彈性區內測得的楊氏模數或拉伸模數。模數值大體是用ASTM方法D1708-95測量。應瞭解，有低模數的薄膜也有低內應力； “可光式定義”一詞係指本身或其中待形成為帶有圖樣之層或結構的材料或材料組合物(例如，本發明具體實施例的高分子組合物)的特性。換言之，”可光式定義層”不需要使用另一個形成於其上方的材料層(例如，光阻層)以形成前述帶有圖樣之層或結構。更應瞭解，具有該特性的高分子組合物是用於圖樣形成方案以形成帶有圖樣的薄膜/層或結構。應注意，此一方案係包含可光式定義之材料或層的”曝光成像”。此類被採用的曝光成像係指使該層之選定部份暴露於光化輻射，而保護非選定部份不會暴露於光化輻射。
片語”可光式形成催化劑的材料”係指暴露於”光化輻射”時，材料會斷裂、分解、或以某種其他方式改變它的分子組成以形成能夠使聚合物中之交聯反應開始的化合物，在此”光化輻射”一詞係指包含任何一種能夠造成分子組成有前述變化的輻射。例如，紫外線或可見輻射或源自適當X射線或電子束光源之輻射的任何波長，而不管輻射來源。”可光式形成催化劑”的合適材料的不具限定性例子係包含光酸發生劑(photoacid generator)與光鹼發生劑(photobase generator)，如以下所詳述的。也應注意，”可光式形成催化劑的材料”如果加熱到適當的溫度通常也會形成催化劑。
“固化”一詞用於組合物時，例如，”已予固化的組合物”係指內含於組合物的可交聯組份中之至少一部份至少部份已交聯。在本發明一些具體實施例中，可交聯組份的交聯密度(亦即，交聯程度)大體為百分之百的完全交聯。在其他具體實施例中，交聯密度是在百分之80至100完全交聯的範圍內。熟諳此藝者會瞭解交聯的存在及程度(交聯密度)可用各種方法測定，例如以下所述之動態機械熱分析法(DMTA)。這種方法是測定塗層或聚合物中之游離膜的玻璃轉化溫度與交聯密度。已固化材料的物理性質均與交聯網絡的結構有關。較高的交聯密度值表示塗層或薄膜的交聯程度較高。
如與用於本文所提及之方法與高分子組合物有關的，”結合物”(或”結合”)一詞係指在晶片(如在本發明晶片堆疊具體實施例內的)之間形成的結合物以及形成於晶圓、基板之間的結合物，如在本發明薄化晶圓的具體實施例內的。此外，應瞭解，如上述，大體是在固化製程期間完成該結合。
在以下的陳述中，例如，R23 與R24 是從取代基獨立選出的，意指R23 與R24 是獨立選定的，而且於R23 在分子中可出現一次以上的變化時，這些變化是獨立選定的(例如，如果R1 與R2 為有結構式II、各含環氧的基團，R23 可為R1 中的氫，而R23 可為R2 中的甲基)。熟諳此藝者會認識到取代基的大小及本質會影響其他可能出現之取代基的數目與本質。
應注意，在本文文字、方案、例子及表格中，任何有未滿足原子價的原子是假設有適當的氫原子數以滿足該等原子價。
“烴基”係指取代基為氫或只由碳氫原子組成的取代基。如熟諳此藝者所知，除另有說明外，烴基包含以下定義適用的地方，而不管是否使用術語本身或與其他術語結合。因此，”烷基”的定義適用於”烷基”以及”芳烷基”、”烷芳基”、等等的”烷基”部份。
土”烷基”係指可為線性或分枝呈非環狀或環狀且鏈中包含1至25個碳原子的脂族烴基團(aliphatic hydrocarbon group)。在一具體實施例中，有用的烷基在鏈中包含1至12個碳原子。”分枝”意指一或更多低碳數烷基(lower alkyl group)(例如，甲基、乙基或丙基)附著於線性烷基鏈。該烷基可包含一或更多種選自氧、氮、矽的雜原子(hetero atom)。合適烷基的不具限定性例子包括：甲基、乙基、n－丙基、異丙基、n－丁基、t－丁基、n－戊基、己基、庚基、壬基、癸基、環己基、以及環丙基甲基。
“芳香基”係指芳香單環或多環的環狀系統，含有5至14個碳原子，6至10個碳原子較佳。該芳香基可包含一或更多種選自氧、氮、矽的雜原子。該芳香基可用一或更多相同或不同的”環狀系統取代基”取代，且包含烴基取代基。合適芳香基的不具限定性例子包括：苯基、萘基、茚基、四氫化萘基(tetrahydronaphthyl)、以及二氫茚基(indanyl)。
“芳烷基”或”芳基烷基”係指其中有如上述之芳香基、烷基兩者的芳香基－烷基－基團。在一些具體實施例中，有利的芳烷基包含低碳數烷基。合適芳烷基的不具限定性例子包括：苯甲基、苯乙基、以及伸萘基甲基(naphthlenylmethyl)，在此芳烷基係通過亞烴基團而與降冰片烯交聯。在一些具體實施例中，該芳烷基可包含一或更多種選自氧、氮、矽的雜原子。
“環烷基”(cyclic alkyl或cycloalkyl)係指非芳香單環或多環的環狀系統，通常包含3至10個碳原子，在一些具體實施例中是包含5至10個碳原子，而在其他具體實施例中是包含5至7個碳原子。該環烷基可用一或更多相同或不同的”環狀系統取代基”取代，且包含烴基或芳香基取代基。合適單環環烷基的不具限定性例子包括：環丙基、環丁基、環戊基、環己基及其類似者。不具限定性的合適多環環烷基例子包括：1－萘烷基(1－decalinyl)、降糁基(norbornyl)、金鋼烷基(adamantyl)及其類似者。該環烷基可包含一或更多種選自氧、氮、矽的雜原子(“雜環基”)。合適單環雜環基環的不具限定性例子包括：哌啶基，吡咯烷基(pyrrolidinyl)、哌餍基(piperazinyl)、嗎啉基(morpholinyl)、硫代嗎啉基(thiomorpholinyl)、噻唑基(thiazolidinyl)、1,3－二氧戊環基、1,4－二氧六環基，四氫呋喃基(tetrahydrofuranyl)、四氫噻吩基(tetrahydrothiophenyl)、四氫硫代哌喃基(tetrahydrothiopyranyl)、及其類似物。
“縮水甘油基甲基醚降冰片烯”與”甲基縮水甘油基醚降冰片烯”在本文中可互換使用且指稱同一個單體或衍生的重覆單位。術語”辛基環氧基降冰片烯”和”環氧基辛基降冰片烯”在本文中可互換使用且指稱同一個單體或衍生的重覆單位。
如前述，本發明的具體實施例均針對利用包含烯類加成聚合物之高分子組合物的方法。此類聚合物更包含有兩種或更多不同類型之重覆單位(由降冰片烯型單體衍生)的主鏈，此類單體係由合乎公式I的單體獨立選出：
在此X選自：－CH2 －、－CH2 －CH2 －、以及－O－；m為0至5的整數，有些情形是0至3，而其他的情形是0至2，以及每個R1 、R2 、R3 及R4 都由以下基團中之一個獨立選出：H、C1 至C25 線性、分枝、以及環烷基、芳香基、芳烷基、烷芳基、烯基、以及炔基；或含有一或更多種選自氧、氮、矽的雜原子的C1 至C25 線性、分枝、以及環烷基、芳香基、芳烷基、烷芳基、烯基、以及炔基；或合乎公式II的縮水甘油基醚部份：
在此A為由C1 至C6 線性、分枝及環型亞烴基選出的連接基團而且各由氫、甲基、乙基獨立選出R23 與R24 ；或和由C1 至C25 線性、分枝及環狀的亞烴基及亞烴基芳香基選出的連接基團連結在一起，R1 、R2 、R3 、R4 中任何兩種的組合；以及，條件為：合乎公式I、有至少兩種不同類型的單體中之一種係包含至少一縮水甘油基醚側基，而該等至少兩種不同類型的單體中之另一種包含至少一芳烷基側基。
通常，本發明具體實施例有兩種或更多不同類型的重覆單位均由合乎公式I的單體衍生，其係包含縮水甘油基醚側基和芳烷基側基。有些具體實施例包含由有前述側基之單體衍生的重覆單位，且視需要結合一或更多由烴基取代降冰片烯型單體衍生的重覆單位類型。
有縮水甘油基醚側基的合適單體為以公式I表示的降冰片烯型單體，其中R1 、R2 、R3 、R4 中之一或更多為獨自以公式II表示的側基：
在此A為選自的C1 至C6 線性、分枝及環型亞烴基的連接基團而且各由氫、甲基、乙基獨立選出R23 與R24 。合適連接基團A的不具限定性例子包含：次甲基、伸乙基、丙烯基、異丙烯基、丁烯基、異丁烯基、以及己烯基。有用縮水甘油基烷基醚側基的不具限定性例子包括：縮水甘油基甲基醚、縮水甘油基醚、縮水甘油基丙醚、縮水甘油基異丙醚、縮水甘油基丁基醚、縮水甘油基異丁基醚、縮水甘油基己醚、以及彼等之混合物。
有芳烷基側基的合適單體為以公式I表示的降冰片烯型單體，其中R1 、R2 、R3 、R4 中之一或更多為烷芳基，例如苯甲基、苯乙基、以及伸萘基甲基苯乙基。
有視需要之烴基側基的合適單體為以公式I表示的降冰片烯型單體，其中R1 、R2 、R3 、R4 中之一或更多為各由以下各物獨立選出的：氫、線性及分枝(C1 至C20 )烷基、烴基取代及未取代的(C5 至C12 )環烷基、烴基取代及未取代的(C6 至C40 )芳香基、烴基取代及未取代的(C7 至C15 )芳烷基、(C3 至C20 )炔基、線性及分枝的(C3 至C20 )烯基或乙烯基；R1 、R2 或R3 、R4 中之任一對可一起形成(C1 至C10 )亞烷基，R2與R4於被兩個環碳原子吸引而附著於它們時可成為包含4至12個碳原子的飽和或未飽和環狀基團或包含6至17個碳原子的芳香基環；以及，m等於0、1、2、3、4或5。
對於有些合適的單體，m為零。因此，該等單體是用以下的公式(III)表示： 在此X、R1 、R2 、R3 、R4 是如以下所述的。
在本發明一些具體實施例中，聚合物是用有由降冰片烯型單體衍生之第一類型獨特重覆單位的聚合物，在此X為－CH2 －，m為零，基團R1 、R2 、R3 、R4 中之3個各為氫而第四個為包含合乎公式II之基團的縮水甘油基醚，其中A為亞烴基而R23 與R24 各為氫。示範單體包含(但不受限於)：縮水甘油基烷基醚降冰片烯型單體，例如縮水甘油基甲基醚降冰片烯、縮水甘油基乙醚降冰片烯、縮水甘油基丙醚降冰片烯、縮水甘油基異丙醚降冰片烯、縮水甘油基丁基醚降冰片烯。縮水甘油基異丁基醚降冰片烯，及/或縮水甘油基己醚降冰片烯。
在一些具體實施例中，所用的聚合物具有由降冰片烯型單體衍生的第二類型之獨特重覆單位，在此X為－CH2 －、m為零、基團R1 、R2 、R3 、R4 中之3個各為氫而第四個為芳烷基，例如苯甲基、苯乙基、以及伸萘基甲基苯乙基。
在一些具體實施例中，所用的聚合物具有由降冰片烯型單體衍生的第三類型之獨特重覆單位，在此X為－CH2 －、m為零，基團R1 、R2 、R3 、R4 中之3個各為氫而第四個為線性或分枝烷基。不具限定性的例子包括：n－丁基、新戊基、己基、癸基、或十二基。
在本發明之一示範具體實施例中，所用的聚合物具有由縮水甘油基甲基醚降冰片烯(GMENB)或環氧基辛基降冰片烯(EONB)衍生的第一不同類型重覆單位，且具有由苯乙基降冰片烯(PENB)衍生的第二不同類型重覆單位。基於用來製備聚合物之單體的總莫耳百分比，聚合物中含有第一不同類型重覆單位的數量可在10至50莫耳百分比(莫耳%)，在此聚合物中第二不同類型重覆單位為全部重覆單位的其餘部份。在其他具體實施例中，第一不同類型重覆單位的數量可在20至40莫耳%的範圍內。
在本發明另一示範具體實施例中，所用的聚合物具有由GMENB或EONB衍生的第一不同類型重覆單位、由PENB衍生的第二不同類型重覆單位、以及由癸基降冰片烯(癸基NB)或十二基降冰片烯(十二基NB)衍生的第三不同類型重覆單位。聚合物中含有第一不同類型重覆單位的數量可在10至40莫耳%的範圍內，第二不同類型重覆單位的數量可在5至50莫耳%的範圍內，以及第三不同類型重覆單位的數量可在20至65莫耳%的範圍內，這都基於用來製備聚合物之單體的總莫耳百分比。
在本發明另一示範具體實施例中，所用的聚合物具有由GMENB或EONB衍生的第一不同類型重覆單位、由PENB衍生的第二不同類型重覆單位、由癸基NB或十二基NB衍生的第三不同類型重覆單位、以及由三甲氧矽烷基降冰片烯(TMSNB)、三乙氧矽烷基降冰片烯(TESNB)或三甲氧矽烷基酯降冰片烯(TMSESNB)衍生的第四不同類型重覆單位。聚合物中含有第一不同類型重覆單位的數量可在10至40莫耳%的範圍內，第二不同類型重覆單位的數量可在5至50莫耳%的範圍內，第三不同類型重覆單位的數量可在20至65莫耳%的範圍內，以及第四不同類型重覆單位的數量可在2至15莫耳%的範圍內，這都基於用來製備聚合物之單體的總莫耳百分比。
有利的是，上述示範性聚合物各包含經選定而可提供聚合物合適性質的重覆單位。例如，有由GMENB或EONB衍生之重覆單位的聚合物，在經適當催化而與其他重覆單位的側基交聯時可有利地產生帶有交聯的聚合物部份而對於某些溶劑的溶解性具有抵抗力。以此方式，提供一種用於形成圖樣的媒介，其中使聚合物膜曝光成像以啟動輻射而不曝光、無交聯的聚合物部份都藉由溶解於適當溶劑來移除。此類有由癸基NB或十二基NB衍生之重覆單位的聚合物，以及有其他烷基側基的單體，都提供適於裁剪最終聚合物膜之模數及內應力的媒介。已發現，該等烷基重覆單位也與聚合物黏合於基板的強度以及聚合物在結合後和預固化加工(pre－cure processing)期間的黏性有關。應注意，如以上所概述的，有多種類型之重覆單位的優點均為不具限定性的例子，而且示範重覆單位可具有其他的優點而其他類型的重覆單位可具有類似或其他的優點。
本發明具體實施例中用來形成聚合物的單體都在有合適聚合催化劑的溶液中聚合。利於製備本發明具體實施例之聚合物的烯類加成催化劑最近已為眾所周知，且包含，例如，用以下式表示的催化劑：En' Ni(C6 F5 )2 ，在此n'為1或2而E為中性2個電子施體的配位子。當n'為1時，E為π－芳烴配位子較佳，例如甲苯、苯、以及均三甲苯(mesitylene)。當n'為2時，E選自二乙醚、THF(四氫呋喃)、乙酸乙酯、以及二氧己環(dioxane)較佳。在本發明的示範具體實施例中，反應介質中單體與催化劑的比率可在5000：1至50：1的範圍內，而在另一示範具體實施例中，可在2000：1至100：1的範圍內。聚合通常是在適當的溶劑中以在0℃至70℃範圍內的適當溫度進行，然而其他較高或較低的溫度也合適。在一些具體實施例中，該溫度可在10℃至50℃的範圍內，而在其他具體實施例中是在20℃至40℃之間。有上述公式可用來製作本發明具體實施例之聚合物的聚合催化劑包含(但不受限於)：(甲苯)雙(全氟苯基)鎳、(均三甲苯)雙(全氟苯基)鎳、(苯)雙(全氟苯基)鎳、雙(四氫呋喃)雙(全氟苯基)鎳、雙(乙酸乙酯)雙(全氟苯基)鎳、以及雙(二氧己環)雙(全氟苯基)鎳。其他有用的乙烯基加成催化劑包含揭示於世界專利第PCT WO 97/33198號和第PCT WO 00/20472號的鎳化合物。
適用於此類單體之烯類加成聚合的合適溶劑包含(但不受限於)：碳氫溶劑和芳香溶劑。利於本發明的碳氫溶劑包含(但不受限於)鏈烷與環烷，例如戊烷、己烷、庚烷、以及環己烷。芳香溶劑的不具限定性例子包括：苯、1,2－二氯苯、甲苯、甲乙酮(MEK)、二甲苯、以及均三甲苯。也可使用其他的有機溶劑，例如二乙醚、四氫呋喃、乙酸(例如，乙酸乙酯)、酯、內酯、酮、氨基化合物、以及二氯甲烷。一或更多前述溶劑的混合物可用作聚合溶劑。
有利的是，可輕易控制由上述聚合方法所製成之聚合物的平均分子量(Mw)。例如，藉由改變單體與催化劑的比率可達成控制。因此，所有其他的情形都一樣，與用100：1的相比，使用單體與催化劑之比率為5000：1的聚合會產生有較高平均分子量的聚合物。此外，藉由在有鏈轉移劑(CTA)的情形下進行聚合，可控制聚合物的平均分子量落在約10,000至500,000或以上的範圍。示範性CTA可為，例如，在毗鄰碳原子之間有末端烯烴雙鍵(terminal olefinic double bond)的化合物，其中與雙鍵相鄰的碳原子中之至少一個有兩個與其鍵合的氫原子。
有用的CTA化合物均以公式IV表示：
在此R'與R”係獨立選自：氫、分枝或未分枝(C1 至C40 )烷基，分枝或未分枝(C2 至C40 )烯基、或鹵素。上述鏈轉移劑的α－烯烴有2至10個碳原子較佳，例如伸乙基、丙烯基、4－甲基－1－戊烯、1－己烯、1－癸烯、1,7－辛二烯、以及1,6－辛二烯、或異丁烯。
儘管為了得到特定的結果熟諳此藝者容易以實驗來測定烯烴CTA的最佳使用條件，吾等己獲悉，大體上，α－烯烴(例如，伸乙基、丙烯基、1－己烯、1－癸烯、4－甲基－1－戊烯)為最有效的烯烴CTA，而1,1－雙取代烯烴(例如，異丁烯基)的效率較差。換言之，在其他條件都相同的情形下，實現給定分子量所需要的異丁烯基濃度會遠高於選定伸乙基作為CTA的。
如前述，本發明具體實施例所涵蓋的聚合物都有優異的物理性質，特別是供使用於電氣或電子裝置之可光式定義組合物的。在許多常見的有機溶劑(包含常見光刻顯影劑)中，此類性質包含(但不受限於)：低吸濕性(小於2重量百分比)、低電介質常數(小於3.9)、低模數(小於4吉巴斯卡(GPa))、與電子及光電元件之加工和無交聯聚合物之可溶性相容的固化溫度，或有無交聯部份的聚合物膜。
在本發明一些具體實施例中，所用的高分子組合物涵蓋低K聚合物，亦即以光式定義該聚合物來形成電介質常數小於3.9的固化聚合物、膜、層或結構。在一些具體實施例中，該固化聚合物、膜、層或結構可具有低到2.5的電介質常數，有的是低到2.3，而有的是低到2.2。應瞭解，上述範圍的電介質常數都充分低到可用來減少傳輸延遲以及減輕電氣及/或電子裝置中導線之間的串音。聚合物、高分子組合物、含有可光式定義高分子組合物的高分子組合物、及/或由可光式定義高分子組合物衍生之固化層及/或膜的電介質常數都可改變成上述數值中之任一個。
有利的是，本發明具體實施例中所使用的聚合物都有低模數。根據本發明所形成的固化聚合物、膜、層或結構都有小於4.0 Gpa的模數以及低到0.3 Gpa的模數，有的低到0.2 GPa，有的則低到0.1 Gpa。如熟諳此藝者所習知的，如果模數太高，有高模數之膜通常也會有高內應力而可能產生可靠性方面的問題，例如，晶粒在電子裝置的封裝中碎裂。
在其他的示範固化聚合物、膜、層或結構中，吸濕性的程度大體小於2重量百分比，有的小於0.8重量百分比，有的則小於0.3重量百分比。如本文所使用的，”吸濕性”係根據ASTM D570－98以測出樣本的重量增加量來測定。
有利的是，本發明具體實施例中所形成的固化聚合物、膜、層或結構都有由至少170℃(有的至少200℃，有的則至少220℃)至高達350℃的的玻璃轉化溫度(Tg)。在有些具體實施例中，玻璃轉化溫度高達325℃，有的高達300℃，有的則高達280℃。有利的是，有如此高的玻璃轉化溫度使得使用該等固化聚合物、膜、層或結構於各式各樣的應用及裝置成為有可能。以不具限定性的例子為例，例如在用來封裝微型電子裝置(例如，積體電路)期間，300℃或以上的玻璃轉化溫度(有時是350℃或以上)足以使得成功地完成焊料回流加工成為有可能。該聚合物的玻璃轉化溫度可改成上述數值中之任一個。如本文所述，玻璃轉化溫度的測定係根據ASTM D5026－95(溫度：以每分鐘5℃的速率由周遭溫度至400℃)，在美國TA儀器(德拉瓦州，新堡)所售之流變科學動態分析儀(模型RDAII)上，使用動態機械性質分析法(DMA)。
該等固化聚合物、膜或層在適當的加工後也有良好的結合強度。亦即，一些本發明具體實施例會產生結合抗剪強度(bond shear strength)有至少10 Mpa的結合物，而其他的具體實施例會產生結合抗剪強度有至少20 Mpa的結合物。如本文所述，該結合抗剪強度的測定是用有Zeta資料記錄/統計系統(4.4版)軟體的方陣集團的Romulus III－A通用材料測試儀。Die Shear Head 2182用來以速度設為快速且力設為980牛頓的方式，運行程控式晶粒黏貼最大承受點測試(programmed Die Bond Breaking Point Test)。
如前述，本發明具體實施例中所使用的聚合物有由10,000至500,000的重量平均分子量(Mw)。對於有些具體實施例，用Mw至少有30,000的聚合物是有利的，有的用Mw至少有60,000的聚合物是有利的，有的則用Mw至少有90,000的聚合物是有利的。對有些具體實施例而言，限制聚合物的Mw上限達400,000也是有利的，有的是限制上限達250,000也是有利的，有的則限制上限達140,000也是有利的，在此係使用聚苯乙烯標準，用凝膠色譜淨化系統(GPC)測出Mw。應瞭解，本發明任一具體實施例所用之聚合物是選定有足夠Mw的以使固化聚合物或由其衍生的膜、層或結構具有合意的物理性質。此外，應瞭解，納入該等具體實施例之聚合物的Mw可改成以上所提供的Mw數值中之任何一個。
本發明任一具體實施例中所使用的高分子組合物係包含有足夠數量的聚合物以使所得之組合物以及由該等組合物形成的塗層及固化層具有上述想要的物理性質。就有利於本發明具體實施例的示範高分子組合物而言，有的聚合物佔至少10重量%、有的佔至少15重量%、有的則佔至少25重量%的可光式定義高分子組合物。也有利的是，有些組合物限制聚合物中佔高分子組合物的上限為60重量%，有的是50重量%，有的則是40重量%。高分子組合物中含有聚合物的數量可改成上述數值中之任何一個，在此係基於特定應用的要求以及用於塗佈高分子組合物於基板上的方法來選定數量。此外，應瞭解，儘管許多有利於本發明具體實施例的高分子組合物都是可光式定義組合物，然而仍有其他有用的高分子組合物並不是可光式定義組合物。
前述高分子組合物也包含由反應性及/或非反應性化合物選出的合適溶劑，其係可用作用於形成高分子組合物的聚合物及其他添加物的載體。這樣的溶劑可為一或更多非反應性化合物，例如碳烴溶劑、芳香溶劑、環脂族環醚、環醚、乙酸、酯、內酯、酮、以及氨基化合物，或反應性化合物，例如脂肪族單及多乙烯基醚、環脂族單及多乙烯基醚、芳香單及多乙烯基醚、以及環狀碳酸酯。因此，應瞭解，在有些情形中，溶劑可只由非反應性化合物選出，有的只由反應性化合物選出，有的則由反應性及非反應性化合物兩種選出。此外，在任一前述的情形中，溶劑可進一步包含任何單一化合物或合適化合物的任一混合物。合 適溶劑的特別不具限定性例子包括：非反應性化合物，例如環己烯、苯、甲苯、二甲苯、均三甲苯、四氫呋喃、茴香醚、萜烯類化合物(terpenenoid)、雙(4-乙烯基氧苯基)甲烷、環己酮、以及2-庚酮(MAK)；以及，反應化合物，例如氧化環己烯，α-蒎烯環氧化物(α-pinene oxide)、2,2'-[亞甲基-雙(4,1-亞苯基甲醛)]雙-氧雜環丙烷、以及1,4-環己烷二甲醇二乙烯醚。
此外，在有些示範具體實施例中，該反應稀釋劑包含一或更多化合物係選自環氧化合物和以結構單元VI及VII描述的化合物：CH2 =CH-O-R10 -O-CH=CH2 (VI)
CH2 =CH-O-R11 (VII)
在此R10 為由C1 至C20 線性、分枝及環型烷基、亞烴基、亞苯基、以及亞烴基芳香基；包含2至6個碳原子的烯化氧；聚(烯化氧)選出的連接基團，其中包含2至6個碳原子的重覆基團和聚(烯化氧)的亞烴基部份有50至1,000的分子量；-[-R13 -N-C(O)-O-]m-R13 -中，每個R13 由C1 至C20 線性、分枝及環型亞烴基、亞苯基、以及亞烴基芳香基獨立選出；以及，m為1至20的整數；以及，R11 由C1 至C20 線性及分枝的烷基與羥基選出。
其他的示範反應稀釋劑包含一或更多種由以下各物選出的材料：苯基乙烯基醚、1,4-丁二醇二乙烯醚、1,6-己二醇二乙烯醚、1,8-辛二醇二乙烯醚、1,4-二甲醇環己烷二乙烯醚、1,2-乙二醇二乙烯醚、1,3-丙二醇二乙烯醚、乙基乙 烯基醚、丙基乙烯基醚、丁基乙烯基醚、異丁基乙烯基醚、環己基乙烯基醚、辛基乙烯基醚、癸基乙烯基醚、十二基乙烯基醚、十八基乙烯基醚、1,4-丁二醇乙烯基醚、1,6-己二醇乙烯基醚、以及1,8-辛二醇乙烯基醚。
在形成此類高分子組合物時，前述溶劑佔組合物的含量通常有至少15重量%到多達90重量%。有些具體實施例，佔組合物的下限為至少30重量%是適當的，有的則至少有50重量%是適當的。溶劑在此類可光式定義高分子組合物的數量可改成上述數值中之任何一個，使得組合物的性質適合選定用來將它塗佈於基板的方法且適合用來提供有適當厚度之層。當前述溶劑包含反應化合物時，此類化合物佔用來形成高分子組合物之溶劑的數量有至少0.5%至100%。有些具體實施例，下限為至少2.5重量%是有利的，有的下限至少7.5重量%是有利的。此類性質的不具限定性例子包含：溶劑的黏度與蒸發速率。
由於本發明具體實施例中所用的高分子組合物都包含溶劑，以致該等具體實施例在周遭溫度時通常為液態，且有適當數量的聚合物、溶劑及其他添加劑以提供至少100厘泊(cps)至達25,000厘泊的溶液黏度。一般是以25℃用裝在Brookfield DV-E黏度計(售自在美國馬薩諸塞州Middleboro的Brookfield Engineering Laboratories)的經適當選定之轉子(spindle)測定溶液黏度。應注意，本發明具體實施例的溶液黏度係藉由改變該等組合物中之數種組份的濃度來加以控制的特徵，此類組份包括(但不受限於)前述聚合物及溶 劑，在此溶劑的變化可包含反應性化合物與非反應性化合物的比例變化(若兩者皆有)。此外，選擇合適的溶液黏度至少取決於以塗佈高分子組合物於基板上的方法以及所得之層/膜的想要厚度。因此，儘管上述可提供廣泛範圍的溶液黏度，應瞭解，高分子組合物具體實施例的特定溶液黏度可為落入該等範圍的任何數值。
此外，該等高分子組合物也可包含可光式形成催化劑的材料，在此所形成的催化劑係用來起始聚合物的交聯。可光式形成催化劑的合適材料包含(但不受限於)：光酸發生劑與光鹼發生劑。
當高分子組合物包含可光式形成催化劑的材料時，此類組合物可直接為可光式定義組合物，因為當使該組合物之層曝光成像於適當的光化輻射時，只有薄膜暴露於輻射的部份才會形成該催化劑。此類可光式定義具體實施例一般為有利於各種電子及光電應用的負型(negative-working)感光性高分子組合物。一些不具限定性的應用例子包括帶有圖樣的結合層，其係塗於有數個開口形成於其中的半導體晶圓，該等開口則與供電接點及/或晶粒切割用的區域相對應。此外，對於該等示範具體實施例，可光式定義高分子組合物還可形成用以封裝積體電路的介電層或結構用來防護環境及機械的應力。另外，對於邏輯元件的習知、晶片級、晶圓等級封裝，該等具體實施例都有用，例如微處理器、特殊應用積體電路(ASIC)、離散元件、記憶體、及被動元件，以及各種顯示裝置和獲益於該層的其他光電元 件。本發明另一示範具體實施例係提供固定於半導體成像元件之感測器陣列上但與其隔開的玻璃或塑膠蓋體，在此所用之高分子組合物係用來可安定地貼上蓋體且使它與影像陣列有適當的間隔。因此，各種微電子、電子或光電元件的製造若能以層、膜或結構方式加入可光式定義高分子組合物來獲益，都可使用該等可光式定義高分子組合物。
當本發明的高分子組合物加入光酸發生劑作為可光式形成催化劑的材料時，該光酸發生劑可包含一或更多由以下各物選出的化合物：鎓鹽、含鹵化合物、以及磺酸鹽。不具限制性有利於本發明具體實施例的合適光酸發生劑例子包括一或更多由以下各物選出的化合物：4,4'-二三級丁基苯基三氟甲烷磺酸碘鎓(4,4'-ditertiarybutylphenyl iodonium triflate)；4,4',4”-三(三級丁基苯基)三氟甲烷磺酸鋶(4,4',4”-tris(tertiary butylphenyl)sulphonium triflate)；二苯基碘鎓四(五氟苯基)硼酸鋶(diphenyliodonium tetrakis(pentafluorophenyl)sulphonium borate)；三芳鋶-四(五氟苯基)-硼酸鹽(triarylsulphonium-tetrakis(pentafluorophenyl)-borate)；三苯基鋶四(五氟苯基)硼酸鋶；4,4'-二三級丁基苯基碘鎓四(五氟苯基)硼酸鹽；三(三級丁基苯基)鋶四(五氟苯基)硼酸鹽；以及，4-甲基苯基-4-(1-甲基乙基)苯基碘鎓四(五氟苯基)硼酸鹽。
此類光酸發生劑通常有足夠的含量以促進或誘發固化與交聯。對於本發明有些具體實施例，佔可光式定義高分子組合物的含量是在至少0.5重量%至10重量%之間是足夠 的。在其他具體實施例中，至少0.75重量%的下限是合適的，有的下限則為至少1重量%是合適的。光酸發生劑在本發明具體實施例內的數量可改成上述數值中之任何一個以符合應用對於可光式定義組合物的要求。
應瞭解，本發明示範具體實施例所用的高分子組合物可包含其他合適的組份及/或材料，例如用來配製及使用本發明可光式定義高分子組合物的材料。此類其他合適的組份及/或材料包括一或更多由以下各物選出的組份：感光劑組份、反應性及非反應性溶劑、催化劑清除劑(catalyst scavenger)、黏合增進劑、防氧化劑及其類似物。
合適時，加入一或更多感光劑組份至本發明具體實施例所用的可光式定義高分子組合物中。一般而言，感光劑使得特定類型或波長的光化輻射能使光酸或光鹼發生劑變成可有效地啟動包含它之聚合物的交聯。此類合適的感光劑組份包含(但不受限於)：蒽、菲、((之上))(chrysene)、苯並芘(benzpyrene)、熒蒽(fluoranthene)、紅熒烯(rubrene)、芘、()酮(xanthone)、陰丹士林(indanthrene)、硫雜蒽酮-9-酮(thioxanthen-9-one)、以及彼等的混合物。在有些示範具體實施例中，合適的感光劑組份包含：2-異丙基-9H-硫雜蒽酮-9-酮、4-異丙基-9H-硫雜蒽酮-9-酮、1-氯基-4-丙氧基硫雜蒽酮、吩噻(phenothiazine)、以及彼等的混合物。
本發明示範具體實施例所用之高分子組合物在有可光式形成催化劑之材料和感光劑組份兩者時，後者佔可光式定義高分子組合物的含量由至少0.1重量%至10重量%之 間。在其他具體實施例中，佔可光式定義高分子組合物的下限為至少0.5重量%是合適的，有的則為至少1重量%。感光劑組份佔可光式定義高分子組合物的含量可改成上述數值中之任何一個。
在本發明一些具體實施例中，具體實施例所用的可光式定義高分子組合物有加進催化劑清除劑。有用的清除劑包含酸清除劑及/或鹼清除劑。可用於本發明、不具限定性的合適鹼清除劑例子為三氟甲基磺胺劑。可用於本發明、不具限定性的酸清除劑例子包含：二級胺及/或三級胺，例如由以下各物選出的：吡啶、吩噻、N-甲基吩噻、三(n-丙胺)、三乙胺、以及處於任一異構形式的二甲基吡啶(lutidine)。
對於有可光式形成催化劑之材料和催化劑清除劑兩者的可光式定義高分子組合物，後者佔可光式定義高分子組合物的含量在至少0.0005重量%至5重量%之間。在其他具體實施例中，佔可光式定義高分子組合物的下限為至少0.05重量%是合適的，有的則佔至少0.25重量%是合適的。催化劑清除劑佔可光式定義高分子組合物的含量可改成上述數值中之任何一個。
已發現，對於本發明一些具體實施例，所用之高分子組合物添加黏合增進劑是有利的。本發明通常可使用任何與高分子組合物中之數種其他組份相容且想要用於該組合物的黏合增進劑。在塗上可光式定義高分子組合物後，適當的黏合增進劑能改善塗層與基板之間的結合強度。在本發明之一示範具體實施例中，該黏合增進劑包含一或更多由以下各物選出的化合物：3－縮水甘油醚氧基丙基三甲氧基矽烷(3－glycidoxypropyltrimethoxysilane)、3－縮水甘油醚氧基丙基三乙氧基矽烷(3－glycidoxypropyltriethoxysilane)、3－氨基丙基三乙氧基矽烷(3－aminopropyl triethoxysilane)、以及用公式V描述的化合物：
在此z為0、1、或2；R8 為選自下列各物的連接基團：C1 至C20 線性、分枝及環狀亞烴基、含有2至6個碳原子的烯化氧、以及聚(烯化氧)，其中該等重覆基團的亞烴基部份包含2至6個碳原子，而聚(烯化氧)的分子量為50至1,000；每個R9 由C1 至C4 線性及分枝的烷基獨立選出；以及，每個R18 由氫和C1 至C4 線性及分枝的烷基選出。此外，應注意，已發現，對於本發明一些具體實施例，黏合增進劑可併入用來形成高分子組合物之聚合物的主鏈作為由合適單體衍生的附加或替代重覆單位。該等聚合物中可併入作為重覆單位以促進黏合的示範單體包含(但不受限於)：三甲氧矽烷基降冰片烯、三乙氧矽烷基降冰片烯、以及三甲氧矽烷基乙基降冰片烯。
用來形成本發明具體實施例所用之高分子組合物的示範聚合物包含至少兩種不同類型、由用上述公式I表示之降冰片烯型單體衍生的重覆單位。此等具體實施例的進一步說明為，降冰片烯型單體的不同類型之一係具有至少一有環氧官能基的側基，例如烷基縮水甘油基醚側基(例如，甲基縮水甘油基醚)，或環氧基烷基側基(例如，環氧基辛基)，而另一不同類型則有至少一芳烷基側基，例如苯乙基側基。
在該高分子組合物包含由有兩種以上不同類型之降冰片烯型單體製備而成的聚合物時，該等單體均與上述的單體不同。亦即，與上述第一及第二類型的單體相比，該等單體的側基有不同的原子或原子數或位置。
僅用來說明，一示範性可光式定義高分子組合物包含的聚合物係由反應堆填料的聚合製備，該反應堆填料含有以下3種示範降冰片烯型單體：30%癸基降冰片烯、40%苯基乙基降冰片烯、以及30%縮水甘油基甲基醚降冰片烯(單位為莫耳%)，和以下適量的添加劑：Rhodia所出售的RhodorsilPI 2074(4－甲基苯基－4－(1甲基乙基)苯基碘鎓四(五氟苯基)硼酸鹽)；Lambson Group Inc.公司所出售的SpeedCureCPTX 1－氯基－4－丙氧基－9H－硫雜蒽酮；吩噻(Aldrich.Chemical Company)，Ciba Fine Chemicals所出售的Irganox1076防氧化劑：3,5－二－第三丁基－4－羥基苯基丙酸十八碳醇酯(3,5－di－tert－butyl－4－hydroxyhydrocinnamate)；1,4二甲醇環己烷二乙烯醚、以及3－縮水甘油醚氧基丙基三甲氧基矽烷(3－GTS或A－187)。由以下實施例可見，上述高分子組合物只是許多可能及有利組合物中之一種。
本發明的具體實施例係針對用於形成一層高分子組合物於基板表面上的方法，在此該組合物可為可光式定義組合物或不是，且用該層來形成於半導體晶圓加工及晶片封裝時有用的結構。例如，使用化學機械研磨製程的晶圓薄化製程或平坦化製程及/或有堆疊晶片陣列的晶片封裝體(請參考，第2圖、第5圖或第6圖)。如以下所述，本發明有些具體實施例包含：提供一基板，用高分子組合物塗佈基板表面以形成一層，用合適的光化輻射使該層曝光成像，藉由移除該層未曝光部份來顯影出圖樣，以及固化其餘的部份以形成帶有圖樣之層或結構之圖樣於表面上。然而，其他也包含曝光於光化輻射的具體實施例係包含全面曝光(blanket exposure)而不是曝光成像，因此此類具體實施例通常不包含顯影步驟。
對於有些具體實施例，有利的是，在要塗佈於基板之前，藉由使基板表面暴露於等離子體放電來預先處理基板表面，藉此與無預先處理的表面相比，可提高待形成於基板表面上之聚合物膜的黏著性。同時已發現，氧等離子體或氧/氬等離子體對於處理矽基板都有效，不具限定性的例子是在March RIE CS 1701等離子體產生器中，以300瓦特功率設定和300毫托的壓力，使矽晶圓基板的表面暴露於氧/氬等離子體(50：50體積百分比)持續30秒，可使用其他合適的氣體或混合氣體以及其他合適的反應器條件。
任何合適的塗佈法都可用來塗佈高分子組合物於基板上。在一示範具體實施例中，合適的塗佈法包含(但不受限於)：旋塗法、浸塗法、刷塗法、輥塗法、噴塗法、溶液鑄膜法(solution casting)、流化床沉積法(fluidized bed deposition)、擠壓塗佈法、淋幕塗佈法(curtain coating)、彎月面法(meniscus coating)、網版或絲網印刷法、及其類似方法。在本發明的示範具體實施例中，由於簡單且與當前的微電子加工相容，通常是用旋塗法來形成前述高分子組合物的薄膜。
在一些具體實施例中，在基板塗上一層高分子組合物後，視需要首先加熱該層至第一溫度以從塗層或膜大體移除所有任何殘留的溶劑或其他揮發物。有利的是，該第一加熱也可用來削弱塗佈加工在該層所產生的任何應力。另外，該加熱可用來使該層變硬而使它比在沒有第一加熱之前更為耐用。頃發現，該第一加熱在後續加工期間可提供更方便的處理且使該層的圖樣更為均勻。
第一加熱的合適條件包含(但不受限於)：足以從該層大體移除所有任何殘留的溶劑同時防止該層遭受任何氧化過程或由熱引發的固化。當第一烘烤條件部份會隨著含聚合物配方的組份而有所不同時，請參考以下的示範條件。此係包含(但不受限於)：1分鐘以下至30分鐘的合適時間以及由75℃至150℃的合適溫度。此外，合適的第一加熱條件包含在真空、空氣或惰性氣體(例如，氮、氬及氦)中加熱。
然後通常使上述塗層暴露於任一合適的光化輻射源。在不具限定性的例子中，該光化輻射為波長為190奈米至700奈米的紫外線或可見光輻射，有的是300奈米至500奈米，有的則是360奈米至440奈米。在另一不具限定性的例子中，該光化輻射的曝光劑量為50毫焦耳/平方公分至3,000毫焦耳/平方公分。
在本發明一些具體實施例中，該層係藉由安置光罩於光化輻射源和該層之間來曝光成像使得該層只有選定部份暴露於光化輻射。在該層暴露於輻射的部份中，可光式形成催化劑的材料會啟動環氧側基併入聚合物主鏈中一些重覆單位的交聯。該交聯係將暴露部份內的高分子材料轉換成大體不溶於溶劑的狀態。該層中未暴露的區域仍然處於最初大體可溶於溶劑的狀態因而使得溶劑(通常被稱作顯影劑)可用來輕易移除其中未曝光的高分子材料，以致可形成帶有圖樣之層或配置於基板上的結構圖樣，以下會加以說明。
在暴露於光化輻射後以及於任何可能會進行的顯影步驟之前，本發明一些具體實施例通常包含曝光後烘烤(post exposure bake)。該烘烤可用來進一步促進可光式定義層中暴露部份內之環氧側基的交聯，在此加增的烘烤溫度係用來提高曝光所形成之酸物種的遷移率(mobility)，從而使得該酸能找到且與剩餘的無交聯環氧基團反應從而促進曝光區內的交聯程度。應瞭解，在該曝光為曝光成像時，像這樣增加暴露部份內的交聯可提高暴露部份與未暴露部份之間的可溶性差異。因此，可增強圖樣清晰度(pattern definition)。在本發明一些具體實施例中，曝光後烘烤的溫度是由75℃到不高於140℃，持續時間在1分鐘至20分鐘之間。在其他具體實施例中，烘烤溫度是由85℃至110℃，持續時間在4分鐘至10分鐘之間。此外，通常是在惰性氣體(例如，氮，氬，或氦)中進行該曝光後烘烤。
在本發明一些具體實施例中，在曝光後烘烤之後，使用在基板上形成可光式定義層的方法係包含使其中的圖樣或其結構顯影。通常該顯影包含使暴露層與合適的顯影劑材料接觸。儘管任何適當的顯影劑材料都可使用，合適的顯影劑為能夠移除該層中可溶部份(例如，未交聯的)的材料。此類顯影劑材料包含(但不受限於)：諸如甲苯、均三甲苯、二甲苯、環戊酮、以及2－庚酮(MAK)之類的溶劑。
此外，可使用任何適於使結構中有前述帶有圖樣之層顯影的合適方法。此類合適方法包含(但不受限於)：噴霧式、浸置式(puddle)、及/或浸潤式顯影技術。噴霧式顯影包含：用顯影溶劑的霧化或其他形式的連續流噴灑已塗上聚合物的基板持續一段足夠時間以移除基板的無交聯聚合物(未被曝光的)。用合適的溶劑(例如，酒精)，已塗上聚合物的基板可經受最終清洗。浸置式及浸潤式技術包含：在整個有圖樣的塗層浸置於顯影溶劑或把塗上圖樣的基板浸入顯影溶劑以溶解無交聯聚合物，然後在額外的顯影溶劑或另一合適的溶劑(例如，酒精)中清洗已顯影過的基板。在前述所有的顯影技術中，可使已顯影過的塗層基板高速旋轉以移除殘留溶劑和溶解物且視需要以110℃至200℃的溫度經受顯影後烘烤循環(post develop bake cycle)持續5至90分鐘。
第1圖係圖示其上有一層已曝光成像及顯影的可光式定義高分子組合物(帶有圖樣之層)的半導體基板10。如圖示，該帶有圖樣之層通常包含上覆基板10、未被上述顯影製程移除的高分子組合物部份20，而間隙30與40表示未被顯影製程移除的其他部份。如圖示，間隙30暴露焊墊50(也被稱作電接點區)而間隙40為切割通道(dicing lane，用於晶粒切割)。儘管第1圖只圖示周邊的結合區或電接點區和切割通道開口，應瞭解也可開放其他的區域，該等區域包含(但不受限於)：其他的電接點區(亦即，”凹式結合(in－bond)”區)或成像陣列(例如，這可在光電晶粒上發現)。
在上述顯影後，視需要本發明的具體實施例實施後顯影烘烤隨後予以固化，在此該固化在形成圖示於第2圖、第5圖及第6圖的結構期間係用來使塗層基板與另一基板結合。
在一些具體實施例中，可使用兩步驟的固化循環。例如，在第一固化循環中，在5至100 psi的壓力下，加熱該聚合物層至第一固化溫度(在110℃至300℃之間)持續30秒至120分鐘。該第一固化循環用來使該等可交聯組份的交聯繼續，使光定義特徵(photodefined feature)及/或結構具有初始側壁輪廓且在基板之間形成第一結合物。在後續的第二固化循環中，加熱本發明的具體實施例至比第一固化溫度高的第二固化溫度。該第二固化溫度通常是在110℃至300℃之間，在此該加熱係持續20至120分鐘，在此用較短及/或較長的時間也合適。第二固化循環的效果據信可完成基板的結合且保證該等可交聯組份的交聯大體完成因而可提供合意的機械、物理及化學性質於所得之薄膜及/或結構。可製成使基板結合成有合意抗剪強度、低吸水性、低模數且對某些化學物有抗性以及第二側壁輪廓的不具限定性例子。應注意，對於該等光定義具體實施例，光定義特徵中大體呈垂直(90°)或接近的初始側壁輪廓是用第二加熱改變成與初始側壁輪廓相比為較斜(沒有那麼直)的第二側壁輪廓。該第二輪廓呈60度至85度是有利的。
在其他具體實施例中，光定義高分子組合物的固化是用單一固化循環。亦即，在5至100 psi的壓力下，加熱該等具體實施例至在120℃至300℃之間的溫度持續2分鐘至10小時。對於提供前述之合意性質以及另外提供較不垂直、大體呈60°至85°的初始側壁輪廓，該單一固化循環已證明有效。應瞭解，該等固化循環中所提及的時間、溫度及壓力有廣泛的範圍，因而在此是作為熟諳此藝者的參考。因此，廣泛範圍內所提供的任一時間及溫度都在本發明的範疇與精神內。
如上述，該等固化步驟通常用來完成塗層基板與另一基板的結合。例如，請參考第2圖，半導體晶粒(晶片)140與晶片170的結合是用聚合物部份180。為了產生這種結合結構，已發現，在固化循環期間有至少一部份施加壓力於該等晶片是有利的。因此，如上述，兩步驟固化循環只在第一加熱步驟期間提供這種壓力，然而單一步驟固化循環提供連續壓力。在第2圖也可見，用附著材料130使晶片140可固定地附著於基板120而且晶片140、170都有焊線150可使晶片140的焊墊145和晶片170的焊墊175電氣耦合於基板的焊墊(或數個)125。儘管未提及附著材料130是與本文所述及使用的高分子組合物相符合，應瞭解，材料130仍能有一致性而可用和形成第1圖中部份20類似的方式塗佈及形成於基板120上。
當已使可光式定義層的選定部份暴露於光化輻射且接著予以圖樣化及固化時，該層是以膜或多個結構的形式覆蓋基板中之至少一部份的表面。膜或任何所得結構有想要的厚度通常是有利的。由於本發明具體實施例的加工可能不同，而且加工通常會導致配置於基板上之高分子組合物的初始塗佈厚度變成較薄的最終厚度，已發現，可測出典型厚度變化的測試使得初始厚度可用來得到想要的最終厚度。應注意，熟諳此藝者有能力做出這種測試，例如，通過整個製程來加工配置於基板上之高分子組合物層。
想要的最終厚度可為任何合適的厚度。亦即，適用於特定微電子、電子或光電應用之薄膜的任何厚度。例如，應瞭解，如第2圖所示，對於使用焊線使兩個或更多晶粒電氣耦合於基板的本發明具體實施例而言，厚度不同於通過銲錫凸塊或球來電氣耦合晶粒的具體實施例(例如，覆晶組態)，也不同於涉及晶圓薄化製程的具體實施例。因此，不同的具體實施例可能有5微米至300微米的最終膜厚度。有些具體實施例的厚度是在10微米至100微米之間，有的則是25微米至75微米之間。最後，應注意，所得之最終膜厚度可能在提供之數值範圍內變化或該等範圍的任何組合內變化。
在暴露於光化輻射和各種固化步驟之後，交聯反應大體完成而且所得帶有圖樣的薄膜及/或結構具有玻璃轉化溫度(Tg)和結合抗剪強度(此為所用之實際組合物和該組合物之實際加工的特性)。在本發明一些具體實施例中，在最終固化步驟之後，玻璃轉化溫度通常大於275℃且結合抗剪強度通常大於或等於10 MPa，而且經常大於導致固定該材料之基板故障所需要的。
第3圖與第4圖圖示形成本發明另一晶片堆疊具體實施例的替代中間步驟。第3圖中，半導體晶粒或晶片340有上覆晶片表面的焊墊或區域345。圖中晶片370有焊墊375配置於聚合物區382之間。圖中也有焊球或凸塊360，其係固定及電氣耦合於焊墊375。儘管第3圖未按比例繪製，應注意，焊球360在垂直方向延伸超出毗鄰的聚合物區382一段第一距離392。第4圖圖示另一組晶片340與370。如同第3圖，第4圖中晶片340與370各包含焊墊345與375，而且晶片370還有焊球或凸塊360固定及電氣耦合於焊墊375，方式與第3圖的相同。不過，在第3圖的替代方式中，晶片340、370各有配置於其上的聚合物部份384，在此該等部份384的厚度大體與第3圖的聚合物部份382相等。因此，各個部份384都比部份382薄些，因而第二距離394(焊球360延伸超出部份384的距離)大於第一距離392。
應注意，儘管形成第4圖結構係包含用來提供帶有圖樣之聚合物部份384所必需的額外步驟，但由於該等部份比第3圖的部份382薄些，因此在需要小幾何時，部份384會比較容易形成。另外，與部份382相比，形成焊球360(用任何合適方法來完成)會使完成給定的較薄聚合物部份384更容易。
第5圖與第6圖圖示本發明另一晶片堆疊具體實施例。第5圖圖示兩個晶片堆疊，其中半導體晶粒或晶片370係通過壓縮焊球(compressed solder ball)365而電氣耦合於晶粒340且通過聚合物部份380可固定地耦合於晶粒340。應瞭解，根據第4圖或者是第3圖所圖示的結構，如上述第2圖結構，該可固定及電氣耦合是結合合適中間結構的結果，在此是用單一步驟固化及結合製程或者是兩步驟固化及結合製程。不過，由於第3圖與第4圖的中間結構都包含焊球或凸塊360(而第2圖的結構沒有凸塊360)，結合及固化製程所用的溫度及壓縮力應適合所用的特定焊料。接著是第5圖，晶片370與晶片340的電氣耦合是通過壓縮焊球365與晶片370之焊墊375、晶片340之焊墊348的電氣接觸。圖中可見，晶片340包含各在反面覆蓋晶片的焊墊348與344且其中只有一個焊墊毗鄰於晶片的”活性”表面。亦即，焊墊344或348中之一個毗鄰於晶粒340形成晶粒之元件的表面而另一個則覆蓋反面。任何提供電氣耦合於上覆非活性表面之焊墊的方法可用來提供該電氣耦合，示範方法包含(但不受限於)：”貫穿晶片孔”或”邊緣金屬化”。
請再參考第5圖，圖中可見，有焊墊225覆蓋上表面的基板220係電氣及可固定地耦合於晶片340。該可固定地耦合是通過聚合物部份380使晶片340與基板220結合以及通過壓縮焊球或凸塊365的電氣耦合以使焊墊225與344耦合的結果。應注意，在本發明一些具體實施例中，先耦合晶片340與370，然後二次耦合於基板220，然而在其他具體實施例中，單一結合及固化製程是用來在單一製程中使晶片340、370與基板220耦合。替換地，可先耦合晶片340與基板220，然後二次耦合於晶片370。
請參考第6圖，其係圖示本發明另一具體實施例。應注意，第6圖的具體實施例係包含第2圖與第5圖之具體實施例的部份。亦即，第6圖的具體實施例使用用於電氣耦合的焊線及壓縮焊球。具體言之，圖中基板420有焊墊425形成於其上。晶片440包含焊線墊(wire bond pad)442與焊接墊(solder bond pad)444，在此焊墊442與425係通過焊線450來電氣耦合。晶片440通過附著材料430而進一步可固定地耦合於基板420，該附著材料430係與附著材料130(第2圖)類似而且材料130的替代物在說明第2圖時已有提及。圖中可見，晶片470有焊墊475通過壓縮焊球465而電氣耦合於晶片440且與焊接墊444接觸。此外，晶片470係通過高分子材料480而可固定地耦合於晶片440。完成可固定及電氣耦合的方式與在說明第5圖時所提及的類似。
有利的是，用來形成本發明具體實施例所用之高分子組合物的聚合物以於電子或光電基板之間形成強力結合物也可藉由使已固化/已結合之材料熱分解來輕易地予以移除。因此，已發現，當該等材料加熱至超過425℃的溫度持續一段合適時間時，高分子材料能熱分解而不會留下殘留物。應瞭解，此一特徵對前述本發明晶片堆疊具體實施例是有用的，因為此一特徵使得有價值的半導體晶粒及其他變成有回收必要的材料能回收。然而，該特徵也可提供在兩個基板之間或基板與夾具或操作基板(handle substrate)之間需要有可移除結合物的替代具體實施例。
儘管本發明的高分子組合物均為可藉由及通過曝光成像以及隨後的圖樣顯影來光式定義，在有些具體實施例中，最好提供不帶圖像的薄膜。亦即，沒有圖樣形成於其中的層或膜，或由其形成的結構。使用上述圖像顯影製程可提供此類無圖像的具體實施例，其中曝光成像是以”全面曝光”完成(該膜的所有部份都暴露於光化輻射)，或是薄膜完全不暴露於光化輻射。在使用全面曝光的情形下，上述提供圖像的製程(沒有顯影步驟)會提供完全固化的薄膜。在不暴露於光化輻射的情形下，則薄膜的固化只用熱方法。因此，可光式形成催化劑的合適材料(亦即，也可熱式形成催化劑的材料)內含於高分子組合物而且若需要調整固化的溫度及時間以完全固化該材料。合適的熱酸發生劑(thermal acid generator)包括：上述的鎓鹽、含鹵化合物、以及磺酸鹽，而合適的熱固化劑或熱酸發生劑包含(但不受限於)：咪唑(imidazole)；一級、二級、三級胺；四級胺鹽、酸酐、聚硫化物、聚硫醇(polymercaptan)、石碳酸、羧酸、聚醯胺、四級磷鹽、以及彼等之組合物。最後，應注意，在製備不帶圖像的薄膜時，薄膜可用任何合適的光刻成像及圖樣化製程來圖樣化。亦即，可將光阻材料層配置於已固化的不帶圖像層上，在光阻層中形成圖樣且用任何合適的方法蝕刻底下的不帶圖像層。
例如，第7圖圖示利用熱分解的本發明具體實施例。如圖示，基板520通過高分子材料580而耦合於半導體基板或晶圓540。在該具體實施例是針對晶圓薄化製程時，晶圓540的活性表面係經配置成面對著基板520。替換地，在該具體實施例為晶圓平坦化製程時，晶圓540的活性表面係經配置成不對著基板520。通常完成晶圓540與基板520的結合不用曝光成像，而是用全面曝光來起始聚合物380內的交聯反應，或者是如果聚合物380包含熱酸產生材料，如前述，不做曝光且結合過程的起始是通過熱方法。應瞭解，在完成加工後，如上述，通過聚合物580的熱分解可使晶圓540與基板520分離。不過，應注意在描述分解的合適時間時，該時間在適切部份為層380厚及晶圓540之大小的函數。
已經塗上、圖樣化、顯影及固化的本發明薄膜都有優異的性質，例如低電介質常數、低吸濕性、韌性、對溶劑有抗裂紋性(craze resistance)、以及其他的黏著性質。有至少一些該等性質的聚合物膜有利於製造要求高密度封裝、互連以及精密特徵(例如，微孔)的微型電子裝置。
根據本發明由可光式定義高分子組合物形成之層以及使用本文所述方法固化及圖樣化而製成之層、膜及結構，和彼等有關的基板均有利於作為電氣及/或電子裝置的組件以及各種可受益於高溫穩定性及/或膜、層及結構之其他性質的光電元件。在一些示範具體實施例中，電氣及/或微型電子裝置為半導體元件。在其他的示範具體實施例中，電氣或電子裝置係選自(但不受限於)：邏輯晶片，例如微處理器晶片、被動元件、記憶體晶片、微機電系統(MEMS)晶片、微光機電系統(MOEMS)晶片以及特殊應用積體電路(ASIC)晶片。在其他的示範具體實施例中，包含光電元件，例如顯示元件、發光二極體、以及等離子體裝置。
由以下僅供圖解說明用的實施例可見，本發明的具體實施例提供可裁剪的聚合物以提供特定性質及特徵於廣泛範圍的應用系統。以下為用於以下實施例之一些材料的結構式。
實施例 聚合物合成實施例： 實施例1
製備包含苯乙基、由苯乙基降冰片烯(PENB)衍生的縮水甘油基甲基醚與癸基重覆單位、縮水甘油基甲基醚降冰片烯(MGENB)、以及癸基降冰片烯(癸基NB)的聚合物如下：以110℃乾燥大小合適的反應容器持續18小時，然後轉移到除氮手套箱(N2 purged glovebox)。然後，容器注入：乙酸乙酯(230克)、環己烷(230克)、PENB(14.17克，0.071莫耳)；MGENB(14.0克，0.100莫耳)、以及癸基NB(39.50克，0.168莫耳)。藉由使乾氮氣流通過溶液30分鐘以清除反應介質的氧。在清除完成後，將溶入8毫升甲苯的1.50克(3.10毫莫耳)的雙(甲苯)雙(全氟苯基)鎳(NiARF)注入反應器。以周圍溫度攪拌反應混合物18小時，然後用過乙酸溶液處理(基於鎳催化劑有50等效莫耳－此係藉由混合用大約130毫升去離子水稀釋的57毫升冰醋酸與用大約100毫升去離子水稀釋的115毫升有30重量%過氧化氫來製備150毫莫耳)而且再攪拌18小時。
停止攪拌使水層與溶劑層分離。然後移除水層且用500毫升蒸餾水清洗剩餘的溶劑層3次，此係藉由添加等分量的水、攪拌20分鐘、讓該等層分離，然後移除水層。然後，清洗過的溶劑層加到過剩的丙酮以使聚合物沉澱，該聚合物的回收可藉由過濾且在真空烘箱以60℃乾燥過夜。在乾燥後，得到66.1克的乾聚合物(92%轉換率)。用使用聚苯乙烯標率的GPC測定聚合物的分子量，得出Mw＝105,138、Mn＝46,439以及聚合度分散性(polydispersity，PDI)為2.26。使用1 H NMR測定該聚合物的組合物，得出：有20.2莫耳%的苯乙基降冰片烯；29.1莫耳%的縮水甘油基甲基醚降冰片烯、以及50.7莫耳%的癸基降冰片烯。
實施例2至4
使用數種數量列於表1的單體重覆實施例1的步驟。也使用適當數量的溶劑及催化劑。
實施例2得到49.2克乾聚合物(90%轉換率)；實施例3得到44.8克乾聚合物(89%轉換率)；以及，實施例4得到93.0克乾共聚物(93%轉換率)。
實施例5
製備包含苯乙基、由PENB衍生的縮水甘油基甲基醚與癸基重覆單位、MGENB以及十二基降冰片烯(十二基NB)的聚合物如下：大小合適的反應容器注入甲苯(118.5克)、甲基乙基酮(MEK)(23.0克)、十二基NB(11.9克；0.045莫耳)；MGENB(4.1克；0.023莫耳)；以及PENB(9.0克；0.045莫耳)。用氮氣噴灑單體溶液30分鐘同時攪拌以移除溶解氧。在噴灑後，隨後使用套管添加溶入甲苯(12.0克)的NiARF催化劑(0.845克；0.0018莫耳)至反應容器。以周圍溫度進行聚合反應持續6小時，然後用去離子水(100克)、過氧化氫(50.0克)及乙酸(25.0克)的溶液處理以驟冷(quench)聚合反應。所得到的兩相反應混合物以周圍溫度再攪拌18小時以移除殘留的催化劑。停止攪拌以使有機相與水相分離，倒出水相且用200毫升去離子水清洗有機相3次，添加50毫升的THF至第一次的水洗以利水相與有機相的分離。
藉由沉澱於7000毫升的甲醇來回收該聚合物。藉由過濾、在空氣中乾燥、然後在45℃真空中48小時來回收已沉澱的固態聚合物。回收23.5克(94.0%回收率)固態聚合物(Mn＝35,581；Mw＝80,273；PDI＝2.25)。用1 H NMR，得到組合物為十二基NB/MGENB/PENB(41/21/38)。
實施例6
用與實施例5類似的方式，用40/30/30的單體比例，製備包含苯乙基、由PENB衍生的環氧基辛基與癸基重覆單位、環氧基辛基降冰片烯(EONB)以及癸基NB的聚合物。回收203.4克(96.0%回收率)的固態聚合物(Mn＝29,892；Mw＝76,260；PDI＝2.55)。用1 H NMR，得到該組合物為PENB/EONB/癸基NB 40/30/30。
實施例7
在一替代製程中，300加倫有PFA襯裡的不鏽鋼反應容器注入25.4千克的PENB、17.0千克MGENB、22.8千克癸基NB、261.0千克環己烷、以及261.0千克乙酸乙酯。然後，攪拌加溫該反應混合物至30℃＋/－1℃。在溫度穩定後，添加溶入29.48千克無水甲苯的1.228千克NiARF溶液且允許反應放熱(reaction exotherm)以使反應容器的溫度上升到45℃，在此其係額外保持5小時。用33千克乙酸、62.3千克30%過氧化氫及71.8千克去離子水的溶液處理及攪拌該反應混合物，然後使混合物分離成水相與溶劑相。移除水相且用水及乙醇混合物(129.3千克水與55.4千克乙醇)清洗溶劑相3次同時保持反應混合物的溫度於50℃。然後，用酒精混合物處理所得到的富聚合物(polymer rich)溶劑相以移除未反應的單體，冷卻至4℃且移除上酒精層。然後，藉由溶劑交換且以真空蒸餾濃縮成大約50%的聚合物來回收產品成為有2－庚酮(MAK)的溶液。得到61.5千克聚合物(94%理論回收率)。1 H NMR分析顯示聚合物的組合物具有：41莫耳%的PENB、29莫耳%的MGENB、以及30莫耳%的癸基NB。得出分子量為：Mn＝33,137、Mw＝70,697、以及聚合度分散性指標(PDI)＝2.13。
實施例8
大小合適的反應容器注入環己烷(403.7克)、乙酸乙酯(403.7克)、癸基NB(54.80克；0.234莫耳)；MGENB(29.74克；0.165莫耳)；PENB(21.78克；0.110莫耳)以及三甲氧矽烷基降冰片烯(TMSNB)(8.84克；0.041莫耳)。用氮氣噴灑單體溶液持續30分鐘以移除溶解氧。
在手套箱中，30毫升血清瓶(serum vial)注入NiARF催化劑(4.44克；0.0092莫耳)與甲苯(40.0克)。加上攪拌磁子(magnetic stir bar)於血清瓶，然後密封且從手套箱卸下。攪拌該催化劑溶液持續30分鐘以完全溶解甲苯內的催化劑。然後，使用套管將催化劑加到單體溶液。以周圍溫度進行聚合反應持續5小時。
製備去離子水(349.56克)、過氧化氫(207.78克)以及乙酸(110.0克)的溶液。添加水溶液至3公升反應器以驟冷聚合反應。以周圍溫度攪拌該兩相溶液持續18小時以移除殘留的催化劑，然後停止攪拌以使有機相與水相分離。倒出水相且用1500毫升去離子水清洗有機相5次。第一次水洗添加50毫升的THF以利水相與有機相的分離。藉由沉澱於7000毫升的甲醇來回收該聚合物。藉由過濾、在空氣中乾燥、然後在45℃真空中48小時來回收已沉澱的固態聚合物。回收60.0克(69.0%回收率)固態聚合物(Mn＝47,944，Mw＝148,404，PDI＝3.095)。
實施例9至11
使用數種數量列於表2的單體重覆實施例6的步驟。也使用適當數量的溶劑及催化劑，且如表格所示，在實施例7與9都使用以表下之主鍵識別的交替矽基乙醚降冰片烯單體。
配方及製程實施例： 實施例A
琥珀色廣口瓶注入實施例5製備的101.0克聚合物溶液和50克2－庚酮(MAK)。混合該溶液直到固態聚合物完全溶解，然後通過0.45微米過濾器過濾以去除微粒。溶液添加2.00克(1.97毫莫耳)的Rhodorsil2074光起始劑、0.60克(1.97毫莫耳)的SpeedcureCTPX(蘭姆森集團)、0.137克(0.688毫莫耳)的吩噻(Aldrich)、以及2.657克的Irganox 1076(5.00毫莫耳)。混合該溶液持續18小時以使光作用化合物(photoactive compound)完全分散。
用4.0克聚合物溶液旋塗5英吋已塗上氮氧化合物的矽晶圓。首先以120℃在熱板上烘烤所得之塗層4分鐘。藉由曝光成像於300毫焦耳/平方公分的紫外線輻射(365奈米)來圖樣化薄膜。藉由在氮爐中以90℃第二次加熱晶圓5分鐘來增強在聚合物膜中製成的圖樣。藉由用環戊酮噴塗薄膜120秒以溶解薄膜的未暴露區，在自旋顯影機(spin developer)中使該圖樣顯影。然後，濕膜用單甲基醚丙二醇乙酸酯(PGMEA)清洗30秒且以250℃在氮氣中固化60分鐘。
實施例B
琥珀色廣口瓶注入實施例1製備的191.25克高分子材料與191克2－庚酮(MAK)。混合該溶液直到固態聚合物完全溶解，然後通過0.45微米過濾器過濾以去除微粒。溶液添加3.825克(3.77毫莫耳)的Rhodorsil2074光起始劑、1.148克(3.77毫莫耳)的SpeedcureCTPX(蘭姆森集團)、0.262克(1.32毫莫耳)的吩噻(Aldrich)、以及3.73克(7.03毫莫耳)的Irganox 1076(Ciba)。混合該溶液18小時以使光作用化合物完全分散。
用4.0克上述聚合物溶液旋塗5英吋已塗上氮氧化合物的矽晶圓，且進行如實施例A所述的加工以形成帶有圖像的聚合物層。
實施例C
琥珀色廣口瓶注入實施例1製備的37.5克高分子材料與37.5克2－庚酮(MAK)。混合該溶液直到固態聚合物完全溶解，然後通過0.45微米過濾器過濾以去除微粒。溶液添加0.9840克(0.97毫莫耳)的Rhodorsil2074光起始劑、0.297克(0.97毫莫耳)的SpeedcureCTPX(蘭姆森集團)、0.070克(0.35毫莫耳)的吩噻(Aldrich)、0.73克(1.38毫莫耳)的Irganox 1076(Ciba Fine Chemicals)、2.46克(10.4毫莫耳)的3－縮水甘油醚氧基丙基三甲氧基矽烷(Aldrich)、以及1.25克(6.36毫莫耳)的1,4－環己烷二甲醇二乙烯醚。混合該溶液持續18小時以使光作用化合物完全分散。
用4.0克上述聚合物溶液旋塗5英吋已塗上氮氧化合物的矽晶圓，且進行如實施例A所述的加工以形成帶有圖像的聚合物層。
實施例D
琥珀色廣口瓶注入實施例4製備的33.2克高分子材料與47.6克2－庚酮(MAK)。混合該溶液直到固態聚合物完全溶解，然後通過0.45微米過濾器過濾以去除微粒。溶液添加0.664克(0.65毫莫耳)的Rhodorsil2074光起始劑、0.203克(0.668毫莫耳)的SpeedcureCTPX(蘭姆森集團)、0.051克(0.256毫莫耳)的吩噻(Aldrich)、0.499克的Irganox 1076(0.939毫莫耳)、1.667克(7.2毫莫耳)的3－縮水甘油醚氧基丙基三甲氧基矽烷(Aldrich)、以及0.831克(4.23毫莫耳)的1,4－環己烷二甲醇二乙烯醚。混合該溶液持續18小時以使光作用化合物完全分散。
用4.0克上述聚合物溶液旋塗5英吋已塗上氮氧化合物的矽晶圓，且進行如實施例A所述的加工以形成帶有圖像的聚合物層，除了第一次烘烤是以110℃且曝光能量為400毫焦耳/平方公分以外。
實施例E至N
以下的表3示範製備供測量用之試樣的測得之晶粒抗剪強度。製備實施例E至N的每一高分子組合物的方式與實施例A相同，除了所用的特定聚合物依照表中所列的以外，而且Rhodosil、CTPX、吩噻以及Irganox的特定數量以100份聚合物表示為2.0、0.6、0.14、1.5。當任何組合物包含其他添加物時，該等材料及數量會列於表3的”附加添加物”欄(前述結構的清單提供添加物的化學結構)。如前述，進行晶粒抗剪強度的測量，使用0.1 Mpa的低結合壓力以及0.7 Mpa的高結合壓力。對於這兩種壓力，加熱試樣至170℃且施加壓力持續2分鐘。在試樣回到周圍溫度後進行測量。
應注意，儘管用來製備實驗E至N之樣本的時間、溫度及壓力都較短及較小於一般所用的數據，然而得出的抗剪強度接近基板損壞但結合沒有損壞的點。亦即，被結合之材料損壞但結合沒有損壞之點。此外，應注意，通過完整結合及固化製程所達成的最終結合抗剪強度預料會比表3所列的更高。
至此應瞭解，本發明的具體實施例提出數種方法適於以有利及新穎的方法使用所描述的高分子組合物。也應瞭解，該等方法及其高分子組合物都不受限於任一揭示於本文的特定具體實施例，反而是本揭示內容是要解釋本發明的範疇與精神，本發明希望涵蓋本文所揭示之方法及組合物的修改，這些都落在由申請專利範圍所界定的本發明精神與範疇內。
120．．．基板
125．．．焊墊
130．．．附著材料
140．．．半導體晶粒
145．．．焊墊
150．．．焊線
170．．．晶片
175．．．焊墊
180．．．聚合物部份
220．．．基板
225．．．焊墊
340．．．半導體晶粒
344．．．焊墊
345．．．焊墊或區域
348．．．焊墊
360．．．焊球或凸塊
365．．．壓縮焊球
370．．．晶片
375．．．焊墊
382．．．聚合物區
384．．．部份
392．．．第一距離
394．．．第二距離
420．．．基板
425．．．焊墊
430．．．附著材料
440．．．晶片
442．．．焊線墊
444．．．焊接墊
450．．．結合線
465．．．壓縮焊球
470．．．晶片
475．．．焊墊
480．．．高分子材料
520．．．基板
540．．．半導體基板或晶圓
580．．．高分子材料
第1圖根據一些本發明具體實施例簡要圖示示範晶片堆疊實施例之一部份，其係描繪帶有圖樣的聚合物層；第2圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪兩個焊線(wire bond)於基板的堆疊晶粒；第3圖與第4圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪製造兩個堆疊晶粒的步驟，第一倒裝晶粒係上覆及電氣耦合至焊線於基板的第二晶粒；第5圖與第6圖根據一些本發明具體實施例簡要圖示另一示範晶片堆疊實施例之一部份，其係描繪製造兩個堆疊晶粒的製程步驟，第一倒裝晶粒係上覆及耦合至第二倒裝晶粒，而該第二倒裝晶粒則上覆及電氣耦合至基板；以及，第7圖根據一些本發明具體實施例簡要圖示另一具體實施例之一部份，其係描繪可卸除式結合於基板或工作晶圓(handle wafer)的元件晶圓(device wafer)。
10．．．半導體基板
20．．．高分子組合物部份
30,40．．．間隙
50．．．焊墊

Claims (43)

  1. 一種製造半導體裝置之方法，包含：形成一熱可分解聚合物之層，其覆蓋第一基板之一表面；選擇性地暴露該層於光化輻射；提供第二基板；接觸該第二基板至該聚合物層，其中如此之接觸包含熱壓縮結合；及加熱已被熱壓縮結合的第一基板與第二基板至一溫度，該溫度係足以引起熱可分解聚合物分解，其中第一基板與第二基板係不結合，其中該熱可分解聚合物係選自於一脂肪族或環脂肪族聚碳酸酯，或衍生自降冰片烯型單體之聚合物。
  2. 如申請專利範圍第1項之方法，其中暴露該層於光化輻射包含曝光成像。
  3. 如申請專利範圍第1項之方法，其中暴露該層於光化輻射包含全面曝光。
  4. 如申請專利範圍第1項之方法，其中形成一熱可分解聚合物之層，其覆蓋第一基板之一表面包含形成覆蓋半導體晶圓基板之一活性表面的如此之層。
  5. 如申請專利範圍第4項之方法，其中半導體晶圓基板之活性表面包含多個未被切成單顆的晶粒。
  6. 如申請專利範圍第5項之方法，進一步包含將相對於半導體晶圓基板活性表面之一表面置於薄化製程，直到半 導體晶圓基板之所欲的厚度係獲得時。
  7. 如申請專利範圍第1項之方法，其中形成一熱可分解聚合物之層，其覆蓋第一基板之一表面包含形成覆蓋相對於半導體晶圓基板之活性表面的一表面的如此之層。
  8. 如申請專利範圍第7項之方法，進一步包含化學機械研磨半導體晶圓基板之活性表面，直到所欲的平坦度係獲得時。
  9. 如申請專利範圍第1項之方法其中形成一熱可分解聚合物之層覆蓋第一基板之一表面包含形成該層覆蓋一支撐基板之表面。
  10. 如申請專利範圍第9項之方法，其中接觸第二基板包含接觸半導體晶圓基板之活性表面。
  11. 如申請專利範圍第10項之方法，進一步晶面研磨或輪磨加工相對於半導體晶圓基板活性表面之一表面，直到半導體晶圓基板之所欲的厚度係獲得時。
  12. 如申請專利範圍第9項之方法，其中接觸第二基板包含接觸相對於半導體晶圓基板活性表面之一表面。
  13. 如申請專利範圍第12項之方法，進一步包含化學機械研磨半導體晶圓基板之活性表面，直到所欲的平坦度係獲得時。
  14. 如申請專利範圍第5項之方法，其中曝光成像界定如此之晶粒間的焊墊及切割通道。
  15. 如申請專利範圍第14項之方法，其中形成一熱可分解聚合物之層，其覆蓋第一基板之一表面包含形成覆蓋半導 體晶圓基板之活性表面的如此之層。
  16. 如申請專利範圍第15項之方法，其中半導體晶圓基板之活性表面包含多個未被切成單顆的晶粒。
  17. 如申請專利範圍第16項之方法，進一步包含在熱壓縮結合之前將晶粒切成單顆。
  18. 如申請專利範圍第17項之方法，其中第二基板包含已切成單顆之晶粒。
  19. 如申請專利範圍第1項之方法，其中熱可分解聚合物係衍生自降冰片烯型單體之聚合物。
  20. 如申請專利範圍第19項之方法，其中該聚合物包含：一乙烯基加成聚合物，其包含衍生自第一降冰片烯型單體之第一重覆單元，衍生自第二降冰片烯型單體之第二重覆單元及衍生自第三降冰片烯型單體之第三重覆單元；及一或多種添加物，其選自於感光劑組份、光起始劑組份、反應性與非反應性溶劑、催化劑清除劑、酸清除劑、鹼清除劑、黏合增進劑及防氧化劑。
  21. 如申請專利範圍第20項之方法，其中第一降冰片烯型單體具有至少一個具一環氧官能基之側基，第二降冰片烯型單體具有至少一個具至少一芳烷基側基之側基及第三降冰片烯型單體具有至少一個具一烷基側基之側基。
  22. 如申請專利範圍第21項之方法，其中第一降冰片烯型單體係縮水甘油基甲基醚降冰片烯(MGENB)或環氧基辛基降冰片烯(EONB)，第二降冰片烯型單體係苯乙基降 冰片烯(PENB)及第三降冰片烯型單體係癸基降冰片烯(癸基NB)或十二基降冰片烯(十二基NB)。
  23. 如申請專利範圍第22項之方法，其中非反應溶劑係2-庚酮(MAK)，感光劑係4-甲基苯基-4-(1-甲基乙基)苯基碘鎓四(五氟苯基)硼酸鹽，光起始劑係1-氯基-4-丙氧基-9H-硫雜蒽酮，防氧化劑係3,5-二-第三丁基-4-羥基苯基丙酸十八碳醇酯，酸清除劑係吩噻及黏合增進劑係雙[3-(三乙氧基矽烷)丙基]二硫。
  24. 如申請專利範圍第22項之方法，其中非反應溶劑係2-庚酮(MAK)，感光劑係4-甲基苯基-4-(1-甲基乙基)苯基碘鎓四(五氟苯基)硼酸鹽，光起始劑係1-氯基-4-丙氧基-9H-硫雜蒽酮，防氧化劑係3,5-二-第三丁基-4-羥基苯基丙酸十八碳醇酯，酸清除劑係吩噻及黏合增進劑係雙[3-(三乙氧基矽烷)丙基]二硫。
  25. 如申請專利範圍第23項之方法，其中黏合增進劑進一步包含3-縮水甘油醚氧基丙基三甲氧基矽烷。
  26. 如申請專利範圍第2項之方法，其中第一基板與第二基板至少其中一者係半導體晶圓基板，其包含多個微電子、電子、光電、微機電系統(MEMS)或微光機電系統(MOEMS)元件晶粒。
  27. 如申請專利範圍第26項之方法，其中微電子裝置晶粒進一步包含微處理器、特殊應用積體電路(ASIC)、離散半導體元件或半導體記憶體。
  28. 如申請專利範圍第26項之方法，其中光電元件包含一具 影像感測部分之半導體成像感測器。
  29. 如申請專利範圍第28項之方法，其中曝光成像界定一設置圍繞成像感測部分之結構。
  30. 如申請專利範圍第28項之方法，其中半導體成像感測器元件係電荷耦合元件(CCD)或CMOS成像感測器(CIS)元件。
  31. 如申請專利範圍第6項之方法，進一步包含晶面研磨或輪磨加工相對於半導體晶圓基板活性表面之表面，直到半導體晶圓基板之所欲的厚度係獲得時。
  32. 如申請專利範圍第2項之方法，其中形成聚合物層包含形成具有熱可分解聚合物之第一厚度的層，該層覆蓋半導體基板之活性表面，該活性表面包含多個焊墊。
  33. 如申請專利範圍第32項之方法，其中覆蓋第一基板的聚合物層之曝光成像係提供各多個焊墊之上的焊墊開口圖案。
  34. 如申請專利範圍第33項之方法，其中提供第二基板包含提供具有包含第二多個焊墊之第二活性表面的第二半導體基板。
  35. 如申請專利範圍第34項之方法，進一步包含提供耦合至第一基板之焊墊的銲錫凸塊，各銲錫凸塊具有大於聚合物層第一厚度之第二厚度；及熱壓縮結合第一基板至第二基板，致使第一基板之各銲錫凸塊接觸第二基板之焊墊。
  36. 如申請專利範圍第35項之方法，其中第二基板進一步包 含具有各第二多個焊墊之上的焊墊開口第二圖案之第二熱可分解聚合物層。
  37. 如申請專利範圍第1項之方法，其中熱壓縮結合包含：第一固化循環，其包含在壓縮下加熱該熱可分解聚合物至一第一固化溫度並維持於該溫度，及第二固化循環，包含在無壓縮下加熱該熱可分解聚合物至一第二固化溫度並維持於該溫度，其中該第二固化溫度係大於該第一固化溫度。
  38. 如申請專利範圍第37項之方法，其中該第一固化溫度及該第二固化溫度各自獨立地選自110℃至300℃，且壓縮係於自5psi至100psi之壓力下進行。
  39. 如申請專利範圍第37項之方法，其中該熱可分解聚合物中的該第一固化循環具有實質上90°之初始側壁輪廓，且該第二固化循環造成該熱可分解聚合物具有自60°至85°之側壁輪廓。
  40. 如申請專利範圍第1項之方法，其中熱壓縮結合包含：一單一固化循環，其包含在壓縮下加熱該熱可分解聚合物至一固化溫度並維持於該溫度。
  41. 如申請專利範圍第40項之方法，其中該固化溫度係選自120℃至300℃，且壓縮係於自5psi至100psi之壓力下進行。
  42. 如申請專利範圍第40項之方法，其中該單一固化循環造成該熱可分解聚合物具有自60°至85°之初始側壁輪廓。
  43. 一種用於製造半導體裝置的方法，包含：形成一熱可分解聚合物之層，其覆蓋第一基板之一表面；選擇性地暴露該層於光化輻射；提供第二基板；以及接觸該第二基板至該聚合物層，其中如此之接觸包含熱壓縮結合，其中該熱可分解聚合物係選自於一脂肪族或環脂肪族聚碳酸酯，或衍生自降冰片烯型單體之聚合物，且其中熱壓縮結合包含：第一固化循環，其包含在壓縮下加熱該熱可分解聚合物至一第一固化溫度並維持於該溫度，及第二固化循環，包含在無壓縮下加熱該熱可分解聚合物至一第二固化溫度並維持於該溫度，其中該第二固化溫度係大於該第一固化溫度。
TW096109717A 2006-03-21 2007-03-21 用於晶片堆疊，晶片及晶圓結合之方法及材料 TWI443783B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US78418706P 2006-03-21 2006-03-21

Publications (2)

Publication Number Publication Date
TW200802752A TW200802752A (en) 2008-01-01
TWI443783B true TWI443783B (zh) 2014-07-01

Family

ID=38293384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096109717A TWI443783B (zh) 2006-03-21 2007-03-21 用於晶片堆疊，晶片及晶圓結合之方法及材料

Country Status (7)

Country Link
US (1) US7932161B2 (zh)
EP (1) EP1997138B1 (zh)
JP (1) JP5618537B2 (zh)
KR (1) KR101236151B1 (zh)
CN (2) CN101432867B (zh)
TW (1) TWI443783B (zh)
WO (1) WO2007109326A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
JP5417680B2 (ja) * 2006-03-31 2014-02-19 住友ベークライト株式会社 樹脂組成物、積層体、配線板および配線板の製造方法
JP5656349B2 (ja) * 2007-09-20 2015-01-21 プロメラス， エルエルシー チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
TWI553083B (zh) * 2008-04-21 2016-10-11 Ｌｇ化學股份有限公司 壓敏性膠黏膜及使用彼之背面研磨法
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
KR20100109111A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 네거티브형 포토레지스트 조성물, 이를 이용한 패턴의 형성방법 및 반도체 장치의 제조방법
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
US8212342B2 (en) 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
KR101234225B1 (ko) * 2011-04-26 2013-02-18 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법
WO2012092447A1 (en) * 2010-12-29 2012-07-05 Promerus, Llc Polymer compositions for temporary bonding
KR20120086952A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 반도체 메모리칩 및 이를 이용한 멀티칩 패키지
JP5289484B2 (ja) 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
WO2014078134A2 (en) * 2012-11-15 2014-05-22 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9406577B2 (en) * 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
EP3152620B1 (en) * 2014-06-03 2018-08-01 The Chemours Company FC, LLC Passivation layer comprising a photocrosslinked fluoropolymer
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
TWI631681B (zh) * 2017-12-15 2018-08-01 來揚科技股份有限公司 雙晶片封裝結構
SG11202110111YA (en) * 2019-04-25 2021-11-29 Showa Denko Materials Co Ltd Semiconductor device having dolmen structure and method for manufacturing same
CN110103134A (zh) * 2019-05-14 2019-08-09 应达利电子股份有限公司 晶片加工方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
WO2021060960A1 (ko) * 2019-09-26 2021-04-01 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
KR102426261B1 (ko) 2019-09-26 2022-07-29 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
JP7374719B2 (ja) * 2019-10-31 2023-11-07 東京応化工業株式会社 接着剤組成物、積層体及びその製造方法、並びに電子部品の製造方法
KR102233338B1 (ko) 2020-10-12 2021-03-29 주식회사 저스템 플립칩 본딩 산화 방지 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
US5286679A (en) 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5769696A (en) 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
AU736875B2 (en) * 1997-01-21 2001-08-02 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US5919606A (en) * 1997-05-09 1999-07-06 University Technology Corporation Liquid crystal cell and method for assembly thereof
US6110012A (en) * 1998-12-24 2000-08-29 Lucent Technologies Inc. Chemical-mechanical polishing apparatus and method
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
JP4156154B2 (ja) * 1999-11-26 2008-09-24 富士フイルム株式会社 固体撮像装置
JP3651362B2 (ja) * 2000-05-24 2005-05-25 松下電器産業株式会社 半導体装置の製造方法
JP2002252338A (ja) * 2000-12-18 2002-09-06 Canon Inc 撮像装置及び撮像システム
US6548219B2 (en) * 2001-01-26 2003-04-15 International Business Machines Corporation Substituted norbornene fluoroacrylate copolymers and use thereof in lithographic photoresist compositions
US20030178715A1 (en) 2002-03-20 2003-09-25 Bae Systems Method for stacking chips within a multichip module package
US6992131B2 (en) 2002-03-22 2006-01-31 Exxonmobil Chemical Patents Inc. Adhesives
AU2003233470A1 (en) * 2002-04-02 2003-10-20 Dow Global Technologies Inc. Process for making air gap containing semiconducting devices and resulting semiconducting device
JP2003347254A (ja) * 2002-05-30 2003-12-05 Jsr Corp ウェハ固定化用組成物およびこれを用いたウェハの加工法
US6744109B2 (en) * 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
US20060020068A1 (en) * 2004-07-07 2006-01-26 Edmund Elce Photosensitive compositions based on polycyclic polymers for low stress, high temperature films
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP4424892B2 (ja) * 2002-08-06 2010-03-03 旭化成株式会社 絶縁性薄膜製造用塗布組成物
CN100358822C (zh) * 2002-10-07 2008-01-02 普里斯曼电缆及系统能源有限公司 具有固化聚合物涂层的光纤
JP4388265B2 (ja) * 2002-10-11 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4467235B2 (ja) * 2002-12-25 2010-05-26 旭化成株式会社 半導体装置を製造する方法
JP2004273604A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
KR100538158B1 (ko) 2004-01-09 2005-12-22 삼성전자주식회사 웨이퍼 레벨 적층 칩 접착 방법
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP2005311043A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置とこの検査方法および検査装置
JP4491568B2 (ja) * 2004-05-12 2010-06-30 住友ゴム工業株式会社 シリカ充填ゴムをゴム成分とするゴム組成物、およびシリカ充填ゴムの製造方法
JP4614700B2 (ja) * 2004-07-08 2011-01-19 日東電工株式会社 ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
JP2006069120A (ja) * 2004-09-03 2006-03-16 Asahi Kasei Chemicals Corp 電子回路あるいは光学部材の製造方法
US7259106B2 (en) 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7279359B2 (en) * 2004-09-23 2007-10-09 Intel Corporation High performance amine based no-flow underfill materials for flip chip applications
TWI396042B (zh) * 2004-09-29 2013-05-11 Sumitomo Chemical Co 著色感光性樹脂組成物
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits

Also Published As

Publication number Publication date
US20070232026A1 (en) 2007-10-04
US7932161B2 (en) 2011-04-26
WO2007109326A3 (en) 2008-07-17
KR101236151B1 (ko) 2013-02-22
KR20090006085A (ko) 2009-01-14
WO2007109326A2 (en) 2007-09-27
CN101432867A (zh) 2009-05-13
JP5618537B2 (ja) 2014-11-05
EP1997138A2 (en) 2008-12-03
CN101432867B (zh) 2013-10-23
TW200802752A (en) 2008-01-01
EP1997138B1 (en) 2011-09-14
JP2009530864A (ja) 2009-08-27
CN103311208A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
TWI443783B (zh) 用於晶片堆疊，晶片及晶圓結合之方法及材料
US9263416B2 (en) Methods and materials useful for chip stacking, chip and wafer bonding
TWI408495B (zh) 以多環聚合物為主之低應力高溫薄膜用感光性組成物
CN100481404C (zh) 半导体晶片及半导体装置
TWI483389B (zh) 受光裝置
KR20190037268A (ko) 무수나드산 중합체 및 그로부터 유래한 감광성 조성물
US9696623B2 (en) Photosensitive compositions and applications thereof
WO2013109529A1 (en) Thermo-oxidatively stable, side chain polyether functionalized polynorbornenes for microelectronic and optoelectronic devices and assemblies thereof
JP5656349B2 (ja) チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
WO2016063908A1 (ja) 感光性接着剤組成物および半導体装置
JP4170277B2 (ja) 感光性樹脂組成物および半導体装置
EP1801872A1 (en) Semiconductor device
JP4428189B2 (ja) 樹脂封止型半導体装置
JP5304592B2 (ja) 樹脂封止型半導体装置
JP2006098568A (ja) 感光性樹脂組成物及びそれを用いた半導体装置
JP2006096812A (ja) 半導体表面保護膜用樹脂組成物、及びそれを用いた半導体装置
JP4325531B2 (ja) 樹脂封止型半導体装置
JP2013048295A (ja) 樹脂封止型半導体装置
JP2006098949A (ja) 半導体装置