JP5618537B2 - チップ積層並びにチップ・ウェハ接合に有用な方法及び材料 - Google Patents

チップ積層並びにチップ・ウェハ接合に有用な方法及び材料 Download PDF

Info

Publication number
JP5618537B2
JP5618537B2 JP2009501543A JP2009501543A JP5618537B2 JP 5618537 B2 JP5618537 B2 JP 5618537B2 JP 2009501543 A JP2009501543 A JP 2009501543A JP 2009501543 A JP2009501543 A JP 2009501543A JP 5618537 B2 JP5618537 B2 JP 5618537B2
Authority
JP
Japan
Prior art keywords
substrate
polymer
norbornene
layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009501543A
Other languages
English (en)
Other versions
JP2009530864A (ja
JP2009530864A5 (ja
Inventor
アパニアス，クリス
クリス アパニアス，
ロバート， エー． シック，
ロバート， エー． シック，
ヘンドラ エヌジー，
ヘンドラ エヌジー，
ベル，　アンドリュー
アンドリュー ベル，
ウェイ チャン，
ウェイ チャン，
フィル ニール，
フィル ニール，
Original Assignee
プロメラス，エルエルシー
プロメラス， エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プロメラス，エルエルシー, プロメラス， エルエルシー filed Critical プロメラス，エルエルシー
Publication of JP2009530864A publication Critical patent/JP2009530864A/ja
Publication of JP2009530864A5 publication Critical patent/JP2009530864A5/ja
Application granted granted Critical
Publication of JP5618537B2 publication Critical patent/JP5618537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F32/00—Homopolymers and copolymers of cyclic compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic ring system
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D145/00—Coating compositions based on homopolymers or copolymers of compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic or in a heterocyclic system; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G64/00—Macromolecular compounds obtained by reactions forming a carbonic ester link in the main chain of the macromolecule
    • C08G64/02—Aliphatic polycarbonates
    • C08G64/0208—Aliphatic polycarbonates saturated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wood Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Description

(関連出願のクロスリファレンス)
本出願は、出典明示によりここに援用する２００６年３月２１日出願の米国仮特許出願第６０／７８４１８７号の優先権を主張する。
(技術分野)
本発明は一般にチップ積層構造(チップスタッキング)、チップ・ウェハ接合構造(チップ・ウェハボンディング)並びに該チップ積層構造(チップスタック)及びチップ又はウェハ接合構造(チップ又はウェハボンディング)の形成に有用な材料に係り、より詳細には、本発明は、材料が強固な接合をもたらすと同時に残渣がないか殆どない状態に直ぐに除去され、よって該材料の再加工が可能になる方法及び材料に関する。
(背景)
歴史的に、半導体の製造においては、単一の半導体ダイ(又はチップ)を封止パッケージ内に実装した後、該パッケージを例えば回路基板に更に実装していた。このようにして、様々な機能又は容量増加がコンピュータや携帯電話などの高位機器に対して実現することができた。かかるパッケージ、例えばデュアルインラインパッケージ(ＤＩＰ)又はシングルインラインパッケージ(ＳＩＰ)は、収容されたダイを物理的損耗、周りの環境中の汚染から保護し、ダイの他の電気回路に対する電気接続をもたらすように作用するが、かかるパッケージはまた嵩張ってしまうので、回路基板又はモジュールのサイズを複数のかかるパッケージを収容するのに十分に大きくすることを要する。
かかるシングルパッケージチップによって必要とされるサイズを低減するため、最近の傾向では、ボールグリッドアレイ、フリップチップ等々のような代替のパッケージ法が開発されている。しかし、サイズを更に低減させ、機能を増強し及び／又は更に複雑な機能を提供するには、ダイパッケージング及び実装の代替手法が必要となる。一つのかかる代替法は、可能な場合には該シングルパッケージングを用いず、例えば垂直に配向させたダイ積層構造として複数のダイを実装することである。そのような複数ダイの実装、つまり積層は、シングルパッケージダイを使用する場合と比較すると設置面積を大幅に低減し得るが、各ダイの回路への電気的接触をもたらす手段へのアクセスを提供しながら、かかる積層構造中の各ダイを隣接するダイに接続する方法と、該方法に用いることができる材料を提供する必要性を生じせしめる。加えて、かかる方法に使用されるかかる材料は応力緩衝機能をまたもたらさなければならず、その場合、それら材料はそのようなチップ又はチップ積層構造を異なった線膨張率を有する基板に接着するために使用され、よって、環境の変動に起因する損傷がチップ又は基板の一又は複数に加わることが回避される。
そのようなチップ積層構造の実装はダイを、かかるダイが提供されるウェハの元の厚みに対して薄くして提供する必要性も生じうる。この薄厚化(シンニング)プロセスを使用して、有利なことには、チップ積層構造の高さを最小値に維持することができ、ダイの一方の面から他方の面へ電気的接触を移動させることができるチップ貫通ビアの配設を可能にする。従って、半導体ウェハのような基板を、ウェハシンニングプロセスに使用される他の基板に接合するために使用することができる方法、並びに該方法に用いることができる材料を提供する必要性がまた存在する。かかる材料は、シンニング処理完了後のウェハの取り外しとウェハからのかかる接合材料の除去法をまた提供しながら、強固な接合部と被接合面の保護をもたらさなければならない。
チップ積層は最近のトレンドと言われている(例えば「マルチチップモジュールパッケージ内でのチップ積層方法」なる名称の２００５年１月６日公開の公開米国特許出願第２００５／００７８４３６号を参照)が、半導体ダイ(チップ)を基板へ、ダイをリードフレームへ接合するための、またチップ積層のための接着剤材料の使用は研究課題となってから僅か数年しか経ていないことではないことに留意されたい。例えば、「パターン接着層を使用する半導体ダイのリードフレームへの接合方法」なる名称の１９９４年２月１５日発行の米国特許第５２８６６７９号の第３欄第１８−２０行を参照のこと。しかしながら、このような必要性が認識されてから長い期間が経過しているにもかかわらず、材料並びにそのような材料を使用する方法は広く採用されることはなく、従って、チップ積層及びウェハシンニング双方のための代替材料並びに方法が必要とされている。
(図面の簡単な説明)
本発明の実施態様を、次の添付図面を参照しながら以下に説明する。
図１は本発明のある実施態様に係る例示的なチップ積層実施態様の部分概略図であり、パターン形成済みポリマー層を示している。
図２は本発明のある実施態様に係る別の例示的なチップス積層実施態様の部分概略図であり、基板に二つの積層ダイがワイヤボンディングされた状態を示している。
図３及び４は、本発明のある実施態様に係る更に別の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板にワイヤボンディングされた第二ダイに重なり電気的に接続された二つの積層ダイの製造プロセス工程を示している。
図５及び６は、本発明のある実施態様に係る更に他の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板に重なり電気的に接続された第二フリップチップダイに重ねられて接続された二つの積層ダイの製造プロセス工程を示している。
図７は、本発明のある実施態様に係る更に他の実施態様の部分概略図であり、デバイスウェハが基板又はハンドルウェハに取外し可能に接合される状態を示している。
(詳細な説明)
実施例における以外、又は別の定義がなされていない場合は、明細書及び特許請求の範囲において使用される成分の量、反応条件等々を指すあらゆる数値、値及び／又は表現は全ての例において「約」なる用語によって修飾されているものと理解されなければならない。
様々な数値範囲が本特許出願において開示されている。これらの範囲は連続するので、特に断らない限り、これらの範囲は、各範囲の最小値及び最大値、及び最小値と最大値との間の全ての値を含む。更に、別の定義が明示的に示されていない限り、本明細書及び特許請求の範囲において特定される様々な数値範囲は、かかる値を取得する際に遭遇する様々な測定不確実性を反映する近似値である。
本発明に係る実施態様は、ノルボルネン型モノマーから誘導される２つ以上の異なる種類の繰返し単位を有する骨格を持ったビニル付加ポリマーを含むポリマーを利用する方法を提供し、該モノマーは、以下の構造式Ｉによって表わされるモノマーから独立して選択され：
Figure 0005618537
ここで、第一の異なる種類の繰返し単位は、少なくとも一つのグリシジルエーテル官能性ペンダント基を含み、第二の異なる種類の繰返し単位は、少なくとも一つのアラルキルペンダント基を含み、Ｘ，ｍ，Ｒ１，Ｒ２，Ｒ３，及びＲ４は以下の定義の通りである。ポリマー組成物を含むかかるポリマーを利用し、かつ内部応力が小さく、３００℃超の処理温度に曝すことができ、感光してパターン形成することができる成膜方法では、信頼度の高い接合部を電子デバイス間又は光電子デバイス間に、あるいはかかるデバイスと基板の間に形成することができ、かかる組成は、シクロペンタノンのような市販の感光現像液であり、メチルｎ-アミルケトン(２-ヘプタノン)(「ＭＡＫ」)を感光プロセスに用いることができる。
上に使用されるように、本明細書を通じて、以下の用語は、別の定義が示されない限り、以下の意味を有するものとして理解される。
化学式Ｉによる「ビニル付加ポリマー」を用いる場合、かかるポリマーは、二つ以上の区別できるか又は異なる繰返し単位を有する骨格を含んでいると理解される。例えば、二つ以上の異なる種類の繰返し単位を有するポリマーは、二つ、三つ、四つ又はそれ以上の異なる種類の繰返し単位を有しうる。
「誘導される」という用語は、高分子繰返し単位が多環式ノルボルネン型モノマーから化学式Ｉに従って重合(形成)されることを意味し、その結果得られるポリマーは、以下に示すように、ノルボルネン型モノマーの２，３連鎖(enchainment)によって形成される：
Figure 0005618537
「ポリマー」という用語は、上に定義されるビニル付加重合ポリマー、並びにかかるポリマーの合成時に付随する開始剤、触媒及び他の元素の残渣を含むものを意味し、このような残渣は、これらの物質に共有結合で組み込まれてはいないものと理解される。このような残渣及び他の元素は通常、ポリマーと混合され、又は混ぜ合わされることにより、ポリマーを容器間で移動し、又は溶媒もしくは分散媒質間で移動するときにこれらがポリマーと共に残留する傾向がある。
「ポリマー組成物」という用語は、前述のポリマー、並びにポリマーの合成後に添加される材料を含むものを意味する。このような材料には、限定されないが、溶媒(群)、酸化防止剤(群)、光開始剤(群)、増感剤、及び他の材料が含まれ、これらの材料については以下に更に詳しく説明する。
「溶媒」という用語は、上述のポリマー組成物の成分を表わすために使用される場合には、反応性溶媒及び非反応性溶媒(希釈剤)の両方を含むものを意味する。
「低Ｋ(low K)」という用語は、一般に、熱形成二酸化シリコンの誘電率(３．９)よりも小さい誘電率を指し、「低Ｋ材料」との標記で使用される場合は、３．９未満の誘電率を有する材料を意味するものと理解される。
「モジュラス」という用語は、歪みに対する応力の比を意味するものと理解され、別の定義が示されない限り、ヤング率又は応力-歪み曲線の線形弾性領域において測定される引張強さを指す。モジュラス値は一般にはＡＳＴＭ規格Ｄ１７０８-９５法によって測定される。低モジュラスの膜は内部応力も小さいことが理解される。
「感光性」という用語は、パターン形成済み層又は構造に、パターン形成済み層又は構造として、そしてそれだけでパターン形成済み層又は構造が形成される、本発明の実施態様によるポリマー組成物のような材料又は材料組成物の性質を意味する。言い換えれば、「感光層」は、前述のパターン形成済み層又は構造を形成するために、別の材料層、例えばフォトレジスト層をその層の上に形成するために使用する必要がない。更に、このような性質を有するポリマー組成物をパターン形成方法に用いてパターン形成済み膜／層又は構造が形成されると理解される。このような方法では、感光材料又は感光層の「像様露光」を含むことが留意される。このような像様露光は、層の選択部分を化学放射線に曝す処理を指すものと解され、非選択部分は、かかる化学放射線への曝露から保護される。
「光的に触媒を形成する材料」という語句は、「化学放射線」に曝されると、壊れ、分解し、又は他のある態様では、その分子組成を変えることにより、ポリマーにおける架橋反応を開始させることができる化合物を形成する材料を指し、「化学放射線」という用語は、前述の変化を分子組成に生じさせ得る任意の種類の放射線を含むものを意味する。例えば、放射線の放出源に関係なく任意の波長の紫外線又は可視光線、又は適切なＸ線又は電子ビーム放出源からの放射線とすることができる。「光的に触媒を形成する」適切な材料の非限定的な例には、以下に詳細に説明するような光酸発生剤及び光塩基発生剤が含まれる。一般に「光的に触媒を形成する材料」は、適切な温度に加熱されると触媒をまた形成することにも留意されたい。
例えば、「硬化済み組成物」のような、組成物に関連して使用される「硬化(cure)」(又は硬化処理(curing)」)という用語は、組成物に含まれる架橋性成分の少なくとも一部を少なくとも部分的に架橋することを意味する。本発明のある実施態様では、このような架橋性成分の架橋密度、すなわち架橋の度合いは完全架橋の本質的に１００％である。他の実施態様では、架橋密度は完全架橋の８０％から１００％の範囲である。当業者であれば、架橋の有無及び度合い(架橋密度)は、以下に検討する動的熱機械的分析(dynamic mechanical thermal analysis：ＤＭＴＡ)のような様々な方法によって定量することができることを理解するであろう。この方法では、コーティング又はポリマーの遊離膜のガラス転移温度及び架橋密度を決定する。硬化済み材料のこれらの物理特性は、架橋網状構造に関係している。架橋密度の値が大きくなることは、コーティング又は膜における架橋の度合いが大きいことを意味する。
ここに記載される方法及びポリマー組成物に関連して使用される「接合部(bond)」(又は「接合する(bonding)」という用語は、本発明のチップ積層実施態様におけるチップ間に形成される接合部、並びに本発明のウェハシンニング実施態様におけるウェハと基板との間に形成される接合部を意味する。更に、このような接合処理は一般には上に記載された硬化プロセス中に達成されることが理解されるであろう。
例えばＲ２３及びＲ２４が置換基群から独立して選択されると言われる以下の記述は、Ｒ２３及びＲ２４が独立に選択されるだけでなく、Ｒ２３の置換基変化が分子中に１度よりも多く現われる場合、その出現が独立して選択される(例えば、Ｒ１及びＲ２がそれぞれ構造式ＩＩのエポキシ含有基である場合、Ｒ２３はＲ１中のＨとすることができ、Ｒ２３はＲ２中のメチルとすることができる)ことを意味する。当業者であれば、置換基(群)のサイズ及び性質は、存在し得る他の置換基群の数及び性質に影響を及ぼし得ることを理解するであろう。
ここでの説明文、スキーム、実施例及び表において満たされない結合価を持つ何れの原子もこのような結合価を満たすために適切な数の水素原子(群)を有していると仮定されるものと理解されなければならない。
「ヒドロカルビル」とは、置換基が水素であるか、又は炭素原子及び水素原子のみにより構成されていることを意味する。当業者であれば認識していることであるが、ヒドロカルビルは、特に断らない限り、定義が、ある用語が単独で用いられるか、又は他の用語と組合わせて用いられるかにかかわらず適用される以下の意味を包含している。従って、「アルキル」の定義は「アルキル」並びに「アラルキル」、「アルカリール」等の「アルキル」部分にも適用される。
「アルキル」という用語は、直鎖状又は分枝状の非環式又は環式とすることができ、１〜２５の炭素原子を鎖中に含む脂肪族炭化水素基を意味する。一実施態様では、有用なアルキル基は１〜１２の炭素原子を鎖中に含む。「分枝状」は、メチル、エチル又はプロピルのような一以上の低級アルキル基が直鎖状アルキル鎖に結合していることを意味する。アルキル基は、Ｏ，Ｎ及びＳｉから選択される一つ以上のヘテロ原子を含むことができる。適切なアルキル基の非限定的な例には、メチル、エチル、ｎ-プロピル、イソプロピル、ｎ-ブチル、ｔ-ブチル、ｎ-ペンチル、ヘキシル、ヘプチル、ノニル、デシル、シクロヘキシル及びシクロプロピルメチルが含まれる。
「アリール」とは、５〜１４の炭素原子、好ましくは６〜１０の炭素原子を含む芳香族性単環式又は多環式環系を意味する。アリール基はＯ，Ｎ，及びＳｉから選択される一又は複数のヘテロ原子を含むことができる。アリール基は、同一又は異なっていてもよく、ヒドロカルビル置換基を含む一又は複数の「環系置換基」で置換することができる。適切なアリール基の非限定的な例には、フェニル、ナフチル、インデニル、テトラヒドロナフチル及びインダニルが含まれる。
「アラルキル」又は「アリールアルキル」とは、アリール及びアルキルの両方が上に説明した通りであるアリール-アルキル基を意味する。ある実施態様では、有用なアラルキルは低級アルキル基を含む。このような適切なアラルキル基の非限定的な例には、アラルキルがアルキレン基を介してノルボルネンに結合しているベンジル、フェネチル、及びナフタレニルメチルが含まれる。ある実施態様では、アラルキル基はＯ，Ｎ及びＳｉから選択される一又は複数のヘテロ原子を含むことができる。
「環状アルキル」又はシクロアルキルとは、一般に３〜１０の炭素原子を含み、ある実施態様では５〜１０の炭素原子を含み、又は他の実施態様では５〜７の炭素原子を含む非芳香族性単環式又は多環式環系を意味する。シクロアルキルは、同じか又は異なっていてもよく、ヒドロカルビル置換基又はアリール置換基を含みうる一又は複数の「環系置換基」で置換することができる。適切な単環式シクロアルキルの非限定的な例には、シクロプロピル、シクロブチル、シクロペンチル、シクロヘキシル等が含まれる。適切な多環式シクロアルキルの非限定的な例には、１-デカリニル、ノルボルニル、アダマンチル等が含まれる。シクロアルキル基はＯ，Ｎ及びＳｉから選択される一又は複数のヘテロ原子を含むことができる(「ヘテロシクリル」)。適切な単環式ヘテロシクリル環の非限定的な例には、ピペリジル、ピロリジニル、ピペラジニル、モルホリニル、チオモルホリニル、チアゾリジニル、１，３-ジオキソラニル、１，４-ジオキサニル、テトラヒドロフラニル、テトラヒドロチオフェニル、テトラヒドロチオピラニル等が含まれる。
「グリシジルメチルエーテルノルボルネン」及び「メチルグリシジルエーテルノルボルネン」という標記はここでは交換可能に使用され、同じモノマー又は誘導繰返し単位を指す。「オクチルエポキシノルボルネン」及び「エポキシオクチルノルボルネン」という用語はここでは交換可能に使用され、同じモノマー又は誘導繰返し単位を指す。
前述したように、本発明に係る実施態様は、ビニル付加ポリマーを含むポリマー組成物を利用する方法に関する。このようなポリマーは更にノルボルネン型モノマーから誘導される二つ以上の異なる種類の繰返し単位を有する骨格を含み、かかるモノマーは式Ｉで表わされるモノマーから独立して選択される：
Figure 0005618537
ここで、Ｘは-ＣＨ２-、-ＣＨ２-ＣＨ２-及び-Ｏ-から選択され；ｍは０〜５、ある場合には０〜３、他の場合には０〜２の整数であり、Ｒ１、Ｒ２、Ｒ３、及びＲ４の各出現基は、以下に列挙する基の一から独立して選択される：
Ｈ、Ｃ１〜Ｃ２５直鎖状、分枝状、及び環状アルキル、アリール、アラルキル、アルカリール、アルケニル、及びアルキニル；又は
Ｏ、Ｎ、及びＳｉから選択される一又は複数のヘテロ原子を含むＣ１〜Ｃ２５直鎖状、分枝状、及び環状アルキル、アリール、アラルキル、アルカリール、アルケニル、及びアルキニル；又は
式ＩＩによって表わされるグリシジルエーテル部分：
Figure 0005618537
ここで、Ａは、Ｃ1〜Ｃ６直鎖状、分枝状、及び環状アルキレンから選択される連結基であり、Ｒ２３及びＲ２４はそれぞれＨ、メチル、及びエチルから独立して選択される；又は
Ｒ１、Ｒ２、Ｒ３、及びＲ４の内の二つの任意の組合わせは、Ｃ１〜Ｃ２５直鎖状、分枝状、及び環状アルキレン及びアルキレンアリールから選択される連結基によって互いに連結される；及び
但し、式Ｉにより表わされる少なくとも二つの異なる種類のモノマーの内の一つが、少なくとも一つのグリシジルエーテルペンダント基を含み、少なくとも二つの異なる種類のモノマーの内の別のモノマーが、少なくとも一つのアラルキルペンダント基を含む。
一般に、本発明に係る実施態様の二以上の異なる種類の繰返し単位は、グリシジルエーテルペンダント基及びアラルキルペンダント基を含む式Ｉで表わされるモノマーから誘導される。ある実施態様は、ヒドロカルビル置換ノルボルネン型モノマーから誘導される一又は複数の種類の繰返し単位と任意に組合わせた前述のペンダント基を有するモノマーから誘導される繰返し単位を含む。
グリシジルエーテルペンダント基を有する適切なモノマーは、Ｒ１、Ｒ２、Ｒ３、及びＲ４の一又は複数が式ＩＩによって表されるペンダント基である式Ｉによって表されるノルボルネン型モノマーである：
Figure 0005618537
ここで、Ａは、Ｃ１〜Ｃ６直鎖状、分枝状、及び環状アルキレンから選択される連結基であり、Ｒ２３及びＲ２４はそれぞれ、Ｈ、メチル、及びエチルから独立して選択される。適切な連結基Ａの非限定的な例には、メチレン、エチレン、プロピレン、イソプロピレン、ブチレン、イソブチレン、及びへキシレンが含まれる。有用なグリシジルアルキルエーテルペンダント基の非限定的な例には、グリシジルメチルエーテル、グリシジルエチルエーテル、グリシジルプロピルエーテル、グリシジルイソプロピルエーテル、グリシジルブチルエーテル、グリシジルイソブチルエーテル、グリシジルヘキシルエーテル、及びそれらの混合物が含まれる。
アラルキルペンダント基を有する適切なモノマーは、Ｒ１、Ｒ２、Ｒ３、及びＲ４の一又は複数が、ベンジル、フェネチル、及びナフチレニルメチルフェネチルのようなアルカリール基である化学式Ｉにより表されるノルボルネン型モノマーである。
任意のヒドロカルビルペンダント基を有する適切なモノマーは、Ｒ１、Ｒ２、Ｒ３、及びＲ４の一又は複数がそれぞれ、水素、直鎖状及び分枝状(Ｃ１〜Ｃ２０)アルキル基、ヒドロカルビル置換及び無置換(Ｃ５〜Ｃ１２)シクロアルキル、ヒドロカルビル置換及び無置換(Ｃ６〜Ｃ４０)アリール、ヒドロカルビル置換及び無置換(Ｃ７〜Ｃ１５)アラルキル、(Ｃ３〜Ｃ２０)アルキニル、直鎖状及び分枝状(Ｃ３〜Ｃ２０)アルケニル又はビニルから独立して選択され；Ｒ１及びＲ２又はＲ３及びＲ４の何れかが一緒になって(Ｃ１〜Ｃ１０)アルキリデニル基を形成することができ、Ｒ２及びＲ４は、それらが結合する二つの環炭素原子と協働して４〜１２の炭素原子を含む飽和又は不飽和の環式基、又は６〜１７の炭素原子を含むアリール環を表わすことができ；ｍは０，１，２，３，４又は５である化学式Ｉにより表されるノルボルネン型モノマーである。
ある適切なモノマーに関して、ｍはゼロである。従って、このようなモノマーは以下の化学式(ＩＩＩ)で表わされる：
Figure 0005618537
ここで、Ｘ、Ｒ１、Ｒ２、Ｒ３、及びＲ４は上で議論した通りである。
本発明のある実施態様では、ノルボルネン型モノマーから誘導される第一種の異なる繰返し単位を有するポリマーを用い、この場合、Ｘは-ＣＨ２-であり、ｍはゼロであり、Ｒ１、Ｒ２、Ｒ３、及びＲ４基の内の３つはそれぞれＨであり、４番目の基は、化学式ＩＩにより表わされるグリシジルエーテル含有基であり、この場合、Ａはアルキレンであり、Ｒ２３及びＲ２４はそれぞれＨである。モノマーの例として、これらには限定されないが、グリシジルアルキルエーテルノルボルネン型モノマー、例えばグリシジルメチルエーテルノルボルネン、グリシジルエチルエーテルノルボルネン、グリシジルプロピルエーテルノルボルネン、グリシジルイソプロピルエーテルノルボルネン、グリシジルブチルエーテルノルボルネン、グリシジルイソブチルエーテルノルボルネン、及び／又はグリシジルヘキシルエーテルノルボルネンを挙げることができる。
ある実施態様では、用いるポリマーは、ノルボルネン型モノマーから誘導される第二種の異なる繰返し単位を有し、この場合、Ｘは-ＣＨ２-であり、ｍはゼロであり、Ｒ１、Ｒ２、Ｒ３、及びＲ４の内の３つの基はそれぞれＨであり、４番目の基は、ベンジル、フェネチル、及びナフチレニルメチルフェネチルのようなアラルキル基である。
ある実施態様では、用いるポリマーは、ノルボルネン型モノマーから誘導される第三種の異なる繰返し単位を有し、この場合、Ｘは-ＣＨ２-であり、ｍはゼロであり、Ｒ１、Ｒ２、Ｒ３、及びＲ４の内の３つの基はそれぞれＨであり、４番目の基は、直鎖状又は分枝状アルキル基である。非限定的な例として、ｎ-ブチル、ネオペンチル、ヘキシル、デシル、又はドデシルを挙げることができる。
本発明による例示的な実施態様では、用いるポリマーは、グリシジルメチルエーテルノルボルネン(ＧＭＥＮＢ)又はエポキシオクチルノルボルネン(ＥＯＮＢ)から誘導される第一の異なる種類の繰返し単位を有し、第二の異なる種類の繰返し単位は、フェネチルノルボルネン(ＰＥＮＢ)から誘導される。ポリマーに含まれる第一の異なる種類の繰返し単位の量は、ポリマーを調製するために使用されるモノマーの全モルパーセント基準で１０〜５０モルパーセント(モル％)の範囲とすることができ、この場合、第二の異なる種類の繰返し単位は、ポリマーに含まれる繰返し単位の全量の残りを含む。他の実施態様では、第一の異なる種類の繰返し単位の量は、２０〜４０モル％の範囲とすることができる。
本発明による他の例示的実施態様では、用いるポリマーは、ＧＭＥＮＢ又はＥＯＮＢから誘導される第一の異なる種類の繰返し単位を有し、第二の異なる種類の繰返し単位はＰＥＮＢから誘導され、第三の異なる種類の繰返し単位は、デシルノルボルネン(デシルＮＢ)又はドデシルノルボルネン(ドデシルＮＢ)から誘導される。ポリマーに含まれる第一の異なる種類の繰返し単位の量は１０〜４０モル％の範囲とすることができ、第二の異なる種類の繰返し単位の量は５〜５０モル％の範囲とすることができ、第三の異なる種類の繰返し単位の量は２０〜６５モル％の範囲とすることができ、これらの量の全ては、ポリマーを調製するために使用されるモノマーの全モルパーセント基準である。
本発明による更に別の例示的実施態様では、用いるポリマーは、ＧＭＥＮＢ又はＥＯＮＢから誘導される第一の異なる種類の繰返し単位を有し、第二の異なる種類の繰返し単位はＰＥＮＢから誘導され、第三の異なる種類の繰返し単位は、デシルＮＢ又はドデシルＮＢから誘導され、第四の異なる種類の繰返し単位は、トリメトキシシリルノルボルネン(ＴＭＳＮＢ)、トリエトキシシリルノルボルネン(ＴＥＳＮＢ)、又はトリメトキシシリルエステルノルボルネン(ＴＭＳＥＳＮＢ)から誘導される。ポリマーに含まれる第一の異なる種類の繰返し単位の量は１０〜４０モル％の範囲とすることができ、第二の異なる種類の繰返し単位の量は５〜５０モル％の範囲とすることができ、第三の異なる種類の繰返し単位の量は２０〜６５モル％の範囲とすることができ、第四の異なる種類の繰返し単位の量は２〜１５モル％の範囲とすることができ、これらの量の全ては、ポリマーを調製するために使用されるモノマーの全モルパーセント基準である。
有利な点として、上に説明した例示ポリマーはそれぞれポリマーに適切な特性を付与するために選択される繰返し単位を含む。例えば、ＧＭＥＮＢ又はＥＯＮＢから誘導される繰返し単位を有するポリマーは、適切に触媒されると、他の繰返し単位のペンダント基と架橋し、ある溶媒には溶解し難い架橋ポリマー部分を形成するので有利である。このようにして、ポリマー膜を化学放射線で像様露光し、非露光かつ無架橋のポリマー部分を適切な溶媒に溶解させることにより除去するパターン形成手段が提供される。デシルＮＢ又はドデシルＮＢから誘導される繰返し単位を有するこのようなポリマー、並びに他のアルキルペンダント基を有するモノマーが、最終ポリマー膜のモジュラス及び内部応力を調整する手段となる。このようなアルキル繰返し単位は、基板へのポリマーの接着強度、及び接着後処理及び硬化前処理が行なわれている間のポリマーの粘着力にも関連することが判明している。上に簡単に議論した幾つかの種類の繰返し単位の利点は、非限定的な例であり、例示としての繰返し単位は他の利点をもたらすことができ、更に他の種類の繰返し単位は同様の又は他の利点をもたらすことができることに留意されなければならない。
本発明による実施態様に用いるポリマーを形成するために使用されるモノマーは適切な重合触媒の存在下で溶液中で重合される。本発明の実施態様によるポリマーを調製するために有用なビニル付加触媒が最近になって判明しており、この触媒として、例えば化学式：Ｅｎ’Ｎｉ(Ｃ６Ｆ５)２で表されるような触媒を挙げることができ、ここで、ｎ’は１又は２であり、Ｅは中性の２電子ドナー配位子を表わす。ｎ’が１である場合、Ｅは好ましくは、トルエン、ベンゼン、及びメシチレンのようなπ-アレーン配位子である。ｎ’が２である場合、Ｅは好ましくは、ジエチルエーテル、ＴＨＦ(テトラヒドロフラン)、酢酸エチル、及びジオキサンから選択される。反応媒体中の触媒に対するモノマーの比率は、本発明の例示的実施態様では、５０００：１〜５０：１の範囲とすることができ、別の例示的実施態様では、２０００：１〜１００：１の範囲とすることができる。より低い、又はより高い他の温度であっても適切となり得るのであるが、重合反応は普通、適切な溶媒中において０℃〜７０℃の範囲の適切な温度で行われる。ある実施態様では、この温度は１０℃〜５０℃の範囲、他の実施態様では、２０℃〜４０℃の範囲とすることができる。本発明の実施態様によるポリマーを製造するために使用することができる上の化学式で表される重合触媒として、限定されるものではないが、(トルエン)ビス(ペルフルオロフェニル)ニッケル、(メシチレン)ビス(ペルフルオロフェニル)ニッケル、(ベンゼン)ビス(ペルフルオロフェニル)ニッケル、ビス(テトラヒドロフラン)ビス(ペルフルオロフェニル)ニッケル、ビス(エチルアセテート)ビス(ペルフルオロフェニル)ニッケル、及びビス(ジオキサン)ビス(ペルフルオロフェニル)ニッケルを挙げることができる。他の有用なビニル-付加触媒として、国際公開第９７／３３１９８号及び国際公開第００／２０４７２号に開示されるニッケル化合物を挙げることができる。
このようなモノマーのビニル付加重合反応に使用するために適する溶媒として、これらには限定はされないが、炭化水素溶媒及び芳香族溶媒を挙げることができる。本発明に有用な炭化水素溶媒として、これらには限定はされないが、ペンタン、ヘキサン、ヘプタン、及びシクロヘキサンのようなアルカン及びシクロアルカンを挙げることができる。芳香族溶媒の非限定的な例として、ベンゼン、１，２-ジクロロベンゼン、トルエン、メチルエチルケトン(ＭＥＫ)、キシレン、及びメシチレンを挙げることができる。ジエチルエーテル、テトラヒドロフラン、例えば酢酸エチルのようなアセテート、エステル、ラクトン、ケトン、アミド、及び塩化メチルレンのような他の有機溶媒もまた有用である。これまでに挙げた溶媒の内の一又は複数の溶媒の混合物を重合溶媒として利用することができる。
有利な点として、上に説明した重合法によりもたらされるポリマーの平均分子量(Ｍｗ)は容易に制御することができる。例えば、このような制御は、モノマー対触媒比を変えることにより行なうことができる。従って、他の全ての条件が同じであるとすると、５０００：１のモノマー対触媒比を用いた重合によって、このような比が１００：１の場合よりもより高いＭｗ(分子量)を有するポリマーが得られる。更に、ポリマーのＭｗ(分子量)は、連鎖移動剤(ＣＴＡ)の存在下で重合を起こすことにより、約１００００〜５０００００又はそれ以上の範囲に制御することができる。例示としてのＣＴＡ(連鎖移動剤)は、例えばで隣接する炭素原子間に末端オレフィン二重結合を有する化合物とすることができ、この場合、二重結合に隣接する炭素原子の内の少なくとも一つの炭素原子が、当該炭素原子に結合する二つの水素原子を有する。
有用なＣＴＡ化合物は化学式ＩＶによって表わされる：
Figure 0005618537
ここで、Ｒ’及びＲ”はそれぞれ、水素、分枝状又は非分枝状(Ｃ１〜Ｃ４０)アルキル、分枝状又は非分枝状(Ｃ２〜Ｃ４０)アルケニル、又はハロゲンから独立して選択される。上の連鎖移動剤の中では、２〜１０の炭素原子を有するα-オレフィンが好ましく、例えばエチレン、プロピレン、４-メチル-１-ペンテン、１-ヘキセン、１-デセン、１，７-オクタジエン、及び１，６-オクタジエン、又はイソブチレンを挙げることができる。
オレフィン性ＣＴＡを用いて特定の結果を得るための最適条件は、当業者が実験により容易に求めることができるが、我々は、一般的に、α-オレフィン(例えば、エチレン、プロピレン、１-ヘキセン、１-デセン、４-メチル-１-ペンテン)が、最も効果的なオレフィン性ＣＴＡであり、１，１-ジ置換オレフィン(例えば、イソブチレン)は効果が低いことを確認している。換言すれば、他の全ての条件が同じであるとすると、所定の分子量を得るために必要なイソブチレンの濃度は、エチレンが仮に、選択されたＣＴＡであるとした場合よりもずっと高くなると考えられる。
これまでに述べてきたように、本発明に係る実施態様に含まれるポリマーは、特に電気デバイス及び電子デバイス用の感光性組成物に使用される場合に優れた物理特性を示す。このような特性として、これらには限定されないが、低い吸湿性(２重量％未満)、低い誘電率(３．９未満)、低いモジュラス(４ギガパスカル(ＧＰａ)未満)、電子デバイス及び光電子デバイスの処理に適合する硬化温度、及び広く使用されるフォトリソグラフィ現像液を含む多くの普通の有機溶媒への非架橋ポリマー又はポリマー膜の非架橋部分の溶解性を挙げることができる。
本発明のある実施態様では、使用するポリマー組成物は、低Ｋポリマー、すなわち該ポリマーを感光させることにより形成される３．９未満の誘電率を有する硬化済みポリマー、膜、層又は構造を包含する。ある実施態様では、このような硬化済みポリマー、膜、層又は構造は２．５、ある場合には２．３、他の場合には２．２という低い誘電率を持つことができる。上述の範囲の誘電率は、伝送遅延の減少、及び電気デバイス及び／又は電子デバイスの導体ライン間のクロストークの減少を可能にするために十分小さいことが理解される。ポリマー、ポリマー組成物、ポリマー組成物を含有する感光性ポリマー組成物、及び／又はこのような感光性ポリマー組成物から誘導される硬化層及び／又は硬化膜の誘電率は、上に列挙した値のいずれかの間で変化させることができる。
本発明による実施態様において使用されるポリマーは低いモジュラスを有するので有利である。従って、本発明に従って形成されるある硬化ポリマー、膜、層、又は構造は、４．０ＧＰａ未満、また０．３ＧＰａと低く、他の場合には０．２ＧＰａと低く、更に他の場合には０．１ＧＰａと低いモジュラスを有する。当業者が認識していることであるが、モジュラスが高すぎると、このような高いモジュラスの膜は概して内部応力も大きくなり、例えば、電子部品パッケージ中のチップに割れが発生するといった信頼性の問題を生じる虞がある。
他の例示的な硬化ポリマー、膜、層、又は構造では、吸湿性の程度が、約２重量％未満、ある場合には０．８重量％未満、他の場合には０．３重量％未満である。本明細書において使用される「吸湿性」は、試料の重量増加をＡＳＴＭ規格Ｄ５７０-９８法に従って測定することにより求めることができる。
本発明の実施態様に従って形成される硬化ポリマー、膜、層、又は構造は、少なくとも１７０℃、ある場合には少なくとも２００℃、ある場合には少なくとも２２０℃から３５０℃という高い温度に亘るガラス転移温度(Ｔｇ)を有するので有利である。ある実施態様では、Ｔｇは３２５℃と高く、他の実施態様では３００℃と高く、ある実施態様では２８０℃と高い温度である。有利な点として、Ｔｇがこのように高くなることによって、硬化ポリマー、膜、層又は構造を多種多様な用途及びデバイスに使用することが可能となる。非限定的な例として、３００℃以上の、またある実施態様では３５０℃以上のＴｇが、例えば、ＩＣのようなマイクロ電子デバイスのパッケージングに使用されるような期間に亘って、半田リフロー処理を無事に済ませるために十分高い温度である。ポリマーのガラス転移温度は、上述した値のいずれの値の間でも変化させることができる。本明細書において記載されるＴｇは、デラウェア州ニューキャッスルのＴＡ・Ｉｎｓｔｒｕｍｅｎｔｓ社から入手できるRheometric Scientific Dynamic Analyzer Model RDAIIによるDynamic Mechanical Analysis(ＤＭＡ)法を使用して、ＡＳＴＭ規格Ｄ５０２６-９５法(温度：毎分５℃の速度で周囲温度から４００℃まで温度を上昇)に従って求めることができる。
硬化ポリマー、膜、又は層は、適切な処理を施した後に、良好な接合強度も示す。すなわち、本発明のある実施態様では、少なくとも１０ＭＰａの接合剪断強度を有する接合部が得られ、他の実施態様では、少なくとも２０ＭＰａの接合剪断強度を有する接合部が得られる。本明細書においては、接合剪断強度(bond shear strength)は、Zeta datalog/statistics systemバージョン４．４ソフトウェアを搭載したQuad Group, Romulus III-A Universal Materials Testerを使用して求めることができる。Die Shear Head 2182を使用して、プログラムされたDie Bond Breaking Point Testを実行したが、この場合の速度はfast(高速)に、力は９８０ニュートンに設定した。
これまでに述べてきたように、本発明の実施態様に用いるポリマーは１００００〜５０００００の重量平均分子量(Ｍｗ)を有する。ある実施態様の場合、少なくとも３００００以上、他の実施態様の場合には、少なくとも６００００以上、更に他の実施態様の場合には、少なくとも９０，０００以上のＭｗを有するポリマーを用いると有利である。また、このようなある実施態様では、ポリマーのＭｗの範囲の上限を最大４０００００、他の実施態様では最大２５００００、更に他の実施態様では最大１４００００とすると有利であり、この場合、Ｍｗはポリ(スチレン)標準を用いたゲル透過クロマトグラフィー(ＧＰＣ)により求めることができる。本発明による何れの実施態様においても用いられるポリマーに関して選択されるＭｗ(分子量)は、ポリマーから誘導される硬化ポリマー、フィルム、層、又は構造の所望の物理特性を実現するために十分な大きさとなるように選択されることが理解される。更に、このような実施態様に含められるポリマーのＭｗは、上に列挙されたＭｗ値の何れかの値の間で変化させることができることが理解される。
本発明による何れかの実施態様において使用されるポリマー組成物は、上述の所望の物理特性を、結果として得られる組成物だけでなく、このような組成物により形成される被覆層及び硬化層に付与するために十分な量のポリマーを含む。例示としてのポリマー組成物が、本発明の実施態様に有用である場合、ポリマーは、感光性ポリマー組成物の少なくとも１０重量％、他の実施態様では少なくとも１５重量％、更に他の実施態様では少なくとも２５重量％が含まれると有利である。また、このようなある組成物の場合、ポリマーの範囲の上限を、ポリマー組成物の最大６０重量％、他の実施態様においては最大５０重量％、更に他の実施態様においては最大４０重量％とすると有利である。ポリマー組成物中に含まれるポリマーの量は、上に列挙した値の内のいずれかの値の間で変化させることができ、この場合、このような量は、特定用途における要求、及びポリマー組成物を基板に塗布するときに用いる方法に基づいて選択される。更に、本発明の実施態様に有用なポリマー組成物の多くは感光性組成物であるが、他の有用なポリマー組成物はそうではないことを理解されたい。
前述のこのようなポリマー組成物はまた反応性化合物及び／又は非反応性化合物から選択される適切な溶媒を含み、この溶媒は、ポリマー組成物を形成するために使用されるポリマー及び他の添加剤の担体として機能する。このような溶媒は、炭化水素溶媒、芳香族溶媒、脂環式環状エーテル、環状エーテル、アセテート、エステル、ラクトン、ケトン、及びアミドのような一つ以上の非反応性化合物、又は脂肪族モノビニルエーテル及びマルチビニルエーテル、脂環式モノビニルエーテル及びマルチビニルエーテル、芳香族モノビニルエーテル及びマルチビニルエーテル、及び環状カーボネートのような反応性化合物とすることができる。従って、ある場合には、溶媒は非反応性化合物のみから選択することができ、他の場合には反応性化合物のみから選択することができ、更に他の場合には、反応性化合物及び非反応性化合物の両方の混合物から選択することができることが理解される。また、前述の場合の何れの場合においても、溶媒は更に、単一の化合物、又は適切な化合物からなる何れかの混合物を含む。適切な溶媒の非限定的な特定の例として、シクロヘキサン、ベンゼン、トルエン、キシレン、メシチレン、テトラヒドロフラン、アニソール、テルペノイド、ビス(４-ビニルオキシフェニル)メタン、シクロヘキサノン、及び２-ヘプタノン(ＭＡＫ)のような非反応性化合物；及びシクロヘキセンオキシド、α-ピネンオキシド、２，２’-[メチレンビス(４，１-フェニレンオキシメチレン)]ビス-オキシラン、及び１，４-シクロヘキサンジメタノールジビニルエーテルのような非反応性化合物を挙げることができる。
更に、ある例示的な実施態様では、反応性希釈剤は、構造単位ＶＩ及びＶＩＩにより表わされるエポキシド及び化合物から選択される一又は複数の化合物を含む：
ＣＨ２＝ＣＨ-Ｏ-Ｒ１０-Ｏ-ＣＨ＝ＣＨ２ (ＶＩ)
ＣＨ２＝ＣＨ-Ｏ-Ｒ１１ (ＶＩＩ)
ここで、Ｒ１０はＣ１〜Ｃ２０直鎖状、分枝状、及び環状アルキル、アルキレン、アリーレン、及びアルキレンアリール、２〜６個の炭素原子を含むアルキレンオキシド、ポリ(アルキレンオキシド)から選択される連結基であり、この場合、繰返し基のアルキレン部分は２〜６個の炭素原子を含み、ポリ(アルキレンオキシド)は、５０〜１０００の分子量の-[-Ｒ１３-Ｎ-Ｃ(Ｏ)-Ｏ-]ｍ-Ｒ１３-を有し、この場合、Ｒ １３の各出現基は、Ｃ１〜Ｃ２０直鎖状、分枝状、及び環状アルキレン、アリーレン、及びアルキレンアリールから独立して選択され、ｍは１〜２０の整数であり；Ｒ１１は、Ｃ１〜Ｃ２０直鎖状及び分枝状のアルキル及びアルキロールから選択される。
他の反応性希釈剤の例には、フェニルビニルエーテル、１，４-ブタンジオールジビニルエーテル、１，６-ヘキサンジオールジビニルエーテル、１，８-オクタンジオールジビニルエーテル、１，４-ジメタノールシクロヘキサンジビニルエーテル、１，２-エチレングリコールジビニルエーテル、１，３-プロピレングリコールジビニルエーテル、エチルビニルエーテル、プロピルビニルエーテル、ブチルビニルエーテル、イソブチルビニルエーテル、シクロヘキシルビニルエーテル、オクチルビニルエーテル、デシルビニルエーテル、ドデシルビニルエーテル、オクタデシルビニルエーテル、１，４-ブタンジオールビニルエーテル、１，６-ヘキサンジオールビニルエーテル、及び１，８-オクタンジオールビニルエーテルから選択される一又は複数の材料が含まれる。
このようなポリマー組成物を形成する際、前述の溶媒は一般に組成物の少なくとも１５重量％から多くは９０重量％までの量で含まれる。ある実施態様では、組成物の少なくとも３０重量％を下限値とすることが適切であり、更に他の実施態様では、組成物の少なくとも５０重量％を下限値とすることが適切である。このような感光性ポリマー組成物に含まれる溶媒の量は、上に列挙した値のいずれかの値の間で変化させることにより、組成物の特性が、基板を組成物で被覆し、適切な膜厚の組成物を有する層を設けるために選択される方法に適するようになる。前述の溶媒が反応性化合物を含む場合、このような化合物は一般にポリマー組成物を形成するために使用される溶媒の少なくとも０．５％〜１００％の量含まれる。このようなある実施態様では、下限値を少なくとも２．５重量％から始まる値とし、更に他の実施態様では、少なくとも７．５重量％から始まる値とすると有利である。このような特性の非限定的な例として、溶媒の粘度、及び蒸発速度を挙げることができる。
本発明の実施態様において使用されるポリマー組成物は溶媒を含むので、このような実施態様は普通、大気温度では液体の形態であり、適切な量のポリマー、溶媒、及び他の添加剤を含むことにより、少なくとも１００センチポアズ(ｃｐｓ)から最大２５０００ｃｐｓまでの範囲の溶液粘度を実現する。このような溶液粘度は一般にBrookfield Engineering Laboratories, Middleboro, MAから入手できるBrookfield ＤＶ-Ｅ粘度計に適切に選択したスピンドルを装着して２５℃で測定される。本発明による実施態様の溶液粘度は、このような組成物の内の幾つかの成分の濃度を変化させることによって制御される特性であり、このような成分は、これらには限定されないが、前述したポリマー及び溶媒を含み、この場合、溶媒を変化させる処理では、反応性化合物及び非反応性化合物を含むとした場合のこれらの化合物の比率を変化させることができる。更に、適切な溶液粘度の選択は、基板をポリマー組成物で被覆するために使用されることになる方法、及び結果として得られる層／膜の所望の膜厚によって少なくとも変わる。従って、広範囲の溶液粘度が上に列挙されるが、ポリマー組成物形態の特定の溶液粘度は、このような範囲に含まれる値であれば何れの値でも有することができることが理解される。
更に、このようなポリマー組成物は、触媒を光照射により形成する材料を含むこともでき、この場合、形成される触媒は、ポリマーの架橋を開始させるように作用する。触媒を光照射により形成する適切な材料として、これらには限定されないが、光酸発生剤及び光塩基発生剤を挙げることができる。
このようなポリマー組成物が触媒を光照射により形成する材料を含む場合、このような組成物は、直接的に感光させることができる組成物とすることができるが、これは、このような組成物から成る層を適切な化学放射線で像様露光する場合に、このような触媒が、膜の内、このような光線に曝される部分にのみ形成されるからである。このような感光性の形態では一般的に、ネガ型感光性ポリマー組成物が広範囲の種類の電子用途及び光電子用途において有用となる。このような用途の非限定的なある例として、パターン形成済み接合層を、電気接点及び／又はダイ個片化に使用される領域に対応する開口部が形成されている状態の半導体ウェハに塗布する処理を挙げることができる。このような例示的実施態様では更に、感光性ポリマー組成物は、集積回路をパッケージングして、集積回路を環境及び機械的応力から保護するための誘電体層又は構造を形成することができる。更に、このような実施態様は、マイクロプロセッサ、特定用途向け集積回路(ＡＳＩＣ)、個別半導体装置、メモリ装置、及び受動素子のような論理デバイスだけでなく、このような層の利点を生かすことができる種々の表示デバイス及び他の光電子デバイスの従来の、チップレベル及びウェハレベルのパッケージングに有用である。本発明の他の例示的な実施態様は、半導体画像センサ装置のセンサアレイの上に、しかし離間して固定されたガラス又はプラスチックカバーを提供することであり、ここで用いられるポリマー組成物がカバーを強固に接着させ、また画像アレイから適切に離間させるように機能する。従って、感光性ポリマー組成物は、このような感光性ポリマー組成物を層、膜、又は構造として組み込むことによる利点を生かした多種多様なマイクロ電子デバイス、電子デバイス、又は光電子デバイスの何れのデバイスの製造にも使用することができる。
光酸発生剤を本発明のポリマー組成物に、触媒を光的に形成する材料として添加する場合、このような光酸発生剤は、オニウム塩、ハロゲン含有化合物、及びスルフォン酸塩から選択される一又は複数の化合物を含むことができる。本発明の実施態様において有用となる適切な光酸発生剤の非限定的な例としては、４，４’-ジターシャリーブチルフェニルヨードニウムトリフレート；４， ４’，４”-トリス(ターシャリーブチルフェニル)スルホニウムトリフレート；ジフェニルヨードニウムテトラキス(ペンタフルオロフェニル)スルホニウムボレート；トリアリールスルホニウム-テトラキス(ペンタフルオロフェニル)-ボレート；トリフェニルスルホニウムテトラキス(ペンタフルオロフェニル)スルホニウムボレート；４，４ ’-ジターシャリーブチルフェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート；トリス(ターシャリーブチルフェニル)スルホニウムテトラキス(ペンタフルオロフェニル)ボレート；及び４-メチルフェニル-４-(１-メチルエチル)フェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレートから選択される一又は複数の化合物を挙げることができる。
このような光酸発生剤は通常、硬化及び架橋を促進し又は誘起するために十分な量だけ含まれる。本発明によるある実施態様では、このような十分な量は、少なくとも０．５重量パーセント(ｗｔ％)から最大１０ｗｔ％の範囲である。他の実施態様では、感光性ポリマー組成物の少なくとも０．７５ｗｔ％を下限値とすることが適し、更に他の実施態様では、感光性ポリマー組成物の少なくとも１ｗｔ％を下限値とすることが適する。本発明の実施態様に含まれる光酸発生剤の量は、上に列挙した値の内の何れかの値の間で変化させて、感光性組成物を用いる用途における要求を満たすことができる。
本発明の例示的実施態様に用いるポリマー組成物は、感光性ポリマー組成物を本発明に従って処方し、使用するために必要な他の適切な成分、及び／又は材料を含むことができることが理解される。このような他の適切な成分、及び／又は材料として、増感剤成分、反応性及び非反応性の溶媒、触媒捕捉剤、接着促進剤、抗酸化剤などから選択される一又は複数の成分を挙げることができる。
必要に応じて、一又は複数の増感剤成分を、本発明の実施態様に用いる感光性ポリマー組成物に含有させることができる。一般的に、増感剤によって、特定タイプの又は特定波長の化学放射線が、光酸発生剤又は光塩基発生剤に作用して、これらの発生剤が、組成物に含まれるポリマーにおける架橋を開始させるために有効に機能するようにすることができる。このような適切な増感剤成分としては、これらには限定されないが、アントラセン、フェナントレン、クリセン、ベンツピレン、フルオランテン、ルブレン、ピレン、キサントン、インダンスレン、チオキサンテン-９-オン、及びこれらの混合物を挙げることができる。ある例示的な実施態様では、適切な増感剤成分として、２-イソプロピル-９Ｈ-チオキサンテン-９-オン、４-イソプロピル-９Ｈ-チオキサンテン-９-オン、１-クロロ-４-プロポキシチオキサントン、フェノチアジン、及びこれらの混合物を挙げることができる。
ポリマー組成物が、光により触媒を形成する材料と増感剤成分の両方を有する本発明の例示としての実施態様において使用される場合、増感剤成分は、感光性ポリマー組成物に、組成物の少なくとも０．１ｗｔ％から１０ｗｔ％までに亘る範囲の量だけ含めることができる。他の実施態様では、感光性ポリマー組成物の少なくとも０．５ｗｔ％を下限値とすることが適し、更に他の実施態様では、少なくとも１ｗｔ％を下限値とすることが適する。このような感光性ポリマー組成物に含まれる増感剤成分の量は、上に列挙した値のいずれの値の間でも変化させることができる。
本発明に係るある実施態様では、触媒捕捉剤(触媒スカベンジャー)を、このような実施態様に用いる感光性ポリマー組成物に添加する。有用な捕捉剤として、酸捕捉剤及び／ 又は塩基捕捉剤を挙げることができる。本発明において使用することができる適切な塩基捕捉剤の非限定的な例として、トリフルオロメチルスルフォンアミドを挙げることができる。本発明において使用することができる酸捕捉剤の非限定的な例には、ピリジン、フェノチアジン、Ｎ-メチルフェノチアジン、トリ(ｎ-プロピルアミン)、トリエチルアミン、任意のその異性体型のルチジンから選択されるもののような第二級アミン及び／又は第三級アミンを挙げることができる。
このような感光性ポリマー組成物が、光的に触媒を形成する材料と触媒捕捉剤の両方を有する場合、触媒捕捉剤は、感光性ポリマー組成物に、組成物の少なくとも０．０００５ｗｔ％から５ｗｔ％までの割合に亘る範囲の量だけ含めることができる。他の実施態様では、感光性ポリマー組成物の少なくとも０．０５ｗｔ％を下限値とすることが適し、更に他の実施態様では、少なくとも０．２５ｗｔ％を下限値とすることが適する。このような感光性ポリマー組成物に含まれる触媒捕捉剤の量は、上に列挙した値のいずれの値の間でも変化させることができる。
本発明のある実施態様では、接着促進剤を、用いるポリマー組成物に添加すると有利であることが判明している。一般的に、ポリマー組成物の幾つかの他の成分に馴染み、かつこのような組成物を適用しようとする使用法に適合する全てのこのような接着促進剤を本発明において使用することができる。適切な接着促進剤によって、感光性ポリマー組成物からなる被覆層と、当該被覆層が形成されることになる基板との接合強度を高めることができる。本発明の例示的実施態様では、接着促進剤として、３-グリシドオキシプロピルトリメトキシシラン、３-グリシドオキシプロピルトリエトキシシラン、３-アミノプロピルトリエトキシシラン、及び化学式Ｖによって表わされる化合物から選択される一又は複数の化合物を挙げることができる：
Figure 0005618537
ここで、ｚは０，１，又は２であり； Ｒ８は、Ｃ１〜Ｃ２０直鎖状、分枝状、及び環状アルキレン基、２〜６個の炭素原子を含有するアルキレンオキシド、及びポリ(アルキレンオキシド)から選択される連結基であり、この場合、繰返し基のアルキレン部分は２〜６個の炭素原子を含み、ポリ(アルキレンオキシド)基は５０〜１０００の分子量を有し；Ｒ９の各出現基は、Ｃ１〜Ｃ４直鎖状及び分枝状アルキル基から独立して選択され；Ｒ１８の各出現基は、Ｈ、及びＣ１〜Ｃ４直鎖状及び分枝状アルキル基から選択される。本発明のある実施態様では、接着促進剤は、適切なモノマーから誘導される追加の又は別の繰返し単位として用いられるポリマー組成物を形成するために使用されるポリマーの骨格に付加することができることが判明していることに更に留意されたい。このようなポリマーに繰返し単位として付加することにより接着を促進することができるモノマーとして、例えばこれらには限定されないが、トリメトキシリルノルボルネン、トリエトキシリルノルボルネン、及びトリメトキシリルエチルノルボルネンを挙げることができる。
本発明の実施態様において使用されるポリマー組成物を形成するために使用される例示的ポリマーは、上に示した化学式Ｉによって表わされるノルボルネン型モノマーから誘導される少なくとも二つの異なる種類の繰返し単位を含む。これらの実施態様について更に詳細に説明すると、このような異なる種類のノルボルネン型モノマーの内の一方は、エポキシ官能基、例えばメチルグリシジルエーテルのようなアルキルグリシジルエーテルペンダント基、又はエポキシオクチルのようなエポキシアルキルペンダント基を有する少なくとも一つのペンダント基を有し、このような異なる種類の内の他方は、少なくとも一つのアラルキルペンダント基、例えばフェネチルペンダント基を有する。
このようなポリマー組成物が、二つよりも多くの異なる種類のノルボルネン型モノマーにより調製されるポリマーを含む場合、このようなモノマーは上述のモノマーとは異なる。すなわち、このようなモノマーは、上に説明したこのような第一及び第二の種類のモノマーとは異なる原子、又は異なる数又は位置の原子を有するペンダント基を有する。
例示としてのみ説明すると、一つの例示としての感光性ポリマー組成物は、３０％のデシルノルボルネン、４０％のフェニルエチルノルボルネン、及び３０％のグリシジルメチルエーテルノルボルネン(モル％)の三種の例示的ノルボルネン型モノマーと、適切な量の次の添加剤：Rhodiaから入手できるRhodorsil(登録商標)ＰＩ２０７４(４-メチルフェニル-４-(１-メチルエチル)フェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレート)；Lambson Group社から入手できるSpeedCure(登録商標)ＣＰＴＸ(１-クロロ-４-プロポキシ-９Ｈ-チオキサントン)；フェノチアジン(Aldrich Chemical Company)；Ciba Fine Chemicalsから入手可能なIrganox(登録商標)１０７６酸化防止剤(３，５-ジ-tert-ブチル-４-ヒドロキシヒドロシンナメート)；１，４-ジメタノールシクロヘキサンジビニルエーテル及び３-グリシドオキシプロピルトリメトキシシラン(３-ＧＴＳ又はＡ-１８７)を含む反応器充填物の重合によって調製されるポリマーを含む。以下に示す実施例から分かるように、上述のポリマー組成物は、多くの可能なかつ有利な組成物の一つに過ぎない。
本発明に係る実施態様は、ポリマー組成物の層を、このような組成物が感光性であるか否かに拘わらず基板表面に形成し、かかる層を使用して、半導体ウェハ加工処理及びチップパッケージングに有用な構造を形成する方法に関する。例えば、ケミカルメカニカルポリッシングプロセスを用いるウェハシンニングプロセス又は平坦化プロセス及び／又は積層チップアレイを有するチップパッケージに関するものである(図２，５又は６を参照)。以下に説明するように、本発明に係るある実施態様では、基板を設け；基板表面をポリマー組成物で被覆して一つの層を形成し；該層を適切な化学放射線で像様露光し；層の未露光部分を除去することによりパターンを現像し、残りの部分を硬化させてパターン形成済み層又は構造パターンを表面に形成する。化学放射線による露光も行なう他の実施態様では、像様露光ではなく全面露光を行なうので、このような実施態様では現像工程は普通行なわれない。
ある実施態様では、基板表面を、基板の被覆処理の直前に、基板表面をプラズマ放電に曝すことにより事前処理して、基板上に形成する予定のポリマー膜が基板表面に付着する付着力が同様の未処理表面における場合よりも強まるようにすると有利である。酸素プラズマ又は酸素／アルゴンプラズマが共にシリコン基板の処理に有効であることが判明しているが、非限定的な実施例では、シリコンウェハ基板の表面を酸素／アルゴンプラズマ(５０：５０容積パーセント)に、設定パワー３００ワット、及び圧力３００ｍＴｏｒｒの条件でMarch RIE CS 1701プラズマ発生装置の中で３０秒に亘って曝し、他の適切なガス又は混合ガス、及び他の適切な反応条件を用いることができる。
何れかの適切な被覆方法を使用することにより、基板を感光性ポリマー組成物で被覆することができる。例示的な実施態様では、好適な被覆方法として、これらに限定されないが、スピン塗布、浸漬塗布、ブラシ塗布、ローラ塗布、スプレー塗布、溶液流延法(solution casting)、流動層塗布(fluidised bed deposition)、押出塗布、カーテン塗布、メニスカス塗布、スクリーン又はステンシル印刷などを挙げることができる。本発明の例示的な実施態様では、スピン塗布を通常用いることにより、前述のポリマー組成物の膜を形成するが、これは、スピン塗布が簡単であり、かつスピン塗布と現在のマイクロ電子加工技術との相性が良いからである。
ある実施態様では、基板をポリマー組成物層で被覆した後、当該層を適宜、第一温度で第一熱処理して、何れかの残留溶媒又は他の揮発性物質のほぼ全てを被覆層又は被覆膜から除去する。有利な点として、このような第一熱処理は、被覆プロセスによって層に生じる全ての応力を解放するように作用することもできる。更に、このような熱処理は、層を硬化させるように作用することができるので、第一熱処理を行なわない場合よりも層の耐久性が高くなる。このような第一熱処理によって、後続の処理を行なっている間のハンドリングが更に容易になるだけでなく、層のパターン形成が更に均一に行なわれる。
このような第一熱処理の適切な条件として、これらには限定されないが、何れかの残留溶媒のほぼ全てを層から、このような層が酸化プロセス又は熱開始硬化の影響を全く受けることがないようにしながら除去するために十分な条件を挙げることができる。このような第一ベーク条件は、ポリマー含有調製物の成分によって部分的に変わるが、以下の例示的な条件が有用である。このような条件として、これらには限定されないが、それぞれ１分未満〜３０分及び７５℃〜１５０℃の適切な時間及び温度を挙げることができる。更に、適切な第一熱処理条件として、真空中、空気中、又は窒素、アルゴン及びヘリウムのような不活性ガス雰囲気中での熱処理を挙げることができる。
次に、上に説明した被覆層を、任意の適切な化学放射線照射源に一般に曝す。非限定的な例では、化学放射線は、１９０ｎｍ〜７００ｎｍの波長、ある場合には３００ｎｍ〜５００ｎｍの波長、他の場合には３６０ｎｍ〜４４０ｎｍの波長の紫外線又は可視光線である。非限定的な別の例では、このような露光用化学放射線の線量は５０ｍＪ／ｃｍ２〜３，０００ｍＪ／ｃｍ２である。
本発明のある実施態様では、層は、フォトマスクを化学放射線照射源と層との間に配して、層内の選択された部分のみを化学放射線で露光することにより像様露光される。層の内、化学放射線で露光される部分では、光により触媒を形成する材料によって、ポリマー骨格の繰返し単位の内の幾つかの繰返し単位に挿入されるペンダントエポキシ基の架橋が始まる。このような架橋によって、露光された部分に含まれるポリマー材料が、溶媒にほとんど溶解しない状態に改質される。層内の露光されない領域は、溶媒にほとんど溶解する初期状態のままに維持されるので、溶媒(通常は現像液と称される)を使用することによって、露光されないポリマー材料を層から容易に除去することができ、これにより、後で分かるように、パターン形成済み層又は基板上に配置される構造パターンが形成される。
化学放射線で露光した後に、かつ実施されうる全ての現像工程の前に、本発明の幾つかの実施態様のほぼ全ての実施態様において、露光後ベークを取り入れる。このようなべークを使用して、ペンダントエポキシ基の架橋を感光層の内の露光された部分の内部で更に促進することができ、この場合、このようなべークの温度を高くすることにより、露光により形成される酸種の移動性が高くなるので、このような酸は、残留する未架橋のエポキシ基を見つけ出して反応することができ、従ってこのような露光領域内での架橋の進行度を高めることができる。露光部分内の架橋がこのように進行することにより、このような露光が像様露光であった場合に、露光部分と未露光部分との溶解度の差を大きくすることができることが理解されるべきである。従って、パターン鮮明度を高めることができる。本発明のある実施態様では、露光後べークは、７５℃から１４０℃以下の範囲の温度で、１分〜２０分の範囲のある期間に亘って行なわれる。他の実施態様では、このようなべークは８５℃〜１１０℃の温度で、４分〜１０分の範囲のある期間に亘って行なわれる。更に、このような露光後べークは通常、不活性(例えば、窒素、アルゴン、又はヘリウム)雰囲気中で行なわれる。
本発明のある実施態様では、露光後べークを行なった後に感光層を基板上に形成する方法であって、現像パターン又は現像パターン構造を感光層に形成する工程を含む方法を用いる。一般的に、このような現像では、露光層を適切な現像材料に接触させる。任意の適切な現像材料を使用することができるが、適切な現像液は、層の内の溶解部分(例えば、未架橋部分)を除去する性質を持つ材料とすることができる。このような現像材料として、これらには限定されないが、トルエン、メシチレン、キシレン、シクロペンタノン、及び２-ヘプタノン(ＭＡＫ)等の溶剤を挙げることができる。
更に、前述した構造のパターン形成層の現像には任意の適切な方法を用いることができる。このような適切な方法として、これらには限定されないが、スプレー現像法、パドル現像法、及び／又は浸漬現像法を挙げることができる。スプレー現像法では、ポリマー被覆基板に、現像溶媒の連続噴霧流又は分散流を、未架橋ポリマー(非露光ポリマー)を基板から除去するために十分な期間に亘ってスプレーする。ポリマー被覆基板に対して、アルコールのような適切な溶媒を用いた最終のリンス洗浄を行なうことができる。パドル現像法及び浸漬現像法では、現像溶媒をパターン形成対象のコーティング全体に塗布、又はパターン形成対象の被覆基板を現像溶媒に浸漬して、未架橋ポリマーを溶解し、次にこの現像済み基板を、更に別の現像溶媒又は別の適切な溶媒(例えばアルコール)に浸漬してリンス洗浄する。上に説明した現像法の全てにおいて、現像済み被覆基板を残留溶媒及び溶質を除去するために高速でスピン回転させ、場合によっては、現像済み被覆基板に、現像後べークサイクルを１１０℃〜２００℃の範囲の温度で、５〜９０分の期間に亘って施すことができる。
以下、図１には、感光性ポリマー組成物の像様露光され現像された層(パターン形成層)を上部に有する半導体基板１０が示されている。該図が示すように、かかるパターン形成層は、基板１０上にオーバーレイし、上述の現像工程によって除去されないポリマー組成物部２０をほぼ包含し、隙間３０及び４０はそのような現像プロセスによって除去された他の部分を示している。図示の如く、隙間３０はボンディングパッド５０(電気的接触領域とも称される)を露出させ、隙間４０はダイシングレーン(ダイ個片化に使用)を表している。図１は単に外周のボンディング又は電気接点領域とダイシングレーン開口部を示しており、他の領域もまた開口され得、かかる領域には、限定するものではないが、他の電気接点領域(つまり、「インボンド」領域)又は結像アレイ(例えばオプトエレクトロニクスダイに見出されるもの)が含まれることが理解される。
上述の現像後、本発明に係る実施態様は場合によっては現像後ベークを施し、ついで硬化され、ここで該硬化は図２、５及び６に示す構造を形成する過程で被覆基板を他の基板に接合するために使用される。
ある実施態様では、二段階硬化サイクルの利用が可能である。例えば、第一硬化サイクルでは、ポリマー層を５から１００ｐｓｉの圧力下で３０秒から１２０秒の間、１１０℃から３００℃までの第一硬化温度まで加熱する。かかる第一硬化サイクルは架橋性成分の架橋を継続させ、感光性の特徴部及び／又は構造部に対する初期の側壁形状を提供し、基板間に第一結合部を形成する。続く第二硬化サイクルでは、本発明の実施態様を、第一硬化温度よりも高い第二硬化温度まで加熱する。かかる第二硬化温度は一般に１１０℃から３００℃までであり、かかる加熱は２０から１２０分の間継続され、ここでもまた更に短い時間及び／又は更に長い時間が適切である場合もある。この第二硬化サイクルの効果は、基板の接合を完全にし、架橋性成分の架橋が本質的に完了することを確実にし、よって得られた膜及び／又は構造の所望の機械的、物理的及び化学的性質を付与することであると考えられる。所望の剪断強度までの基板への接合、低吸湿性、所定の化学物質に対する低モジュラス及び耐性及び第二側壁特性のような非限定的な例が達成される。このような感光性実施態様の場合、ほぼ垂直(９０°)又は垂直に近い感光性特徴部の初期の側壁形状は第二の加熱によって第二側壁形状に変更され、これは初期の側壁形状よりも、垂直よりも少ないが更に傾斜している。かかる第二形状は６０°から８５°が有利である。
他の実施態様では、感光性ポリマー組成物は単一硬化サイクルを使用して硬化される。つまり、該実施態様は、５から１００ｐｓｉの圧力下で２分から１０秒の間、１２０℃から３００℃の温度まで加熱される。このような単一効果サイクルは、上述の所望の特性を実現するために効果的であることが判明しており、更に単一の硬化サイクルによって、垂直未満の角度であり、かつほぼ６０度〜８５度の角度を持つ初期側壁形状が得られる。硬化サイクルについて議論するために提示される時間、温度、及び圧力は、当業者にとっての指針となるためにのみ提示される広い範囲になっていることが理解される。従って、提示される広範囲内の何れのまた全ての時間及び温度が本発明の範囲及び思想に含まれる。
上に述べたように、このような硬化工程は、被覆基板の別の基板への接合を生じさせるために一般に使用される。例えば、図２において、半導体ダイ(チップ)１４０をチップ１７０にポリマー部分１８０によって接合させられる。この接合構造を形成するために、圧力をこれらのチップに、硬化サイクルの少なくとも一部分の期間に亘って加えると有利であることが判明している。従って、上に説明したように、二段階硬化サイクルでは、このような圧力を第一熱処理工程が行なわれている間にのみ加えるのに対して、一段階硬化サイクルでは、圧力を連続的に加えている。また図２から分かることは、チップ１４０が基板１２０に接着材料１３０によって強固に接着され、チップ１４０及び１７０の両方にボンディングワイヤ１５０が取付けられてチップ１４０のボンディングパッド１４５及びチップ１７０のボンディングパッド１７５がこのような基板のボンディングパッド(群)１２５に電気的に接続されていることである。接着材料１３０は、ここに説明され、かつ使用されるポリマー組成物と一致するものとしては議論されていないが、材料１３０は当該組成物とほぼ一致するように調製し、塗布することにより、図１に示す部分２０の形成に類似する態様で基板１２０上に形成することができることが理解される。
感光層の選択された部分を化学放射線で露光し、ついでパターン形成し、硬化させると、該層は、基板の表面の少なくとも一部分を被覆する膜又は複数の構造の形態となる。一般的に、膜及び得られる全ての構造が所望の膜厚を有すると有利である。本発明による実施態様に対する処理は変わり得、またこの処理によって普通、基板の上に配置されるポリマー組成物の初期塗布膜厚が最終的に薄い膜厚に変化するので、膜厚の通常の変化を求めるために試験を行なうことによって、初期膜厚を所望の最終膜厚を得るための手段として測定することができることが判明している。このような試験、例えば基板の上に配置されるポリマー組成物層に対するプロセス全体を通じての処理は、当業者の技量の範囲内で十分行なうことができることに留意されたい。
所望の最終膜厚は任意の適切な膜厚とすることができる。すなわち、膜が使用されることになる特定のマイクロ電子用途、電子用途、又は光電子用途に適するのであればどのような膜厚とすることもできる。例えば、図２に示すような２つ以上のダイを基板にボンディングワイヤを使用して電気的に接続する本発明の実施態様では、膜厚は、このようなダイを、フリップチップ構造におけるような半田バンプ又は半田ボールを利用して電気的に接続する実施態様とは異なり、更にウェハシンニングプロセスを行なう実施態様とも異なることを理解されたい。従って、このような変形実施態様は、５ミクロン(μ)〜３００μの範囲の最終膜厚を有することができる。ある実施態様では、このような膜厚は、１０μ〜１００μの範囲であり、更に他の実施態様では、２５μ〜７５μの範囲である。最後に、得られる最終膜厚は、提示される値の複数の範囲のいずれかの範囲内で、又はこのような範囲のいずれかの組み合わせの範囲内で変えることができることに留意されたい。
化学放射線で露光し、種々の硬化工程を施した結果として、架橋反応がほぼ完了し、得られるパターン形成済み膜及び／又は構造は、用いる実際の組成物、及び組成物に対する実際の処理に固有のガラス転移温度(Ｔｇ)及び接合剪断強度を有する。本発明のある実施態様では、最終の硬化工程を実施した後、Ｔｇはほぼ２７５℃よりも高く、接合剪断強度は、ほぼ１０ＭＰａ以上であり、材料が固着する基板が不良になるために必要とされる強度よりもしばしば大きい。
次に、図３及び４には、本発明の別のチップ積層実施態様を形成するための別の中間工程が示される。図３では、半導体ダイ又はチップ３４０が、ボンディングパッド又は領域３４５をこのようなチップの表面の上に有するものとして示されている。チップ３７０は、ボンディングパッド３７５がポリマー領域３８２間に配置された状態で示される。更に、半田ボール又は半田バンプ３６０がパッド３７５に強固にかつ電気的に接続される様子が示されている。図３は寸法通りには描かれていないが、半田ボール３６０は隣接するポリマー領域３８２を超えて垂直方向に、第一距離３９２だけ延出していることに注目されたい。次に、図４において、チップ３４０及び３７０の別の形態が描かれている。図３におけるのと同じように、図４のチップ３４０及び３７０は各々ボンディングパッド３４５及び３７５をそれぞれ含み、チップ３７０は更に図３に示すものと同じ態様でパッド３７５に強固にかつ電気的に接続される半田ボール又は半田バンプ３６０を有する。しかしながら、図３に示す態様とは別の態様で、チップ３４０及び３７０の各チップは、チップ上に配置されるポリマー部分３８４を有し、この場合、このような部分３８４は図３のポリマー部分３８２と膜厚が合計でほぼ同じである。従って、これらの部分３８４の各部分は、部分３８２よりも薄いので、第二距離３９４、すなわち半田ボール３６０が部分３８４を超えて延出する距離は第一距離３９２よりも大きい。
図４の構造を形成する工程は、パターン形成済みポリマー部分３８４を設けるために必要な追加工程を含み、このような部分は図３の部分３８２よりも薄いので必要になるのであるが、部分３８４は、小さい構造が必要になる場合に容易に形成することができる。更に、何れかの適切な方法によって得られる半田ボール３６０を形成する工程は、ポリマー部分３８４が部分３８２よりも薄いとすると、容易に行なうことができる。
次に、図５及び６には、本発明の更に別のチップ積層実施態様が描かれている。図５は、２チップ積層構造を示しており、この場合、半導体ダイ又はチップ３７０はダイ３４０に、圧縮半田ボール３６５を介して電気的に接続され、ダイ３４０にポリマー部分３８０を介して強固に接続される。強固でかつ電気的な接続は、適切な中間構造を、図４又は図３の何れかに描かれる構造に従って接合させる結果として得られ、この場合、一工程硬化及び接合プロセス、又は図２の構造に関して上に説明した二工程硬化及び接合プロセスが用いられることが理解される。しかしながら、図２の構造はこのようなバンプ３６０を持たないのに対して、図３及び４の中間構造は共に半田ボール又は半田バンプ３６０を含むので、このような接合及び硬化プロセスに使用される温度及び圧着力は、用いる特定の半田材料に適する値とする必要がある。図５に関する説明を続けると、チップ３７０及びチップ３４０をこのように電気的に接続する処理は、圧縮半田ボール３６５をチップ３７０のボンディングパッド３７５、及びチップ３４０のボンディングパッド３４８の両方に電気的にコンタクトさせることにより行なわれる。図から分かるように、チップ３４０はボンディングパッド３４８及び３４４を、このようなチップの反対側の表面の上に含み、この場合、このようなパッドの内の一方のパッドのみが、このようなチップの「活性」表面に隣接する。すなわち、パッド３４４又は３４８の内の一方のパッドが、このようなチップの素子群が形成される側のチップ３４０の表面に隣接し、他方のパッドは反対側の表面の上に設けられる。非活性表面の上に設けられるボンディングパッドとの電気的接続を行なう任意の方法を使用して、このような電気的接続を実現することができ、方法の例として、これらには限定されないが、「チップ貫通ビア(through chip vias)」又は「エッジ配線(edge metallization)」を挙げることができる。
図５を参照し続けると、ボンディングパッド２２５を基板の上側表面の上に有する基板２２０がチップ３４０に電気的にかつ強固に接続されることが分かる。強固な接続は、チップ３４０を基板２２０にポリマー部分３８０を介して接合させる結果として得られ、電気的な接続は、圧縮半田ボール又はバンプ３６５を介して行なわれることにより、ボンディングパッド２２５及び３４４をこのように接続することができる。本発明のある実施態様では、チップ３４０及び３７０を先ず接続し、次に基板２２０に接続するが、他の実施態様では、単一の接合及び硬化プロセスを用いて、チップ３４０及び３７０を、基板２２０に単一プロセスで接続する。別法として、チップ３４０及び基板２２０を先ず接続し、次にチップ３７０に接続することができる。
次に、図６を参照すると、本発明の更に別の実施態様が示される。図６に描かれる実施態様は、図２及び図５に描かれる実施態様の一部分を含むことに注目されたい。すなわち、図６の実施態様では、ボンディングワイヤ及び圧縮半田ボールの両方を電気的な接続に使用する。詳細には、基板４２０は、基板上に形成されるボンディングパッド４２５を有するものとして観察される。チップ４４０はボンディングパッド４４２及び半田接合パッド４４４を含み、この場合、パッド４４２及び４２５は、ボンディングワイヤ４５０を介して電気的に接続される。チップ４４０は基板４２０に、接着材料１３０(図２)に類似する接着材料４３０を介して更に強固に接続され、材料１３０に代わる材料についての議論は、このような図に関する議論において既に行なわれている。図から分かるように、ボンディングパッド４７５を有するチップ４７０はチップ４４０に、圧縮半田ボール４６５、及び半田接合パッド４４４とのコンタクトを介して電気的に接続される。更に、チップ４７０はチップ４４０に、ポリマー材料４８０を介して強固に接続される。このような強固なかつ電気的な接続は、図５に関して議論した態様と類似の態様で行なわれる。
有利な点として、強固な接合部を電子基板又は光電子基板の間に形成する本発明の実施態様に用いられるポリマー組成物を形成するために使用されるポリマーは、硬化済み／接合済み材料を熱分解することにより容易に除去することもできる。従って、このような材料を４２５℃超の温度で適切な期間に亘って熱処理する場合、このようなポリマー材料は、残渣をほとんど残すことがなく熱分解させることができることが判明している。このような特性は、かかる特性によって高価な半導体チップ及び他の材料の回収をこのような回収が必要とされる場合に行なうことができる点で、前に説明した本発明のチップ積層実施態様において有用となり得る。しかしながら、このような特性によって更に、除去可能な接合部を２つの基板の間に、又は基板と固定用基板又はハンドリング用基板との間に有する構成が必要になる別の実施態様を提供することができる。
本発明のポリマー組成物は、像様露光、及び続くパターン現像によって、かつ像様露光、及び続くパターン現像を利用することによって感光形成することができるが、ある実施態様では、潜像が形成されない膜を設けることが望ましい。すなわち、パターンを層又は膜中に形成することがないか又は構造を層又は膜から形成することがないような層又は膜を設けることが望ましい。潜像が形成されないこのような実施態様は、上に説明した潜像形成プロセスを使用して提供することができ、この場合、像様露光は「全面露光」(膜の全ての部分を化学放射線で露光する)として行なわれるか、又は膜は、このような化学放射線で全く露光されることがない。このような全面露光を用いる場合、上に説明した潜像形成プロセスの内、現像工程を外した潜像形成プロセスによって、完全硬化済みの膜が得られる。化学放射線による露光を使用しない場合、膜の硬化は、熱プロセスによってのみ行なわれる。従って、光反応によって触媒を形成する適切な材料、すなわち熱反応によっても触媒を形成する材料をポリマー組成物に含有させ、硬化温度及び時間を、必要であることが判明した場合に調整して材料を完全に硬化させる。適切な熱酸発生剤として、上述のオニウム塩、ハロゲン含有化合物、及びスルフォン酸塩を挙げることができ、適切な熱硬化剤又は熱酸発生剤として、これらには限定されないが、イミダゾール、第一級アミン、第二級アミン、第三級アミン、第四級アンモニウム塩、無水物、多硫化物、ポリメルカプタン、フェノール、カルボン酸、ポリアミド、第四級ホスホニウム塩、及びこれらの材料の組合わせを挙げることができる。最後に、潜像が形成されない膜を作製する場合、このような膜は、任意の適切なフォトリソグラフィ法による像形成及びパターン形成プロセスを使用してパターン形成することができることに注目されたい。すなわち、フォトレジスト材料層を、潜像が形成されない硬化済みの層の上に塗布し、パターンをフォトレジスト層に形成し、潜像が形成されない下地の層を任意の適切な手段によってエッチングする。
例えば、図７には、このような熱分解の利点を取り入れた本発明による実施態様が示されている。図示の如く、基板５２０を半導体基板又はウェハ５４０に、ポリマー材料５８０を介して接続する。このような実施態様をウェハシンニングプロセスに適用する場合、ウェハ５４０の活性表面を基板５２０に対向するように配置する。別法として、このような実施態様がウェハ平坦化プロセスである場合、ウェハ５４０の活性表面を、当該表面が基板５２０の反対側を向くように配置する。一般的に、ウェハ５４０を基板５２０に接合させる処理は、像様露光を用いることなく、全面露光を用いて行なって、架橋反応をポリマー３８０内で開始させ、又はポリマー３８０が前に記載した熱酸発生剤を含む場合、露光を行なわず、接合プロセスを熱発生手段を利用して開始する。このような処理を完了した後、ウェハ５４０は基板５２０から、上に説明したポリマー５８０を熱分解することにより分離することができることを理解されたい。しかしながら、適切な時間がこのような分解に関して設定される場合、このような時間は、層３８０の膜厚、及びウェハ５４０のサイズの適切な部分に依存することになる。
本発明の被覆済み、パターン形成済み、現像済み、及び硬化済み膜は、種々の特性の中でもとりわけ、低誘電率、低吸湿性、堅牢性、溶媒に対するクレーズ耐性(craze resistance to solvents)、及び接着性のような優れた特性を有する。これらの特性の内の少なくとも幾つかの特性を有するポリマー膜が、高密度パッケージング、相互接続、及びマイクロビアのような微細パターンが必要とされるマイクロ電子デバイスの製造に有用である。
本発明に係る感光性ポリマー組成物から形成される層、及びここに記載される方法を使用して作製される硬化済み及びパターン形成済み層、膜及び構造は、これらの関連する基板と共に、形成されるこのような膜、層及び構造の高い温度安定性及び／又は他の特性の利点を利用することができる電気デバイス及び／又は電子デバイス並びに種々の光電子デバイスの構成部品として有用である。ある例示的な実施態様では、電気デバイス及び／又はマイクロ電子デバイスは半導体デバイスである。他の例示的な実施態様では、電気デバイス又は電子デバイスは、これらには限定されないが、マイクロプロセッサチップのような論理チップ、受動素子、メモリチップ、マイクロエレクトロメカニカルシステム(ＭＥＭＳ)チップ、マイクロオプトエレクトロメカニカルシステム(ＭＯＥＭＳ)チップ、及び特定用途向け集積回路(ＡＳＩＣ) チップから選択される。更に別の例示的な実施態様には、表示デバイス、発光ダイオード及びプラズマ装置のような光電子デバイスが含まれる。
例示のためにのみ提示される以下の実施例から分かるように、本発明の実施態様は、調製することによって広範囲の用途の特定の特性及び特徴を提供することができるポリマーを提供する。以下は、次の実施例において使用される材料の内の幾つかの構造式である。
Figure 0005618537
Figure 0005618537
Figure 0005618537
Figure 0005618537
ポリマー合成実施例：
実施例１
フェネチルノルボルネン(ＰＥＮＢ)、グリシジルメチルエーテルノルボルネン(ＭＧＥＮＢ)及びデシルノルボルネン(デシルＮＢ)から誘導されるフェネチル、グリシジルメチルエーテル、及びデシル繰返し単位を含むポリマーを以下のようにして調製した： 適切な容量の反応容器を１１０℃で１８時間に亘って乾燥させた後、窒素をパージしたグローブボックスに移した。次に容器に酢酸エチル(２３０ｇ)、シクロヘキサン(２３０ ｇ)、ＰＥＮＢ(１４．１７ｇ、０．０７１モル)；ＭＧＥＮＢ(１４．０ｇ 、０．１００モル)及びデシルＮＢ(３９．５０ｇ、０．１６８モル)を充填した。反応媒質から酸素を、乾燥Ｎ２流をこの溶液に３０分に亘って流し込むことによって除去した。除去が完了した後、８ｍｌのトルエンに溶解した１．５０ｇ(３．１０ミリモル)のビス(トルエン)ビス(ペルフルオロフェニル)ニッケル(ＮｉＡＲＦ)を反応器に注入した。反応混合物を大気温度で１８時間に亘って撹拌し、次に過酢酸溶液(ニッケル触媒基準で５０モル当量-約１３０ｍｌの脱イオン水で希釈した５７ｍｌの氷酢酸を、約１００ｍｌの脱イオン水で希釈した１１５ｍｌの３０重量％過酸化水素水と混合することにより調製された１５０ミリモル)で処理し、更に追加の１８時間に亘って撹拌した。
撹拌を停止することにより、水層と溶媒層とを分離することができた。次に、水層を除去し、残った溶媒層を５００ｍｌの蒸留水で３回洗浄したが、この処理は、水のアリコートを加え、２０分に亘って撹拌し、これらの層の分離を可能にし、次に水層を除去することにより行なった。洗浄後、溶媒層を過剰のアセトンに加えることにより、ポリマーを析出させ、ポリマーは濾過により回収し、真空炉の中で６０℃で一晩に亘って乾燥させた。乾燥後、６６．１ｇの乾燥ポリマー(転化率９２％)が得られた。ポリマーの分子量は、ポリスチレン標準を用いたＧＰＣにより求めたところ、Ｍｗ＝１０５１３８、Ｍｎ＝４６４３９であることが判明し、多分散性(ＰＤＩ)は２．２６であった。ポリマーの組成は、１Ｈ-ＮＭＲを使用して求め、２０．２モルパーセント(モル％)のフェネチルノルボルネン；２９．１モル％のグリシジルメチルエーテルノルボルネン、及び５０．７モル％のデシルノルボルネンであることが判明した。
実施例２〜４
実施例１の手順を、以下の表１に示す量の幾つかのモノマーを使用して繰り返した。適切な量の溶媒及び触媒も用いた。
表１
Figure 0005618537
実施例２では、４９．２ｇの乾燥ポリマー(転化率９０％)が得られた；実施例３では、４４．８ｇの乾燥ポリマー(転化率８９％)が得られた；実施例４では、９３．０ｇの乾燥コポリマー(転化率９３％)が得られた。
実施例５
ＰＥＮＢ、ＭＧＥＮＢ、及びドデシルノルボルネン(ドデシルＮＢ)から誘導されるフェネチル、グリシジルメチルエーテル及びデシル繰返し単位を含むポリマーを以下のようにして調製した： 適切な容量の反応容器に、トルエン(１１８．５ｇ)；メチルエチルケトン(ＭＥＫ)(２３．０ｇ)；ドデシルＮＢ(１１．９ｇ；０．０４５モル)；ＭＧＥＮＢ(４．１ｇ；０．０２３モル)；及びＰＥＮＢ(９．０ｇ；０．０４５モル)を充填した。モノマー溶液を撹拌して溶存酸素を除去しながらモノマー溶液にＮ２ガスを３０分に亘って吹き込んだ。吹き込んだ後、次にトルエン(１２．０ｇ)に溶解したＮｉＡＲＦ触媒(０．８４５ｇ；０．００１８モル)を反応容器にカニューレを使用して加えた。重合反応を大気温度で６時間に亘って行ない、次に脱イオン水(１００ｇ)、過酸化水素水(５０．０ｇ)及び酢酸(２５．０ｇ)の溶液で処理して重合反応を停止した。得られた２相反応混合物を大気温度で更に１８時間に亘って撹拌して残留触媒を除去した。撹拌を停止して、有機相及び水性相の相分離を可能にし、水性相を取り除き、有機相を２００ｍＬの脱イオン水で３回洗浄し、５０ｍＬのＴＨＦを１回目の洗浄時に加えて水性相及び有機相の相分離を容易にした。
ポリマーは７０００ｍＬのメタノール中に沈殿させて回収した。沈殿した固形ポリマーを濾過によって回収し、空気中で、次に真空中で４５℃で４８時間に亘って乾燥させた。２３．５ｇ(収率９４．０％)の固形ポリマーを回収した(Ｍｎ＝３５５８１；Ｍｗ＝８０２７３；ＰＤＩ＝２．２５)。１Ｈ-ＮＭＲを使用して求めた組成は、ドデシルＮＢ／ＭＧＥＮＢ／ＰＥＮＢ(４１／２１／３８)であることが判明した。
実施例６
実施例５に類似する形で、ＰＥＮＢ、エポキシオクチルノルボネン(ＥＯＮＢ)、及びデシルＮＢから誘導されるフェネチル、エポキシオクチル及びデシル繰返し単位を含むポリマーをそれぞれ４０／３０／３０のモノマー比を使用して調製した。２０３．４ｇ(収率９６．０％)の固形ポリマーを回収した(Ｍｎ＝２９８９２；Ｍｗ＝７６２６０；ＰＤＩ＝２．５５)。組成を１Ｈ-ＮＭＲを使用して求めたところ、ＰＥＮＢ／ＥＯＮＢ／デシルＮＢが４０／３０／３０であることが判明した。
実施例７
別のプロセスでは、３００ガロンのＰＦＡ内張ステンレス鋼製反応容器に、２５．４キログラム(ｋｇ)のＰＥＮＢ、１７．０ｋｇのＭＧＥＮＢ、２２．８ｋｇのデシルＮＢ、２６１．０ｋｇのシクロヘキサン及び２６１．０ｋｇの酢酸エチルを充填した。次に、反応混合物を撹拌しながら３０℃＋／−１℃ に温めた。温度が安定した後、２９．４８ｋｇの無水トルエンに溶解した１．２２８ｋｇのＮｉＡＲＦ溶液を加え、発熱反応によって反応容器の温度を４５℃まで上昇させることができ、この温度を５時間の更なる時間に亘って維持した。次に、反応混合物を、３３ｋｇの酢酸、６２．３ｋｇの３０％過酸化水素水及び７１．８ｋｇの脱イオン水の溶液で撹拌しながら処理し、その後、混合物を水性相及び溶媒相に分離することができた。水性相は除去し、溶媒相は、反応混合物温度を５０℃に維持しながら水及びエタノールの混合物(１２９．３ｋｇの水及び５５．４ｋｇのエタノール)で３回洗浄した。次に、得られたポリマーリッチな溶媒相をアルコール類の混合物で処理して未反応モノマーを除去し、４℃にまで冷却し、上部アルコール層を除去した。次に、溶媒を交換することにより、生成物を２-ヘプタノン(ＭＡＫ)に溶解して得た溶液として回収し、真空蒸留によって約５０％ポリマーに濃縮した。６１．５ｋｇのポリマー(理論収率９４％)が得られた。１Ｈ ＮＭＲ分析によって、ポリマーの組成として：４１モル％のＰＥＮＢ、２９モル％のＭＧＥＮＢ、及び３０モル％のデシルＮＢが含まれていることが判明した。分子量については、Ｍｎ＝３３１３７、Ｍｗ＝７０６９７、及び多分散性インデックス(ＰＤＩ)＝２．１３であることが判明した。
実施例８
適切な容量の反応容器に、シクロヘキサン(４０３．７ｇ)、酢酸エチル(４０３．７ｇ)、デシルＮＢ(５４．８０ｇ；０．２３４モル)；ＭＧＥＮＢ(２９．７４ｇ；０．１６５モル)；ＰＥＮＢ(２１．７８ｇ；０．１１０モル)及びトリメトキシシリルノルボルネン(ＴＭＳＮＢ)(８．８４ｇ；０．０４１モル)を充填した。モノマー溶液にＮ２ガスを３０分に亘って吹き込んで溶存酸素を除去した。
グローブボックスにおいて、３０ｍＬのセラムバイアルにＮｉＡＲＦ触媒(４．４４ｇ；０．００９２モル)及びトルエン(４０．０ｇ)を充填した。磁気撹拌棒をセラムバイアルに加え、これを次に密閉し、グローブボックスから取り出した。触媒溶液を３０分に亘って撹拌して、触媒をトルエンに完全に溶解させた。次に、触媒をモノマー溶液にカニューレを使用して加えた。重合反応は大気温度で５時間に亘って行なわれた。
脱イオン水(３４９．５６ｇ)、過酸化水素水(２０７．７８ｇ)及び酢酸(１１０．０ｇ)の溶液を調製した。水溶液を３Ｌの反応器に加えて重合反応を停止した。２相溶液を大気温度で１８時間に亘って撹拌して残留触媒を除去し、次に撹拌を停止して、有機相及び水性相の相分離を可能にした。水性相を取り除き、有機相を１５００ｍＬの脱イオン水で５回洗浄した。５０ｍＬのＴＨＦを１回目の洗浄時に加えて水性相及び有機相の相分離を容易にした。ポリマーは、７０００ｍＬのメタノール中に沈殿させて回収した。沈殿した固形ポリマーを濾過によって回収し、空気中で、次に真空中で４５℃で４８時間に亘って乾燥させた。６０．０ｇ(収率６９．０％)の固形ポリマーを回収した(Ｍｎ＝４７９４４；Ｍｗ＝１４８４０４；ＰＤＩ＝３．０９５)。
実施例９〜１１
実施例６の手順を、以下の表２に示す量の幾つかのモノマーを使用して繰り返した。適切な量の溶媒及び触媒も用い、表に示すように、別のシリルエーテルノルボネンモノマーを実施例７及び９の各実施例において、表に続く注記に特定されているように使用した。
表２
Figure 0005618537
別のシリルエーテルノルボルネンに関する注記
＊トリメトキシシリルノルボルネン(ＴＭＳＮＢ)
＊＊トリエトキシシリルノルボルネン(ＴＥＳＮＢ)
＊＊＊トリメトキシシリルエチルノルボルネン(ＴＭＳＥＮＢ)
調製及びプロセス例
実施例Ａ
首の広い琥珀色のビンに、実施例５で調製した１０１．０ｇのポリマー溶液と５０ｇの２-ヘプタノン(ＭＡＫ)を充填した。溶液を、固形ポリマーが完全に溶解するまで混合し、次に０．４５ミクロンフィルターで濾過し微粒子を除去した。この溶液に２．００ｇ(１．９７ミリモル)のRhodorsil(登録商標)ＰＩ２０７４光開始剤、０．６０ｇ(１．９７ミリモル)のSpeedcure(登録商標)ＣＴＰＸ(Lambson Group社)、０．１３７ｇ(０．６８８ミリモル)のフェノチアジン(Aldrich)及び２．６５７ｇのIrganox１０７６(５．００ミリモル)を加えた。この溶液を１８時間に亘って混合し、光活性化合物を完全に分散させた。
オキシ窒化膜で被覆した５インチシリコンウェハに４．０ｇのポリマー溶液をスピン塗布する。得られた塗布膜に対してホットプレート上で１２０℃で４分に亘って第一のべークを行なう。この膜を、３００ｍＪ／ｃｍ２の紫外線(３６５ｎｍ)で像様露光することによりパターン形成する。得られたポリマー膜のパターンを、ウェハを窒素オーブン中で９０℃で５分に亘って第二熱処理することにより焼き締める。このパターンは、スピン現像機で現像することにより形成されるが、この現像は、膜にシクロペンタノンを１２０秒に亘ってスプレーして、膜の未露光領域を溶解させることにより行なう。次に、濡れた膜をプロピレングリコールモノメチルエーテルアセテート(ＰＧＭＥＡ)で３０秒に亘ってリンスし、窒素雰囲気中で２５０℃で６０分に亘って硬化させる。
実施例Ｂ
首の広い琥珀色のビンに、実施例１で調製した１９１．２５ｇのポリマー材料及び１９１ｇの２-ヘプタノン(ＭＡＫ)を充填した。溶液を、固形ポリマーが完全に溶解するまで混合し、次に０．４５ミクロンフィルターで濾過し微粒子を除去した。この溶液に、３．８２５ｇ(３．７７ミリモル)のRhodorsil(登録商標)ＰＩ２０７４光開始剤、１．１４８ｇ(３．７７ミリモル)のSpeedcure(登録商標)ＣＴＰＸ(Lambson Group社)、０．２６２ｇ(１．３２ミリモル)のフェノチアジン(Aldrich)、及び３．７３ｇ(７．０３ミリモル)のIrganox １０７６(Ciba)を加えた。この溶液を１８時間に亘って混合し、光活性化合物を完全に分散させた。
酸窒化膜で被覆した５インチシリコンウェハに上記の４．０ｇのポリマー溶液をスピン塗布し、そして実施例Ａで説明したように処理して、潜像が形成されたポリマー層を形成する。
実施例Ｃ
首の広い琥珀色のビンに、実施例１で調製した３７．５ｇのポリマー材料及び３７．５ｇの２-ヘプタノン(ＭＡＫ)を充填した。この溶液を、固形ポリマーが完全に溶解するまで混合し、次に０．４５ミクロンフィルターで濾過し微粒子を除去した。この溶液に、０．９８４０ｇ(０．９７ミリモル)のRhodorsil(登録商標)ＰＩ２０７４光開始剤、０．２９７ｇ(０．９７ミリモル)のSpeedcure(登録商標)ＣＴＰＸ(Lambson Group社)、０．０７０ｇ(０．３５ミリモル)のフェノチアジン(Aldrich)、及び０．７３ｇ(１．３８ミリモル)のIrganox１０７６(Ciba Fine Chemicals)、２．４６ｇ(１０．４ミリモル)の３-グリシドキシルプロピルトリメトキシシラン(Aldrich)、及び１．２５ｇ(６．３６ミリモル)の１，４-シクロヘキサンジメタノールジビニルエーテルを加えた。この溶液を１８時間に亘って混合し、光活性化合物を完全に分散させた。
オキシ窒化膜で被覆した５インチシリコンウェハに上記の４．０ｇのポリマー溶液をスピン塗布し、実施例Ａで説明したように処理して、潜像が形成されたポリマー層を形成する。
実施例Ｄ
首の広い琥珀色のビンに、実施例４で調製した３３．２ｇのポリマー材料及び４７．６ｇの２-ヘプタノン(ＭＡＫ)を充填した。この溶液を、固形ポリマーが完全に溶解するまで混合し、次に０．４５ミクロンフィルターで濾過し微粒子を除去した。この溶液に、０．６６４ｇ(０．６５ミリモル)のRhodorsil(登録商標)ＰＩ２０７４光開始剤、０．２０３ｇ(０．６６８ミリモル)のSpeedcure(登録商標)ＣＴＰＸ(Lambson Group Ltd.)、０．０５１ｇ(０．２５６ミリモル)のフェノチアジン(Aldrich)、及び０．４９９ｇ(１．３８ミリモル)のIrganox１０７６(０．９３９ミリモル)、１．６６７ｇ(７．２ミリモル)の３-グリシドキシルプロピルトリメトキシシラン(Aldrich)、及び０．８３１ｇ(４．２３ミリモル)の１，４-シクロヘキサンジメタノールジビニルエーテルを加えた。この溶液を１８時間に亘って混合し、光活性化合物を完全に分散させた。
オキシ窒化膜で被覆した５インチシリコンウェハに上記の４．０ｇのポリマー溶液をスピン塗布し、実施例Ａで説明したように処理して、潜像が形成されたポリマー層を形成するが、この場合、第一のベークは１１０℃で行ない、かつ露光エネルギーが４００ｍＪ／ｃｍ２であった点が異なっている。
実施例Ｅ〜Ｎ
以下の表３は、かかる測定のために調製された試験サンプルの測定済みダイ剪断強度を示している。実施例Ｅ〜Ｎのこれらのポリマー組成物の各々は、実施例Ａで説明したようにして調製したが、使用する特定のポリマーが、表に示すように変わり、また使用する特定量のRhodosil，ＣＴＰＸ，フェノチアジン，Irganoxがポリマーに占める割合が、百分率でそれぞれ、２．０，０．６，０．１４，及び１．５であった点が異なっている。他の添加剤を何れの組成物にも含有させた場合、このような材料及び使用する量は、以下の表３の「更なる添加剤」欄に表示される(これらの添加剤の化学構造は、前に示したこのような構造のリストに与える)。ダイ剪断強度の測定は、前に記載したように、０．１ＭＰａの低接合圧力と、０．７ＭＰａの高接合圧力を使用して行なわれた。両方の圧力に関して、試験サンプルを１７０℃で熱処理し、圧力を２分に亘って加えた。測定は、試験サンプルを大気温度に戻した後に行なった。
表３
Figure 0005618537
実験Ｅ〜Ｎのサンプルを調製するために使用される時間、温度、及び圧力は、一般的に用いられる値よりも短く、低いが、報告される剪断強度は接合不良ではなく基板不良が生じるポイントに近いことに注目されたい。すなわち、接合対象の材料が不良になるが、接合部には不良が生じないポイントである。更に、完全接合及び硬化プロセスによって得られる最終的な接合剪断強度は、表３に報告される値よりも大きいと予測されることに留意されたい。
以上のように述べてきたが、本発明の実施態様は、記載したポリマー組成物を有利な新規の方法において使用する方法を提示していることを理解されたい。更に、このような方法と、そのポリマー組成物は、開示された特定の実施態様の何れにも限定されないものであり、むしろそのような開示が本発明の範囲及び思想を規定するものであり、このような発明は開示される方法及び組成物の変形態様を包含することを意図しており、このような変形は、添付の特許請求の範囲によって定まる発明の思想及び範囲に含まれることを理解されたい。
本発明のある実施態様に係る例示的なチップ積層実施態様の部分概略図であり、パターン形成済みポリマー層を示している。 本発明のある実施態様に係る別の例示的なチップス積層実施態様の部分概略図であり、基板に二つの積層ダイがワイヤボンディングされた状態を示している。 本発明のある実施態様に係る更に別の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板にワイヤボンディングされた第二ダイに重なり電気的に接続された二つの積層ダイの製造プロセス工程を示している。 本発明のある実施態様に係る更に別の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板にワイヤボンディングされた第二ダイに重なり電気的に接続された二つの積層ダイの製造プロセス工程を示している。 本発明のある実施態様に係る更に他の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板に重なり電気的に接続された第二フリップチップダイに重ねられて接続された二つの積層ダイの製造プロセス工程を示している。 本発明のある実施態様に係る更に他の例示的なチップ積層実施態様の部分概略図であり、第一フリップチップダイが、基板に重なり電気的に接続された第二フリップチップダイに重ねられて接続された二つの積層ダイの製造プロセス工程を示している。 本発明のある実施態様に係る更に他の実施態様の部分概略図であり、デバイスウェハが基板又はハンドルウェハに取外し可能に接合される状態を示している。

Claims (35)

  1. 半導体デバイスを製造する方法において、
    第１基板の表面を覆う熱分解可能なポリマー層を形成し；
    場合によっては該層を紫外線、可視光線、Ｘ線又は電子ビームに露光させ；
    第２基板を提供し；
    該第２基板をポリマー層に接触させることであって、当該接触させることが熱圧着接合を含んでなることを含む方法であって、
    前記熱分解可能なポリマーがノルボルネン型モノマーから誘導されるポリマーである方法。
  2. 前記層の紫外線、可視光線、Ｘ線又は電子ビームへの露光が像様露光を含む、請求項１に記載の方法。
  3. 前記層の紫外線、可視光線、Ｘ線又は電子ビームへの露光が全面露光を含む、請求項１に記載の方法。
  4. 第１基板の表面を覆う熱分解可能なポリマー層の形成が複数の非個片化ダイを含みうる半導体ウェハ基板の活性表面を覆う当該層の形成を含む、請求項１、２又は３に記載の方法。
  5. 半導体ウェハ基板の活性表面が複数の非個片化ダイを含む、請求項４に記載の方法。
  6. 半導体ウェハ基板の活性表面の反対面を所望の厚みの半導体ウェハ基板が得られるまで薄厚化プロセスにかけることを更に含む、請求項５に記載の方法。
  7. 第１基板の表面を覆う熱分解可能なポリマー層の形成が半導体ウェハ基板の活性表面の
    反対面の形成を更に含む、請求項１、２又は３に記載の方法。
  8. 所望の平坦度が得られるまで半導体ウェハ基板の活性表面をケミカルメカニカルポリッシングすることを更に含む、請求項７に記載の方法。
  9. 第１基板の表面を覆う熱分解可能なポリマーの層の形成が支持基板の表面を覆う当該層の形成を含む、請求項１、２又は３に記載の方法。
  10. 第２基板を接触させることが半導体ウェハ基板の活性表面を接触させることを含む、請求項９に記載の方法。
  11. 所望の厚みの半導体ウェハ基板が得られるまで、半導体ウェハ基板の活性表面の反対面をラッピング又は研磨することを更に含む、請求項１０に記載の方法。
  12. 第２基板を接触させることが半導体ウェハ基板の活性表面の反対表面を接触させることを含む、請求項９に記載の方法。
  13. 所望の平坦度が得られるまで半導体ウェハ基板の活性面をケミカルメカニカルポリッシングすることを更に含む、請求項１２に記載の方法。
  14. 像様露光が前記ダイの間にボンディングパッドとダイシングレーンを決める、請求項５に記載の方法。
  15. 第１基板の表面を覆う熱分解可能なポリマーの層の形成が半導体ウェハ基板の活性表面を覆う前記層の形成を含む、請求項１４に記載の方法。
  16. 半導体ウェハ基板の活性表面が複数の非個片化ダイを含む、請求項１５に記載の方法。
  17. 熱圧着接合の前にダイの個片化することを更に含む、請求項１６に記載の方法。
  18. 第２基板が個片化ダイを含む、請求項１７に記載の方法。
  19. 前記ポリマーが
    第１ノルボルネン型モノマーから誘導される第１繰返し単位、第２ノルボルネン型モノマーから誘導される第２繰返し単位及び第３ノルボルネン型モノマーから誘導される第３繰返し単位を含むビニル付加ポリマー；および
    感光剤成分、光開始剤成分、反応性及び非反応性の溶媒、触媒捕捉剤、酸性捕捉剤、塩基性捕捉剤、接着促進剤及び抗酸化剤から選択される一又は複数の添加剤
    を含む、請求項１に記載の方法。
  20. 第１ノルボルネン型モノマーがエポキシ官能基を有する少なくとも１つのペンダント基を有し、第２ノルボルネン型モノマーがアラルキルペンダント基を有する少なくとも１つのペンダント基を有し、及び第３ノルボルネン型モノマーがアルキルペンダント基を有する少なくとも１つのペンダント基を有する、請求項１９に記載の方法。
  21. 第１ノルボルネン型モノマーがグリシジルメチルエーテルノルボルネン(ＭＧＥＮＢ)又はエポキシオクチルノルボネン(ＥＯＮＢ)であり、第２ノルボルネン型モノマーがフェネチルノルボルネン(ＰＥＮＢ)であり、及び第３ノルボルネン型モノマーがデシルノルボルネン(デシルＮＢ)又はドデシルノルボルネン（ドデシルＮＢ）である、請求項２０に記載の方法。
  22. 非反応性溶媒が２-ヘプタノン（ＭＡＫ）であり、感光剤が４-メチルフェニル-４-(１-メチルエチル)フェニルヨードニウムテトラキス(ペンタフルオロフェニル)ボレートであり、光開始剤が１-クロロ-４-プロポキシ-９Ｈ-チオキサントンであり、抗酸化剤が３，５-ジ-tert-ブチル-４-ヒドロキシヒドロシンナメートであり、酸性捕捉剤がフェノチアジンであり、接着促進剤がビス［３-（トリエトキシシリル）プロピル］ジスルフィドである、請求項２１に記載の方法。
  23. 接着促進剤が更に３-グリシドキシルプロピルトリメトキシシランを更に含む、請求項２２に記載の方法。
  24. 第１基板及び第２基板の少なくとも１つが、複数のマイクロ電子デバイスダイ、電子デバイスダイ、光電子デバイスダイ、マイクロエレクトロメカニカルシステム(ＭＥＭＳ)デバイスダイ又はマイクロオプトエレクトロメカニカルシステム(ＭＯＥＭＳ)デバイスダイを含む半導体ウェハ基板である、請求項２に記載の方法。
  25. マイクロ電子デバイスダイが、マイクロプロセッサ、特定用途向け集積回路(ＡＳＩＣ)、個別半導体デバイス、半導体メモリを更に含む、請求項２４に記載の方法。
  26. 光電子デバイスダイが画像センシング部分を有する半導体画像センサを含む、請求項２４に記載の方法。
  27. 像様露光が画像センシング部分周辺に置かれた構造を決める、請求項２６に記載の方法。
  28. 半導体画像センサデバイスが電荷結合素子（ＣＣＤ）又はＣＭＯＳ画像センサ（ＣＩＳ）デバイスである、請求項２６に記載の方法。
  29. 熱圧着接合された第１基板及び第２基板を熱分解性ポリマーが分解を生じるために十分な温度まで加熱することを更に含む方法であって、第１基板と第２基板が非接合化される、請求項１に記載の方法。
  30. 所望の厚みの半導体ウェハ基板が得られるまで、半導体ウェハ基板の活性表面の反対面をラッピング又は研磨することを更に含む、請求項６に記載の方法。
  31. ポリマー層の形成が半導体基板の活性表面上に熱分解可能なポリマーの第１厚みを有する当該層の形成を含み、前記活性表面が複数のボンディングパッドを含む、請求項２に記載の方法。
  32. 第１基板を覆うポリマー層の前記像様露光が、前記複数のボンディングパッドのそれぞれの上にボンディングパッド開口部のパターンを提供する請求項３１に記載の方法。
  33. 第２基板の提供が、第２の複数のボンディングパッドを含む第２活性表面を有する第２半導体基板の提供を含む請求項３２に記載の方法。
  34. 第１基板のボンディングパッドに接続された半田バンプであって、各半田バンプが第１厚みのポリマー層より厚い第２厚みを有する半田バンプを提供すること；及び
    第１基板を第２基板に熱圧着接合し、第１基板の半田バンプの各々が第２基板のボンディングパッドと接触すること
    を含む請求項３３に記載の方法。
  35. 前記第２基板が、前記第２の複数のボンディングパッドのそれぞれの上にボンディングパッド開口部の第２パターンを有する第２熱分解可能なポリマーを更に含む請求項３４に記載の方法。
JP2009501543A 2006-03-21 2007-03-21 チップ積層並びにチップ・ウェハ接合に有用な方法及び材料 Active JP5618537B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78418706P 2006-03-21 2006-03-21
US60/784,187 2006-03-21
PCT/US2007/007029 WO2007109326A2 (en) 2006-03-21 2007-03-21 Methods and materials useful for chip stacking, chip and wafer bonding

Publications (3)

Publication Number Publication Date
JP2009530864A JP2009530864A (ja) 2009-08-27
JP2009530864A5 JP2009530864A5 (ja) 2010-05-13
JP5618537B2 true JP5618537B2 (ja) 2014-11-05

Family

ID=38293384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501543A Active JP5618537B2 (ja) 2006-03-21 2007-03-21 チップ積層並びにチップ・ウェハ接合に有用な方法及び材料

Country Status (7)

Country Link
US (1) US7932161B2 (ja)
EP (1) EP1997138B1 (ja)
JP (1) JP5618537B2 (ja)
KR (1) KR101236151B1 (ja)
CN (2) CN101432867B (ja)
TW (1) TWI443783B (ja)
WO (1) WO2007109326A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
JP5417680B2 (ja) * 2006-03-31 2014-02-19 住友ベークライト株式会社 樹脂組成物、積層体、配線板および配線板の製造方法
JP5656349B2 (ja) * 2007-09-20 2015-01-21 プロメラス， エルエルシー チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
JP6176432B2 (ja) * 2008-04-21 2017-08-09 エルジー・ケム・リミテッド 粘着フィルム及びこれを使用したバックグラインディング方法
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
KR20100109111A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 네거티브형 포토레지스트 조성물, 이를 이용한 패턴의 형성방법 및 반도체 장치의 제조방법
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
US8212342B2 (en) 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
KR101234225B1 (ko) * 2011-04-26 2013-02-18 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법
US8633259B2 (en) * 2010-12-29 2014-01-21 Promerus, Llc Polymer compositions for temporary bonding
KR20120086952A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 반도체 메모리칩 및 이를 이용한 멀티칩 패키지
JP5289484B2 (ja) 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
WO2014078134A2 (en) * 2012-11-15 2014-05-22 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9406577B2 (en) * 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
EP3152620B1 (en) * 2014-06-03 2018-08-01 The Chemours Company FC, LLC Passivation layer comprising a photocrosslinked fluoropolymer
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
TWI631681B (zh) * 2017-12-15 2018-08-01 來揚科技股份有限公司 雙晶片封裝結構
CN110103134A (zh) * 2019-05-14 2019-08-09 应达利电子股份有限公司 晶片加工方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
WO2021060960A1 (ko) * 2019-09-26 2021-04-01 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
KR102426261B1 (ko) 2019-09-26 2022-07-29 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
JP7374719B2 (ja) * 2019-10-31 2023-11-07 東京応化工業株式会社 接着剤組成物、積層体及びその製造方法、並びに電子部品の製造方法
KR102233338B1 (ko) 2020-10-12 2021-03-29 주식회사 저스템 플립칩 본딩 산화 방지 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
ATE255769T1 (de) * 1997-01-21 2003-12-15 Georgia Tech Res Inst Verfahren zur herstellung einer halbleitervorrichtung mit luftspalten für verbindungen mit ultraniedriger kapazität
US5919606A (en) * 1997-05-09 1999-07-06 University Technology Corporation Liquid crystal cell and method for assembly thereof
US6110012A (en) * 1998-12-24 2000-08-29 Lucent Technologies Inc. Chemical-mechanical polishing apparatus and method
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
JP4156154B2 (ja) * 1999-11-26 2008-09-24 富士フイルム株式会社 固体撮像装置
JP3651362B2 (ja) * 2000-05-24 2005-05-25 松下電器産業株式会社 半導体装置の製造方法
JP2002252338A (ja) * 2000-12-18 2002-09-06 Canon Inc 撮像装置及び撮像システム
US6548219B2 (en) * 2001-01-26 2003-04-15 International Business Machines Corporation Substituted norbornene fluoroacrylate copolymers and use thereof in lithographic photoresist compositions
US20030178715A1 (en) * 2002-03-20 2003-09-25 Bae Systems Method for stacking chips within a multichip module package
US6992131B2 (en) * 2002-03-22 2006-01-31 Exxonmobil Chemical Patents Inc. Adhesives
JP4531400B2 (ja) * 2002-04-02 2010-08-25 ダウ グローバル テクノロジーズ インコーポレイティド エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
JP2003347254A (ja) * 2002-05-30 2003-12-05 Jsr Corp ウェハ固定化用組成物およびこれを用いたウェハの加工法
US6744109B2 (en) * 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
US20060020068A1 (en) * 2004-07-07 2006-01-26 Edmund Elce Photosensitive compositions based on polycyclic polymers for low stress, high temperature films
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP4424892B2 (ja) * 2002-08-06 2010-03-03 旭化成株式会社 絶縁性薄膜製造用塗布組成物
US7764855B2 (en) * 2002-10-07 2010-07-27 Prysmian Cavi E Sistemi Energia S.R.L. Optical fiber with cured polymeric coating
JP4388265B2 (ja) * 2002-10-11 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4467235B2 (ja) * 2002-12-25 2010-05-26 旭化成株式会社 半導体装置を製造する方法
JP2004273604A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
KR100538158B1 (ko) 2004-01-09 2005-12-22 삼성전자주식회사 웨이퍼 레벨 적층 칩 접착 방법
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP2005311043A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置とこの検査方法および検査装置
JP4491568B2 (ja) * 2004-05-12 2010-06-30 住友ゴム工業株式会社 シリカ充填ゴムをゴム成分とするゴム組成物、およびシリカ充填ゴムの製造方法
JP4614700B2 (ja) * 2004-07-08 2011-01-19 日東電工株式会社 ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
JP2006069120A (ja) * 2004-09-03 2006-03-16 Asahi Kasei Chemicals Corp 電子回路あるいは光学部材の製造方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7279359B2 (en) * 2004-09-23 2007-10-09 Intel Corporation High performance amine based no-flow underfill materials for flip chip applications
TWI396042B (zh) * 2004-09-29 2013-05-11 Sumitomo Chemical Co 著色感光性樹脂組成物
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits

Also Published As

Publication number Publication date
JP2009530864A (ja) 2009-08-27
KR101236151B1 (ko) 2013-02-22
EP1997138B1 (en) 2011-09-14
US7932161B2 (en) 2011-04-26
WO2007109326A2 (en) 2007-09-27
CN101432867B (zh) 2013-10-23
KR20090006085A (ko) 2009-01-14
EP1997138A2 (en) 2008-12-03
TWI443783B (zh) 2014-07-01
TW200802752A (en) 2008-01-01
US20070232026A1 (en) 2007-10-04
WO2007109326A3 (en) 2008-07-17
CN103311208A (zh) 2013-09-18
CN101432867A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
JP5618537B2 (ja) チップ積層並びにチップ・ウェハ接合に有用な方法及び材料
US9263416B2 (en) Methods and materials useful for chip stacking, chip and wafer bonding
EP1771491B1 (en) Photosensitive compositions based on polycyclic polymers
US7022790B2 (en) Photosensitive compositions based on polycyclic polymers
CN100481404C (zh) 半导体晶片及半导体装置
CN109476948A (zh) 纳迪克酸酐聚合物及由其衍生的感光性组合物
JP5656349B2 (ja) チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
JP4428189B2 (ja) 樹脂封止型半導体装置
JP5304592B2 (ja) 樹脂封止型半導体装置
JP2006096812A (ja) 半導体表面保護膜用樹脂組成物、及びそれを用いた半導体装置
JP2006098568A (ja) 感光性樹脂組成物及びそれを用いた半導体装置
JP4412136B2 (ja) 半導体表面保護膜用樹脂組成物、及びそれを用いた半導体装置
JP4325531B2 (ja) 樹脂封止型半導体装置
JP2013048295A (ja) 樹脂封止型半導体装置
JP2006098949A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521

AA92 Notification of invalidation

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20130521

AA91 Notification of revocation by ex officio

Free format text: JAPANESE INTERMEDIATE CODE: A971091

Effective date: 20131001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140916

R150 Certificate of patent or registration of utility model

Ref document number: 5618537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250