JP4531400B2 - エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス - Google Patents

エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス Download PDF

Info

Publication number
JP4531400B2
JP4531400B2 JP2003582804A JP2003582804A JP4531400B2 JP 4531400 B2 JP4531400 B2 JP 4531400B2 JP 2003582804 A JP2003582804 A JP 2003582804A JP 2003582804 A JP2003582804 A JP 2003582804A JP 4531400 B2 JP4531400 B2 JP 4531400B2
Authority
JP
Japan
Prior art keywords
group
layer
sacrificial
polymer
vinyl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003582804A
Other languages
English (en)
Other versions
JP2005522049A (ja
Inventor
タウンセンド，ポール，エイチ．，３世
フォレスター，ケネス，エル．
Original Assignee
ダウ グローバル テクノロジーズ インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダウ グローバル テクノロジーズ インコーポレイティド filed Critical ダウ グローバル テクノロジーズ インコーポレイティド
Publication of JP2005522049A publication Critical patent/JP2005522049A/ja
Application granted granted Critical
Publication of JP4531400B2 publication Critical patent/JP4531400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

本明細書に記載の本発明は、一般に、半導体デバイスの製造に、及び更に詳細には、半導体デバイス中の導体間の静電結合（capacitive coupling）を低減するためにエアギャップを用いる半導体デバイスに関する。半導体デバイスの例は、周知の集積回路（ＩＣ）並びに電気的又は光学的信号を制御するルータ及びスイッチを含む。
集積回路技術においてなされた進歩の結果として、集積回路の何れか所定の平面上の金属ライン間の間隔がますます小さくなり、今やサブミクロンの範囲に及んでいる。集積回路中の導電部材間の間隔を減少させることによって、静電結合の増加が生じる。この静電結合の増加は、漏話(crosstalk)を増大させ、容量損失を高め、そしてＲＣタイム定数(RC time constant)を増加させる。
静電結合を減少させるために、所定の層上の金属ライン間及び層間にはさまれる通常の誘電体材料に代わる低誘電率（低いＫ）の材料の開発に対して多くの努力が向けられてきた。多くの通常の電子的絶縁体は、３．５〜４．２の範囲の誘電率を有している。例えば、二酸化ケイ素は誘電率４．２を有しており、そしてポリイミドは、典型的には、誘電率２．９〜３．５を有している。改良型ポリマーの中には、２．５〜３．０の範囲の誘電率を有しているものがある。１．８〜２．５の範囲の材料も知られている。
最も低い可能性の、又は、理想的な誘電率は１．０であり、これは、真空の誘電率である。除湿された空気は、誘電率１．００１を有してほぼ同様に良好である。空気が低誘電率であるというこの認識により、金属リード(metal lead)間にエアギャップを有する半導体デバイスを製造して、電気的導電性部材間の静電結合を低減させようという試みがなされてきた。開発されてきたエアギャップ形成技術は、種々の程度の複雑さを持っておりそしてサブトラクティブ法及びダマシーン(damascene)法を含んでいる。
米国特許(U.S.Pat.)第４，９８７，１０１号は、材料の層上の２つのライン間又は材料の隣接する層上のライン間に絶縁性の電気的空間を設けるための方法及び構造を記載している。ベース部材から外側に伸びている複数の支持部材を有するベース部材が形成される。該ベース部材上に及び支持部材の周りに、除去することができる材料が堆積される。次いで、前記支持部材及び除去することができる材料の上に、絶縁性材料のキャップ(cap)部材が堆積される。ベース部材の少なくとも１つに又は除去することができる材料と通じているキャップ部材にアクセス開口が形成される。該アクセス開口を通して除去することができる材料が除去され、それによってキャップ部材とベース部材との間及び支持部材間に空間が定められる。この段階の間に、除去することができる材料によって空けられた空間に部分的真空（そこに、或る不活性気体を分散させることができる）を造ることができる。次いで、極めて低い誘電率を有するキャップ部材の間に密閉された空間を設けるように、アクセス開口が塞がれる。
米国特許第５，３２４，６８３号は、半導体デバイスにエアギャップ又はエア領域を形成するいくつかの技術を記載している。犠牲スペーサを選択的に除去するか又は犠牲層を選択的に除去することによって、エア領域が形成される。選択的成長法によって又はノンコンフォーマル(non-conformal)堆積技術によって、前記エア領域が密閉され、囲まれ又は隔離される。エア領域は、任意の圧力、気体濃度又は処理条件下に形成することができる。
前記特許に開示された技術は、犠牲材料（sacrificial material）の除去を行うための孔又は他の通路に依存している。米国特許第５，４６１，００３号において、犠牲材料は、多孔質誘電体層を通じて除去される。この特許によれば、金属リードを基板上に形成し、その後、金属リード及び基板上に、使い捨てることができる(disposable)固体層を堆積する。次いで、前記の使い捨てることができる固体層をエッチバックして金属リードの上部を露出する。次いで、金属リード及び使い捨てることができる層上に多孔質の誘電体層を堆積する。これに続いて、好ましくは、デバイスを高温（セ氏１００度以上）において酸素又は酸素−プラズマに暴露して、使い捨てることができる層を気化させ又は熱して除去することによって達成されると言われる、使い捨てることができる層の除去を行う。酸素は多孔質の誘電体層を通って移動し、使い捨てることができる層に達して該層と反応し、それによって、使い捨てることができる層を、多孔質の誘電体層から移動して戻る気体に変換する。使い捨てることができる層の除去後、エアギャップが残る。最後に、多孔質の誘電体層の上部に非孔質の誘電体層を堆積して、湿気から多孔質の誘電体層を密閉し、改善された構造的支持及び熱伝導率を与え、そして多孔質の誘電体層を不動態化(passivate)する。この方法によって、隣接する金属リード又はラインの全高を越えないエアギャップが生じる。前記米国特許第５，４６１，００３号は、この問題を改善しそしてプロセスマージンを増やす修正した方法を開示している。この修正された方法は、使い捨てることができる誘電体層が金属リードより高く伸びることができるように金属リードの上部に酸化物層を形成する更なる処理段階を含んでいる。
米国特許第６，１６５，８９０号では、半導体デバイスの金属ライン間に犠牲ノルボルネンポリマーを用い、そして次にデバイスを加熱して前記金属ライン間にエアギャップを残しながら前記ポリマーを分解する。分解生成物は、誘電体層中の孔又は通路を通して除去することができる（１７欄１２行）が、分解生成物は、固体で、多孔質で、無機の永久層を通して拡散させるのが好ましい。或る適切な誘電体層は、多孔度１０〜９０％を含むシリカ基材のキセロゲルを含んでいる。ＵＳＰ６，４５１，７１２では、熱可塑性マトリックス中に含まれるポロゲン(porogen)の分解及び前記気孔形成性(pore forming)材料の分解生成物のハードマスクを通じた透過によって多孔質の誘電材料が形成される。
Kohlら、IEEE Electron Device Letters,Vol.21,No.12,2000年12月,557-559頁は、犠牲ポリマーの臨界的材料特性が、（ａ）処理の間にわたり寸法安定性を与えるのに十分に高いガラス転移温度（例えば、セ氏３５０度以上）、（ｂ）エアギャップ形成の間にわたる圧力蓄積の問題を緩和するのに十分に遅い分解速度、（ｃ）分解後に好ましくない残留物がないこと、及び（ｄ）高温で起こることがあるデバイス損傷を緩和するのに十分に低い分解の温度（例えば、セ氏４５０度）を含んでいることを教示している。前記分解性の犠牲ポリマーの他の要件は、IBM Technical Disclosure Bulletin,Vol.38,No.9,1995年9月,137-140頁に開示されている。
本発明により、（ａ）デバイスの形成の間にデバイスの１つ以上の層に犠牲ポリマー組成物を堆積させる段階と、（ｂ）２．２ｇ／ｃｍ3より小さく、好ましくは、２．０ｇ／ｃｍ3より小さく、より好ましくは、１．５ｇ／ｃｍ3より小さく、そして最も好ましくは、１．３ｇ／ｃｍ3より小さい密度を有する、比較的非孔質で、有機で、ポリマー性の、絶縁性(insulating)誘電体材料（ハードマスク）の層１つ以上によりデバイスをコーティングする段階と、そして（ｃ）分解生成物がハードマスク層１つ以上を少なくとも部分的に通って透過し、それによってデバイス内部に少なくとも部分的なエアギャップを形成するように、前記犠牲ポリマー組成物を分解する段階とを含む、半導体デバイス内部に少なくとも部分的なエアギャップを形成する方法を提供する。
更に、本発明は、基板層と、導電層１つ以上と、２．２ｇ／ｃｍ3より小さく、好ましくは、２．０ｇ／ｃｍ3より小さく、より好ましくは、１．５ｇ／ｃｍ3より小さく、そして最も好ましくは、１．３ｇ／ｃｍ3より小さい密度を有する、比較的非孔質で、有機で、ポリマー性の、絶縁性誘電体材料（ハードマスク）の少なくとも１つの層と、及び場合により、不透過性で有機又は無機のシール(sealing)層とを含み、前記導電層の少なくとも一部分が少なくとも部分的なエアギャップによって該導電層の別の部分から分離されている、半導体デバイス、特に、前記方法によって製造される半導体デバイスを提供する。
犠牲ポリマー層上のコーティング層にハードマスク組成物を使用した場合、犠牲ポリマーの揮発性分解生成物の除去を助けるためにハードマスク層中に煙突(chimney)又は気孔が導入されなければ、犠牲ポリマー層が分解されたときに発泡(blistering)又は離層(delamination)が生じると通常予想されるであろう。驚くべきことに、本発明者らは、２．２ｇ／ｃｍ3より小さく、好ましくは、２．０ｇ／ｃｍ3より小さく、より好ましくは、１．５ｇ／ｃｍ3より小さく、そして最も好ましくは、１．３ｇ／ｃｍ3より小さい密度を有する有機のハードマスク層を用いた場合には、前記発泡又は離層を避けることができることを発見した。
本発明の別の態様において、引き続いてハードマスク中に多孔性を導入し、それによりハードマスク層の密度を更に低下させることによってハードマスクの透過性を更に向上させる。本発明のこの態様により、段階（ｃ）の前に又はそれと同時に、絶縁性誘電体材料の層１つ以上を、密度を低下させ及び／又は前記犠牲ポリマー組成物の分解生成物に対する前記材料の透過性を増加させるように処理する。
図１〜６は、本発明の方法のいくつかの段階を説明する、半導体構造の部分の横断面略図である。
米国特許の実務上、本明細書に引用した任意の特許、特許出願、仮特許出願、又は刊行物の内容をその全体として、特に、モノマー、オリゴマー、ポリマー又は半導体構造、合成又は製造技術及び当業界の一般知識の開示に関して、参考までに明細書中に含める。本明細書中で用いる場合、用語「含有する(comprising)」及びその派生語は、何れかの他の成分、段階又は手順が本明細書中に開示されているか否かにかかわらず、それらの存在を排除することを意図するものではない。如何なる疑義も避けるため、用語「含有する」を用いて本明細書中に記載した(claimed)全ての組成物は、そうでないと明言されていない限りは、何れかの他の添加剤、補助剤、又は化合物を含むことができる。対照的に、用語「本質的に〜からなる」は、本明細書中で用いる場合、何れかの連続的な列挙(succeeding recitation)の範囲から、実施性(operability)に本質的でないものを除いて、任意の他の成分、段階又は手順を排除する。用語「〜からなる」を用いる場合は、明確に記載又は列挙されていない如何なる成分、段階又は手順をも排除する。用語「又は」は、他に断らない限り、列挙したメンバーを個別に並びに何れかの組合わせにおいて示す。
用語「部分的に」又は「少なくとも部分的に」は、本発明による半導体構造中に、犠牲ポリマー材料又は該材料の分解生成物残さの一部が残ることがある可能性を示す。望ましくは、犠牲ポリマーの少なくとも９０重量％、より好ましくは、少なくとも９９重量％が失われ、そして生じたエアギャップ中で空気又は不活性気体に置き換わる。更に、分解生成物の少なくとも５０重量％、より好ましくは、少なくとも９０重量％が、本発明の方法により１つ又は複数のハードマスク層を通じた透過によって除去され、いずれの残さも導体層間で又はその空隙又は孔によって、又は他の手段によって前記構造を出る。
用語「比較的非孔質」は、ハードマスク中の気孔の量が揮発性の分解生成物の逃げを許容するには不十分であることを意味する。前記揮発性の分解生成物の好ましくは５０％以下そしてより好ましくは少なくとも１０％以下が、構造の外側と直接に通じている空隙又は気孔によって、生じた構造から除去される。
用語「分解」又は「分解生成物」は、犠牲ポリマー層を含有する犠牲ポリマー又は組成物の解重合又は分解後に形成される低分子量の生成物を意味する。該生成物は、純粋に熱的な解重合又は分解（揮発）によって又は化学薬剤、例えば、酸素、オゾン又はフッ素の作用を介して形成することができる。
本発明の方法に用いるのに適切な犠牲組成物は、場合により化学薬剤の存在下で、加熱後に分解に付される有機及び無機のポリマー材料を含んでいる。無機材料の例は、熱分解に付される固体無機物(solid inorganic)、例えば、フッ素化無定形炭素、並びにスルフィド、オキシド、カーバイド及びカーボネート材料を含んでいる。有機材料の例は、同様に熱分解に付される、少なくともＣ−Ｃ結合一部を含む、炭素、ケイ素、又は硫黄含有ポリマーを含んでいる。好ましい犠牲組成物は、有機ポリマー、特に、ポリアミド、ポリアクリレート−、ポリビニル芳香族−、ベンゾシクロブテン−、及びポリシクロオレフィン系−ポリマーである。
好ましい犠牲ポリマーは、アクリレート−、メタクリルレート−、ビニル芳香族−、ノルボルネン−、ビニルベンゾシクロブテン−又はエチニルアリール置換１，３−シクロペンタジエノン−モノマーの重合反応生成物を含むホモポリマー及びコポリマーを含んでいる。好ましいコポリマーは、重合性コモノマー１種以上と共重合される前記モノマーを含んでいる。特に好ましいポリマーは、周知のビスビスシクロオレフィン、特に、ノルボルネン又は置換ノルボルネンに基づいたホモポリマー及びコポリマーである。
他の例は、アクリレート、ビニル芳香族炭化水素(vinylaromatic)、ノルボルネン及びアルキルジオールジアクリレートから選ばれる第一のモノマーとビニルベンゾシクロブテン又は１，３ビス２［４−ベンゾシクロブテニル（エテニル）］ベンゼンから選ばれる第二のモノマーとのコポリマーを含んでいる。特に望ましくは、犠牲ポリマーは、充分量、ポリマーの全モノマー量に基づいて、好ましくは、９９〜４０モル％、より好ましくは、９５〜７５モル％の、そしてポリマーに所望の分解温度を付与するように選ばれた第一のモノマーと、及び充分量の、ポリマーの全モノマー量に基づいて、好ましくは、１〜６０モル％、より好ましくは、５〜２５モル％の、ポリマーに所望のガラス転移温度を付与するように選ばれた第二のモノマーとを含有する。このアプローチを用いれば、エアギャップ半導体構造を加工するための特定の温度要件に適合した分解温度及びガラス転移温度を有するポリマーを得ることができる。
適切なコポリマーの特定の例は、（ａ）５−エチリデン−２−ノルボルネンとビニルベンゾシクロブテン（又はビニルベンゾシクロブテン誘導体）とのコポリマー、（ｂ）５−エチリデン−２−ノルボルネンと５−（３−ベンゾシクロブチリデン）−２−ノルボルネンとのコポリマー、（ｃ）スチレン（又はスチレン誘導体）と５−（３−ベンゾシクロブチリデン）−２−ノルボルネンとのコポリマー、（ｄ）スチレン（又はスチレンの誘導体）とビニルベンゾシクロブテン（又はビニルベンゾシクロブテン誘導体）とのコポリマー、及び（ｅ）ビス［３−（４−ベンゾシクロブテニル）］１，ｎ（ｎ＝２〜１２）アルキルジオールジアクリレートと１，３ビス２［４−ベンゾシクロブテニル（エテニル）］ベンゼンとのコポリマーを含む。
本明細書中で用いる用語「スチレンの誘導体」は、式中のＲが、官能基、例えば、ニトロ基、アミノ基、シアノ基、カルボニル基及びカルボキシル基によって一置換又は多置換されていることができる、炭素原子１〜６個を含むアルキル基であり、そしてＡｒがフェニル基、アルキルフェニル基、ナフチル基、ピリジニル基又はアントラセニル基である、Ａｒ−ＣＲ＝ＣＨ2を意味する。
用語「ビニルベンゾシクロブテン」は、ビシクロ［４．２．０］オクタ−１，３，５−トリエン、２−エテニル及びビシクロ［４．２．０］オクタ−１，３，５−トリエン、３−エテニルを意味し、すなわち、エチレン基はベンゼン環に結合しておりそしてシクロブテン環には結合していない。
用語「ビニルベンゾシクロブテンの誘導体」は、ビニルベンゾシクロブテンの水素原子１個以上が、官能基、例えば、ニトロ基、アミノ基、シアノ基、カルボニル基及びカルボキシル基によって一置換又は多置換されていることができるアルキル基、アリール基、アルキルアリール基又はへテロ原子によって置換されていることを意味する。
本発明に用いる基板は、その上にパターン形成された導電層を形成しようとする何れかの基板であることができる。典型的には、前記基板は、その上に形成される低レベル金属相互接続構造(lower level metal interconnect structure)を有する又は有さないシリコンウエハを含んでいる。
本発明に用いるのに適した犠牲ポリマーは、有機ポリマー（すなわち、主鎖中に炭素原子少なくとも数個及び場合によりヘテロ原子、例えば、酸素原子又はケイ素原子を含むポリマー）又は無機（すなわち、主鎖中に炭素原子を欠き、そして好ましくは、主鎖がケイ素原子、ホウ素原子及び他の金属原子又は非金属(metalloid)原子及び場合により酸素原子からなる）を含む。適切な有機ポリマーの例は、ポリビニル芳香族ポリマー、例えば、ポリスチレン、ポリ−α−メチルスチレン、ビニル芳香族ポリマーとコモノマーとのコポリマー；ポリアクリロニトリル、ポリエチレンオキシド、ポリプロピレンオキシド、ポリエチレン、ポリ乳酸、ポリシロキサン、ポリカプロラクトン、ポリウレタン、ポリメタクリレート、ポリアクリレート、ポリブタジエン、ポリイソプレン、ポリアミド、ポリテトラヒドロフラン、ポリ塩化ビニル、ポリアセタール、アミンキャップ (amine-capped)アルキレンオキシド、ポリラクチド、ポリラクテート、ポリプロピレンオキシド、及びエチレングリコール／ポリ（カプロラクトン）を含んでいる。上記定義内の無機ポリマーの例は、シリカ、炭化ケイ素、及びポリマーマトリックス中に炭素原子を欠くシルセスキオキサン(silsesquioxane)である。
有機ポリマーの好ましい例は、ポリアリーレンエーテル（例えば、ザ・ダウ・ケミカル・カンパニー製のＳｉＬＫ（商標）誘電樹脂、ハネウェル製のＦｌａｒｅ（商標）樹脂）、ポリオルガノシロキサン、及びベンゾシクロブテン基材樹脂（例えば、ザ・ダウ・ケミカル・カンパニー製のＣｙｃｌｏｔｅｎｅ（商標）樹脂）を含む、ポリアリーレンである。犠牲ポリマーとして有用な他の適切な有機ポリマーは、シクロペンタジエノン官能基及びアセチレン官能基、好ましくは、フェニルアセチレン官能基を含むモノマーの反応生成物である。例として、米国特許(U.S.)第５，９６５，６７９号、及び２００２年２月１５日に出願された同時継続米国特許出願番号(copending U.S.Patent Application Serial No.)１０／０７８２０５に記載のポリマーを挙げることができる。
犠牲ポリマーとして用いるのに最も好ましい有機ポリマーは、ビニル芳香族モノマー、特にスチレン１種以上と、５０〜９０モル％、好ましくは、６０〜８０モル％の重合ビニル芳香族モノマーを含むビニルベンゾシクロブテンコモノマー１種以上とのコポリマーである。前記ポリマーは、ハードマスク層の付与及び硬化の間にわたる高い処理温度におけるシクロブテン官能価の残りの開環によりポリマー中に結果として生じた架橋を用いた、別個のモノマーのビニル官能価の共重合により容易に調製される。
犠牲ポリマーは、容易に分解して犠牲ポリマー層内部により大きい気体透過性を有するより多孔質の構造を残すように設計される種々の組成及び形態の吸蔵ポリマー（occluded polymer）であるポラゲン(poragen)１種以上を含むことができる。ポラゲン、又は気孔形成性材料は、半導体層又はハードマスク自体の発泡又は離層に至ることがある不利な急速な気体の発生なしに徐々に犠牲ポリマーを分解させることもできる。
適切なポラゲン材料は、線状、分枝状、星状(star)、高分枝状(hyperbranched)、樹枝状(dendritic)の、及び架橋されたオリゴマー又はポリマーを含む。或る好ましいポロゲンの形態は、架橋ポリマーのナノ粒子である。例えば、マトリックスに結合する反応性官能基（reactive functionality）を含ませることによって、マトリックス材料にポロゲンを化学的に結合させる。ポロゲンとして適切な化学的性質は、或る程度、選択されるマトリックス材料に応じる。好ましくは、何れかのポロゲンを含む犠牲ポリマーは、約２５０〜約４００℃の範囲の温度で分解する。適切なポラゲンポリマーは、ポリビニル芳香族ポリマー、例えば、ポリスチレン及びポリ−α−メチルスチレン；ポリアクリロニトリル、ポリエチレンオキシド、ポリプロピレンオキシド、ポリエチレン、ポリ乳酸、ポリシロキサン、ポリカプロラクトン、ポリウレタン、ポリメタクリレート、ポリアクリレート、ポリブタジエン、ポリイソプレン、ポリアミド、ポリテトラヒドロフラン、ポリ塩化ビニル、ポリアセタール、アミンキャップ・アルキレンオキシド、ポリラクチド、ポリラクテート、ポリプロピレンオキシド、及びエチレングリコール／ポリ（カプロラクトン）を含んでいる。
工業において用いられる典型的なコーティング法によって、例えば、スピンコーティング、スプレー(spraying)、メニスカス、押出被覆又は他のコーティング法によって、又は基板上へ予備成形フィルム又はラミネートフィルムをプレスし、置き(laying)、又は別な方法で付着させることによって、適切な基板上に犠牲ポリマー又はポリマー組成物をコーティングすることができるように、該犠牲ポリマー又はポリマー組成物は、望ましくは、通常の溶媒、例えば、トルエン、キシレン又はメシチレン中に容易に分散され又は溶解する。
本発明に用いるのに適した他の犠牲ポリマーは、ＵＳＰ４，６９８，３９４に開示されているα−メチルスチレンとビニルベンゾシクロブテンとのコポリマー、及び全て２００３年２月５日に出願されたＵＳＰ５，４６１，００３及び６，１６５，８９０、及びＵＳＳＮ１０／４４５，６５０、１０／４４５，６５１、１０／４４５，６５２に教示されているポリマーを含む。
絶縁性誘電体材料（ハードマスク）は、何れかの適切な有機ポリマー材料（すなわち、主鎖中に炭素原子少なくとも数個及び場合によりヘテロ原子、例えば、酸素原子又はケイ素原子を含有するポリマー）又は気孔形成を惹起し又は犠牲層の分解生成物に対する材料の透過性を増大させるために後処理に付される前記材料から形成することができる。所望ならば、気孔形成性材料（ポラゲン）、例えば、分解性物質又は発泡剤若しくは発泡剤を生成することができる化合物を誘電体材料中に含ませ、そして後で犠牲材料の分解と同時に又はその前に活性化するか又は除去し、それによって誘電体層中に気孔又は空隙を導入することができる。一つの態様において、この方法は、誘電体層の多孔性が、何れかの適切な潜在的な気孔、空隙又は気泡(cell)生成技術によって、任意の平坦化段階の前に又はその後で本発明により必要とされる段階において引き続き誘導されること、及び犠牲層が酸素、酸素プラズマ、又は他の気体若しくは液体薬剤への暴露によって分解されることを除いては、ＵＳＰ５，４６１，００３の方法と同様である。本発明によれば、開放気泡又は独立気泡構造を形成することができる。
適切な誘電体材料は、ポリマー有機物質、例えば、炭化水素ポリマー、官能性(functionalized)有機ポリマー、及び炭素とケイ素又はホウ素との混合コポリマーを含む。好ましい有機ポリマーハードマスク物質は、ポリアリーレンホモポリマー及びコポリマー、並びに、マトリックス中にケイ素原子、酸素原子及び炭素原子の何れをも含む、ケイ素及び炭素の混合ポリマーオキシドである、有機変性(organic modified)セスキシロキサンを含む。前記ポリマー材料と酸化アルミニウム、ケイ酸アルミニウム、又は混合ケイ酸アルミニウム／マグネシウムとの混合物も用いることができる。所望ならば、本明細書に開示のように密度低減のために、前記有機ポリマーの全てを変性することができる。
本発明の誘電体又はハードマスク層として用いるのに特に好ましいポリマー材料は、シクロペンタジエノン基２個以上を有する多官能性化合物を、芳香族アセチレン基２個以上を有する多官能性化合物と反応させることによって調製されるポリアリーレン樹脂を含有する。前記モノマー、並びに、シクロペンタジエノン基１個を芳香族アセチレン基２個と一緒に含む特定の単成分反応性モノマーの例、詳細には、３，４−ビス（３−（フェニルエチニル）フェニル）−２，５−ジシクロペンタジエノン及び３，４−ビス（４−（フェニルエチニル）フェニル）−２，５−ジシクロペンタジエノン、及び前記モノマーから製造される絶縁性フィルム及びポリマーは、ＵＳＰ５，９６５，６７９に開示された。典型的には、これらの材料は、溶媒溶液中でＢ段階にあり、そして次に基板上にスピンコーティングされた後で熱板ベーキング段階及び引き続き炉中での約４００〜４５０℃までの硬化（ガラス化）により硬化を終える。適切なポリアリーレン誘電体材料の他の例は、ＵＳＰ６，３５９，０９１、６，１７２，１２８及び６，１５６，８１２並びにＷＯ００／３１１８３に開示されている。
他の適切な材料は、オルガノシロキサン、好ましくは、置換アルコキシシラン又は置換アシルオキシシランの加水分解又は部分的加水分解反応生成物から形成される硬化生成物を含む。
アルコキシ又はアシルオキシシランの加水分解は、加水分解されていない、部分的に加水分解された、完全に加水分解された及びオリゴマー化されたアルコシキシラン又はアシルオキシシランの混合物を生ずる。加水分解された又は部分的に加水分解されたアルコキシシラン又はアシルオキシシランが別のアルコキシシラン又はアシルオキシシランと反応して水、アルコール又は酸及びＳｉ−Ｏ−Ｓｉ結合を生成する場合にオリゴマ−化が起こる。本明細書中で用いる用語「加水分解されたアルコキシシラン」又は「加水分解されたアシルオキシシラン」は、部分的又は完全の何れのレベルの加水分解をも、並びにオリゴマ−化も包含する。加水分解の前の置換アルコキシ又はアシルオキシシランは、好ましくは、下記式：
Figure 0004531400
 （式中、Ｒは、Ｃ1−Ｃ6アルキリデン基、Ｃ1−Ｃ6アルキレン基、アリーレン基、又は直接結合であり；Ｙは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2−Ｃ6アルキニル基、Ｃ6−Ｃ20アリール基、３−メタクリルオキシ基、３−アクリルオキシ基、３−アミノエチル−アミノ基、３−アミノ基、−ＳｉＺ2ＯＲ’基、又は−ＯＲ’基であり；Ｒ’は、独立して、それぞれ、Ｃ1−Ｃ6アルキル基又はＣ2−Ｃ6アシル基であり；そしてＺは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6-20アリール基又は−ＯＲ’基である）で表されるものである。用語「アルキリデン」は、結合が同じ炭素原子上に生じる脂肪族炭化水素基を示す。用語「アルキレン」は、式−（ＣnＨ2n）−に相当する基を示す。用語「アリール」は、芳香族炭化水素基、Morrison and Boyd,Organic Chemistry,第３版,1973年に記載のように（４ｎ＋２）個の電子を含むと定義される「芳香族炭化水素」を示す。用語「アリーレン」は、２個の結合点を有するアリール基を示す。用語「アルキル」は、飽和脂肪族炭化水素基、例えば、メチル基、エチル基などを示す。「アルケニル」は、二重結合少なくとも１個を含むアルキル基、例えば、エチレン基、ブチレン基などを示す。「アルキニル」は、炭素対炭素三重結合少なくとも１個を含むアルキル基を示す。「アシル」は、−Ｃ（Ｏ）Ｒ構造を有する基を示す（例えば、Ｃ2アシルは、−Ｃ（Ｏ）ＣＨ3である）。「アシルオキシ」は、−ＯＣ（Ｏ）Ｒ構造を有する基を示す。前記した基は、アルコキシシランがコーティング組成物の他の成分と相溶性のままであるという条件で、他の置換基、例えば、ハロゲン原子、アルキル基、アリール基、及びヘテロ基、例えば、エーテル基、オキシイミノ基、エステル基、アミド基；又は、酸性又は塩基性部分、すなわち、カルボン酸基、エポキシ基、アミノ基、スルホン酸基、又はメルカプト基も含むことができる。好ましくは、用いるシランは、シランの混合物である。シランは、アルコキシシラン、アシルオキシシラン、トリアルコキシ−シラン、トリアシルオキシシラン、ジアルコキシシラン、ジアシルオキシシラン、テトラアルコキシシラン又はテトラ−アシルオキシシランであることができる。ケイ素原子に直接結合する有機基の一部の例は、フェニル基、メチル基、エチル基、エタクリルオキシプロピル基、アミノプロピル基、３−アミノエチルアミノプロピル基、ビニル基、ベンジル基、ビシクロヘプテニル基、シクロヘキセニルエチル基、シクロヘキシル基、シクロペンタジエニルプロピル基、７−オクタ−１−エニル基、フェネチル基、アリル基又はアセトキシ基のような基であることができる。好ましくは、無溶媒法によって、シランを加水分解し又は部分的に加水分解する。一部の有機基がケイ素原子に直接結合されるという条件で、シランは、硬化後でさえ有機部分を保有している。ハードマスク層中で所望の特性のバランスを取るために、シランの混合物を用いることができる。例えば、本出願人らは、アリールアルコキシ又はアリールアシルオキシシラン（例えば、フェニルトリメトキシシラン）を不飽和炭素−炭素結合を持った基（例えば、アルケニル又はアルキイデニル(alkyidenyl)部分、例えば、ビニル基又はフェニルエチニル基）を有するアルキルオキシシラン又はアシルオキシシランと組み合わせることにより、犠牲ポリマー材料に、そして最終的には該ポリマー材料が付着する導電層に、優れた湿潤、コーティング及び付着特性が付与されることを見出した。芳香族炭化水素置換されたシランの存在も感湿性を改善しそして単独(single)シラン系に比して誘電率を向上させることができる。更に、アルキルアルコキシシラン又はアルキルアシルオキシシラン（例えば、メチルトリメトキシシラン又はエチルトリメトキシシラン）をアリール及び不飽和置換されたシランと組み合わせて用いることにより、得られるハードマスクにおいて保湿性／防湿性が更に向上しそして誘電率が低減されることが見出された。更に、モノアルコキシ、モノアシルオキシ、ジアルコキシ、ジアシルオキシ、トリアルコキシ、トリアシルオキシ、テトラアルコキシシラン又はテトラアシルオキシシランの混合物を、同様に混合物中に用いることによりエッチング選択性(etch selectivity)の増大、ブランチング(branching)の調整などを可能とすることができる。
（ａ）下記式：
Figure 0004531400
 （式中、Ｒａは、Ｃ1−Ｃ6アルキリデン基、Ｃ1−Ｃ6アルキレン基、アリーレン基、又は直接結合であり；Ｙａは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6−Ｃ20アリール基、３−メタクリルオキシ基、３−アクリルオキシ基、３−アミノエチル−アミノ基、３−アミノ基、−ＳｉＺａ2ＯＲａ’基、又は−ＯＲａ’基であり；Ｒａ’は、独立して、それぞれ、Ｃ1−Ｃ6アルキル基又はＣ2−Ｃ6アシル基であり；そしてＺａは、Ｚａ又は結合Ｒａ−Ｙａの少なくとも１つが非芳香族炭化水素の炭素炭素結合不飽和を含有するという条件で、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6-20アリール基又は−ＯＲａ’基である）
で表されるシラン５０〜９５モル％、
（ｂ）下記式：
Figure 0004531400
 （式中、Ｒｂは、Ｃ1−Ｃ6アルキリデン基、Ｃ1−Ｃ6アルキレン基、アリーレン基、又は直接結合であり；Ｙｂは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6−Ｃ20アリール基、３−メタクリルオキシ基、３−アクリルオキシ基、３−アミノエチル−アミノ基、３−アミノ基、−ＳｉＺｂ2ＯＲｂ’基、又は−ＯＲｂ’基であり；Ｒｂ’は、独立して、それぞれ、Ｃ1−Ｃ6アルキル基又はＣ2−Ｃ6アシル基であり；そしてＺｂは、Ｚｂ又は結合Ｒｂ−Ｙｂの少なくとも１つが芳香族環を含むという条件で、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6-20アリール基又は−ＯＲｂ’基である）
で表されるシラン５〜４０モル％、及び
（ｃ）下記式：
Figure 0004531400
 （式中、Ｒｃは、Ｃ1−Ｃ6アルキリデン基、Ｃ1−Ｃ6アルキレン基、アリーレン基、又は直接結合であり；Ｙｃは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6−Ｃ20アリール基、３−メタクリルオキシ基、３−アクリルオキシ基、３−アミノエチル−アミノ基、３−アミノ基、−ＳｉＺｃ2ＯＲｃ’基、又は−ＯＲｃ’基であり；Ｒｃ’は、独立して、それぞれ、Ｃ1−Ｃ6アルキル基又はＣ2−Ｃ6アシル基であり；そしてＺｃは、Ｚｃ又は結合Ｒｃ−Ｙｃの少なくとも１つがアルケニル基を含有するという条件で、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6-20アリール基又は−ＯＲｃ’基である）
で表されるシラン０〜４５モル％
を含む、加水分解された又は部分的に加水分解された生成物の混合物である組成物が特に好ましい。前記モル百分率は、ハードマスク組成物中のシラン（ａ）、（ｂ）及び（ｃ）の総モル数に基づいている。
本発明の一つの態様によれば、ハードマスク層を形成する材料は、層の形成後に分解し、それによって誘電体材料の密度を低下させ又は犠牲ポリマー層の分解生成物に対する誘電体材料の透過性を増加させる気孔形成性物質を少量含むことができる。適切な気孔形成性物質（ポラゲン）は、炭素粒子、炭素繊維（カーボンナノチューブを含む）、架橋ポリマー、ブロックコポリマー、及び嵩高の樹枝状(bulky dendridic)型ポリマーを含む。望ましくは、ポラゲンは、ハードマスク材料の総重量に基づいて、１〜５０％、好ましくは、５〜２５％の量で誘電体材料中に存在する。
ハードマスクに用いるのに適したポラゲンは、前駆体から形成されるマトリックス中に小ドメインを形成することができそして引き続いて、例えば、熱分解によって除去することができる何れの化合物も含む。好ましいポラゲンは、グラフトコポリマー、エマルションポリマー及びブロックコポリマーを含む、モノマー２種以上のホモポリマー及びインターポリマーを含むポリマーである。適切な熱可塑性材料は、ポリスチレン、ポリアクリレート、ポリメタクリレート、ポリブタジエン、ポリイソプレン、ポリフェニレンオキシド、ポリプロピレンオキシド、ポリエチレンオキシド、ポリ（ジメチルシロキサン）、ポリテトラヒドロフラン、ポリエチレン、ポリシクロヘキシルエチレン、ポリエチルオキサゾリン、ポリビニルピリジン、ポリカプロラクトン、ポリ乳酸、これらの材料を製造するのに用いるモノマーのコポリマー、及びこれらの材料の混合物を含む。熱可塑性材料は、実際に(in nature)、線状、分枝状、高分子状、樹枝状、又は星状などであることができる。ポラゲンは、Ｂ段階化(B-staging)の間に又は該段階化の次に架橋性マトリックス前駆体と反応してポリマー鎖のブロック又はペンダント置換を形成するように設計することもできる。例えば、反応性基、例えば、ビニル基、アクリレート基、メタクリレート基、アリル基、ビニルエーテル基、マレイミド基、スチリル基、アセチレン基、ニトリル基、フラン基、シクロペンタジエノン基、ペルフルオロエチレン基、ＢＣＢ基、ピロン基、プロピオレート基、又はオルト−ジアセチレン基を含む熱可塑性ポリマーは、架橋性マトリックス前駆体と化学結合を形成することができ、そして次に前記熱可塑性ポリマーを除去して気孔を残すことができる。ハードマスク材料に添加されるポラゲンは、望ましくは、結果として、平均孔径１〜２００ｎｍ、より好ましくは、約２〜１００ｎｍ、最も好ましくは、約５〜５０ｎｍを有する空隙又は気孔をマトリックス中に形成する材料である。適切なブロックコポリマーは、ブロックの一つが架橋ポリマーマトリックス樹脂と相溶性であり、そして他のブロックが該樹脂と相溶性ではないブロックコポリマーを含む。有用なポリマーブロックは、ポリスチレン、例えば、ポリスチレン及びポリ−α−メチルスチレン、ポリアクリロニトリル、ポリエチレンオキシド、ポリプロピレンオキシド、ポリエチレン、ポリ乳酸、ポリシロキサン、ポリカプロラクトン、ポリウレタン、ポリメタクリレート、ポリアクリレート、ポリブタジエン、ポリイソプレン、ポリ塩化ビニル、及びポリアセタール、及びアミンキャップ・アルキレンオキシド（ハンツマン社(Huntsman Corp.)からＪｅｆｆａｍｉｎｅ（商標）ポリエーテルアミンとして市販）を含むことができる。
好ましくは、ハードマスク組成物に用いるポロゲンを、Ｂ段階性(B-stageable)前駆体にグラフトする。このグラフトは、ポロゲン上に残っているエチレン系不飽和基がモノマー上の反応性基と反応するのに利用することができるので、Ｂ段階化の前にポロゲンをモノマーに添加することによって達成することができる。これとは別に、一部のＢ段階化がポロゲンの添加前に生じることがあり、そしてポロゲン上に残っているエチレン系不飽和基をＢ段階化した反応生成物中に残っている反応基と反応させるのに充分な条件に混合物を付すことによってポロゲンをグラフトすることができる。次いで、基板上に混合物をコーティングする（好ましくは、例えば、公知の方法によるスピンコーティングによって溶媒コーティングする）。マトリックスを硬化し、そしてポロゲンの熱分解温度を超えてポロゲンを加熱することによりポロゲンを除去する。
特に好ましいポラゲンは、乳化重合によって調製される架橋ポリマーである。乳化重合法は当業者に公知であり、そして、例えば、多くの文献ソースに詳細に記載されている。アニオン、カチオン、又はノニオン界面活性剤１種以上を用いることによって水性乳化重合において極めて小さい架橋炭化水素基材ポリマー粒子が調製されてきた。前記調製の例は、ソースの中でもとりわけ、J. Dispersion Sci. and Tech.,vol.22,No.2-3,231-244(2001)，合成樹脂乳剤の応用(The Application of Synthetic Resin Emulsion),H.Warson,Ernest Benn Ltd.,1972,p.88，及びColloid Polym.Sci.,269,1171-1183(1991),Polymer Bull.,43,417-424(1999)，及び２００２年２月１５日出願のＵＳＳＮ１０／０７７６４２に見出すことができる。
本発明の別の態様において、ハードマスク層は、気泡形成性物質、例えば、膨潤及び引き続きの収縮を受け、それによって誘電体材料のマトリックス内部に空隙空間を造る、発泡剤、アジ化物、揮発性有機又は無機の形成性(forming)
物質、又はポリマーを含む。このように、誘電体材料中に多孔性が造られ、密度が低められ、又は犠牲層の分解生成物に対する誘電体材料の透過性が高めら
れる。
本発明においてハードマスク層の配合物の調製に用いるのに適した溶媒は、熱硬化性のポリアリーレン前駆体組成物を処理するのに有用な公知の溶媒を含む。溶媒は、単一の溶媒又は溶媒１種以上の混合物であることができる。例として、メシチレン、ピリジン、トリエチルアミン、Ｎ−メチルピロリジノン（ＮＭＰ）、メチルベンゾエート、エチルベンゾエート、ブチルベンゾエート、シクロペンタノン、シクロヘキサノン、シクロヘプタノン、シクロオクタノン、シクロヘキシルピロリジノン、及びエーテル又はヒドロキシエーテル、例えば、ジベンジルエーテル、ジグライム(diglyme)、トリグライム、ジエチレングリコールエチルエーテル、ジエチレングリコールメチルエーテル、ジプロピレングリコールメチルエーテル、ジプロピレングリコールジメチルエーテル、プロピレングリコールフェニルエーテル、プロピレングリコールメチルエーテル、トリプロピレングリコールメチルエーテル、トルエン、キシレン、ベンゼン、ジプロピレングリコールモノメチルエーテルアセテート、ジクロロベンゼン、プロピレンカーボネート、ナフタレン、ジフェニルエーテル、ブチロラクトン、ジメチルアセトアミド、ジメチルホルムアミド及びそれらの混合物を挙げることができる。
ここで図１〜６を参照すると、半導体構造の一部の横断面略図が示されており、本発明の一つの観点による方法のいくつかの段階を説明している。図１及び２において、基板３２上に犠牲ポリマー３０のパターン形成層を形成する。基板３２は、パターン付き(patterned)又はパターンなし(unpatterned)であり得る。基板は、ベース層又はベース層を覆う材料の層、例えば、集積回路チップ（図示せず）においてデバイスの上に位置することができる二酸化ケイ素の絶縁層であることができる。特定の例によれば、基板は、例えば、トランジスタ、ダイオード、及び他の半導体要素（当業者に周知）を含むことができる半導体ウエハであり得る。
図１に示すように、スピンコーティング、スプレーコーティング若しくはメニスカスコーティング、化学的気相成長法、プラズマ促進化学的気相成長法、ゾル・ゲル法、又は他の適切な方法によって、最も好ましくは、犠牲層の溶液をスピンコーティングしそして溶媒を除去することによって、基板３２上に、比較的均一な薄層として犠牲層３０を堆積する。
図２において、半導体デバイスに形成すべきエアギャップ１つ以上の所望のパターンに対応するように犠牲層をパターン形成する。例えば、レーザアブレーション(laser ablating)、エッチングなどを含む、何れかの適切な技法を用いて、犠牲層をパターン形成することができる。犠牲層は、パターン形成を促進するように感光性になっていることができる。
図３において、通常は金属、例えば、銅又はアルミニウムである、導電材料の層３４を、犠牲層３０のアブレーション領域(ablated area)に及びその残留部分上に堆積する。これは、例えば、金属スパッタリング、化学的気相成長法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、電気めっき、無電解めっきなどを含む何れか適切な技法によって行うことができる。
図４において、必要に応じて、例えば、化学的機械的研磨法（ＣＭＰ）を含む何れか適切な技法によって、導電層３４を平坦化する。ＣＭＰを用いる場合、犠牲層の表面に、エッチストップ(etch stop)（例えば、二酸化ケイ素又は他の適切な材料の層）を付与することができる。もちろん、種々の層を形成する順序を逆転して、最初に、何れか適切な技法によって基板上にパターン形成導電層３４を形成し、そしてその後に引き続き犠牲層３０を形成し、そして表面を平坦化して導電層３４及び犠牲層３０の個別の表面を露出することができることは、熟練技術者に理解されるであろう。更に、前記プロセスを１回以上繰返して本発明に係る多層型(multiple level)半導体デバイスを造ることができる。
図４から理解されるように、好都合なことに、隣接する犠牲材料の高さより低い高さで導電層３４を形成することができる。このことによって、静電結合を低減するのに望ましく、金属リードの上部より上に伸びているエアギャップが生じることが理解されよう。犠牲材料のパターン（図示せず）に対応するパターンで基板３２を選択的にアブレート又は除去することができるので、生じるエアギャップは、上に導電層が堆積される基板のレベルより下に伸びていることも熟練技術者には理解されよう。
図５において、犠牲層３０及び導電層３４の表面上に、本発明による永久誘電体又はハードマスク３６を堆積する。永久誘電体３６は、固体層として堆積し、そして導電層３４の少なくとも露出した表面及び犠牲層３０を覆う。望ましい場合は、導電層３４の露出した外面又は隣接する犠牲層の高さより低い高さまで低められた表面に酸化物コーティングを付与して端部効果(fringe effect)を除去し又は減少させることができる。同様に、望ましい場合は、犠牲材料の除去の前又は後に永久誘電体層を平坦化することができる。永久誘電体層は、スピンコーティング、スプレーコーティング又はメニスカスコーティング、化学的気相成長法、プラズマ促進化学的気相成長法、ゾル・ゲル法、又は他の方法によって堆積することができる。
犠牲層３０を含有する材料を、永久誘電体層３６を通じて除去し、図６に示すようにエアギャップ３８を形成する。好ましくは、熱分解及び拡散による永久誘電体層３６を通じた分解生成物１種以上の通過によって、犠牲層の除去を達成する。望ましくは、犠牲層からの分解生成物の分子量は比較的小さく、それによって半導体構造からのそれらの除去を促進する。特に望ましくは、得られる半導体構造４０のエアギャップ中に本質的に全く残留物が残らない（すなわち、残留物５重量％以下）ように、犠牲層として用いる化合物を３００〜５００℃、好ましくは、３５０〜４５０℃、最も好ましくは、４００〜４２５℃の温度で熱分解に付す。
犠牲層の分解速度は、永久誘電体を通じた拡散が永久誘電体層の物理的変形なしに起こるほど充分に遅いことが好ましい。拡散は、典型的には、エアギャップ内部に蓄積した圧力から生じる。この蓄積圧力が永久誘電体の機械的強度を超えるほど大きいのは好ましくない。永久誘電体を通じた気体の拡散率は、通常、温度と共に増加するので、高められた温度は、一般に、拡散を助長する。
分解に由来する残留気体は、通常、最終的に空気と交換するが、エアギャップが前記残留気体を含んでいることがあることは理解されよう。前記交換を阻止し、又はエアギャップ中に異種の気体（例えば、希ガス）及び／又は部分真空を配する段階を取ることができる。例えば、半導体構造を、拡散又は他の方法によりエアギャップから何れかの残留気体を引き抜く真空条件に付し、その後、適切なシール材料によって半導体構造をコーティングすることができる。半導体構造をシールする前に、半導体構造を制御された気体雰囲気、例えば、希ガスを含む気体雰囲気に付して、エアギャップを前記希ガスで満たすことができる。例えば、導体ラインの上下にエアギャップを並びに導体ラインの両側(sides)にエアギャップを有する半導体デバイスに相互接続の追加の層（複数を含む）を形成する更なる処理段階を半導体構造４０について実施することができる。このように、複数の相互接続レベルが設けられた後にそれぞれ次の相互接続レベル又は複数層の犠牲材料が同時に分解される前に、本発明の犠牲層を単一の層として分解することができる。好ましくは、複数層の相互接続構造全体を造り、そしてそれらの層を同時に分解する。犠牲層を除去し又は分解するのに多くの技法を用いることができるのも、当業者に理解されよう。しかしながら、熱分解が好ましい技法である。
所望ならば、ハードマスク上に不透過性コーティング又は封入層（シール層）１つ以上（図示せず）を付与して半導体構造との更なるガス交換を阻止することができる。本発明の方法は、図１〜６を参照しながら前記概説した特定の段階に限定されるものではない。例えば、ＵＳＰ６，１６５，８９０及び５，９６５，６７９、及び多数の他の文献は、他の適切な技法及び構造を開示している。
以下の実施例は、例を示すためだけのものであり、本発明の範囲を限定しようとするものではない。密度は、ラザフォード後方散乱分析(Rutherford Back Scattering)（ＲＢＳ）により測定する。
《実施例１》
Ａ）犠牲ポリマー−α−メチルスチレン／ビニルベンゾシクロブテンコポリマー
１Ｌ容丸底フラスコに、マグネチック・スターラー・バー、温度計、ガス入口アダプタ及びセプタムを備える。フラスコをセ氏１１０度まで加熱し、乾燥窒素の流れを用いて乾燥する。次いで、フラスコを氷／水浴中で冷却する。乾燥シクロヘキサン４００ミリリットル及び乾燥テトラヒドロフラン３８ミリリットルをフラスコに添加する。αメチルスチレン（アルミナ上を通して妨害剤(inhibitor)を除去し、次いで水素化カルシウムから蒸留）８２．６グラムをカニューレによってフラスコに添加する。ビニルベンゾシクロブテン（水素化カルシウムから蒸留により精製し、ブチルリチウムを用いて永続的な(persistent)色になるまで処理し、次いで再度蒸留）３９グラムをシリンジによってフラスコに添加する。
フラスコの温度をセ氏８度にする。シクロヘキサン中０．７２５モルのｓｅｃブチルリチウム溶液４．６ミリリットルを攪拌しながらフラスコに添加して重合を開始する。フラスコの温度をセ氏１２度まで上げる。フラスコを２時間攪拌する。次いで、イソプロパノール２ミリリットルをフラスコに添加する。更にイソプロパノールを添加することによってフラスコ中に生成したポリマーを沈殿させ、乾燥し、塩化メチレン中に溶解し、メタノール中で沈殿させ、そして次いで乾燥する。
乾燥したポリマーの重量は８２グラムである。プロトンＮＭＲ分析は、乾燥ポリマーがαメチルスチレンとビニルベンゾシクロブテンとのコポリマーであることを示す。プロトンＮＭＲ分析は、乾燥ポリマーがビニルベンゾシクロブテン２９．７重量％であることも示す。ゲル透過クロマトグラフィー分析は、乾燥ポリマーの数平均分子量が、多分散度(polydispersity)１．１１を有するポリスチレンスタンダードと比較して１６，３００グラム／モルであることを示す。示差走査熱量計は、ベンゾシクロブテン硬化前にガラス転移温度セ氏２００度、次いでセ氏２８０度での硬化後にガラス転移温度セ氏３５０度を示す（ポリマー上のシクロブテン基はセ氏２８０度で開環しそして隣接するシクロブテン基との反応によってポリマーを架橋する、Kirchhoffら，Prog.Polym.Sci.,Vol.18,85-185,1993参照、ベンゾシクロブテン部分上のシクロブテン環は、セ氏２５０〜２８０度に重合発熱最高温度を有してセ氏２００度において有意な速度で開環され始める）。乾燥ポリマー（未硬化）６グラムをメシチレン１４グラム中に溶解しそして孔径１ミクロンのフィルタを用いて濾過する。濾過したポリマー溶液２ミリリットルを半導体基板上にスピンコーティング（３，５００ｒｐｍ）して、半導体デバイスの犠牲層を調製する。
Ｂ）誘電体ポリマー形成
ａ）（４−（３，５−ビス（フェニルエチニル）フェニル）−２，３，５−トリフェニルシクロペンタジエノン）
《１−フェニルエチニル−３，５−ジブロモベンゼンの合成》
予備乾燥したマグネチック・スターラー・バーを含む予備乾燥した５００ミリリットル容ガラス製３つ口丸底反応器に、乾燥窒素雰囲気下で、１，３，５−トリブロモベンゼン（３１．４８グラム、０．１０モル）；フェニルアセチレン（１０．２２グラム、０．１０モル）；無水の(anhydrous)、窒素スパージした(nitrogen sparged)トリエチルアミン（４８．１８グラム、０．４７６モル）；トリフェニルホスフィン（０．６６グラム、０．００２５３モル）；パラジウム(II)アセテート（０．０９グラム、０．０００４１モル）及び無水の、窒素スパージしたＮ，Ｎ−ジメチルホルムアミド（９０ミリリットル）を添加した。反応器に、更に、ファン冷却式スパイラル型冷却器及びサーモスタット制御式加熱マントル付き温度計を備えた。攪拌及び加熱を開始し、そして１４分後、温度３５℃に達した時に、透明で、薄い琥珀色の溶液が生じた。累積１．６時間の反応時間の後、温度８０℃に達しそして次の１７．２時間この温度を維持した。この時点で、高速液体クロマトグラフィー（ＨＰＬＣ）分析は、フェニルアセチレン反応体の完全な(full)変換が達成されたことを示した。２リットル容ビーカー中に含まれた砕氷上に反応器内容物を注いだ。氷が完全に溶けた後、沈殿した生成物を、中間フリットガラス漏斗(medium fritted glass funnel)を通した濾過によって回収した。漏斗上の生成物ケーキを、脱イオン水で２回（１００ミリリットル）洗浄し、次いで沸騰エタノール（沸騰時の全容量３５０ミリリットル）から、湿潤生成物として、直接に再結晶させた。再結晶溶液を室温まで冷却し、そして１６時間室温で保持し、濾過及び真空下の乾燥（４０℃及び１ｍｍＨｇ）による回収後に薄黄色の繊維状結晶性生成物１７．１グラムを得た。ＨＰＬＣ分析は、所望の１−フェニルエチニル−３，５−ジブロモベンゼン生成物８９面積％、残留の１，３，５−トリブロモベンゼン４面積％及び単一の未知成分として残余分７面積％を示した。1Ｈ核磁気共鳴（ＮＭＲ）分析により測定されたスペクトルは、所望の生成物と一致した。
《３，５−ジブロモベンジルの合成》
チルド（２℃）冷却器、サーモスタット制御式加熱マントル付き温度計、及びマグネチック・スターラー・バーを備えた５００ミリリットル容ガラス製３つ口丸底反応器に、１−フェニルエチニル−３，５−ジブロモベンゼン（６．９４グラム）を含有する生成物の一部及びジメチルスルホキシド（１００ミリリットル）を添加した。反応器の内容物を攪拌溶液として１４０℃まで加熱し、次いでヨウ素（０．０７グラム、０．０００５５モル）を添加した。反応温度１４０℃で３日後、熱生成物溶液を２５℃まで冷却し、その結果、黄色の結晶性スラリーが形成された。１０％ヒドロ亜硫酸ナトリウム水溶液（８７ミリリットル）、脱イオン水（１００ミリリットル）及びジエチルエーテル（２００ミリリットル）の攪拌混合物を含むビーカーに前記スラリーを添加した。１時間の攪拌後、ジエチルエーテル層を分液漏斗中に回収し、次いで脱イオン水で３回（７５ミリリットル）洗浄した。回収したジエチルエーテル溶液を無水硫酸ナトリウム上で乾燥し、そして中間フリットガラス漏斗を通して濾過して濾液を得、次いでこれをロータリーエバポレーターで蒸発乾固した。この粗製生成物を沸騰エタノールから再結晶させた。この再結晶溶液を室温まで冷却し、そして室温に１６時間保持して、薄黄色のフワフワした(fluffy)結晶性生成物５．７０グラムを得た。ＨＰＬＣ分析は、単一の未知成分としての残余分１面積％と共に、所望の３，５−ジブロモベンジル生成物９９面積％の存在を示した。1Ｈ−ＮＭＲは、所望の生成物のものと一致した。
《３，５−ビス（フェニルエチニル）ベンジルの合成》
予備乾燥したマグネチック・スターラー・バーを含む予備乾燥した５００ミリリットル容ガラス製３つ口丸底反応器に、乾燥窒素雰囲気下で、３，５−ジブロモベンジル（１２．５０グラム、０．０６７９臭素相当）、フェニルアセチレン（８．４０グラム、０．０８２２モル）、無水の、窒素スパージしたトリエチルアミン（１８．７７グラム、０．１８６モル）、トリフェニルホスフィン（０．４５グラム、０．００１７モル）、パラジウム(II)アセテート（０．０６グラム、０．０００２８モル）及び無水の、窒素スパージしたＮ，Ｎ−ジメチルホルムアミド（７９ミリリットル）を添加した。反応器に、更に、ファン冷却式スパイラル型冷却器及びサーモスタット制御式加熱マントル付き温度計を備えた。この薄琥珀色溶液の攪拌及び加熱を開始し、そして１３分後、温度８０℃に達しそしてこの温度に次の１５．１時間保持した。この時点で、ＨＰＬＣ分析は、３，５−ジブロモベンジル反応体の完全な変換が達成されたことを示した。２リットル容ビーカー中に含まれた砕氷上に反応器内容物を注いだ。氷が完全に溶けた後、沈殿した生成物を、中間フリットガラス漏斗を通した濾過によって回収した。漏斗上の生成物ケーキを、脱イオン水で２回（１００ミリリットル）洗浄し、次いで沸騰アセトン（沸騰時の全容量１６０ミリリットル）から、湿潤生成物として、直接に再結晶させた。再結晶溶液を室温まで冷却し、そして１６時間室温に保持し、濾過及び真空下の乾燥（４０℃及び１ｍｍＨｇ）による回収後に黄色の繊維状結晶性生成物１０．９０グラム（単離収率７８．２％）を得た。ＨＰＬＣ分析は、所望の３，５−ビス（フェニルエチニル）ベンジル生成物１００面積％の存在を示した。1Ｈ−ＮＭＲスペクトルは、所望の生成物と一致した。電子衝撃イオン化質量分析(electron ionization mass spectroscopic analysis)（ＥＩＭＳ）により生成物の同一性を確認した。
《４−（３，５−ビス（フェニルエチニル）フェニル）−２，３，５−トリフェニルシクロペンタジエノンの合成》
予備乾燥したマグネチック・スターラー・バーを含む予備乾燥した５００ミリリットル容ガラス製３つ口丸底反応器に、乾燥窒素雰囲気下で、３，５−ビス（フェニルエチニル）ベンジルの一部（１０．８７グラム、０．０２６５モル）、１，３−ジフェニルアセトン（５．９０グラム、０．０２８１モル）、及び何れも乾燥窒素でスパージした無水１−プロパノール（３００ミリリットル）及び無水トルエン（１７ミリリットル）を添加した。反応器に、更に、ファン冷却式スパイラル型冷却器及びサーモスタット制御式加熱マントル付き温度計を備えた。攪拌及び加熱を開始し、そして還流する透明な薄黄色の溶液が生じた後、ベンジルトリメチルアンモニウムヒドロキシド（メタノール中４０％）（０．９１グラム）を添加し、直後に暗赤色が誘発された。還流を２０分間維持した後、ＨＰＬＣ分析は、３，５−ビス［フェニルエチニル）ベンジル反応体の完全な変換が達成されたことを示した。累積３０分間の反応後、反応器から加熱マントルを除去し、そして攪拌内容物を次の１６時間２４℃に維持した。中間フリットガラス漏斗を通して濾過することにより生成物を回収した。漏斗上の生成物ケーキを１−プロパノールで２回（５０ミリリットル）洗浄し、次いで真空炉中で乾燥し、暗赤紫色の結晶性生成物として４−（３，５−ビス（フェニルエチニル）フェニル）−２，３，５−トリフェニルシクロペンタジエノン（非対称置換３，５−ＡＡＢモノマー）１１．８４グラム（単離収率７６．４％）を得た。ＨＰＬＣ分析は、所望生成物１００面積％の存在を示した。1ＨＮＭＲ及びＥＩＭＳ分析によって生成物の同一性を確認した。
《スピンコーティング用誘電体（ハードマスク）材料》
２０％添加量(loading level)の架橋スチレン／ジビニルベンゼン微小乳化重合粒子(crosslinked styrene/divinylbenzene microemulsion polymerized particle)を伴う及び伴わない(with out) 、４−（３，５−ビス（フェニルエチニル）フェニル）−２，３，５−トリフェニルシクロペンタジエノン及びγ−ブチロラクトン希釈剤のスピンコーティング用組成物を、２００℃に４８時間加熱することによりＢ段階化した。高純度脱イオン水；ノニルフェノールエトキシレート界面活性剤、例えば、ザ・ダウ・ケミカル・カンパニーから入手することができるＴｅｒｇｉｔｏｌ（商標）ＮＰ−１５；９０／１０（ｗ／ｗ）スチレン／ジビニルベンゼンモノマーミックス；及びｔ−ブチルヒドロペルオキシド及びアスコルビン酸含有遊離基開始剤を用いて、３０℃において微小乳化重合(microemulsion polymerization)の技法により気孔形成性材料を調製し、極めて小さい、＜５０ｎｍＤｖのポラゲン粒子を得た。得られた溶液をシクロヘキサノンで希釈して固形分２０％の溶液を得た。次いで、これらの溶液を用いて、密度１．０５ｇ／ｃｍ3を有するスピンコートされた硬化誘電体コーティングを調製した。ハードマスク材料を含有するポラゲンの場合、熱分解によってポラゲンを除去してコーティングの密度を更に０．９ｇ／ｃｍ3まで低減した。
半導体基板上で前記犠牲ポリマー層及び誘電ポリマー層を組み合わせて図１に示したと同様な組織(system)を造り、次いでこれを図２〜６に示すように処理することにより、エアギャップを有する半導体デバイスを製造する。
《実施例２》
犠牲ポリマーとして用いるために、重合スチレン７０モル％及び重合ビニルベンゾシクロブテン３０モル％を含有するスチレン／ビニルベンゾシクロブテンコポリマーの５％メシチレン溶液を調製する。
ＷＯ０２／１６４７７に記載のようにビニルトリアセトキシシラン及びフェニルトリメトキシシランモノマーの加水分解及びそれに続く共重合によって、ハードマスク用のオリゴマ−前駆体として用いる架橋性オルガノシロキサン組成物を調製する。
多層電子デバイスを下記方法により調製する。
1) 前記犠牲ポリマー溶液を電子基板上に６０ｒｐｍで付与し、３０００ｒｐｍで３０秒間スピンさせ、そして窒素下に２５０℃で２０分間ベークする
2) 標準的なリソグラフィー及びエッチング法を用いて犠牲ポリマーコーティングをパターン形成して相互接続パターンを形成する。相互接続パターン中に導電金属を堆積する。化学的／機械的研磨法によりウエハの表面を研磨して堆積した金属過重分を除去しそして露光される導体及び犠牲ポリマーの水平表面を与える
3) 前記架橋性オルガノシロキサン溶液を、プロピレングリコールメチルエーテルアセテート（ザ・ダウ・ケミカル・カンパニーから入手することができる、Ｄｏｗａｎｏｌ（商標）ＰＭＡ）中に４％固形分まで希釈する。この溶液をウエハの表面に６００ｒｐｍで付与し、３０００ｒｐｍで３０秒間スピンさせ、そして２６５℃で６０秒間ベークし、このようにして密度１．３ｇ／ｃｍ3を有するハードマスク誘電体層を造る
4) 窒素下で室温において炉中にサンプル多層ウエハを置き、１時間にわたり４３０℃までランプ(ramp)し、そして４３０℃に４０分間保持する。室温まで冷却した後、光学的検査によってハードマスク層は欠陥を含んでいないことが見出される。顕微鏡試験は、ハードマスク層への有害な影響無しに、分解及びそれに続くハードマスクを通じた透過により犠牲ポリマーが除去されることを示す。
相互接続の追加層に対して、場合により誘電体又は基板材料の挿入(interposed)層を堆積して、前記処理段階、又は少なくとも段階１）〜３）を繰返すことができる。段階４に記載した犠牲ポリマー層（単層又は複数層）の除去は、段階３）を繰返す都度後毎に、又は半導体デバイスの多層相互接続層を形成した後に一度実施することができる。
基板３２上に犠牲ポリマー３０が形成された、半導体構造の横断面略図である。 基板３２上に犠牲ポリマー３０のパターン層が形成された、半導体構造の横断面略図である。 導電材料３４の層を堆積した、半導体構造の横断面略図である。 導電材料３４の層が平坦化された、半導体構造の横断面略図である。 犠牲層３０及び導電層３４の表面上に、本発明による永久誘電体又はハードマスク３６を堆積した、半導体構造の横断面略図である。 エアギャップ３８が形成された、半導体構造の横断面略図である。
符号の説明
３０．．．犠牲ポリマー
３２．．．基板
３４．．．導電層
３６．．．永久誘電体層
３８．．．エアギャップ

Claims (11)

  1. 半導体デバイス内部に少なくとも部分的なエアギャップを形成する方法であって、（ａ）デバイスの形成の間に該デバイスの層１つ以上に犠牲ポリマー組成物を堆積する段階と、（ｂ）２．２ｇ／ｃｍ3より小さい密度を有する比較的非孔質で、有機で、ポリマー性の、絶縁性誘電体材料（ハードマスク）により前記デバイスをコーティングする段階と、及び（ｃ）分解生成物がハードマスク層１つ以上を少なくとも部分的に通って透過し、それによって前記デバイス内部に少なくとも部分的なエアギャップを形成するように、前記犠牲ポリマー組成物を分解する段階とを含み、
    前記犠牲ポリマーが、アクリレート、ビニル芳香族炭化水素、ノルボルネン、及びアルキルジオールジアクリレートからなる群より選ばれる第一のモノマーと、ビニルベンゾシクロブテン及び１，３ビス２［４−ベンゾシクロブテニル（エテニル）］ベンゼンからなる群より選ばれる第二のモノマーとのコポリマーである、方法。
  2. 前記第二のモノマーが、ビニルベンゾシクロブテンである、請求項１に記載の方法。
  3. 前記犠牲ポリマーが、（ａ）５−エチリデン−２−ノルボルネンとビニルベンゾシクロブテン（又はビニルベンゾシクロブテン誘導体）とのコポリマー、（ｄ）スチレン（又はスチレンの誘導体）とビニルベンゾシクロブテン（又はビニルベンゾシクロブテン誘導体）とのコポリマー、又は（ｅ）ビス［３−（４−ベンゾシクロブテニル）］１，ｎ（ｎ＝２〜１２）アルキルジオールジアクリレートと１，３ビス２［４−ベンゾシクロブテニル（エテニル）］ベンゼンとのコポリマーである、請求項１に記載の方法。
  4. 前記犠牲ポリマーが、該ポリマー中に含まれるモノマーの全モル数に基づいて、スチレン又はスチレン誘導体９９〜４０モル％及びビニルベンゾシクロブテン又はビニルベンゾシクロブテン誘導体１〜６０モル％を含有するコポリマーである、請求項１に記載の方法。
  5. 前記犠牲ポリマーがα−メチルスチレンとビニルベンゾシクロブテンとのコポリマーである、請求項１に記載の方法。
  6. 前記ハードマスクが、置換アルコキシシラン又は置換アシルオキシシランの加水分解又は部分的加水分解反応生成物から形成される硬化生成物である、請求項１に記載の方法。
  7. 前記ハードマスクが、下記式：
    Figure 0004531400
     （上式中、Ｒは、Ｃ1−Ｃ6アルキリデン基、Ｃ1−Ｃ6アルキレン基、アリーレン基、又は直接結合であり；Ｙは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6−Ｃ20アリール基、３−メタクリルオキシ基、３−アクリルオキシ基、３−アミノエチル−アミノ基、３−アミノ基、−ＳｉＺ2ＯＲ’基、又は−ＯＲ’基であり；Ｒ’は、独立して、それぞれ、Ｃ1−Ｃ6アルキル基又はＣ2−Ｃ6アシル基であり；そしてＺは、Ｃ1−Ｃ6アルキル基、Ｃ2−Ｃ6アルケニル基、Ｃ2-6アルキニル基、Ｃ6-20アリール基又は−ＯＲ’基である）
    で表される置換アルコキシ又はアシルオキシシランの加水分解反応生成物を含有する、請求項６に記載の方法。
  8. 前記誘電体材料がポリアリーレン樹脂を含有する、請求項１に記載の方法。
  9. 前記誘電体材料が、犠牲材料の分解と同時に又はその前に活性化され又は除去され、それによって層中に気孔又は空隙を導入する気孔形成性物質を含有する、請求項１〜８のいずれか一項に記載の方法。
  10. 前記気孔形成性物質が架橋乳化重合コポリマーである、請求項９に記載の方法。
  11. 請求項６〜９のいずれか一項に記載の方法によって調製されたエアギャップを含有する半導体デバイス。
JP2003582804A 2002-04-02 2003-04-01 エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス Expired - Fee Related JP4531400B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36949002P 2002-04-02 2002-04-02
PCT/US2003/009956 WO2003085719A2 (en) 2002-04-02 2003-04-01 Process for making air gap containing semiconducting devices and resulting semiconducting device

Publications (2)

Publication Number Publication Date
JP2005522049A JP2005522049A (ja) 2005-07-21
JP4531400B2 true JP4531400B2 (ja) 2010-08-25

Family

ID=28791959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582804A Expired - Fee Related JP4531400B2 (ja) 2002-04-02 2003-04-01 エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス

Country Status (5)

Country Link
US (1) US6946382B2 (ja)
EP (1) EP1493183B1 (ja)
JP (1) JP4531400B2 (ja)
AU (1) AU2003233470A1 (ja)
WO (1) WO2003085719A2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
US11214678B2 (en) 2018-07-11 2022-01-04 Samsung Sdi Co., Ltd. Hardmask composition, hardmask layer and method of forming patterns

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US7585785B2 (en) * 2003-02-05 2009-09-08 Dow Global Technologies Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices
WO2004073018A2 (en) * 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial benzocyclobutene/norbornene polymers for making air gaps within semiconductor devices
WO2004072133A1 (en) * 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial styrene benzocyclobutene copolymers for making air gap semiconductor devices
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
EP1577940B1 (en) * 2004-03-17 2017-04-05 Imec Method of manufacturing a semiconductor device having damascene structures with air gaps
US7229909B2 (en) * 2004-12-09 2007-06-12 International Business Machines Corporation Integrated circuit chip utilizing dielectric layer having oriented cylindrical voids formed from carbon nanotubes
US8264137B2 (en) 2006-01-03 2012-09-11 Samsung Electronics Co., Ltd. Curing binder material for carbon nanotube electron emission cathodes
CN103311208A (zh) * 2006-03-21 2013-09-18 普罗米鲁斯有限责任公司 可用于芯片堆叠、芯片和晶片粘结的方法和材料
US8120168B2 (en) 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
JP2008118264A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 音叉振動子およびその製造方法
US8053375B1 (en) * 2006-11-03 2011-11-08 Advanced Technology Materials, Inc. Super-dry reagent compositions for formation of ultra low k films
WO2008091900A1 (en) * 2007-01-26 2008-07-31 Applied Materials, Inc. Uv curing of pecvd-deposited sacrificial polymer films for air-gap ild
KR20090108721A (ko) * 2007-01-29 2009-10-16 어플라이드 머티어리얼스, 인코포레이티드 신규한 공기 갭 통합 방법
US20080217730A1 (en) * 2007-03-07 2008-09-11 Toshiharu Furukawa Methods of forming gas dielectric and related structure
JP2008243907A (ja) * 2007-03-26 2008-10-09 Jsr Corp 導電層間の空洞形成用組成物、導電層間の空洞形成用犠牲膜および導電層間の空洞形成方法
FR2916303B1 (fr) * 2007-05-15 2009-07-31 Commissariat Energie Atomique Procede de fabrication de cavites d'air utilisant des nanotubes
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US7828986B2 (en) * 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US7541277B1 (en) 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
US7952174B2 (en) * 2009-05-28 2011-05-31 Micron Technology, Inc. Method and apparatus providing air-gap insulation between adjacent conductors using nanoparticles
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
US10435555B2 (en) * 2014-05-29 2019-10-08 Az Electronic Materials (Luxembourg) S.A.R.L Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition
EP3109265A1 (en) * 2015-06-23 2016-12-28 Henkel AG & Co. KGaA Surface reactive crosslinkable copolymers
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
JP7193729B2 (ja) * 2019-03-22 2022-12-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20200143605A (ko) 2019-06-14 2020-12-24 삼성전자주식회사 열분해막을 이용한 반도체 소자의 제조 방법, 반도체 제조 장비 및 이를 이용하여 제조된 반도체 소자
JP7390194B2 (ja) 2020-01-17 2023-12-01 東京エレクトロン株式会社 エアギャップ形成方法
JP7345424B2 (ja) 2020-04-13 2023-09-15 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3684115D1 (de) * 1985-12-23 1992-04-09 Shell Int Research Olefinische benzocyclobuten-polymere und verfahren zu deren herstellung.
US4698394A (en) 1985-12-23 1987-10-06 Shell Oil Company Reactive styrene polymers
US4987101A (en) 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5965679A (en) 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
EP1376684B1 (en) * 1997-01-21 2008-11-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
DE69930874T2 (de) 1998-11-24 2006-11-02 Dow Global Technologies, Inc., Midland Eine zusammensetzung enthaltend einen vernetzbaren matrixpercursor und eine porenstruktur bildendes material und eine daraus hergestellte poröse matrix
US6156812A (en) 1999-04-09 2000-12-05 Honeywell International Inc. Nanoporous material fabricated using polymeric template strands
US6172128B1 (en) 1999-04-09 2001-01-09 Honeywell International Inc. Nanoporous polymers crosslinked via cyclic structures
US6556962B1 (en) * 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
US6359091B1 (en) 1999-11-22 2002-03-19 The Dow Chemical Company Polyarylene compositions with enhanced modulus profiles
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
US6451712B1 (en) 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US20030162890A1 (en) 2002-02-15 2003-08-28 Kalantar Thomas H. Nanoscale polymerized hydrocarbon particles and methods of making and using such particles
US6949456B2 (en) 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US20040084774A1 (en) 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
WO2004072133A1 (en) 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial styrene benzocyclobutene copolymers for making air gap semiconductor devices
WO2004073018A2 (en) 2003-02-05 2004-08-26 Dow Global Technologies Inc. Sacrificial benzocyclobutene/norbornene polymers for making air gaps within semiconductor devices
US7585785B2 (en) 2003-02-05 2009-09-08 Dow Global Technologies Sacrificial benzocyclobutene copolymers for making air gap semiconductor devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11086223B2 (en) 2015-04-03 2021-08-10 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition
US11214678B2 (en) 2018-07-11 2022-01-04 Samsung Sdi Co., Ltd. Hardmask composition, hardmask layer and method of forming patterns

Also Published As

Publication number Publication date
EP1493183A2 (en) 2005-01-05
EP1493183B1 (en) 2012-12-05
US6946382B2 (en) 2005-09-20
AU2003233470A8 (en) 2003-10-20
AU2003233470A1 (en) 2003-10-20
WO2003085719A2 (en) 2003-10-16
WO2003085719A3 (en) 2004-07-01
JP2005522049A (ja) 2005-07-21
US20050124172A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4531400B2 (ja) エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
KR100795714B1 (ko) 마이크로일렉트로닉 장치의 제조에 있어서 유기 중합체유전체용 하드마스크로서의 유기 규산염 수지
US6703324B2 (en) Mechanically reinforced highly porous low dielectric constant films
KR101051276B1 (ko) 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
US7501185B2 (en) Film-forming composition, insulating material-forming composition, insulating film and electronic device
KR20110014540A (ko) 전자 디바이스 제조
KR20060051080A (ko) 조성물 및 방법
KR100612064B1 (ko) 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능
WO2002045145A2 (en) Uv-free curing of organic dielectrica
US6872654B2 (en) Method of fabricating a bismaleimide (BMI) ASA sacrifical material for an integrated circuit air gap dielectric
JP4206925B2 (ja) 含フッ素芳香族ポリマー及びその用途
KR20080063098A (ko) 노보넨계 폴리실세스퀴옥산 공중합체 및 그의 제조에이용되는 노보넨계 실란 유도체와 그를 포함하는 반도체소자 절연막의 제조방법
JP3632684B2 (ja) 半導体素子及び半導体パッケージ
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2006526672A (ja) 低ｋ誘電体形成用有機シルセスキオキサン重合体
JP5019178B2 (ja) 多孔性の低ｋの誘電体を形成するために、紫外線を利用してポロゲンを除去及び／又はキュアするプロセス
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP2010070618A (ja) 絶縁膜形成用組成物、絶縁膜、および電子デバイス
JP2004303800A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2004300314A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2004303777A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
WO2019168288A1 (ko) 절연막 형성 방법 및 절연막 제조장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100609

R150 Certificate of patent or registration of utility model

Ref document number: 4531400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees