KR20190103931A - 절연막 형성 방법 및 절연막 제조장치 - Google Patents

절연막 형성 방법 및 절연막 제조장치 Download PDF

Info

Publication number
KR20190103931A
KR20190103931A KR1020180140981A KR20180140981A KR20190103931A KR 20190103931 A KR20190103931 A KR 20190103931A KR 1020180140981 A KR1020180140981 A KR 1020180140981A KR 20180140981 A KR20180140981 A KR 20180140981A KR 20190103931 A KR20190103931 A KR 20190103931A
Authority
KR
South Korea
Prior art keywords
insulating film
wafer
voltage generator
film forming
high voltage
Prior art date
Application number
KR1020180140981A
Other languages
English (en)
Other versions
KR102160552B1 (ko
Inventor
최영준
정진국
신경득
이상욱
Original Assignee
최영준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최영준 filed Critical 최영준
Priority to PCT/KR2019/001869 priority Critical patent/WO2019168288A1/ko
Priority to TW108107003A priority patent/TWI694471B/zh
Publication of KR20190103931A publication Critical patent/KR20190103931A/ko
Application granted granted Critical
Publication of KR102160552B1 publication Critical patent/KR102160552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 절연막을 구성하는 재료를 전기방사에 의하여 나노섬유화하여 나노섬유 클러스터로 성막되는 절연막 형성 방법 및 그로부터 수득되는 절연막 및 절연막 제조장치에 관한 것으로서, 본 발명의 절연막 형성 방법은, (1) 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하는 전기방사장치를 이용하여 방사노즐에 나노섬유로 형성될 성막 물질을 공급하고, 수집부에 웨이퍼를 장착하는 준비단계; 및 (2) 고전압발생장치를 작동시켜 방사노즐로부터 성막 물질을 전기방사하여 웨이퍼 상에 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층을 형성시키는 적층단계;를 포함함을 특징으로 한다.

Description

절연막 형성 방법 및 절연막 제조장치{Manufacturing method of insulator film and insulator film making apparatus}
본 발명은 절연막 형성 방법 및 절연막 제조장치에 관한 것으로 특히, 절연막을 구성하는 재료를 전기방사에 의하여 나노섬유화하여 나노섬유 클러스터로 성막되는 절연막 형성 방법 및 절연막 제조장치에 관한 것이다.
본 발명은 반도체 내지 반도체 장치, 액정 소자 등의 전자 소자 재료의 제조에 일반적으로 널리 적용할 수 있는데, 여기서는 설명의 편의를 위해, 반도체 장치(devices)의 배경 기술을 예로 들어 설명하기로 한다.
집적 회로(IC)의 축소에 따라 얇은 배선의 두께와 좁아진 배선 간격은 저항 증가와 저항-커패시턴스(RC) 커플링의 문제가 발생하여 소자의 크기가 축소됨으로써 얻을 수 있는 속도향상의 장점을 상쇄한다. 반도체 소자 성능 및 신뢰성을 개선하기 위한 방법들은 구리와 같은 고 전도성 재료(금속)들을 사용하는 것과 저유전율(low-κ) 재료들을 사용하는 것을 포함한다.
실리콘을 비롯한 반도체 내지 전자 디바이스 재료용 기재에는 산화막을 비롯한 절연막 형성, CVD 등에 의한 성막, 에칭 등의 여러 가지 처리가 실시된다.
최근의 반도체 디바이스의 고성능화는 트랜지스터를 비롯한 상기 디바이스의 미세화 기술 상에 발전해 왔다고 해도 과언이 아니다. 현재도 한층 더 고성능화를 목표로 하여 트랜지스터의 미세화 기술의 개선이 이루어지고 있다. 최근의 반도체 장치의 미세화 및 고성능화의 요청에 따라(예컨대, 누설 전류의 관점에서), 보다 고성능 절연막에 대한 필요성이 현저히 높아지고 있다. 이것은, 종래의 비교적 집적도가 낮은 디바이스에 있어서는 사실상 문제가 되지 않을 정도의 누설 전류라도 최근의 미세화, 고집적화 및/또는 고성능화된 디바이스에 있어서는, 심각한 문제를 일으킬 가능성이 있기 때문이다. 전형적으로는, 예컨대 차세대 MOS 트랜지스터를 개발하는 데에 있어서, 전술한 바와 같은 미세화 기술이 진행됨에 따라서 게이트 절연막의 박막화가 한계에 다다르고 있어, 극복하여야 할 큰 과제가 대두되고 있다. 즉, 공정 기술로서는 현재 게이트 절연막으로서 이용되고 있는 실리콘 산화막(SiO2)을 극한(1 내지 2 원자층 레벨)까지 박막화하는 것이 가능하지만, 2 ㎚ 이하의 막 두께까지 박막화한 경우, 양자 효과에 의한 다이렉트 터널에 의해 누설 전류의 지수 함수적 증가가 생겨, 소비 전력이 증대해 버린다는 문제가 있다.
전형적으로는, 예컨대 차세대 MOS 트랜지스터를 개발하는 데에 있어서, 고성능의 실리콘 LSI의 미세화를 추구해 나가면 누설 전류가 증대되어, 소비 전력이 늘어난다는 문제가 생기고 있다. 그래서 성능을 추구하면서 소비 전력을 적게 하기 위해서는, MOS 트랜지스터의 게이트 누설 전류를 증가시키는 일없이 트랜지스터의 특성을 향상시킬 필요가 있다.
저유전율 재료들은 이산화규소(SiO2)의 유전율 3.9 내지 4.2 보다 낮은 유전율을 갖는 반도체 절연 재료들이다. 보다 진보된 기술이 필요해짐에 따라, 2.0 보다 낮은 유전율을 갖는 초저유전율(ULK) 유전체 재료들이 요구된다.
ULK 유전체는 low-κ 유전체 물질 내에 기공(pore)들을 포함한 다공성 유전체를 생성함으로써 획득될 수 있다. ULK 유전체들의 애플리케이션들은 층간절연체(ILD) 및 금속배선간간 절연체(IMD)를 포함한다.
여러 반도체용 재료와 장비개발 업체에서 CVD(Chemical Vapor Deposition) 및 SOD(Spin-On Deposition) 박막공정 기술에 관한 연구를 지속적으로 수행하고 있으며, 그에 관한 연구결과가 계속 보고되고 있다. 지금까지 저유전막의 연구는 시장에서 필요로 하는 수요를 맞추면서 제품의 안정성(reliability)을 고려하여, PECVD 방식을 이용한 OSG(organosilicate glass) 물질이 선택되어져 왔다. 그러나, PECVD용 OSG 물질은 현재 κ > 2.4에 머무르고 있다. 40 ㎚ 이하의 공정에서 필요로 하는 κ < 2.2를 구현하기 위해서 저유전 물질 내에 40% 이상의 다공성이 요구된다. 그러나, PECVD 방식의 경우 좋은 기계적 물성을 유지하면서 40% 이상의 기공을 도입하는 데에 한계가 있어 더 이상 유전율을 낮추는 데는 어려움이 많은 것이 사실이다. Spin-on 방식의 초 저유전율 재료들이 층간 절연 물질로 적용되기 위해서는 뛰어난 물리적 특성의 매트릭스 고분자 및 높은 다공성에서 작고 폐쇄된 기공 몰포로지(즉, 우수한 특성의 메조포러스: Mesoporous)를 구현 할 수 있는 기공 형성제 개발 및 기공형성법 연구가 모두 성공적으로 이루어져야 하며, 이는 차세대 메모리 및 비메모리 반도체 성능의 한계를 결정짓는 매우 중요한 과제라 할 수 있다.
분자-기공-적층법(MPS: Moleclular-Pore-Stacking)이라는 새로운 개념의 기공 생성법을 사용하여 45 ㎚-노드 LSI를 위한 κ = 2.4의 물질과 공정개발에 성공했다는 보고도 있고, 다공성 오르가노실리케이트(porous organosilicate)의 일종인 LKD 시리즈에 대한 연구가 지속적으로 이루어지고 있으며, 유전율 2.2 이하의 ULK 유전체, CVD low-κ, 광패턴형성가능 low-κ에 대해 연구 진행에 대한 언급도 있다.
CVD 방식의 다공성 저유전막의 생성은 현재 κ = 2.2 내지 2.5까지 개발이 보고되고 있으며, 스핀-온 방식 재료들은 대부분 폴리이미드, 폴리아릴렌에테르(PAE), 시클로부탄 유도체, 방향족 열경화성 고분자 등 유기고분자 계열, 혹은 유무기 혼성 효과를 얻을 수 있는 유기실리케이트 재료에 집중되어 있다.
유전율 2.7 내지 3.0의 유기실리케이트 박막에 기공을 도입할 경우, 공기의 유전율은 1 이므로 유전율은 낮아지게 되고, 기공을 많이 도입할수록 도 1에 나타낸 바와 같이 더 낮게 떨어지게 된다.
또한, 저유전율의 다공성 절연층은 다음의 특성을 만족하는 것이 바람직하다:
- 낮은 유전율(low dielectric constant)
- 열안정성(thermally stable at temperature > 450℃ for some hours)
- 막간 접착성(excellent adhesion to underlying and top layers)
- 내용매성(resisting to solvents and resists used in lithography)
- 패터닝(etch in RIE)
- 평탄성(self-planarization or planarization with CMP)
- 낮은 흡습성(low water absorption)
- 낮은 열팽창계수(Low and isotropic coefficient of thermal expansion(CTE))
- 유전손실, 임계전압, 누설전류 특성(Acceptable dielectric loss, breakdown voltage, and leakage current)
- 우수한 단차 채움 성질(Excellent gap-fill properties)
- 높은 기계적 강도(High mechanical strength)
- 높은 유리전이온도(High glass transition temperature)
- 높은 열전도도(High thermal conductivity).
이러한 미세화 및 특성의 향상을 양립시키기 위해서는, 양질이며 또한 얇은(예컨대, 막 두께가 15 Å 이하 정도) 절연막 형성이 불가결하다. 그러나, 양질의 얇은 절연막의 형성은 매우 곤란하다. 예컨대, 종래의 열산화법 또는 CVD(화학 기상 증착법)로 이러한 절연막을 성막한 경우에는 막질 또는 막 두께 중 어느 한 쪽의 특성이 불충분했다.
절연막은 플라즈마 CVD(화학기상 성장법)에 의해 제조될 수 있지만, 만족스런 계면특성을 얻기 어렵다. 이 경우, 가장 중요한 문제는 플라즈마에 의한 이온손상을 피할 수 없다는 것이다.
한편, 대형화, 고정밀화 및 고기능화 액정 표시장치를 개발하기 위해서는 더 높은 밀도를 갖는 TFT(박막 트랜지스터)를 필요로 한다. 통상의 무정형 실리콘막 TFT 대신 폴리실리콘(폴리-Si)막의 TFT에 대한 필요성이 더 높아지고 있다. TFT의 성능과 신뢰성에 있어서 중요한 게이트 절연막은 플라즈마 CVD에 의해 제공된다. 그러나, 플라즈마 CVD를 이용하여 게이트 절연막을 형성하면, 플라즈마에 의한 손상이 불가피하다. 이 경우, 특히 생성한 트랜지스터의 임계 전압은 고정밀도로 제어될 수 없기 때문에 트랜지스터의 신뢰성이 저하될 수 있다.
폴리-Si TFT의 경우에서는 흔히, TEOS(테트라 에틸 오르토 실리케이트) 및 O2 가스를 이용한 플라즈마 CVD에 의해 SiO2 막을 형성할 수 있다. 이러한 SiO2 막은 가스 물질에 원래 함유된 탄소원자를 함유한다. 상기 막이 350℃ 이상에서 형성되더라도, 탄소농도를 1.1 x 1020 원자/㎤ 이하로 감소시키기는 어렵다. 특히, 막형성 온도가 약 200℃ 정도로 낮으면, 상기 막 중의 탄소농도는 1.1 x 1021 원자/㎤ 까지의 크기로 증가될 수 있다. 따라서, 막형성 온도를 낮추기가 어렵다.
SiH4 및 N2O계 가스를 사용한 플라즈마 CVD의 경우, 계면 질소농도가 1원자% 이상으로 크기 때문에, 계면고정전하 밀도는 5 x 1011 ㎝-2 이하일 수 없다. 작용가능한 게이트 절연막을 수득할 수 없다.
플라즈마 CVD에 의한 이온 손상을 감소시켜 고품질의 절연막을 수득하기 위해서 예컨대 ECR 플라즈마 CVD 및 산소 플라즈마와 같은 산화방법이 개발되어 왔다. 그러나, 플라즈마는 반도체의 표면 근처에서 발생하기 때문에 이온 손상을 완전히 피하기 어렵다.
예컨대 저압 수은 램프 및 엑시머 램프와 같은 광원을 사용한 세정장치는 이미 대량생산에 이용되어 왔다.
250℃의 저온에서 실리콘을 산화시키기 위해 광을 사용하는 방법이 연구되었다. 그러나 이 방법에서는 막 형성 속도가 0.3 ㎚/분 정도로 느리다. 현재로서는 실제로 전체 게이트 절연막을 형성하기 어렵다(J. Zhang 일행, A.P. L., 71(20), 1997, P2964 참조).
일본 특개평4-326731호에는 오존 함유 분위기에서 실시되는 산화방법이 개시되어 있다. 그러나, 상술한 바와 같이, 이 방법에서는 광을 이용하여 오존을 생성하고 또 광을 사용하여 오존을 분해하여 산소원자 라디칼을 생성한다. 즉 상기 방법은 2개 반응 단계를 포함한다. 따라서, 상기 방법은 효과적이지 않고 산화 속도가 낮다.
상술한 바와 같이, 퇴적(플라즈마 CVD 등)하는 경우, 반도체상에는 두꺼운 절연막이 신속하게 형성될 수 있지만, 원래의 반도체의 표면은 반도체와 절연막(게이트 절연막) 사이의 계면으로서 잔류하므로 이온 손상을 피할 수 없다. 따라서, 계면준위밀도가 상승하므로 만족스런 장치 특성을 얻을 수 없다.
산화방법(예컨대 산소 플라즈마 산화방법)을 이용하여 반도체 상에 절연막을 형성하는 경우, 산화반응은 반도체의 표면으로부터 내부로 진행하고 반도체층 (반도체)과 절연막 사이의 계면은 원래 반도체층 내부에 형성된다. 따라서, 이 계면은 원래 표면 조건에 의해 실질적으로 영향을 받지 않으므로, 아주 만족스런 계면을 얻을 수 있는 이점이 있다. 그러나, 고온공정이 실리콘 웨이퍼를 휘게할 수 있다. 저온은 휨 현상은 억제하지만 산화속도를 급감시킨다. 따라서 저온 공정은 실질적인 속도로 절연막을 제조할 수 없다.
한국 등록특허 제10-0481835호(발명의 명칭: 절연막 형성방법, 반도체장치 및 제조장치)에는 반도체의 표면을 산소원자 라디칼을 함유하는 분위기 중에서 산화시키는 것에 의해 제1 절연막을 형성하는 공정, 및 상기 제1 절연막을 대기에 노출시키지 않고 퇴적에 의해 제1 절연막상에 제2 절연막을 형성하는 공정을 포함하는, 600℃의 반도체 온도에서 절연막을 형성하는 방법이 개시되어 있으나, 이는 플라즈마 CVD 공법을 이용하는 것이다.
한국 등록특허 제10-0782954호(발명의 명칭: 절연막 형성 방법)에는 전자 디바이스용 기재 상에 절연막을 형성하는 공정에 있어서, 상기 공정에 포함되는 절연막 특성을 제어하는 2 이상의 공정을 동일한 동작 원리하에서 행하여, 기재 표면의 절연막을 형성한다. 대기에의 노출을 피하여, 세정, 산화, 질화, 박막화 등의 처리를 실시함으로써, 세정도가 높은 절연막의 형성이 가능해진다. 또한, 동일한 동작 원리를 이용하여 절연막의 형성에 관한 여러 가지 공정을 실행함으로써, 장치 형체의 간략화를 실현하여, 특성이 우수한 절연막을 효율적으로 형성할 수 있다고 개시되어 있으나, 이 역시 플라즈마 CVD 공법을 이용하는 것이다.
한국 공개특허 제10-2008-0007192호(발명의 명칭: 박막 트랜지스터를 위한 유전체 또는 평탄화 층으로서 낮은 온도 졸-겔 실리케이트)에는 본 발명자들은 본 발명자들이 공정 온도가 줄어들음에도 135℃ 내지 250℃에서 경화되고 우수한 누설 전류 밀도 값(9 x 10-9 A/㎠ 내지 1 x 10-10 A/㎠)을 또한 제공하는 졸-겔 실리케이트 전구체의 특정 조합으로부터 필름을 제조할 수 있다는 것을 발견하였다. 실리케이트의 몇몇 제 1 예가 있으며, 실리케이트는 낮은 온도에서 경화되고, 누설 전류 밀도는 충분히 낮아 낮은 온도 처리되거나 용액 처리 가능한 또는 프린트 가능한 유전체로서 사용될 수 있으며, 상기 유전체는 플렉서블하거나 중량이 가벼운 박막 트랜지스터를 위해 사용된다. 이 제형들은 박막 트랜지스터 및 다른 전자 장치를 위해 사용되는 스테인레스 스틸 포일의 평탄화에서 또한 사용될 수 있다고 개시하고 있다. 이는 졸-겔법을 이용하고 있다.
또한 기존의 저유전 다공성 반도체 절연막 형성에 대한 것으로 실릴 개질된 말단기를 가지는 포로젠; 열적으로 안정한 유기 또는 무기 매트릭스 전구체; 및 상기 물질을 녹이는 용매를 포함하는, 나노기공을 가지는 물질을 형성하기 위한 조성물을 이용하는 기술이 제시되고 있으나 이는 성막의 안정을 위한 열처리 이전에 포로젠을 충분히 제거하여 그 빈자리에 유전율 저하에 기여하는 기공을 형성하기 위한 포로젠의 비점 이상의 열처리 공정이 추가되어야 한다.
본 발명은 절연막을 구성하는 재료를 전기방사에 의하여 나노섬유화하여 나노섬유 클러스터로 성막되어 성막 단계에서부터 섬유상 기공(Fibrous Pore)을 가지는 절연막 형성 방법 및 그로부터 수득되는 절연막 및 절연막 제조장치를 제공하는데 그 목적이 있다.
본 발명의 절연막 형성 방법은, (1) 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하는 전기방사장치를 이용하여 방사노즐에 나노섬유로 형성될 성막 물질을 공급하고, 수집부에 웨이퍼를 장착하는 준비단계; 및 (2) 고전압발생장치를 작동시켜 방사노즐로부터 성막 물질을 전기방사하여 웨이퍼 상에 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층을 형성시키는 적층단계;를 포함함을 특징으로 한다.
본 발명의 절연막 제조장치는, 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하며, 여기에서 수집부에는 웨이퍼를 고정시키기 위한 고정수단을 더 포함함을 특징으로 한다.
본 발명에 따르면, 절연막을 구성하는 재료를 전기방사에 의하여 나노섬유화하여 나노섬유 클러스터로 성막되는 다공성 절연막 형성 방법 및 그로부터 수득되는 절연막 및 절연막 제조장치를 제공하는 효과가 있다.
도 1은 기공율, 즉 다공도와 비유전율의 관계를 도시한 그래프로서, 어떤 유전율을 가진 재료에서 기공에 따른 유전율 저하를 보여주는 그래프로서 유전상수(k) 값이 2.8인 물질에 기공율 40% 이상을 부여하면 초고속 반도체 형성에 유리한 2.0 이하의 유전상수를 가질 수 있음을 도식적으로 보여주고 있다.
도 2는 본 발명에서 사용될 수 있는 전기방사장치의 하나의 구체예를 모식적으로 도시한 구성도이다.
도 3은 본 발명에서 사용될 수 있는 전기방사장치의 다른 하나의 구체예를 모식적으로 도시한 구성도이다.
도 4는 본 발명에 따라 전기방사장치에 의하여 나노섬유 클러스터로 이루어지는 절연층이 형성되는 기술적 구성의 개념을 모식적으로 도시한 도면이다.
도 5는 본 발명의 하나의 실시예에 따라 수득된 폴리이미드막의 표면 사진이다.
도 6은 도 5의 폴리이미드막의 단면 사진이다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
고분자 물질은 가공방법에 따라 면상, 섬유상 혹은 성형된 형상으로 용이하게 가공할 수 있는 장점이 있다. 섬유상으로 가공함에 있어 방사노즐의 직경이나 모양에 따라 굵기와 단면의 모양을 조절할 수 있다.
본 발명에서는 고분자 물질 중에서 반도체 공정의 절연막으로 사용하기에 적합한 성막 물질을 용액 또는 용융상으로 하여 전기방사를 이용하여 섬유상의 물질을 반도체 웨이퍼에 입혀 3차원 구조의 그물막과 같은 빈 공간을 확보한 다공성 절연막(Mesoporous Dielectric Insulating layer)을 형성하는 기술을 제공하고자 한다.
물리적으로 방사노즐의 직경을 수 나노단위로 가공하여 한 줄의 나노섬유 형상을 제조하는 기계적 방사방식으로는 넓은 반도체 웨이퍼를 짧은 공정 시간에 패턴 사이에 도포할 수 없을 뿐더러 그물망 구조를 형성하기도 어렵다. 따라서 본 발명에서는 방사노즐을 통해 분사되는 액상 유기고분자 또는 무기물질에 고전압을 가하여 수없이 많은 나노 섬유로 분기되어 방사되는 전기방사기술을 그 기술의 배경으로 하고 반도체 공정에 적합하도록 적절히 그 방법과 장치를 변형 적용하는 것을 특징으로 한다.
본 발명에서는 웨이퍼 표면이 콜렉터의 역할을 수행하도록 구성함으로써 하나 혹은 다수의 방사노즐에서 나온 나노섬유가 웨이퍼 표면에 3차원 그물구조로 웨이퍼 표면을 덮을 수 있도록 하는 방법과 그 장치를 제안한다.
본 발명에서는 고분자 혹은 무기물을 액상으로 방사노즐을 통해 분사 시 고전압으로 나노파이버화 하는 전기방사법을 이용하여 절연특성이 뛰어난 반도체 공정용 절연막을 제공하며 절연막에 한정하지 않고 기타의 다른 박막 형성공정에도 적용할 수 있다.
본 발명의 절연막 형성 방법은, (1) 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하는 전기방사장치를 이용하여 방사노즐에 나노섬유로 형성될 성막 물질을 공급하고, 수집부에 웨이퍼를 장착하는 준비단계; 및 (2) 고전압발생장치를 작동시켜 방사노즐로부터 성막 물질을 전기방사하여 웨이퍼 상에 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층을 형성시키는 적층단계;를 포함함을 특징으로 한다.
상기 (1)의 준비단계는 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하는 전기방사장치를 이용하여 방사노즐에 나노섬유로 형성될 성막 물질을 공급하고, 수집부에 웨이퍼를 장착하는 것으로 이루어진다. 방사노즐에 공급되어 전기방사될 성막 물질은 유체상, 즉 액상으로 공급되어 후속되는 적층단계에서 고전압발생장치에 의해 적용되는 고전압에 의해 방사되어 나노섬유로 형성될 수 있다. 이를 위하여 전기방사장치의 고전압발생장치의 하나의 전극은 방사노즐에 전기적으로 연결되고 다른 하나의 전극(대전극)은 수집부에 연결되며, 수집부에는 성막 물질로 이루어지는 나노섬유의 클러스터가 적층되며, 따라서 층을 구성하는 나노섬유의 구조로 인하여 섬유들 간에 다수의 기공들이 형성되어 다공성의 구조를 가질 수 있게 된다.
상기 (2)의 적층단계는 고전압발생장치를 작동시켜 방사노즐로부터 성막 물질을 전기방사하여 웨이퍼 상에 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층을 형성시키는 것으로 이루어진다.
상기 (2)의 적층단계 이후, 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층이 형성된 웨이퍼를 용매의 비등점 이상 내지 성막 물질의 용융점 이하, 일례로 성막 물질로서 알려진 가장 내열성이 큰 고분자의 경우 용융점 한계치인 450℃ 근처에서 10분 내지 1시간 동안 열처리하는 1차 열처리단계를 더 포함할 수 있다. 1차 열처리단계에서의 열처리 온도가 용매의 비등점 미만으로 또는 10분 미만으로 열처리되는 경우, 용액의 경우 용제성분의 불충분한 제거와 기공의 부분적 클로징이 불충분하게 일어나 절연막 혹은 기타 반도체 구조상의 필요한 막질의 특성에 영향을 주는 문제점이 있을 수 있고, 반대로 적용한 성막 물질의 용융점 이상으로 열처리할 경우 또는 1시간을 초과하는 경우 기공구조를 유지할 수 없거나 불필요한 공정 시간을 초래할 수 있는 문제점이 있을 수 있다.
상기 (2)의 적층단계 이후 및/또는 1차 열처리단계 이후, 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층이 형성된 웨이퍼 및/또는 1차 열처리된 웨이퍼를 비활성분위기, 바람직하게는 질소분위기 하에서 용매의 비등점 이상 내지 성막 물질의 융점 이하에서 10분 내지 2시간 동안 열처리하는 2차 열처리단계를 더 포함할 수 있다. 2차 열처리단계에서의 열처리가 2시간을 초과하는 경우 불필요한 공정 시간을 초래하는 문제점이 있을 수 있다.
본 발명의 절연막 제조장치는, 도 2 및 도 3에 나타낸 바와 같이, 고전압발생장치(11), 고전압발생장치(11)의 하나의 전극에 전기적으로 연결되는 방사노즐(12) 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하며, 여기에서 수집부에는 웨이퍼(13)를 고정시키기 위한 고정수단을 더 포함함을 특징으로 한다. 즉, 유체상으로 제공된 물질, 특히 성막 물질을 방사노즐(12)을 통해 분사할 수 있도록 장치를 구성하며, 구성된 장치에 분사와 함께 고전압을 가할 수 있도록 한다. 이와 같은 장치는 수 나노급의 반도체 웨이퍼에 적용하기 위해 방사용 용액 혹은 용융액 저장 장치, 계량장치, 주입을 위한 이송 및 방사노즐, 방사노즐의 개수와 구조, 웨이퍼 지지부와 웨이퍼가 안치되는 공간 또는 챔버, 공정 온습도 조절 장치 및 전압발생장치 등은 반도체 제조사의 전후 공정, 반도체 제조사별 제조환경, 즉 웨이퍼 사이즈나 제품의 등급이나 반도체 구매자 주문 사양 등에 따른 공정반복 횟수 혹은 절연층 두께, 절연층별 특정 요구물질, 설치 여유 공간 등에 따라 적절히 개조할 수 있다. 방사노즐(12)은 해당 사이즈의 웨이퍼 표면에 해당 굵기를 가지는 나노섬유를 축적시키거나 박막을 형성할 수 있도록 조건에 따른 방사노즐 수, 방사노즐 크기를 구성한다. 이에 따라 본 발명에 따른 장치의 방사노즐을 통해 방사되는 방사액은 방사노즐 끝에서 작은 방울을 이루고, 고전압에 의해 분사되면서 보다 미세한 굵기의 수많은 나노섬유로 분기되며, 분기된 나노섬유는, 도 4에 나타낸 바와 같이, 웨이퍼 표면, 또는 금속배선 간에 골고루 도포 또는 충진된다. 도포 또는 충진이 완료되면 후처리를 통해 3차원 그물막은 다공성 절연막을 형성하게 된다.
즉, 본 발명은 이상의 반도체용 초 저유전율 절연막 형성의 공정과정과 이에 적합한 전기방사 기능을 가진 박막형성 모듈을 가진 장치를 제공할 수 있다.
이러한 장치는 기존의 CVD 공정장비와 같이 복수의 반응가스를 사용하거나 고진공을 형성하여야 할 필요가 없고, SOD 장비처럼 스핀부, 베이크부 등의 트랙 구성이 필요 없는 비교적 단순한 구성을 가지며 공정 과정도 간결한 것이 특징이다.
본 발명에 따르면, 이웃한 도전 구조물들 간의 절연특성을 개선할 수 있는 절연층을 형성할 수 있는 반도체 장치 및 그 제조 방법을 제공하며, 본 기술에 따른 반도체장치는 하부막과 상부막 사이에 절연성 재질의 나노파이버 클러스터로 이루어진 박막층을 가지거나, 비트라인, 워드라인, 혹은 메탈라인과 같은 도전성 구조체 사이를 나노파이버 클러스터로 이루어진 절연막을 형성한다.
본 발명에서는 모든 종류의 유기 고분자, 유기 실리케이트 고분자 및 무기물을 사용할 수 있으며, 용액상과 용융상에 대해서도 제한을 두지 아니한다. 그러나 반도체 공정에서 요구되는 물성을 만족하기 위해 물질의 선택에 제한이 있을 수는 있다. 예를 들어, 본 발명에서 중점적으로 구현하고자 하는 반도체 저유전 절연막의 경우 폴리이미드 및 그 유도체, 폴리아닐린을 비롯한 방향족 고분자 및 그 유도체, 유기 실리케이트 고분자 및 그 유도체, 불화유기물계 고분자 및 그 유도체, SiCOH와 같은 카본을 함유한 실리콘화합물 등과 무기물로서 산화실리콘 및 그 유도체들이 있으나 반드시 이들에 제한을 두지 아니한다. 따라서 이들을 용액상으로 하기 위한 용매에 있어서도 특별한 제한을 두지 아니하고, 각 용질성분에 대한 적절한 용매를 택할 수 있다. 단, 다양한 반도체별 공정 진행과 공정 요구 특성 및 고분자류의 용융점에 따라 끓는점이 고분자 용융점보다 낮은 용매를 택해야 하며 선택할 수 있는 용매 중에서도 가능한 끓는점이 낮고 기타 고려 특성이 공정에 불리하다고 판단되는 것을 피할 수 있다.
용액 혹은 용융액의 점도는 바람직하게는 10 내지 5,000 cP(센티포이즈)의 범위이나 공정 진행상 필요에 따라 특별한 제한을 두지 않는다.
용액 혹은 용융액을 방사하기 위한 방사노즐은 직경이 0.001 내지 0.5㎜ 범위에서 택할 수 있으며, 공정의 필요에 따라 이 범위에 제한을 두지 않는다.
또한 방사노즐의 개수와 그 배치는 웨이퍼 상의 패턴에 따라 임의로 조절가능 하도록 방사노즐을 설치하는 노즐블록은 노즐고정부를 가로, 세로 및 대각선 방향의 레일을 따라 가변형 고정 장치를 가진다.
장치에 있어서, 고전압발생장치는 임의의 제품을 사용하거나 별도 구성을 할 수 있으나, 전압의 범위는 1 ㎸ 내지 50 ㎸의 범위에서 안정적인 전압 유지가 가능하도록 하여야 한다.
웨이퍼가 안치되는 지지부는 웨이퍼가 고정되어야 하고, 20 내지 150℃ 범위에서 웨이퍼 표면의 온도를 유지할 수 있는 핫플레이트 혹은 이에 상응하는 장치를 가질 수 있다.
절연막 방사가 진행되는 챔버는 임의의 습도와 온도를 유지할 수 있는 장치를 구비할 수 있다.
방사노즐과 웨이퍼 간에는 필요에 따라 전기장의 분포를 조절할 수 있는 도전성 재료와 장치를 설치할 수 있다.
방사노즐과 웨이퍼간의 거리는 50 ㎜ 내지 250 ㎜의 범위이며 방사액의 점도, 전압의 크기 등과 전기장 분포조절 장치의 설치에 따라 그 거리에 제한을 두지 아니한다.
방사 후처리는 방사액의 특성에 따라 열, UV, 전자빔 등을 사용할 수 있으며, 필요에 따라 이들 중 2가지 이상을 복합적 혹은 단계적으로 사용할 수 있다.
이하에서 본 발명의 바람직한 실시예 및 비교예들이 기술되어질 것이다.
이하의 실시예들은 본 발명을 예증하기 위한 것으로서 본 발명의 범위를 국한시키는 것으로 이해되어져서는 안될 것이다.
실시예 1
폴리아믹산의 농도가 18중량%가 되도록 N-메틸피롤리돈/N-메틸아세트아미드를 중량비로 2:1로 혼합한 혼합용매에 용해시켰다. 이상의 용액 50 g을 방사노즐이 연결된 방사용 실린지에 주입하고, 온도는 30℃를 유지시켰다. 전압장치의 전압은 13.5㎸로 설정하였고 0.1 ㎜의 직경을 가진 노즐팁을 통해 0.015 ㎎/분의 속도로 200초 간 토출될 수 있도록 조건을 설정하였다. 3x3㎝ 크기의 웨이퍼 시편 위에 2개의 방사노즐을 배치하고, 시편의 표면 온도가 40℃가 유지되도록 하였다. 방사 후, 100℃에서 30분간 1차 열처리를 하였다. 이후 시편을 질소분위기 하에서 280℃로 40분간 가열하였다.
이 결과, 평균 직경 약 25 ㎚의 나노섬유를 포함하는, BET 측정법에 의한 기공율 60%의 메조포러스한 폴리이미드막을 얻을 수 있었다. 수득된 폴리이미드막의 표면 사진을 도 5에 그리고 단면 사진을 도 6에 나타내었다.
실시예 2
[R1R2Si-NR3]n으로 표현되는 폴리실라잔 중에서 알킬기 R이 모두 수소(H)인 중량평균 분자량 75,000으로 중합한 무기 폴리실라잔의 농도가 12.5중량%가 되도록 디부틸에테르에 용해시켰다. 이상의 용액 50 g을 방사노즐이 연결된 방사용 실린지에 주입하고, 실온에서 35%의 상대습도를 유지하였다. 전압장치의 전압은 18 ㎸로 설정하였고 웨이퍼가 장착된 수집부의 전압은 -12 ㎸를 인가하였다. 0.10 ㎜의 직경을 가진 노즐팁을 통해 0.012 ㎎/분의 속도로 300초 간 토출될 수 있도록 조건을 설정하였다. 3x3㎝ 크기의 웨이퍼 시편 위에 2개의 방사노즐을 배치하고, 시편의 표면 온도가 120℃가 유지되도록 하였다. 방사 후, 150℃에서 1시간 30분간 열처리를 하였다.
이 결과, 최소직경 약 20 ㎚, 최대직경 50 ㎚ 의 나노섬유를 포함하는, BET 측정 공극율 55%의 메조포러스한 산화실리콘막을 얻을 수 있었다.
실시예 3
유기-무기 복합물질인 17중량% 폴리실세스퀴옥산/PGMEA 용액 20 g을 방사노즐이 연결된 방사용 실린지에 주입하고, 실온에서 35%의 상대습도를 유지하였다. 전압장치의 전압은 15 ㎸로 설정하였고 웨이퍼 수집부의 전압 역시 -15 ㎸를 인가하였다. 0.15 ㎜의 직경을 가진 노즐팁을 통해 0.010 ㎎/분의 속도로 600초 간 토출될 수 있도록 조건을 설정하였다. 3x3 ㎝ 크기의 웨이퍼 시편 위에 2개의 방사노즐을 배치하고, 시편의 표면 온도가 120℃가 유지되도록 하였다. 방사 후, 150℃에서 UV를 조사하면서 1시간 열처리를 하였다.
이 결과, 평균직경 약 30 ㎚의 나노섬유를 포함하는, 기공율 60%의 메조포러스한 유기물 복합 산화실리콘막을 얻을 수 있었다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
11: 고전압발생장치 12: 방사노즐
13: 웨이퍼

Claims (6)

  1. (1) 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하는 전기방사장치를 이용하여 방사노즐에 나노섬유로 형성될 성막 물질을 공급하고, 수집부에 웨이퍼를 장착하는 준비단계; 및
    (2) 고전압발생장치를 작동시켜 방사노즐로부터 성막 물질을 전기방사하여 웨이퍼 상에 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층을 형성시키는 적층단계;
    를 포함함을 특징으로 하는 절연막 형성 방법.
  2. 제 1 항에 있어서,
    성막 물질이 저유전율 물질임을 특징으로 하는 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 (2)의 적층단계 이후, 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층이 형성된 웨이퍼를 용매의 비등점 이상 내지 성막 물질의 용융점 이하에서 10분 내지 1시간 동안 열처리하는 1차 열처리단계를 더 포함함을 특징으로 하는 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 (2)의 적층단계 이후, 전기방사에 의하여 형성되는 성막 물질의 나노섬유의 클러스터로 이루어지는 층이 형성된 웨이퍼 및/또는 1차 열처리된 웨이퍼를 비활성분위기에서 용매의 비등점 이상 내지 성막 물질의 융점 이하에서 10분 내지 2시간 동안 열처리하는 2차 열처리단계를 더 포함하는 절연막 형성 방법.
  5. 제 3 항에 있어서,
    상기 1차 열처리단계 이후, 1차 열처리된 웨이퍼를 비활성분위기에서 용매의 비등점 이상 내지 성막 물질의 융점 이하에서 10분 내지 2시간 동안 열처리하는 2차 열처리단계를 더 포함함을 특징으로 하는 절연막 형성 방법.
  6. 고전압발생장치, 고전압발생장치의 하나의 전극에 전기적으로 연결되는 방사노즐 및 고전압발생장치의 다른 하나의 전극(대전극)에 전기적으로 연결되는 수집부를 포함하며, 여기에서 수집부에는 웨이퍼를 고정시키기 위한 고정수단을 더 포함함을 특징으로 하는 절연막 제조장치.
KR1020180140981A 2018-02-28 2018-11-15 절연막 형성 방법 및 절연막 제조장치 KR102160552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/001869 WO2019168288A1 (ko) 2018-02-28 2019-02-15 절연막 형성 방법 및 절연막 제조장치
TW108107003A TWI694471B (zh) 2018-02-28 2019-03-04 絕緣膜形成方法及絕緣膜製造裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180024473 2018-02-28
KR1020180024473 2018-02-28

Publications (2)

Publication Number Publication Date
KR20190103931A true KR20190103931A (ko) 2019-09-05
KR102160552B1 KR102160552B1 (ko) 2020-09-28

Family

ID=67949829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180140981A KR102160552B1 (ko) 2018-02-28 2018-11-15 절연막 형성 방법 및 절연막 제조장치

Country Status (2)

Country Link
KR (1) KR102160552B1 (ko)
TW (1) TWI694471B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110129108A (ko) * 2010-05-25 2011-12-01 코오롱패션머티리얼 (주) 폴리이미드 다공성 나노섬유 웹 및 그 제조방법
KR20160090153A (ko) * 2015-01-21 2016-07-29 에스케이씨코오롱피아이 주식회사 기공을 갖는 입자를 이용한 폴리이미드 필름의 제조방법 및 저유전율의 폴리이미드 필름

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471068B (en) * 1997-03-05 2002-01-01 Hitachi Ltd Method for fabricating semiconductor integrated circuit device with insulation film
US6093481A (en) * 1998-03-06 2000-07-25 Celotex Corporation Insulating sheathing with tough three-ply facers
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
JP4978847B2 (ja) * 2007-06-01 2012-07-18 Ｎｌｔテクノロジー株式会社 シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置
WO2014083782A1 (ja) * 2012-11-30 2014-06-05 アピックヤマダ株式会社 レジスト膜形成装置とその方法、導電膜形成および回路形成装置とその方法、電磁波シールド形成装置とその方法、短波長高透過率絶縁膜の成膜装置とその方法、蛍光体の成膜装置とその方法、微量材料合成装置とその方法、樹脂モールド装置、樹脂モールド方法、薄膜形成装置、有機ｅｌ素子、バンプ形成装置とその方法、配線形成装置とその方法、および、配線構造体
KR20170062091A (ko) * 2015-11-27 2017-06-07 전북대학교산학협력단 나노섬유 단열필름의 제조방법 및 그 제조방법으로 제조된 나노섬유 단열필름

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110129108A (ko) * 2010-05-25 2011-12-01 코오롱패션머티리얼 (주) 폴리이미드 다공성 나노섬유 웹 및 그 제조방법
KR20160090153A (ko) * 2015-01-21 2016-07-29 에스케이씨코오롱피아이 주식회사 기공을 갖는 입자를 이용한 폴리이미드 필름의 제조방법 및 저유전율의 폴리이미드 필름

Also Published As

Publication number Publication date
KR102160552B1 (ko) 2020-09-28
TWI694471B (zh) 2020-05-21
TW201937514A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
US7482265B2 (en) UV curing of low-k porous dielectrics
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
US8945677B2 (en) Electronic device manufacture using low-k dielectric materials
EP1858996B1 (en) Coating composition for dielectric insulating film, dielectric insulating film prepared therefrom, and electric or electronic device comprising the same
US20020115285A1 (en) Mechanically reinforced highly porous low dielectric constant films
CN101194344A (zh) 用于预金属和/或浅槽隔离应用中所用的旋涂介电材料的uv固化方法
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
CN1537325A (zh) Msq-基多孔低-k薄膜材料的等离子体固化
KR20020063923A (ko) 전자빔 방사를 이용하여 스핀-온 유전막을 경화하는 방법
US7064060B2 (en) Method for manufacturing semiconductor device
US6872654B2 (en) Method of fabricating a bismaleimide (BMI) ASA sacrifical material for an integrated circuit air gap dielectric
TWI305029B (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR100428002B1 (ko) 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
KR102160552B1 (ko) 절연막 형성 방법 및 절연막 제조장치
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
JPH1092804A (ja) 多孔質誘電体膜の製造方法
WO2019168288A1 (ko) 절연막 형성 방법 및 절연막 제조장치
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
US7220684B2 (en) Semiconductor device and method of manufacturing the same
KR102222037B1 (ko) 에어 갭을 갖는 반도체 소자 및 그 제조 방법
KR102196500B1 (ko) 공정 신뢰성을 확보한 에어 갭 구조 반도체 소자 및 그 제조 방법
JP2006190872A (ja) 半導体装置の製造方法
JP2003031566A (ja) 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
US20030092240A1 (en) Method for forming a region of low dielectric constant nanoporous material
KR102598908B1 (ko) 에어 갭 구조의 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant