JP7345424B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7345424B2
JP7345424B2 JP2020071646A JP2020071646A JP7345424B2 JP 7345424 B2 JP7345424 B2 JP 7345424B2 JP 2020071646 A JP2020071646 A JP 2020071646A JP 2020071646 A JP2020071646 A JP 2020071646A JP 7345424 B2 JP7345424 B2 JP 7345424B2
Authority
JP
Japan
Prior art keywords
organic material
substrate
ions
recess
altered layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020071646A
Other languages
English (en)
Other versions
JP2021168362A (ja
Inventor
達也 山口
秀二 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020071646A priority Critical patent/JP7345424B2/ja
Priority to KR1020210043350A priority patent/KR20210127092A/ko
Priority to US17/225,450 priority patent/US11923242B2/en
Publication of JP2021168362A publication Critical patent/JP2021168362A/ja
Application granted granted Critical
Publication of JP7345424B2 publication Critical patent/JP7345424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Description

本開示の種々の側面および実施形態は、半導体装置の製造方法に関する。
例えば、下記特許文献１には、多層構造の半導体装置において、層間絶縁膜中にエアギャップを形成することにより、層間絶縁膜の比誘電率を小さくする技術が開示されている。この技術では、基板上の凹部に層間絶縁膜を埋め込む際に、凹部内に埋め込み不良となる空間（ボイド）を形成し、形成されたボイドがエアギャップとして利用される。
特開２０１２－５４３０７号公報
本開示は、予め定められた形状のエアギャップを有する半導体装置の製造方法を提供する。
本開示の一側面は、半導体装置の製造方法であって、積層工程と、注入工程と、脱離工程とを含む。積層工程では、凹部が形成された基板上に、熱分解可能な有機材料が積層される。注入工程では、凹部に積層された有機材料の表面にイオンが注入されることにより、有機材料の表面が変質され、有機材料の表面に変質層が形成される。脱離工程では、基板が予め定められた第１の温度に加熱されることにより、変質層の下層の有機材料が熱分解され、変質層の下層の有機材料が、変質層を介して脱離することにより、変質層と凹部との間にエアギャップが形成される。
本開示の種々の側面および実施形態によれば、予め定められた形状のエアギャップを形成することができる。
図１は、本開示の一実施形態における製造システムの一例を示すシステム構成図である。 図２は、本開示の一実施形態における積層装置の一例を示す概略図である。 図３は、本開示の一実施形態における加熱装置の一例を示す概略図である。 図４は、本開示の一実施形態におけるイオン注入装置の一例を示す概略図である。 図５は、半導体装置の製造方法の一例を示すフローチャートである。 図６は、半導体装置の製造過程の一例を示す模式図である。 図７は、半導体装置の製造過程の一例を示す模式図である。 図８は、半導体装置の製造過程の一例を示す模式図である。 図９は、半導体装置の製造過程の一例を示す模式図である。 図１０は、実験結果の一例を示す図である。
以下に、開示される半導体装置の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法が限定されるものではない。
ところで、埋め込み不良として形成される空隙の形状および大きさは、凹部の幅や深さ等に依存する。例えば、凹部の幅が狭い場合、凹部の下部に大きな空隙が形成されるが、凹部の幅が広い場合、凹部の下部には空隙がほとんど形成されないことがある。また、凹部に形成される空隙の形状および大きさは、基板上での凹部の位置や半導体製造装置内での凹部の位置によってばらつくことがある。そのため、任意の形状の凹部に対して、所望の形状および大きさの空隙を形成することが難しい。
そこで、基板の凹部に熱分解可能な有機材料を積層し、有機材料の上に封止膜を積層した後に、基板を加熱することにより、熱分解した有機材料を封止膜を介して凹部から脱離させる。これにより、凹部と封止膜との間に有機材料の形状に対応する形状のエアギャップを形成することができる。このような封止膜としては、例えばシリコン酸化膜等が用いられる。
しかし、エアギャップが形成された後の工程において、封止膜がダメージを受ける条件でエッチングや洗浄等の処理が行われると、封止膜の一部がダメージを受ける場合がある。封止膜がダメージを受けると、エアギャップを形成する側壁の強度が低下し、エアギャップの形状を維持することが難しくなる。また、封止膜のダメージによりエアギャップと内の空間と外部の空間とが連通すると、その後の工程において用いられたガスや薬液等がエアギャップ内に侵入する場合がある。これにより、エアギャップ内に残渣が発生し、エアギャップが設計と異なる形状となり、所望の比誘電率を実現することが困難となる。
そこで、本開示は、予め定められた形状のエアギャップを形成することができる技術を提供する。
［製造システム１０の構成］
図１は、本開示の一実施形態における製造システム１０の一例を示すシステム構成図である。製造システム１０は、積層装置２００－１、積層装置２００－２、加熱装置３００－１、加熱装置３００－２、およびイオン注入装置４００を備える。製造システム１０は、マルチチャンバータイプの真空処理システムである。製造システム１０は、積層装置２００－１、積層装置２００－２、加熱装置３００－１、加熱装置３００－２、およびイオン注入装置４００を用いて、半導体装置に用いられる素子が形成される基板Ｗにエアギャップを形成する。積層装置２００－１および積層装置２００－２は、同様の構成であり、加熱装置３００－１および加熱装置３００－２は、同様の構成である。なお、以下では、積層装置２００－１および積層装置２００－２のそれぞれを区別することなく総称する場合に積層装置２００と記載し、加熱装置３００－１および加熱装置３００－２のそれぞれを区別することなく総称する場合に加熱装置３００と記載する。
積層装置２００は、凹部が形成された基板Ｗの表面に熱分解可能な有機材料を積層させる。本実施形態において、熱分解可能な有機材料は、複数種類のモノマーの重合により生成された尿素結合を有する重合体である。加熱装置３００－１は、基板Ｗを加熱することにより、基板Ｗの凹部に積層された有機材料の一部を熱分解させる。イオン注入装置４００は、基板Ｗの凹部に積層された有機材料の表面にイオンを注入することにより、有機材料の表面を熱分解し難い物質に変質させ、有機材料の表面に熱分解し難い変質層を形成させる。加熱装置３００－２は、基板Ｗを加熱することにより、変質層の下層の有機材料を熱分解させ、変質層の下層の有機材料を、変質層を介して脱離させる。これにより、変質層と凹部との間にエアギャップが形成される。
積層装置２００－１、積層装置２００－２、加熱装置３００－１、および加熱装置３００－２は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。
真空搬送室１０１内は、真空ポンプにより排気されて予め定められた真空度に保たれている。真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、積層装置２００－１、積層装置２００－２、加熱装置３００－１、加熱装置３００－２、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３の側面には、基板Ｗを収容するキャリア（ＦＯＵＰ（Front-Opening Unified Pod）等）Ｃを取り付けるための複数のポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。また、大気搬送室１０３内には清浄空気のダウンフローが形成される。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
積層装置２００によって有機材料が積層された基板Ｗは、一旦、キャリアＣに収容される。そして、キャリアＣに収容された基板Ｗは、図示しない搬送機構により、１つずつ、イオン注入装置４００内に搬入される。そして、イオン注入装置４００によって有機材料の表面にイオンが注入された基板Ｗは、図示しない搬送機構により、再びキャリアＣに収容される。そして、キャリアＣが大気搬送室１０３のポート１０５にセットされ、キャリアＣに収容された基板Ｗは、搬送機構１０８によってロードロック室１０２内に搬入される。
制御装置１００は、メモリ、プロセッサ、および入出力インターフェイスを有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件を含むレシピ等が格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、製造システム１０の各部を制御する。
［積層装置２００の構成］
図２は、本開示の一実施形態における積層装置２００の一例を示す概略図である。積層装置２００は、容器２０１、排気装置２０２、シャワーヘッド２０６、および載置台２０７を有する。本実施形態において、積層装置２００は、例えばＣＶＤ（Chemical Vapor Deposition）装置である。
排気装置２０２は、容器２０１内のガスを排気する。容器２０１内は、排気装置２０２によって予め定められた圧力の真空雰囲気に制御される。
容器２０１には、シャワーヘッド２０６を介して、複数種類の原料モノマーが供給される。複数種類の原料モノマーは、例えばイソシアネートおよびアミンである。シャワーヘッド２０６には、イソシアネートを液体で収容する原料供給源２０３ａが、供給管２０４ａを介して接続されている。また、シャワーヘッド２０６には、アミンを液体で収容する原料供給源２０３ｂが、供給管２０４ｂを介して接続されている。
原料供給源２０３ａから供給されたイソシアネートの液体は、供給管２０４ａに介在する気化器２０５ａにより気化される。そして、イソシアネートの蒸気が、供給管２０４ａを介して、ガス吐出部であるシャワーヘッド２０６に導入される。また、原料供給源２０３ｂから供給されたアミンの液体は、供給管２０４ｂに介在する気化器２０５ｂにより気化される。そして、アミンの蒸気が、供給管２０４ｂを介して、シャワーヘッド２０６に導入される。
シャワーヘッド２０６は、例えば容器２０１の上部に設けられ、下面に多数の吐出孔が形成されている。シャワーヘッド２０６は、供給管２０４ａおよび供給管２０４ｂを介して導入されたイソシアネートの蒸気およびアミンの蒸気を、別々の吐出孔から容器２０１内にシャワー状に吐出する。
容器２０１内には、図示しない温度調節機構を有する載置台２０７が設けられている。載置台２０７には表面に凹部が形成された基板Ｗが載置される。載置台２０７は、温度調節機構により、原料供給源２０３ａおよび原料供給源２０３ｂからそれぞれ供給された原料モノマーの蒸着重合に適した温度となるように、基板Ｗの温度を制御する。蒸着重合に適した温度は、原料モノマーの種類に応じて定めることができ、例えば４０［℃］～１５０［℃］とすることができる。
このような積層装置２００を用いて、基板Ｗの表面において２種類の原料モノマーの蒸着重合反応を起こすことにより、凹部が形成された基板Ｗの表面に有機材料が積層される。２種類の原料モノマーがイソシアネートおよびアミンである場合、基板Ｗの表面には、ポリ尿素の重合体の膜が積層される。ポリ尿素の重合体は、熱分解可能な有機材料の一例である。
［加熱装置３００の構成］
図３は、本開示の一実施形態における加熱装置３００の一例を示す概略図である。加熱装置３００は、容器３０１、排気管３０２、供給管３０３、載置台３０４、ランプハウス３０５、および赤外線ランプ３０６を有する。
容器３０１内には、基板Ｗが載置される載置台３０４が設けられている。基板Ｗが載置される載置台３０４の面と対向する位置には、ランプハウス３０５が設けられている。ランプハウス３０５内には、赤外線ランプ３０６が配置されている。
容器３０１内には、供給管３０３を介して不活性ガスが供給される。本実施形態において、不活性ガスは、例えばＮ2ガスである。
載置台３０４上に基板Ｗが載置された状態で、供給管３０３を介して容器３０１内に不活性ガスが供給される。そして、赤外線ランプ３０６を点灯させることにより、凹部に有機材料が積層された基板Ｗが加熱される。基板Ｗの凹部に積層された有機材料が予め定められた温度に達すると、有機材料が２種類の原料モノマーに熱分解する。本実施形態において、有機材料はポリ尿素であるため、基板Ｗが３００［℃］以上、例えば５００［℃］に加熱されることにより、有機材料が原料モノマーであるイソシアネートとアミンとに解重合する。
［イオン注入装置４００の構成］
図４は、本開示の一実施形態におけるイオン注入装置４００の一例を示す概略図である。イオン注入装置４００は、イオン供給室４１０および処理室４２０を備える。
イオン供給室４１０内には、イオン源４１１、引出電極４１２、ビームライン４１３、および分析器４１４が設けられている。イオン源４１１は、イオンを発生させる。イオン源４１１から発生したイオンは、イオン源４１１と引出電極４１２との間に印加された電圧によってビームライン４１３内に引き出される。分析器４１４は、ビームライン４１３内に引き出されたイオンの中から、質量と電荷の違いに基づいて、例えばリンや炭素等の特定の元素のイオンを分離する。本実施形態において、分析器４１４は、炭素のイオンを分離する。分析器４１４によって分離された元素のイオンは、ビームライン４１３内を通過し、イオン供給室４１０と処理室４２０との間に印加された電圧によって加速され、処理室４２０内に放出される。
排気装置４２２は、処理室４２０内のガスを排気する。処理室４２０内は、排気装置４２２によって予め定められた圧力の真空雰囲気に制御される。処理室４２０内には、載置台４２１が設けられている。載置台４２１上には、凹部に有機材料が積層された基板Ｗが載置される。イオン供給室４１０で生成されたイオンは、載置台４２１上に載置された基板Ｗの表面に放出される。これにより、基板Ｗの凹部に積層された有機材料の表面にイオンが注入される。
［エアギャップの形成方法］
図５は、半導体装置の製造方法の一例を示すフローチャートである。例えば、搬送機構１０６によって、凹部が形成された基板Ｗが積層装置２００内に搬入されることにより、図５に例示された処理が開始される。
まず、積層装置２００により、基板Ｗ上に熱分解可能な有機材料が積層される（Ｓ１０）。ステップＳ１０は、積層工程の一例である。これにより、例えば図６に示されるように、基板Ｗの凹部６０に有機材料６１が積層される。そして、基板Ｗは、搬送機構１０６によって積層装置２００から搬出され、加熱装置３００－１内に搬入される。
次に、加熱装置３００－１によって基板Ｗが加熱されることにより、基板Ｗ上に積層された余分な有機材料が除去される（Ｓ１１）。ステップＳ１１は、除去工程の一例である。ステップＳ１１では、基板Ｗは、加熱装置３００－１によって例えば２００［℃］から３００［℃］の範囲内の温度に加熱される。２００［℃］から３００［℃］の範囲内の温度は、第２の温度の一例である。これにより、例えば図７に示されるように、基板Ｗの上面に積層された有機材料６１の一部が熱分解により脱離する。なお、他の形態として、基板Ｗの表面にプラズマを照射することにより、基板Ｗ上に積層された余分な有機材料が除去されてもよい。例えば、アルゴン、ヘリウム、窒素等のガスをプラズマを用いて励起することにより活性化された酸素、水素、二酸化炭素等によるアッシングによって、基板Ｗ上に積層された余分な有機材料が除去されてもよい。そして、基板Ｗは、搬送機構１０６によって加熱装置３００－１からロードロック室１０２内に搬入され、搬送機構１０８によってロードロック室１０２から搬出され、キャリアＣに収容される。そして、キャリアＣがイオン注入装置４００にセットされ、キャリアＣに収容された基板Ｗが、図示しない搬送機構によりイオン注入装置４００内に搬入される。
次に、イオン注入装置４００によって、基板Ｗの凹部６０に積層された有機材料６１の表面にイオンが注入される（Ｓ１２）。ステップＳ１２は、注入工程の一例である。有機材料６１の表面にイオンが注入されることにより、有機材料６１の表面が変質し、例えば図８に示されるように、有機材料６１の表面に変質層６２が形成される。本実施形態では、基板Ｗの表面に炭素のイオンが注入されることにより、有機材料６１の表面が炭化され、有機材料６１の表面に炭化層である変質層６２が形成される。そして、基板Ｗは、図示しない搬送機構によってイオン注入装置４００から搬出され、再びキャリアＣに収容される。そして、キャリアＣが大気搬送室１０３のポート１０５にセットされ、キャリアＣに収容された基板Ｗは、搬送機構１０８によってロードロック室１０２内に搬入される。そして、ロードロック室１０２内に搬入された基板Ｗは、搬送機構１０６によってロードロック室１０２から搬出され、加熱装置３００－２内に搬入される。
次に、加熱装置３００－２によって基板Ｗが加熱されることにより、凹部６０内の有機材料６１が変質層６２を介して脱離する（Ｓ１３）。ステップＳ１３は、脱離工程の一例である。ステップＳ１３では、基板Ｗは、加熱装置３００－２によって例えば３００［℃］以上に加熱される。３００［℃］以上の温度は、第１の温度の一例である。これにより、変質層６２の下層の有機材料６１が熱分解され、変質層６２を介して脱離し、例えば図９に示されるように、変質層６２と凹部６０との間に有機材料６１の形状に対応する形状のエアギャップが形成される。そして、本フローチャートに示される処理が終了する。
［イオンのエネルギーと注入量の関係］
次に、エアギャップの形成が可能な変質層６２の生成に適したイオンのエネルギーと注入量の関係を調べるための実験が行われた。図１０は、実験結果の一例を示す図である。図１０に例示されたイオンのエネルギーと注入量の組み合わせにおいて、エアギャップの形成に成功した組み合わせについては、評価の欄に○が対応付けられており、エアギャップの形成に失敗した組み合わせについては、評価の欄に×が対応付けられている。
有機材料６１の表面に注入されるイオンとしてリンのイオンが用いられた場合、イオンの注入量が１．０×１０15［ｉｏｎｓ／ｃｍ2］未満であると、変質層６２が、変質層６２の下層の有機材料６１と共に脱離してしまい、エアギャップが形成されなかった。これは、イオンの注入量が１．０×１０15［ｉｏｎｓ／ｃｍ2］未満であると、十分な強度の変質層６２が形成されないためであると考えられる。この傾向は、イオンが炭素の場合でも同様であった。従って、イオンの注入量は、１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であることが好ましい。
また、イオンの注入量が１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であっても、イオンのエネルギーが１００［ｋｅＶ］である場合、エアギャップが形成されなかった。これは、イオンのエネルギーが高すぎると、イオンが有機材料６１の深い位置まで注入され、凹部６０内の有機材料６１全体が熱分解し難い物質に変質してしまったためと考えられる。
一方、イオンの注入量が１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であり、かつ、イオンのエネルギーが５［ｋｅＶ］以上かつ１０［ｋｅＶ］以下の範囲内の場合には、エアギャップを形成することができた。即ち、実験でエアギャップの形成が確認された範囲では、イオンの注入量は、１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であり、イオンの注入エネルギーは、５［ｋｅＶ］以上かつ１０［ｋｅＶ］以下であることが好ましい。
以上、実施形態について説明した。上記したように、本実施形態における半導体装置の製造方法は、積層工程と、注入工程と、脱離工程とを含む。積層工程では、凹部６０が形成された基板Ｗ上に、熱分解可能な有機材料６１が積層される。注入工程では、凹部６０に積層された有機材料６１の表面にイオンが注入されることにより、有機材料６１の表面が変質され、有機材料６１の表面に変質層６２が形成される。脱離工程では、基板Ｗが予め定められた第１の温度に加熱されることにより、変質層６２の下層の有機材料６１が熱分解され、変質層６２の下層の有機材料６１が、変質層６２を介して脱離することにより、変質層６２と凹部６０との間にエアギャップが形成される。これにより、予め定められた形状のエアギャップを形成することができる。
また、上記した実施形態における半導体装置の製造方法は、積層工程の後に、基板Ｗを第１の温度よりも低い第２の温度に加熱することにより、凹部６０を除く基板Ｗの表面に積層された有機材料６１を除去する除去工程を含む。注入工程は、除去工程の後に行われる。これにより、凹部６０内にエアギャップを形成することができる。なお、他の形態として、基板Ｗの表面にプラズマを照射することにより、基板Ｗ上に積層された余分な有機材料が除去されてもよい。例えば、アルゴン、ヘリウム、窒素等のガスをプラズマを用いて励起することにより活性化された酸素、水素、二酸化炭素等によるアッシングによって、基板Ｗ上に積層された余分な有機材料が除去されてもよい。
また、上記した実施形態の注入工程において、イオンの注入量は、１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であり、注入されるイオンのエネルギーは、５［ｋｅＶ］以上かつ１０［ｋｅＶ］以下である。これにより、予め定められた形状のエアギャップを形成することができる。
また、上記した実施形態において、有機材料６１の表面に注入されるイオンは、リンまたは炭素のイオンである。これにより、予め定められた形状のエアギャップを形成することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、イオン注入装置４００を用いて凹部６０に埋め込まれた有機材料６１の表面にイオンが注入されるが、開示の技術はこれに限られない。他の形態として、プラズマを用いて有機材料６１の表面にイオンを注入してもよい。例えば、注入する元素を含むガスをチャンバ内でプラズマ化させ、チャンバ内に配置された基板Ｗにマイナスのバイアス電圧をかける。これにより、プラズマに含まれるイオンが基板Ｗの表面に引き込まれ、有機材料６１の表面に注入される。このような処理は、例えば容量結合型のプラズマ処理装置等によって実現できる。
また、上記した実施形態では、有機材料を構成する重合体の一例として尿素結合を有する重合体が用いられたが、有機材料を構成する重合体としては、尿素結合以外の結合を有する重合体が用いられてもよい。尿素結合以外の結合を有する重合体としては、例えば、ウレタン結合を有するポリウレタン等が挙げられる。ポリウレタンは、例えば、アルコール基を有するモノマーとイソシアネート基を有するモノマーとを共重合させることにより合成することができる。また、ポリウレタンは、予め定められた温度に加熱されることにより、アルコール基を有するモノマーとイソシアネート基を有するモノマーとに解重合する。
また、上記した実施形態において、製造システム１０は、加熱装置３００－１および加熱装置３００－２を備えるが、他の形態として、製造システム１０は、１つの加熱装置３００を備えていてもよい。この場合、ステップＳ１１における除去工程と、ステップＳ１３における脱離工程とは、同一の加熱装置３００において行われる。これにより、製造システム１０の設置面積を小さくすることができる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ キャリア
Ｇ ゲートバルブ
Ｗ 基板
１０ 製造システム
１００ 制御装置
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
２００ 積層装置
２０１ 容器
２０２ 排気装置
２０３ 原料供給源
２０４ 供給管
２０５ 気化器
２０６ シャワーヘッド
２０７ 載置台
３００ 加熱装置
３０１ 容器
３０２ 排気管
３０３ 供給管
３０４ 載置台
３０５ ランプハウス
３０６ 赤外線ランプ
４００ イオン注入装置
４１０ イオン供給室
４１１ イオン源
４１２ 引出電極
４１３ ビームライン
４１４ 分析器
４２０ 処理室
４２１ 載置台
４２２ 排気装置
６０ 凹部
６１ 有機材料
６２ 変質層

Claims (3)

  1. 凹部が形成された基板上に、熱分解可能な有機材料を積層する積層工程と、
    前記基板を予め定められた第１の温度よりも低い第２の温度に加熱することにより、前記凹部を除く前記基板の表面に積層された前記有機材料を除去する除去工程と、
    前記凹部に積層された前記有機材料の表面にイオンを注入することにより、前記有機材料の表面を変質させ、前記有機材料の表面に変質層を形成する注入工程と、
    前記基板を前記第１の温度に加熱することにより、前記変質層の下層の前記有機材料を熱分解させ、前記変質層の下層の前記有機材料を、前記変質層を介して脱離させることにより、前記変質層と前記凹部との間にエアギャップを形成する脱離工程と
    を含む半導体装置の製造方法。
  2. 前記注入工程において、前記イオンの注入量は、１．０×１０15［ｉｏｎｓ／ｃｍ2］以上であり、注入される前記イオンのエネルギーは、５［ｋｅＶ］以上かつ１０［ｋｅＶ］以下である請求項１に記載の半導体装置の製造方法。
  3. 前記イオンは、リンまたは炭素のイオンである請求項１または２に記載の半導体装置の製造方法。
JP2020071646A 2020-04-13 2020-04-13 半導体装置の製造方法 Active JP7345424B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020071646A JP7345424B2 (ja) 2020-04-13 2020-04-13 半導体装置の製造方法
KR1020210043350A KR20210127092A (ko) 2020-04-13 2021-04-02 반도체 장치의 제조 방법
US17/225,450 US11923242B2 (en) 2020-04-13 2021-04-08 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020071646A JP7345424B2 (ja) 2020-04-13 2020-04-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021168362A JP2021168362A (ja) 2021-10-21
JP7345424B2 true JP7345424B2 (ja) 2023-09-15

Family

ID=78007370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020071646A Active JP7345424B2 (ja) 2020-04-13 2020-04-13 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11923242B2 (ja)
JP (1) JP7345424B2 (ja)
KR (1) KR20210127092A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522049A (ja) 2002-04-02 2005-07-21 ダウ グローバル テクノロジーズ インコーポレイティド エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
WO2005091374A1 (ja) 2004-03-19 2005-09-29 Nec Corporation 半導体装置及びその製造方法
US20160141202A1 (en) 2014-11-14 2016-05-19 Applied Materials, Inc. Air gap formation in interconnection structure by implantation process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
US7807570B1 (en) * 2009-06-11 2010-10-05 International Business Machines Corporation Local metallization and use thereof in semiconductor devices
JP5560144B2 (ja) 2010-08-31 2014-07-23 東京エレクトロン株式会社 半導体装置の製造方法
US9576899B2 (en) * 2015-06-23 2017-02-21 Globalfoundries Inc. Electrical fuse with high off resistance
US10854503B2 (en) * 2018-07-16 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with air gap and method sealing the air gap

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522049A (ja) 2002-04-02 2005-07-21 ダウ グローバル テクノロジーズ インコーポレイティド エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
WO2005091374A1 (ja) 2004-03-19 2005-09-29 Nec Corporation 半導体装置及びその製造方法
US20160141202A1 (en) 2014-11-14 2016-05-19 Applied Materials, Inc. Air gap formation in interconnection structure by implantation process

Also Published As

Publication number Publication date
US11923242B2 (en) 2024-03-05
US20210320033A1 (en) 2021-10-14
KR20210127092A (ko) 2021-10-21
JP2021168362A (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
TW201330096A (zh) 電漿活化之保形介電薄膜沉積
US9546422B2 (en) Semiconductor device manufacturing method and substrate processing method including a cleaning method
KR100951733B1 (ko) 캐패시터 전극의 제조 방법과 제조 시스템 및 기록 매체
US20220157616A1 (en) Substrate processing method and substrate processing system
KR102149082B1 (ko) 실리콘 산화막을 제거하는 방법
JP7345424B2 (ja) 半導体装置の製造方法
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
JP6994381B2 (ja) エッチング方法
JP7341100B2 (ja) 半導体装置の製造方法
KR20210110196A (ko) 반도체 장치의 제조 방법
WO2021060109A1 (ja) 成膜方法
JP7154114B2 (ja) 半導体メモリの製造方法
US20230010649A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US20240030022A1 (en) Substrate processing method
KR20220087851A (ko) 박막 형성 방법
KR20210084267A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
KR20230094178A (ko) 웨이퍼의 박막에 대한 탄소 도핑 방법
JP2022035326A (ja) 半導体装置の製造方法および成膜装置
JP2002134499A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150