KR20210084267A - 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 Download PDF

Info

Publication number
KR20210084267A
KR20210084267A KR1020200177277A KR20200177277A KR20210084267A KR 20210084267 A KR20210084267 A KR 20210084267A KR 1020200177277 A KR1020200177277 A KR 1020200177277A KR 20200177277 A KR20200177277 A KR 20200177277A KR 20210084267 A KR20210084267 A KR 20210084267A
Authority
KR
South Korea
Prior art keywords
substrate
organic material
silicon nitride
nitride film
laminated
Prior art date
Application number
KR1020200177277A
Other languages
English (en)
Inventor
다츠야 야마구치
슈지 노자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210084267A publication Critical patent/KR20210084267A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 원하는 형상의 에어 갭을 형성한다. 반도체 장치의 제조 방법이며, 제1 적층 공정과, 제2 적층 공정과, 탈리 공정을 포함한다. 제1 적층 공정에서는, 오목부가 형성된 기판 상에, 열분해 가능한 유기 재료가 적층된다. 제2 적층 공정에서는, 유기 재료 상에 실리콘 질화막이 적층된다. 탈리 공정에서는, 기판을 미리 정해진 온도로 가열함으로써 유기 재료를 열분해시켜, 실리콘 질화막의 하층의 유기 재료를, 실리콘 질화막을 통해서 탈리시킴으로써 에어 갭이 형성된다. 제2 적층 공정에서는, 기판의 온도가 200[℃] 이하로 유지된 상태에서, 마이크로파의 플라스마를 사용해서 실리콘 질화막이 적층된다.

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING SYSTEM}
본 개시의 다양한 측면 및 실시 형태는, 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템에 관한 것이다.
예를 들어, 하기 특허문헌 1에는, 다층 구조의 반도체 장치에 있어서, 층간 절연막 내에 에어 갭을 형성함으로써, 층간 절연막의 비유전율을 작게 하는 기술이 개시되어 있다. 이 기술에서는, 기판 상의 오목부에 층간 절연막을 매립할 때, 오목부 내에 매립 불량이 되는 공간(보이드)을 형성하여, 형성된 보이드가 에어 갭으로서 이용된다.
일본 특허 공개 제2012-54307호 공보
본 개시는, 원하는 형상의 에어 갭을 갖는 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템을 제공한다.
본 개시의 일 측면은, 반도체 장치의 제조 방법이며, 제1 적층 공정과, 제2 적층 공정과, 탈리 공정을 포함한다. 제1 적층 공정에서는, 오목부가 형성된 기판 상에, 열분해 가능한 유기 재료가 적층된다. 제2 적층 공정에서는, 유기 재료 상에 실리콘 질화막이 적층된다. 탈리 공정에서는, 기판을 미리 정해진 온도로 가열함으로써 유기 재료를 열분해시켜, 실리콘 질화막의 하층의 유기 재료를, 실리콘 질화막을 통해서 탈리시킴으로써 에어 갭이 형성된다. 제2 적층 공정에서는, 기판의 온도가(200)[℃] 이하로 유지된 상태에서, 마이크로파의 플라스마를 사용해서 실리콘 질화막이 적층된다.
본 개시의 다양한 측면 및 실시 형태에 따르면, 원하는 형상의 에어 갭을 형성할 수 있다.
도 1은 본 개시의 일 실시 형태에서의 제조 시스템의 일례를 도시하는 시스템 구성도이다.
도 2는 본 개시의 일 실시 형태에서의 적층 장치의 일례를 도시하는 개략 단면도이다.
도 3은 본 개시의 일 실시 형태에서의 플라스마 처리 장치의 일례를 도시하는 개략 단면도이다.
도 4는 본 개시의 일 실시 형태에서의 어닐 장치의 일례를 도시하는 개략 단면도이다.
도 5는 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 6은 반도체 장치의 제조 과정의 일례를 도시하는 모식도이다.
도 7은 반도체 장치의 제조 과정의 일례를 도시하는 모식도이다.
도 8은 반도체 장치의 제조 과정의 일례를 도시하는 모식도이다.
도 9는 반도체 장치의 제조 과정의 일례를 도시하는 모식도이다.
도 10은 실험 결과의 일례를 도시하는 도면이다.
도 11은 밀봉막의 막 밀도와 막 두께의 관계의 일례를 도시하는 도면이다.
이하에, 개시되는 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템의 실시 형태에 대해서, 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 의해, 개시되는 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템이 한정되는 것은 아니다.
그런데, 매립 불량으로서 형성되는 공극의 형상 및 크기는, 오목부의 폭이나 깊이 등에 의존한다. 예를 들어, 오목부의 폭이 좁을 경우, 오목부의 하부에 큰 공극이 형성되지만, 오목부의 폭이 넓을 경우, 오목부의 하부에는 공극이 거의 형성되지 않는 경우가 있다. 또한, 오목부에 형성되는 공극의 형상 및 크기는, 기판 상에서의 오목부 위치나 반도체 제조 장치 내에서의 오목부의 위치에 따라 변동되는 경우가 있다. 그 때문에, 임의의 형상의 오목부에 대하여, 원하는 형상 및 크기의 공극을 형성하는 것이 어렵다.
그래서, 기판의 오목부에 열분해 가능한 유기 재료를 적층하고, 유기 재료 상에 밀봉막을 적층한 후에, 기판을 가열한다. 이에 의해, 열분해한 유기 재료가 밀봉막을 통해서 오목부로부터 탈리하여, 오목부와 밀봉막의 사이에 유기 재료의 형상에 대응하는 형상의 에어 갭을 형성할 수 있다.
그러나, 밀봉막의 막 밀도가 너무 높으면, 열분해한 유기 재료가 밀봉막을 통과하지 못하고 오목부 내에 잔사로 되어서 남아버려, 오목부와 밀봉막의 사이에 원하는 형상의 에어 갭을 형성하는 것이 어려워진다.
한편, 밀봉막의 막 밀도가 너무 낮으면, 열분해한 유기 재료가 밀봉막을 통해서 탈리는 하지만, 다음 공정에서, 밀봉막 상에 다른 막을 적층할 때, 밀봉막을 통해서 오목부 내에 막이 적층되어버린다. 그 때문에, 오목부와 밀봉막의 사이에 원하는 형상의 에어 갭을 형성하는 것이 어려워진다.
그래서, 본 개시는, 원하는 형상의 에어 갭을 형성하는 기술을 제공한다.
[제조 시스템(10)의 구성]
도 1은, 본 개시의 일 실시 형태에서의 제조 시스템(10)의 일례를 도시하는 시스템 구성도이다. 제조 시스템(10)은, 적층 장치(200), 플라스마 처리 장치(300) 및 복수의 어닐 장치(400)를 구비한다. 제조 시스템(10)은, 멀티 챔버 타입의 진공 처리 시스템이다. 제조 시스템(10)은, 적층 장치(200), 플라스마 처리 장치(300) 및 어닐 장치(400)를 사용하여, 반도체 장치에 사용되는 기판(W)에 에어 갭을 형성한다.
적층 장치(200)는, 오목부가 형성된 기판(W)의 표면에 열분해 가능한 유기 재료의 막을 적층시킨다. 본 실시 형태에서, 열분해 가능한 유기 재료는, 복수 종류의 모노머의 중합에 의해 생성된 요소 결합을 갖는 중합체이다. 플라스마 처리 장치(300)는, 마이크로파의 플라스마를 사용하여, 기판(W)의 오목부에 적층된 유기 재료 상에 밀봉막을 적층시킨다. 어닐 장치(400)는, 밀봉막이 적층된 기판(W)을 가열함으로써, 밀봉막의 하층의 유기 재료를 열분해시켜, 밀봉막을 통해서 유기 재료를 탈리시킨다. 이에 의해, 기판(W)의 오목부와 밀봉막의 사이에 에어 갭이 형성된다.
적층 장치(200), 플라스마 처리 장치(300), 및 복수의 어닐 장치(400)는, 평면 형상이 칠각형을 이루는 진공 반송실(101)의 4개의 측벽에 각각 게이트 밸브(G)를 통해서 접속되어 있다. 진공 반송실(101) 내는, 진공 펌프에 의해 배기되어 미리 정해진 진공도로 유지되어 있다. 진공 반송실(101) 내에는, 로봇 암 등의 반송 기구(106)가 마련되어 있다. 반송 기구(106)는, 적층 장치(200), 플라스마 처리 장치(300), 각각의 어닐 장치(400) 및 각각의 로드 로크실(102)의 사이에서 기판(W)을 반송한다. 반송 기구(106)는, 독립적으로 이동 가능한 2개의 암(107a 및 107b)을 갖는다.
진공 반송실(101)의 다른 3개의 측벽에는, 3개의 로드 로크실(102)이 게이트 밸브(G1)를 통해서 접속되어 있다. 3개의 로드 로크실(102) 각각은, 게이트 밸브(G2)를 통해서 대기 반송실(103)에 접속되어 있다.
대기 반송실(103)의 측면에는, 기판(W)을 수용하는 캐리어(FOUP(Front-Opening Unified Pod) 등)(C)를 설치하기 위한 복수의 포트(105)가 마련되어 있다. 또한, 대기 반송실(103)의 측벽에는, 기판(W)의 얼라인먼트를 행하기 위한 얼라인먼트실(104)이 마련되어 있다. 대기 반송실(103) 내에는 청정 공기의 다운 플로우가 형성된다.
대기 반송실(103) 내에는, 로봇 암 등의 반송 기구(108)가 마련되어 있다. 반송 기구(108)는, 각각의 캐리어(C), 각각의 로드 로크실(102) 및 얼라인먼트실(104)의 사이에서 기판(W)을 반송한다.
제어 장치(100)는, 메모리, 프로세서 및 입출력 인터페이스를 갖는다. 메모리에는, 프로세서에 의해 실행될 프로그램, 및 각 처리의 조건을 포함하는 레시피 등이 저장되어 있다. 프로세서는, 메모리로부터 판독한 프로그램을 실행하여, 메모리 내에 기억된 레시피에 기초해서, 입출력 인터페이스를 통하여 제조 시스템(10)의 각 부를 제어한다.
[적층 장치(200)]
도 2는, 본 개시의 일 실시 형태에서의 적층 장치(200)의 일례를 도시하는 개략 단면도이다. 본 실시 형태에서, 적층 장치(200)는, 예를 들어 CVD(Chemical Vapor Deposition) 장치이다.
적층 장치(200)는, 용기(201) 및 배기 장치(202)를 갖는다. 배기 장치(202)는 용기(201) 내의 가스를 배기한다. 용기(201) 내는, 배기 장치(202)에 의해 미리 정해진 진공 분위기로 제어된다.
용기(201)에는, 복수 종류의 원료 모노머가 공급된다. 복수 종류의 원료 모노머는, 예를 들어 이소시아네이트 및 아민이다. 용기(201)에는, 이소시아네이트를 액체로 수용하는 원료 공급원(203a)이, 공급관(204a)을 통해서 접속되어 있다. 또한, 용기(201)에는, 아민을 액체로 수용하는 원료 공급원(203b)이, 공급관(204b)을 통해서 접속되어 있다.
원료 공급원(203a)으로부터 공급된 이소시아네이트의 액체는, 공급관(204a)에 개재하는 기화기(205a)에 의해 기화된다. 그리고, 이소시아네이트의 증기가, 공급관(204a)을 통해서, 가스 토출부인 샤워 헤드(206)에 도입된다. 또한, 원료 공급원(203b)으로부터 공급된 아민의 액체는, 공급관(204b)에 개재하는 기화기(205b)에 의해 기화된다. 그리고, 아민의 증기가 샤워 헤드(206)에 도입된다.
샤워 헤드(206)는, 예를 들어 용기(201)의 상부에 마련되고, 하면에 다수의 토출 구멍이 형성되어 있다. 샤워 헤드(206)는, 공급관(204a) 및 공급관(204b)을 통해서 도입된 이소시아네이트의 증기 및 아민의 증기를, 각각 별도의 토출 구멍으로부터 용기(201) 내에 샤워 형상으로 토출한다.
용기(201) 내에는, 도시하지 않은 온도 조절 기구를 갖는 적재대(207)가 마련되어 있다. 적재대(207)에는 기판(W)이 적재된다. 적재대(207)는, 온도 조절 기구에 의해, 원료 공급원(203a) 및 원료 공급원(203b)으로부터 각각 공급된 원료 모노머의 증착 중합에 적합한 온도가 되도록, 기판(W)의 온도를 제어한다. 증착 중합에 적합한 온도는, 원료 모노머의 종류에 따라 정할 수 있으며, 예를 들어 40[℃] 내지 150[℃]로 할 수 있다.
이러한 적층 장치(200)를 사용하여, 기판(W)의 표면에서 2종류의 원료 모노머의 증착 중합 반응을 일으킴으로써, 오목부가 형성된 기판(W)의 표면에 유기 재료가 적층된다. 2종류의 원료 모노머가 이소시아네이트 및 아민일 경우, 기판(W)의 표면에는, 폴리요소의 중합체막이 적층된다.
[플라스마 처리 장치(300)]
도 3은, 본 개시의 일 실시 형태에서의 플라스마 처리 장치(300)의 일례를 도시하는 개략 단면도이다. 플라스마 처리 장치(300)는, 처리 용기(301) 및 마이크로파 출력 장치(304)를 구비한다.
처리 용기(301)는, 예를 들어 표면이 양극 산화 처리된 알루미늄 등에 의해 대략 원통형으로 형성되어 있고, 내부에 대략 원통 형상의 처리 공간(S)을 제공하고 있다. 처리 용기(301)는 보안 접지되어 있다. 또한, 처리 용기(301)는, 측벽(301a) 및 저부(301b)를 갖는다. 측벽(301a)의 중심 축선을, 축선(Z)이라 정의한다. 저부(301b)는, 측벽(301a)의 하단측에 마련되어 있다. 저부(301b)에는, 배기용 배기구(301h)가 마련되어 있다. 또한, 측벽(301a)의 상단부는 개구되어 있다.
측벽(301a)의 상단부에는 유전체 창(307)이 마련되어 있고, 측벽(301a)의 상단부의 개구는, 유전체 창(307)에 의해 상방으로부터 막혀 있다. 유전체 창(307)의 하면은, 처리 공간(S)에 면하고 있다. 유전체 창(307)과 측벽(301a)의 상단부의 사이에는 O링(306)이 배치되어 있다.
처리 용기(301) 내에는, 스테이지(302)가 마련되어 있다. 스테이지(302)는, 축선(Z)의 방향에 있어서 유전체 창(307)과 대면하도록 마련되어 있다. 스테이지(302)와 유전체 창(307)의 사이의 공간이 처리 공간(S)이다. 스테이지(302) 상에는, 기판(W)이 적재된다.
스테이지(302)는, 베이스(302a) 및 정전 척(302c)을 갖는다. 베이스(302a)는, 예를 들어 알루미늄 등의 도전성 재료에 의해 대략 원반형으로 형성되어 있다. 베이스(302a)는, 베이스(302a)의 중심 축선이 축선(Z)에 대략 일치하도록 처리 용기(301) 내에 배치되어 있다.
베이스(302a)는, 절연성 재료에 의해 형성되고, 축선(Z)을 따르는 방향으로 연신되는 통형 지지부(320)에 의해 지지되어 있다. 통형 지지부(320)의 외주에는, 도전성의 통형 지지부(321)가 마련되어 있다. 통형 지지부(321)는, 통형 지지부(320)의 외주를 따라 처리 용기(301)의 저부(301b)로부터 유전체 창(307)을 향해서 연장되어 있다. 통형 지지부(321)와 측벽(301a)의 사이에는, 환형의 배기로(322)가 형성되어 있다.
배기로(322)의 상부에는, 두께 방향으로 복수의 관통 구멍이 형성된 환형의 배플판(323)이 마련되어 있다. 배플판(323)의 하방에는 상술한 배기구(301h)가 마련되어 있다. 배기구(301h)에는, 배기관(330)을 통해서, 터보 분자 펌프 등의 진공 펌프나 자동 압력 제어 밸브 등을 갖는 배기 장치(331)가 접속되어 있다. 배기 장치(331)에 의해, 처리 공간(S)을 미리 정해진 진공도까지 감압할 수 있다.
베이스(302a)는 고주파 전극으로서도 기능한다. 베이스(302a)에는, 급전 막대(342) 및 매칭 유닛(341)을 통해서, RF 바이어스용 RF 신호를 출력하는 RF 전원(340)이 전기적으로 접속되어 있다. RF 전원(340)은, 기판(W)에 인입되는 이온의 에너지를 제어하기에 적합한 미리 정해진 주파수(예를 들어, 13.56[MHz])의 바이어스 전력을 매칭 유닛(341) 및 급전 막대(342)를 통해서 베이스(302a)에 공급한다.
매칭 유닛(341)은, RF 전원(340)측의 임피던스와, 주로 전극, 플라스마, 처리 용기(301)와 같은 부하측의 임피던스의 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 정합기 내에는 자기 바이어스 생성용 블로킹 콘덴서가 포함되어 있다.
베이스(302a)의 상면에는, 정전 척(302c)이 마련되어 있다. 정전 척(302c)은, 기판(W)을 정전기력에 의해 흡착 보유 지지한다. 정전 척(302c)은, 대략 원반형의 외형을 갖고, 히터(302d)가 매립되어 있다. 히터(302d)에는, 배선(352) 및 스위치(351)를 통해서 히터 전원(350)이 전기적으로 접속되어 있다. 히터(302d)는, 히터 전원(350)으로부터 공급되는 전력에 의해, 정전 척(302c) 상에 적재된 기판(W)을 가열한다. 베이스(302a) 상에는, 에지 링(302b)이 마련되어 있다. 에지 링(302b)은, 기판(W) 및 정전 척(302c)을 둘러싸도록 배치되어 있다. 스테이지(302)는 포커스 링이라고 불리는 경우도 있다.
베이스(302a)의 내부에는, 유로(302g)가 마련되어 있다. 유로(302g)에는, 도시하지 않은 칠러 유닛으로부터 배관(360)을 통해서 냉매가 공급된다. 유로(302g) 내에 공급된 냉매는, 배관(361)을 통해서 칠러 유닛으로 되돌려진다. 칠러 유닛에 의해 온도가 제어된 냉매가 베이스(302a)의 유로(302g) 내를 순환함으로써, 베이스(302a)의 온도가 제어된다. 베이스(302a) 내를 흐르는 냉매와, 정전 척(302c) 내의 히터(302d)에 의해, 정전 척(302c) 상의 기판(W)의 온도가 제어된다. 본 실시 형태에서, 기판(W)의 온도는, 200[℃] 이하(예를 들어 150[℃])로 제어된다. 정전 척(302c) 내의 히터(302d)는 온도 제어부의 일례이다.
또한, 스테이지(302)에는, He 가스 등의 전열 가스를, 정전 척(302c)과 기판(W)의 사이에 공급하기 위한 배관(362)이 마련되어 있다.
마이크로파 출력 장치(304)는, 처리 용기(301) 내에 공급된 처리 가스를 여기하기 위한 마이크로파를 출력한다. 마이크로파 출력 장치(304)는, 예를 들어 2.4GHz의 주파수의 마이크로파를 발생시킨다. 마이크로파 출력 장치(304)는, 플라스마 처리부의 일례이다.
마이크로파 출력 장치(304)의 출력부는, 도파관(308)의 일단에 접속되어 있다. 도파관(308)의 타단은, 모드 변환기(309)에 접속되어 있다. 모드 변환기(309)는, 도파관(308)으로부터 출력된 마이크로파의 모드를 변환하고, 모드 변환 후의 마이크로파를 동축 도파관(310)을 통해서 안테나(305)에 공급한다.
동축 도파관(310)은, 외측 도체(310a) 및 내측 도체(310b)를 포함한다. 외측 도체(310a) 및 내측 도체(310b)는, 대략 원통 형상을 갖고 있으며, 외측 도체(310a) 및 내측 도체(310b)의 중심 축선이 축선(Z)에 대략 일치하도록 안테나(305)의 상부에 배치되어 있다.
안테나(305)는, 냉각 재킷(305a), 유전체판(305b) 및 슬롯판(305c)을 포함한다. 슬롯판(305c)은, 도전성을 갖는 금속에 의해 대략 원판형으로 형성되어 있다. 슬롯판(305c)은, 슬롯판(305c)의 중심 축선이 축선(Z)에 일치하도록 유전체 창(307)의 상면에 마련되어 있다. 슬롯판(305c)에는, 복수의 슬롯 구멍이 형성되어 있다. 복수의 슬롯 구멍은, 2개 1조로 되어, 슬롯판(305c)의 중심 축선의 주위에 배열되어 있다.
유전체판(305b)은, 석영 등의 유전체 재료에 의해 대략 원반형으로 형성되어 있다. 유전체판(305b)은, 유전체판(305b)의 중심 축선이 축선(Z)에 대략 일치하도록 슬롯판(305c) 상에 배치되어 있다. 냉각 재킷(305a)은, 유전체판(305b) 상에 마련되어 있다.
냉각 재킷(305a)은, 표면에 도전성을 갖는 재료에 의해 형성되어 있고, 내부에는 유로(305e)가 형성되어 있다. 유로(305e) 내에는, 도시하지 않은 칠러 유닛으로부터 냉매가 공급된다. 냉각 재킷(305a)의 상부 표면에는, 외측 도체(310a)의 하단이 전기적으로 접속되어 있다. 또한, 내측 도체(310b)의 하단은, 냉각 재킷(305a) 및 유전체판(305b)의 중앙 부분에 형성된 개구를 통해서, 슬롯판(305c)에 전기적으로 접속되어 있다.
동축 도파관(310) 내를 전반한 마이크로파는, 유전체판(305b) 내를 전반하여, 슬롯판(305c)의 복수의 슬롯 구멍으로부터 유전체 창(307)에 전반한다. 유전체 창(307)에 전반한 마이크로파는, 유전체 창(307)의 하면으로부터 처리 공간(S) 내에 방사된다.
동축 도파관(310)의 내측 도체(310b)의 내측에는, 가스관(311)이 마련되어 있다. 슬롯판(305c)의 중앙부에는, 가스관(311)이 통과 가능한 관통 구멍(305d)이 형성되어 있다. 가스관(311)은, 내측 도체(310b)의 내측을 통과해서 연장되어 있으며, 가스 공급부(312)에 접속되어 있다.
가스 공급부(312)는, 기판(W)을 처리하기 위한 처리 가스를 가스관(311)에 공급한다. 가스 공급부(312)는, 가스 공급원(312a), 밸브(312b) 및 유량 제어기(312c)를 포함한다. 가스 공급원(312a)은, 처리 가스의 공급원이다. 밸브(312b)는, 가스 공급원(312a)으로부터의 처리 가스의 공급 및 공급 정지를 제어한다. 유량 제어기(312c)는, 예를 들어 매스 플로우 컨트롤러 등이며, 가스 공급원(312a)으로부터의 처리 가스의 유량을 제어한다.
가스 공급원(312a)은, 밀봉막을 성막하기 위한 처리 가스의 공급원이다. 처리 가스에는, 질소 함유 가스, 실리콘 함유 가스 및 희가스가 포함된다. 본 실시 형태에서, 질소 함유 가스는, 예를 들어 NH3 가스 또는 N2 가스이며, 실리콘 함유 가스는, 예를 들어 SiH4 가스이며, 희가스는, 예를 들어 He 가스 또는 Ar 가스이다. 또한, 도시는 생략되어 있지만, 가스 공급부(312)는, 클리닝 가스를, 가스관(311)을 통해서 처리 공간(S) 내에 공급한다. 클리닝 가스로서는, 예를 들어 NF3 가스, H3 가스 또는 O2 가스 등이 사용된다. 처리 공간(S) 내에 공급된 클리닝 가스가 마이크로파에 의해 플라스마화됨으로써, 플라스마에 포함되는 라디칼 등에 의해, 처리 용기(301)의 내부에 부착된 반응 부생성물 등이 제거된다.
유전체 창(307) 내에는, 인젝터(313)가 마련되어 있다. 인젝터(313)는, 가스관(311)을 통해서 공급된 처리 가스를, 유전체 창(307)에 형성된 관통 구멍(307h)을 통해서 처리 공간(S) 내에 분사한다. 처리 공간(S) 내에 분사된 처리 가스는, 유전체 창(307)을 통해서 처리 공간(S) 내에 방사된 마이크로파에 의해 여기된다. 이에 의해, 처리 공간(S) 내에서 처리 가스가 플라스마화되고, 플라스마에 포함되는 이온 및 라디칼 등에 의해, 기판(W)에 밀봉막이 적층된다. 본 실시 형태에서, 밀봉막은, 예를 들어 실리콘 질화막이다.
[어닐 장치(400)]
도 4는, 본 개시의 일 실시 형태에서의 어닐 장치(400)의 일례를 도시하는 개략 단면도이다. 어닐 장치(400)는, 용기(401) 및 배기관(402)을 갖는다. 용기(401) 내에는, 공급관(403)을 통해서 불활성 가스가 공급된다. 본 실시 형태에서, 불활성 가스는, 예를 들어 N2 가스이다. 용기(401) 내의 가스는, 배기관(402)으로부터 배기된다. 본 실시 형태에서, 용기(401) 내는 상압 분위기이지만, 다른 형태로서, 용기(401) 내는 진공 분위기이어도 된다.
용기(401) 내에는, 기판(W)이 적재되는 적재대(404)가 마련되어 있다. 기판(W)이 적재되는 적재대(404)의 면과 대향하는 위치에는, 램프 하우스(405)가 마련되어 있다. 램프 하우스(405) 내에는, 적외선 램프(406)가 배치되어 있다.
적재대(404) 상에 기판(W)이 적재된 상태에서, 용기(401) 내에 불활성 가스가 공급된다. 그리고, 적외선 램프(406)를 점등시킴으로써, 기판(W)이 가열된다. 기판(W)의 오목부에 적층된 유기 재료가 미리 정해진 온도에 달하면, 유기 재료가 2종류의 원료 모노머로 열분해한다. 본 실시 형태에서, 유기 재료는 폴리요소이기 때문에, 기판(W)이 300[℃] 이상, 예를 들어 500[℃]로 가열됨으로써, 유기 재료가 원료 모노머인 이소시아네이트와 아민으로 해중합한다. 그리고, 해중합에 의해 발생한 이소시아네이트 및 아민이, 유기 재료 상에 적층된 밀봉막을 통과함으로써, 기판(W)의 오목부의 유기 재료가 탈리한다. 이에 의해, 기판(W)의 오목부와 밀봉막의 사이에 에어 갭이 형성된다.
[에어 갭의 형성 방법]
도 5는, 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다. 먼저, 오목부가 형성된 기판(W)이 적층 장치(200)에 반입됨으로써, 도 5에 예시된 처리가 개시된다.
먼저, 적층 장치(200)에 의해, 기판(W) 상에 열분해 가능한 유기 재료가 적층된다(S10). 스텝 S10은, 제1 적층 공정의 일례이다. 이에 의해, 예를 들어 도 6에 도시된 바와 같이, 기판(W)의 오목부(50)에 유기 재료(51)가 적층된다. 그리고, 기판(W)은, 반송 기구(106)에 의해 적층 장치(200)로부터 반출되어, 어닐 장치(400) 내에 반입된다.
다음에, 어닐 장치(400)에 의해 기판(W)이 가열됨으로써, 기판(W) 상에 적층된 여분의 유기 재료가 제거된다(S11). 스텝 S11에서는, 기판(W)은, 어닐 장치(400)에 의해 예를 들어 200[℃] 내지 300[℃]로 가열된다. 이에 의해, 예를 들어 도 7에 도시된 바와 같이, 기판(W)의 상면에 적층된 유기 재료(51)가 열분해에 의해 탈리하여, 유기 재료(51)는 오목부(50) 내에 잔존한다. 그리고, 기판(W)은, 반송 기구(106)에 의해 어닐 장치(400)로부터 반출되어, 플라스마 처리 장치(300) 내에 반입된다.
다음에, 플라스마 처리 장치(300)에 의해, 기판(W) 상에 밀봉막이 적층된다(S12). 스텝 S12는, 제2 적층 공정의 일례이다. 스텝 S12에서의 밀봉막의 주된 성막 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 150[℃]
처리 가스: NH3=10[sccm] SiH4=10[sccm] He=300[sccm]
처리 용기(301) 내의 압력: 20[Pa]
마이크로파의 전력: 500[W]
또한, 기판(W)의 온도는, 예를 들어 100[℃] 내지 200[℃]의 범위의 온도이어도 된다. 또한, NH3 가스 및 SiH4 가스의 유량은, 예를 들어 5[sccm] 내지 20[sccm]의 범위 내의 유량이면 된다. 또한, He 가스의 유량은, 예를 들어 100[sccm] 내지 500[sccm]의 범위 내의 유량이면 된다. 또한, 처리 용기(301) 내의 압력은, 예를 들어 10[Pa] 내지 100[Pa]의 범위 내의 압력이면 된다. 또한, 마이크로파의 전력은, 예를 들어 100[W] 내지 1000[W]의 범위 내의 전력이면 된다.
이에 의해, 예를 들어 도 8에 도시된 바와 같이, 기판(W)의 오목부(50) 내의 유기 재료(51) 상에 밀봉막(52)이 적층된다. 그리고, 기판(W)은, 반송 기구(106)에 의해 플라스마 처리 장치(300)로부터 반출되어, 다시 어닐 장치(400) 내에 반입된다.
다음에, 어닐 장치(400)에 의해 기판(W)이 가열됨으로써, 오목부(50) 내의 유기 재료(51)가 탈리한다(S13). 스텝 S13은, 탈리 공정의 일례이다. 스텝 S13에서는, 기판(W)은, 어닐 장치(400)에 의해 예를 들어 400[℃] 이상으로 가열된다. 이에 의해, 밀봉막(52)과 오목부(50)의 사이의 유기 재료(51)가 밀봉막(52)을 통해서 탈리하여, 예를 들어 도 9에 도시된 바와 같이, 밀봉막(52)과 오목부(50)의 사이에 유기 재료(51)의 형상에 대응하는 형상의 에어 갭이 형성된다. 그리고, 본 흐름도에 나타내는 처리가 종료된다.
[실험 결과]
여기서, 밀봉막(52)의 막 밀도가 너무 높으면, 열분해한 유기 재료(51)가 밀봉막(52)을 통과하지 못하고 기판(W)의 오목부(50) 내에 잔사로 되어서 남아버려, 오목부(50)와 밀봉막(52)의 사이에 원하는 형상의 에어 갭을 형성하는 것이 어려워진다. 또한, 밀봉막(52)의 막 밀도가 너무 낮으면, 열분해한 유기 재료(51)가 밀봉막(52)을 통해서 탈리는 하지만, 다음 공정에서, 밀봉막(52) 상에 다른 막을 적층할 때, 밀봉막(52)을 통해서 오목부(50) 내에 다른 막이 적층되어버리는 경우가 있다. 그 경우도, 오목부(50)와 밀봉막(52)의 사이에 원하는 형상의 에어 갭을 형성하는 것이 어려워진다.
그래서, 본 실시 형태에 의해 적층된 밀봉막(52)을 사용하여, 잔차의 유무나 밀봉성을 조사하는 실험을 행하였다. 도 10은, 실험 결과의 일례를 도시하는 도면이다. 도 10의 실험에서는, 밀봉막(52) 상에 TiN이나 SiN을 적층해서 밀봉막(52)의 밀봉성을 조사하였다. 또한, 본 실시 형태에 의해 적층된 밀봉막(52)의 막 밀도를 측정한 결과, 3.0[g/cm3]이었다.
예를 들어 도 10에 도시되는 바와 같이, 밀봉막(52)의 두께가 3[nm] 내지 5[nm]의 범위에서는, 오목부(50) 내에 잔사는 보이지 않았다. 즉, 밀봉막(52)의 두께가 3[nm] 내지 5[nm]의 범위에서는, 오목부(50) 내의 유기 재료를, 밀봉막(52)을 통해서 충분히 탈리시킬 수 있다.
또한, 예를 들어 도 10에 도시되는 바와 같이, 밀봉막(52)의 두께가 3[nm] 내지 10[nm]의 범위에서는, 밀봉막(52) 상에 TiN 및 SiN의 어느 것이 적층되어도, 오목부(50) 내에 TiN이나 SiN의 적층은 보이지 않았다. 즉, 밀봉막(52)의 두께가 3[nm] 내지 10[nm]의 범위에서는, 밀봉막(52)은 양호한 밀봉성을 갖는다.
또한, TiN은, 예를 들어 이하의 조건의 열 ALD(Atomic Layer Deposition)에 의해 밀봉막(52) 상에 적층되었다.
기판(W)의 온도: 400[℃]
전구체 가스: TiCl4
반응 가스: NH3
압력: 10[Pa]
또한, SiN은, 예를 들어 이하의 조건의 열 ALD(Atomic Layer Deposition)에 의해 밀봉막(52) 상에 적층되었다.
기판(W)의 온도: 600[℃]
전구체 가스: DCS(DiChloroSilane)
반응 가스: NH3
압력: 10[Pa]
도 10의 실험 결과를 참조하면, 예를 들어 도 11에 도시되는 사선의 영역에서는, 잔사가 없고 또한 밀봉성이 양호한 밀봉막(52)을 적층시킬 수 있다고 생각된다. 본 실시 형태에서의 밀봉막(52)의 막 밀도는, 3.0[g/cm3]이기 때문에, 잔사가 없고 또한 밀봉성이 양호한 밀봉막(52)이기 위해서는, 밀봉막(52)의 두께의 범위는, 3[nm] 내지 5[nm]인 것이 바람직하다. 또한, 본 실시 형태에서의 밀봉막(52)의 막 밀도는 3.0[g/cm3]이지만, 2.3[g/cm3] 내지 3.3[g/cm3]의 범위 내의 막 밀도라면, 잔사가 없고 또한 밀봉성이 양호한 밀봉막(52)으로 될 수 있다.
이상, 실시 형태에 대해서 설명하였다. 상기한 바와 같이, 본 실시 형태의 반도체 장치의 제조 방법은, 제1 적층 공정과, 제2 적층 공정과, 탈리 공정을 포함한다. 제1 적층 공정에서는, 오목부(50)가 형성된 기판(W) 상에, 열분해 가능한 유기 재료(51)가 적층된다. 제2 적층 공정에서는, 유기 재료(51) 상에 실리콘 질화막으로 이루어지는 밀봉막(52)이 적층된다. 탈리 공정에서는, 기판(W)을 미리 정해진 온도로 가열함으로써 유기 재료(51)를 열분해시켜, 밀봉막(52)의 하층의 유기 재료(51)를, 밀봉막(52)을 통해서 탈리시킴으로써, 밀봉막(52)과 오목부(50)의 사이에 에어 갭이 형성된다. 제2 적층 공정에서는, 기판(W)의 온도가 200[℃] 이하로 유지된 상태에서, 마이크로파의 플라스마를 사용해서 밀봉막(52)이 적층된다. 이에 의해, 원하는 형상의 에어 갭을 형성할 수 있다.
또한, 상기한 실시 형태에서, 밀봉막(52)은 3[nm] 이상 5[nm] 이하의 범위의 두께로 유기 재료(51) 상에 적층된다. 이에 의해, 원하는 형상의 에어 갭을 형성할 수 있다.
또한, 상기한 실시 형태에서, 유기 재료(51)는, 복수 종류의 모노머의 중합에 의해 생성된 요소 결합을 갖는 중합체이다. 이에 의해, 잔사가 적은 에어 갭을 형성할 수 있다.
또한, 상기한 실시 형태에서의 제조 시스템(10)은, 적층 장치(200), 플라스마 처리 장치(300) 및 어닐 장치(400)를 구비한다. 적층 장치(200)는, 오목부(50)가 형성된 기판(W) 상에 열분해 가능한 유기 재료(51)를 적층한다. 플라스마 처리 장치(300)는, 플라스마를 사용해서 유기 재료(51)가 적층된 기판(W) 상에 실리콘 질화막으로 이루어지는 밀봉막(52)을 적층한다. 어닐 장치(400)는, 밀봉막(52)이 적층된 기판(W)을 미리 정해진 온도로 가열함으로써 유기 재료(51)를 열분해시켜, 밀봉막(52)의 하층의 유기 재료(51)를, 밀봉막(52)을 통해서 탈리시킴으로써, 밀봉막(52)과 오목부(50)의 사이에 에어 갭을 형성한다. 플라스마 처리 장치(300)는, 처리 용기(301), 스테이지(302), 히터(302d) 및 마이크로파 출력 장치(304)를 갖는다. 스테이지(302)는, 처리 용기(301) 내에 마련되고, 기판(W)이 적재된다. 히터(302d)는, 스테이지(302) 상에 적재된 기판(W)의 온도를 200[℃] 이하로 제어한다. 마이크로파 출력 장치(304)는, 처리 용기(301) 내에 마이크로파를 공급함으로써, 처리 용기(301) 내에 공급된 가스를 플라스마화하여, 플라스마에 의해 유기 재료(51)가 적층된 기판(W) 상에 밀봉막(52)을 적층한다. 이에 의해, 원하는 형상의 에어 갭을 형성할 수 있다.
[기타]
또한, 본원에 개시된 기술은, 상기한 실시 형태에 한정되는 것은 아니고, 그 요지의 범위 내에서 수많은 변형이 가능하다.
예를 들어, 상기한 실시 형태에서는, 유기 재료(51)를 구성하는 중합체의 일례로서 요소 결합을 갖는 중합체가 사용되었지만, 유기 재료(51)를 구성하는 중합체로서는, 요소 결합 이외의 결합을 갖는 중합체가 사용되어도 된다. 요소 결합 이외의 결합을 갖는 중합체로서는, 예를 들어 우레탄 결합을 갖는 폴리우레탄 등을 들 수 있다. 폴리우레탄은, 예를 들어 알코올기를 갖는 모노머와 이소시아네이트기를 갖는 모노머를 공중합시킴으로써 합성할 수 있다. 또한, 폴리우레탄은, 미리 정해진 온도로 가열됨으로써, 알코올기를 갖는 모노머와 이소시아네이트기를 갖는 모노머로 해중합한다.
또한, 상기한 실시 형태에서의 제조 시스템(10)은, 적층 장치(200), 플라스마 처리 장치(300) 및 복수의 어닐 장치(400)를 구비하지만, 개시의 기술은 이것에 한정되지 않는다. 예를 들어, 제조 시스템(10)은, 2대의 어닐 장치(400) 중 어느 1대 대신에, 평행 평판을 사용해서 생성된 용량 결합형 플라스마(CCP)를 사용해서 처리를 행하는 플라스마 처리 장치를 구비해도 된다. 이 경우, 스텝 S10에서 오목부(50)에 유기 재료(51)가 적층된 기판(W)은, 반송 기구(106)에 의해 적층 장치(200)로부터 반출되어, 용량 결합형 플라스마를 사용하는 플라스마 처리 장치 내에 반입된다. 그리고, 플라스마 처리 장치에 의해 생성된 처리 가스의 플라스마에 의해, 기판(W) 상에 적층된 여분의 유기 재료가 제거된다. 이때의 처리 가스로서는, H2 가스나 O2 가스를 사용할 수 있다.
또한, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.

Claims (4)

  1. 오목부가 형성된 기판 상에, 열분해 가능한 유기 재료를 적층하는 제1 적층 공정과,
    상기 유기 재료 상에 실리콘 질화막을 적층하는 제2 적층 공정과,
    상기 기판을 미리 정해진 온도로 가열함으로써 상기 유기 재료를 열분해시켜, 상기 실리콘 질화막의 하층의 상기 유기 재료를, 상기 실리콘 질화막을 통해서 탈리시킴으로써, 상기 실리콘 질화막과 상기 오목부의 사이에 에어 갭을 형성하는 탈리 공정
    을 포함하고,
    상기 제2 적층 공정에서는,
    상기 기판의 온도가 200[℃] 이하로 유지된 상태에서, 마이크로파의 플라스마를 사용해서 상기 실리콘 질화막이 적층되는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 실리콘 질화막은, 3[nm] 이상 5[nm] 이하의 범위의 두께로 상기 유기 재료 상에 적층되는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 유기 재료는, 복수 종류의 모노머의 중합에 의해 생성된 요소 결합을 갖는 중합체인, 반도체 장치의 제조 방법.
  4. 오목부가 형성된 기판 상에, 열분해 가능한 유기 재료를 적층하는 적층 장치와,
    플라스마를 사용해서 상기 유기 재료가 적층된 상기 기판 상에 실리콘 질화막을 적층하는 플라스마 처리 장치와,
    상기 실리콘 질화막이 적층된 상기 기판을 미리 정해진 온도로 가열함으로써 상기 유기 재료를 열분해시켜, 상기 실리콘 질화막의 하층의 상기 유기 재료를, 상기 실리콘 질화막을 통해서 탈리시킴으로써, 상기 실리콘 질화막과 상기 오목부의 사이에 에어 갭을 형성하는 어닐 장치
    를 포함하고,
    상기 플라스마 처리 장치는,
    처리 용기와,
    상기 처리 용기 내에 마련되고, 상기 기판이 적재되는 스테이지와,
    상기 스테이지 상에 적재된 상기 기판의 온도를 200[℃] 이하로 제어하는 온도 제어부와,
    상기 처리 용기 내에 마이크로파를 공급함으로써, 상기 처리 용기 내에 공급된 가스를 플라스마화하여, 플라스마에 의해 상기 유기 재료가 적층된 상기 기판 상에 실리콘 질화막을 적층하는 플라스마 처리부
    를 포함하는 반도체 장치의 제조 시스템.
KR1020200177277A 2019-12-27 2020-12-17 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템 KR20210084267A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-239758 2019-12-27
JP2019239758A JP2021108353A (ja) 2019-12-27 2019-12-27 半導体装置の製造方法および半導体装置の製造システム

Publications (1)

Publication Number Publication Date
KR20210084267A true KR20210084267A (ko) 2021-07-07

Family

ID=76546661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200177277A KR20210084267A (ko) 2019-12-27 2020-12-17 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템

Country Status (3)

Country Link
US (1) US20210202298A1 (ko)
JP (1) JP2021108353A (ko)
KR (1) KR20210084267A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054307A (ja) 2010-08-31 2012-03-15 Tokyo Electron Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US8778749B2 (en) * 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
US20220139960A1 (en) * 2019-09-12 2022-05-05 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric-assisted memory elements and method of making the same
US11282920B2 (en) * 2019-09-16 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with air gap on gate structure and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054307A (ja) 2010-08-31 2012-03-15 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021108353A (ja) 2021-07-29
US20210202298A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
KR100824088B1 (ko) 성막 처리 방법
KR20060131681A (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기록 매체 및 기판처리 장치
KR20150101927A (ko) 플라즈마 처리 장치의 클리닝 방법
US20150179518A1 (en) Method of forming contact layer
CN110783188A (zh) 蚀刻方法和蚀刻装置
KR101759769B1 (ko) Ｔｉ막의 성막 방법
US20090194237A1 (en) Plasma processing system
KR20200135204A (ko) 하드 마스크, 기판 처리 방법 및 기판 처리 장치
JP2003037105A (ja) プラズマ処理装置及び方法
US11843027B2 (en) Method of manufacturing semiconductor device
KR20210084267A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
JP7466406B2 (ja) 半導体装置の製造方法および成膜装置
KR100685826B1 (ko) 증착 장치 및 이를 이용한 증착 방법
KR20230146451A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
JP2022072395A (ja) 基板処理方法および基板処理システム
JP3924183B2 (ja) プラズマｃｖｄ成膜方法
KR20190015132A (ko) 피처리체를 처리하는 방법
TWI838692B (zh) 用於處理基板的匹配網路及電漿處理腔室
JP7489786B2 (ja) 半導体装置の製造方法
KR20210110196A (ko) 반도체 장치의 제조 방법
KR20140086607A (ko) 박막 고속 증착방법 및 증착장치
WO2021070682A1 (ja) 基板処理方法及び基板処理装置
TW202236362A (zh) 用於處理基板的方法及設備
TW202247241A (zh) 用於處理基板的方法及設備
KR20040061130A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application