TWI434395B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI434395B
TWI434395B TW097148429A TW97148429A TWI434395B TW I434395 B TWI434395 B TW I434395B TW 097148429 A TW097148429 A TW 097148429A TW 97148429 A TW97148429 A TW 97148429A TW I434395 B TWI434395 B TW I434395B
Authority
TW
Taiwan
Prior art keywords
disposed
wiring board
pad
pads
wiring
Prior art date
Application number
TW097148429A
Other languages
English (en)
Other versions
TW200935587A (en
Inventor
Sato Hitoshi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200935587A publication Critical patent/TW200935587A/zh
Application granted granted Critical
Publication of TWI434395B publication Critical patent/TWI434395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置
本揭露係有關於一種半導體裝置。更特別地，本揭露係有關於一種包括一佈線板之半導體裝置，該佈線板具有：多個堆疊絕緣層；一測試墊及一外部連接墊，配置在該等堆疊絕緣層之一相對於與另一佈線板連接之墊的表面上；一第一佈線圖案，使一內部連接墊與該測試墊電性連接；以及一第二佈線圖案，使一半導體元件安裝墊與該外部連接墊電性連接。
一佈線板(對應於圖1所示之一第一佈線板201)具有：多個堆疊絕緣層；測試墊及外部連接墊，配置在該等堆疊絕緣層之一相對於要與另一佈線板連接之墊的表面上；第一佈線圖案，使內部連接墊與該等測試墊電性連接；以及第二佈線圖案，使半導體元件安裝墊與該等外部連接墊電性連接。
一半導體裝置(見圖1)包括具有上述配置之該佈線板；以及另一佈線板，設置在其上方且配置成使該佈線板與該另一佈線板電性連接。
圖1係該相關技藝之剖面圖。
參考圖1，該相關技藝半導體裝置200具有該第一佈線板201、一半導體元件202、外部連接端203、一第二佈線板205、一電子組件206及內部連接端207。
該第一佈線板201係一無芯佈線板，以及具有多個堆疊絕緣層211至214、半導體元件安裝墊216A、216B、內部連接墊217A、217B、外部連接墊218A、218B、測試墊219A、219B、第一佈線圖案221、222以及第二佈線圖案224、225。
該多個堆疊絕緣層211至214具有一種配置，其中在該絕緣層211之下表面211B上依序堆疊該絕緣層212、該絕緣層213及該絕緣層214。
該等半導體元件安裝墊216A、216B係配置在該絕緣層211中，使得該等半導體元件安裝墊216A、216B在安裝有該半導體元件202之側上的表面實質上與該絕緣層211之上表面211A齊平。該等半導體元件安裝墊216A、216B係設置在該絕緣層211之對應於該第一佈線板201之中間部分的部分中。
該等內部連接墊217A、217B係配置在該絕緣層211中，使得該等內部連接墊217A、217B在安裝有該等內部連接端207的側上之表面實質上與該絕緣層211之上表面211A齊平。該等內部連接墊217A、217B係設置在該絕緣層211之對應於該第一佈線板201之外周圍部分的部分中。
該等外部連接墊218A、218B係配置在該絕緣層214之下表面214A上。該等外部連接墊218A、218B係設置在該絕緣層214之對應於該第一佈線板201之外周圍部分的部分中。
該等測試墊219A、219B係配置在該絕緣層214之下表面214A上。該等測試墊219A、219B係設置在該絕緣層214之對應於該第一佈線板201之中間部分的部分中。在一像母板之安裝板(未顯示)上安裝該半導體裝置200前，該等測試墊219A、219B係用以實施該半導體裝置200之電性檢測。
該等第一佈線圖案221係配置在該多個堆疊絕緣層211至214中，以及係由多個佈線及介層所配置而成。該等第一佈線圖案221之一端部係與該等內部連接墊217A連接，以及另一端部係與該等測試墊219A連接。該等第一佈線圖案221具有在該絕緣層213之下表面213A中所配置之繞送佈線231(routing wirings)。該等繞送佈線231係為用以將該等第一佈線圖案221從在該第一佈線板201之外周圍部分中所設置之內部連接墊217A繞送至在該第一佈線板201之中間部分中所設置之測試墊219A的佈線。
該等第一佈線圖案222係配置在該多個堆疊絕緣層211至214中，以及係由多個佈線及介層所配置而成。該等第一佈線圖案222之一端部係與該等內部連接墊217B連接，以及另一端部係與該等測試墊219B連接。該等第一佈線圖案222具有在該絕緣層212之下表面212A中所配置之繞送佈線232。該等繞送佈線232係為用以將該等第一佈線圖案222從在該第一佈線板201之外周圍部分中所設置之內部連接墊217B繞送至在該第一佈線板201之中間部分中所設置之測試墊219B的佈線。
該等第二佈線圖案224係配置在該多個堆疊絕緣層211至214中，以及係由多個佈線及介層所配置而成。該等第二佈線圖案224之一端部係與該等半導體元件安裝墊216A連接，以及另一端部係與該等外部連接墊218A連接。該等第二佈線圖案224具有在該絕緣層211之下表面211B中所配置之繞送佈線234。該等繞送佈線234係為用以將該等第二佈線圖案224從在該第一佈線板201之中間部分中所設置之半導體元件安裝墊216A繞送至在該第一佈線板201之外周圍部分中所設置之外部連接墊218A的佈線。
該等第二佈線圖案225係配置在該多個堆疊絕緣層211至214中，以及係由多個佈線及介層所配置而成。該等第二佈線圖案225之一端部係與該等半導體元件安裝墊216B連接，以及另一端部係與該等外部連接墊218B連接。該等第二佈線圖案225具有在該絕緣層212之下表面212A中所配置之繞送佈線235。該等繞送佈線235係為用以將該等第二佈線圖案225從在該第一佈線板201之中間部分中所設置之半導體元件安裝墊216B繞送至在該第一佈線板201之外周圍部分中所設置之外部連接墊218B的佈線。
該半導體元件202係安裝在該第一佈線板201中所配置之半導體元件安裝墊216A、216B上。該等外部連接端203係配置在該等外部連接墊218A、218B上。該等外部連接端203係將與該像母板之安裝板(未顯示)連接。
該第二佈線板205具有多個堆疊絕緣層241至243、電子組件安裝墊245、內部連接墊247及佈線圖案248。
該多個堆疊絕緣層241至243具有下面配置，其中在該絕緣層241之下表面241B上依序堆疊該絕緣層242及該絕緣層243。
該等電子組件安裝墊245係配置在該絕緣層241中，使得該等電子組件安裝墊245在安裝有該電子組件206之側上的表面實質上與該絕緣層241之上表面241A齊平。
該等內部連接墊247係配置在該絕緣層243之下表面243A上。該等內部連接墊247係與該等內部連接端207連接，以及經由該等內部連接端207與該第一佈線板201電性連接。
該電子組件206係安裝在該第二佈線板205中所配置之電子組件安裝墊245上。該等內部連接端207係設置在該第一佈線板201與該第二佈線板205間。該等內部連接端207之上端係與在該第一佈線板201中所配置之內部連接墊217A、217B連接，以及下端係與在該第二佈線板205上所配置之內部連接墊247連接(例如，見專利參考文獻1)。
[專利參考文獻1]日本專利未審查公告第2006-351565號
在該相關技藝半導體裝置200中，在該絕緣層214之對應於該第一佈線板201之外周圍部分的部分中之下表面214A上設置上面配置有該等外部連接端203之外部連接墊218A、218B。因此，在例如加熱及熔化該像母板之安裝板(未顯示)的焊墊上之焊料及在該安裝板上安裝該第一佈線板201之情況中，因為該半導體元件202、該第一佈線板201、該安裝板等間之熱膨脹係數的差異而發生該第一佈線板201之翹曲，因而該第一佈線板201之外周圍部分向上(換句話說，朝離開該安裝板之方向)翹曲。在此情況中，會有下面問題：在該第一佈線板201之外部連接墊218A、218B上所配置之外部連接端203與該安裝板之焊墊間發生連接失敗，因而減少該第一佈線板201與該安裝板間之電性連接的可靠性。
此外，在該相關技藝半導體裝置200中，藉由使用該等第一佈線圖案221、222(包括該等繞送佈線231、232)，使在該第一佈線板201之外周圍部分中所設置之內部連接墊217A、217B與在該第一佈線板201之中間部分中所設置之測試墊219A、219B電性連接，以及藉由使用該等第二佈線圖案224、225(包括該等繞送佈線234、235)，使在該第一佈線板201之中間部分中所設置之半導體元件安裝墊216A、216B與在該第一佈線板201之外周圍部分中所設置之外部連接墊218A、218B電性連接。因此，會有下面問題：當該等第一及第二佈線圖案之佈線長度較長時，該等第一及第二佈線圖案之繞送變得更複雜，因而發生串音(雜訊)。
亦在該第一佈線板201及/或該第二佈線板205係具有一核心板之有芯增層板的情況中，造成上述兩個問題。
本發明之示範性具體例提供一種半導體裝置，其中當使該裝置與一安裝板連接時，可改善電性連接之可靠性，以及可減少串音。
依據本發明之一態樣，一種半導體裝置包括：一第一佈線板，具有：多個堆疊絕緣層；一內部連接墊，配置在該多個堆疊絕緣層之上表面之側上；一半導體元件安裝墊，配置在該多個堆疊絕緣層之上表面之側上；一測試墊，配置在該多個堆疊絕緣層之下表面之側上；一外部連接墊，配置在該多個堆疊絕緣層之下表面之側上及上面配置一外部連接端；一第一佈線圖案，配置在該多個堆疊絕緣層中及使該內部連接墊與該測試墊電性連接；以及一第二佈線圖案，使該半導體元件安裝墊與該外部連接墊電性連接；一第二佈線板，設置在該第一佈線板上方，安裝在該內部連接墊上及與該第一佈線板電性連接；以及一半導體元件，安裝在該半導體元件安裝墊上，其中該外部連接墊係設置在該測試墊之內側上。
該第一佈線板可以具有一在該多個堆疊絕緣層之上表面之側上所配置之電子組件安裝墊，以及該半導體裝置可以包括一在該電子組件安裝墊上所安裝之電子組件。
依據本發明，在該等測試墊之內側上設置該等外部連接墊之配置允許該半導體裝置之位於該第一佈線板之外周圍部分內側的部分之翹曲程度小於該半導體裝置之對應於該第一佈線板之外周圍部分的部分之翹曲程度(例如，在加熱及熔化一像母板之安裝板的焊墊上之焊料及在該安裝板上安裝該半導體裝置之情況中該半導體裝置所發生之翹曲)。因此，可改善該等外部連接墊上所配置之外部連接端與該安裝板之焊墊間之連接的可靠性，以及可改善該半導體裝置與該安裝板間之電性連接的可靠性。
此外，在該等測試墊之內側上設置該等外部連接墊之配置允許使該等內部連接墊與該等測試墊電性連接之該等第一佈線圖案的佈線長度及使該等半導體元件安裝墊與該等外部連接墊電性連接之該等第二佈線圖案的佈線長度縮短，以及並且使該等第一及第二佈線圖案之繞送不會變得複雜。因此，可減少因該等第一及第二佈線圖案所造成之串音(雜訊)。
依據本發明，可改善該半導體裝置與一安裝板的連接之電性連接的可靠性，以及可減少串音。
可以從下面詳細敘述、所附圖式及申請專利範圍明顯易知其它特徵及優點。
以下，將參考所附圖式來描述本發明之一具體例。
(具體例)
圖2係本發明之該具體例的一半導體裝置之剖面圖。
參考圖2，該具體例之半導體裝置10具有一第一佈線板11、一半導體元件12、外部連接端13、電子組件16、一第二佈線板17、一電子組件18及內部連接端19。
該第一佈線板11係一無芯佈線板，以及具有多個堆疊絕緣層21、22、半導體元件安裝墊25、26、電子組件安裝墊27、內部連接墊28、29、外部連接墊31、32、測試墊34、35、第一佈線圖案37、38以及第二佈線圖案41、42。
該多個堆疊絕緣層21、22具有一種配置，其中在該絕緣層21之下表面21B上堆疊該絕緣層22。例如，可以使用一絕緣樹脂層做為該等絕緣層21、22。例如，可以使用一環氧樹脂、一聚醯亞胺樹脂之類做為絕緣樹脂層之材料。
該等半導體元件安裝墊25、26係配置在該絕緣層21中，使得該等半導體元件安裝墊25、26在安裝該半導體元件12之側上的安裝面25A、26A實質上與該絕緣層21之上表面21A(該多個堆疊絕緣層21、22之上表面)齊平。該等半導體元件安裝墊25、26係設置在該絕緣層21之對應於該第一佈線板11之中間部分的部分中。例如，可以使用一金屬膜(例如，一銅膜)做為該等半導體元件安裝墊25、26。在使用一銅膜做為該等半導體元件安裝墊25、26之情況中，可以在該等銅膜上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等電子組件安裝墊27係配置在該絕緣層21中，使得該等電子組件安裝墊27在安裝該半導體元件12之側上的安裝面27A實質上與該絕緣層21之上表面21A(該多個堆疊絕緣層21、22之上表面)齊平。該等電子組件安裝墊27係設置在該等半導體元件安裝墊25之附近中，以及與該等半導體元件安裝墊25電性連接。該等電子組件安裝墊27係用以安裝該等電子組件16。例如，可以使用一金屬膜(例如，一銅膜)做為該等電子組件安裝墊27。在使用一銅膜做為該等電子組件安裝墊27之情況中，可以在該等銅膜上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等內部連接墊28、29係配置在該絕緣層21中，使得該等內部連接墊28、29在該等內部連接端19之側上之表面28A、29A實質上與該絕緣層21之上表面21A(該多個堆疊絕緣層21、22之上表面)齊平。該等內部連接墊28、29係設置在該絕緣層21之對應於該第一佈線板11之外周圍部分的部分中。例如，可以使用一金屬膜(例如，一銅膜)做為該等內部連接墊28、29。可以在該等內部連接墊28、29之相對於該等內部連接端19的表面上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等外部連接墊31、32係為上面配置有該等外部連接端13之端子，以及係配置在該絕緣層22之下表面22A(該多個堆疊絕緣層21、22之下表面)上。該等外部連接墊31、32係設置在該等測試墊34、35之內側上。例如，可以使用一金屬膜(例如，一銅膜)做為該等外部連接墊31、32。可以在該等外部連接墊31、32之相對於該等外部連接端13的表面上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
在該等測試墊34、35之內側上設置該等外部連接墊31、32之配置允許該第一佈線板11之位於該第一佈線板11之外周圍部分內側的部分之翹曲程度小於該第一佈線板11之外周圍部分的翹曲程度(例如，在加熱及熔化一像母板之安裝板14的焊墊15上之焊料及在該安裝板14上安裝該第一佈線板11之情況中該第一佈線板11所發生之翹曲)。因此，可改善該等外部連接墊31、32上所配置之外部連接端13與該安裝板14之焊墊15間之連接的可靠性，以及可改善該第一佈線板11與該安裝板14間之電性連接的可靠性。
此外，在該等測試墊34、35之內側上設置該等外部連接墊31、32之配置允許使該等內部連接墊28、29與該等測試墊34、35電性連接之該等第一佈線圖案37、38的佈線長度及使該等半導體元件安裝墊25、26與該等外部連接墊31、32電性連接之該等第二佈線圖案41、42的佈線長度縮短，以及並且使該等第一及第二佈線圖案37、38、41、42之繞送不會變得複雜。因此，可減少因該等第一及第二佈線圖案37、38、41、42所造成之串音(雜訊)。
該等外部連接墊31、32係設置在該絕緣層22之對應於該第一佈線板11的中間部分之部分的下表面22A上。該等外部連接墊31、32係設置在該絕緣層22之對應於該第一佈線板11的中間部分(在該第一佈線板11中具有最小翹曲)之部分的下表面22A上的配置可進一步改善該第一佈線板11與該安裝板14間之電性連接的可靠性。
該等外部連接墊31係設置成經由該多個堆疊絕緣層21、22以相對於該等半導體元件安裝墊25，以及該等外部連接墊32係設置成經由該多個堆疊絕緣層21、22以相對於該等半導體元件安裝墊26。
該等外部連接墊31、32係設置成相對於該等半導體元件安裝墊25、26的配置儘可能縮短使該等外部連接墊31與該等半導體元件安裝墊25電性連接之該等第二佈線圖案41的佈線長度及使該等外部連接墊32與該等半導體元件安裝墊26電性連接之該等第二佈線圖案42的佈線長度(換句話說，在該相關技藝佈線板(見圖1)之第一佈線板201中所配置之繞送佈線234及235係沒有必要的)。因此，可進一步減少因該等第二佈線圖案41、42所造成之串音(雜訊)。
該等測試墊34、35係用以實施該半導體裝置10之電性檢測。該等測試墊34、35係配置在該絕緣層22之對應於該第一佈線板11之外周圍部分的下表面22A(該多個堆疊絕緣層21、22之下表面)上。該等測試墊34、35係設置在該絕緣層22之位於該等外部連接墊31、32之外側的下表面22A上。
該等測試墊34係設置成經由該多個堆疊絕緣層21、22以相對於該等內部連接墊28，以及該等測試墊35係設置成經由該多個堆疊絕緣層21、22以相對於該等內部連接墊29。
該等測試墊34、35係設置成相對於該等內部連接墊28、29之配置儘可能縮短使該等測試墊34與該等內部連接墊28電性連接之該等第一佈線圖案37的佈線長度及使該等測試墊35與該等內部連接墊29電性連接之該等第一佈線圖案38的佈線長度(換句話說，在該相關技藝佈線板(見圖1)之第一佈線板201中所配置之繞送佈線231、232係沒有必要的)。因此，可進一步減少因該等第一佈線圖案37、38所造成之串音(雜訊)。
該等測試墊34、35可以配置在該絕緣層22之下表面22A上，使得它們的形成區域在平面觀看時具有一框狀形狀。該等測試墊34、35可以只配置在該第一佈線板11之角落邊緣部分(其在該第一佈線板11中之翹曲量係在該整個佈線板11中為最大的翹曲量)中。
該等測試墊34、35只配置在該絕緣層22之對應於該第一佈線板11之角落邊緣部分(具有該第一佈線板11之大的翹曲量)的部分之下表面22A上的配置允許該等外部連接墊31、32配置在該絕緣層22之對應於該第一佈線板11之翹曲量係小的部分之下表面22A上。
例如，可以使用一金屬膜(例如，一銅膜)做為該等測試墊34、35。在該等測試墊34、35中，可以配置一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等第一佈線圖案37係配置在該多個堆疊絕緣層21、22中，以及係配置成具有介層45、47及佈線46。該等介層45係配置成穿過該絕緣層21之位於該等內部連接墊28下方之部分。該等介層45之上端係與該等內部連接墊28連接。該等佈線46係配置在該絕緣層21之下表面21B中，以及與該等介層45之下端連接。該等介層47係配置成穿過該絕緣層22之位於該等佈線46與該等測試墊34間之部分。該等介層47之上端係與該等佈線46連接，以及下端係與該等測試墊34連接。
該等如此配置之第一佈線圖案37係由用以穿過該等絕緣層21、22以電性連接彼此相對之內部連接墊28與測試墊34之導體所形成。例如，可以使用一金屬膜(例如，一銅膜)做為該等第一佈線圖案37。
在彼此相對之內部連接墊28與測試墊34間穿過該等絕緣層21、22以配置用以使該等內部連接墊28與該等測試墊34電性連接之第一佈線圖案37的配置能使該等第一佈線圖案37之佈線長度短於在該相關技藝第一佈線板201(見圖1)中所配置且用以使該等內部連接墊217A、217B與該等測試墊219A、219B電性連接之第一佈線圖案221、222的佈線長度。
該等第一佈線圖案38係配置在該多個堆疊絕緣層21、22中，以及係配置成具有介層51、53及佈線52。該等介層51係配置成穿過該絕緣層21之位於該等內部連接墊29下方之部分。該等介層51之上端係與該等內部連接墊29連接。該等佈線52係配置在該絕緣層21之下表面21B中，以及與該等介層51之下端連接。該等介層53係配置成穿過該絕緣層22之位於該等佈線52與該等測試墊35間之部分。該等介層53之上端係與該等佈線52連接，以及下端係與該等測試墊35連接。
該等如此配置之第一佈線圖案38係由用以穿過該等絕緣層21、22以電性連接彼此相對之內部連接墊29與測試墊35之導體所形成。例如，可以使用一金屬膜(例如，一銅膜)做為該等第一佈線圖案38。
在彼此相對之內部連接墊29與測試墊35間配置穿過該等絕緣層21、22之用以使該等內部連接墊29與該等測試墊35電性連接之第一佈線圖案38的配置能使該等第一佈線圖案38之佈線長度短於在該相關技藝第一佈線板201(見圖1)中所配置且用以使該等內部連接墊217A、217B與該等測試墊219A、219B電性連接之第一佈線圖案221、222的佈線長度。因此，相較於該相關技藝配置之層數，可減少該多個堆疊絕緣層21、22之層數，以及因而可減少該第一佈線板11在厚度方向上之尺寸。
該等第二佈線圖案41係配置在該多個堆疊絕緣層21、22中，以及係配置成具有介層55、57及佈線56。該等介層55係配置成穿過該絕緣層21之位於該等半導體元件安裝墊25下方之部分。該等介層55之上端係與該等半導體元件安裝墊25連接。該等佈線56係配置在該絕緣層21之下表面21B中，以及與該等介層55之下端連接。該等介層57係配置成穿過該絕緣層22之位於該等佈線56與該等外部連接墊31間之部分。該等介層57之上端係與該等佈線56連接，以及下端係與該等外部連接墊31連接。
該等如此配置之第二佈線圖案41係由用以穿過該等絕緣層21、22以電性連接彼此相對之半導體元件安裝墊25與外部連接墊31之導體所形成。例如，可以使用一金屬膜(例如，一銅膜)做為該等第二佈線圖案41。
在彼此相對之半導體元件安裝墊25與外部連接墊31間配置穿過該等絕緣層21、22之用以使該等半導體元件安裝墊25與該外部連接墊31電性連接之第二佈線圖案41的配置能使該等第二佈線圖案41之佈線長度短於在該相關技藝第一佈線板201(見圖1)中所配置且用以使該等半導體元件安裝墊216A、216B與該等外部連接墊218A、218B電性連接之第二佈線圖案224、225的佈線長度。因此，相較於該相關技藝配置之層數，可減少該多個堆疊絕緣層21、22之層數，以及因而可減少該第一佈線板11在厚度方向上之尺寸。
該等第二佈線圖案42係配置在該多個堆疊絕緣層21、22中，以及係配置成具有介層61、63及佈線62。該等介層61係配置成穿過該絕緣層21之位於該等半導體元件安裝墊26下方之部分。該等介層61之上端係與該等半導體元件安裝墊26連接。該等佈線62係配置在該絕緣層21之下表面21B中，以及與該等介層61之下端連接。該等介層63係配置成穿過該絕緣層22之位於該等佈線62與該等外部連接墊32間之部分。該等介層63之上端係與該等佈線62連接，以及下端係與該等外部連接墊32連接。
該等如此配置之第二佈線圖案42係由用以穿過該等絕緣層21、22以電性連接彼此相對之半導體元件安裝墊26與外部連接墊32之導體所形成。例如，可以使用一金屬膜(例如，一銅膜)做為該等第二佈線圖案42。
在彼此相對之半導體元件安裝墊26與外部連接墊32間配置穿過該等絕緣層21、22之用以使該等半導體元件安裝墊26與該等外部連接墊32電性連接之第二佈線圖案42的配置能使該等第二佈線圖案42之佈線長度短於在該相關技藝第一佈線板201(見圖1)中所配置且用以使該等半導體元件安裝墊216A、216B與該等外部連接墊218A、218B電性連接之第二佈線圖案224、225的佈線長度。
該半導體元件12係安裝(覆晶安裝)在該等半導體元件安裝墊25、26上。例如，可以使用一邏輯半導體元件做為該半導體元件12。
該等外部連接端13係配置在該等外部連接墊31、32上。該等外部連接端13係為在該安裝板14(諸如一母板)上安裝該半導體裝置10時要與該安裝板14上所配置之焊墊15電性連接之端子。例如，可以使用焊球做為該等外部連接端13。
該等電子組件16係安裝在該等電子組件安裝墊27上，以及係與該半導體元件12電性連接。例如，可以使用晶片電容器、晶片電感器、晶片電阻器等做為該等電子組件16。
該第二佈線板17具有多個堆疊絕緣層71至73、電子組件安裝墊75、76、內部連接墊78、79以及佈線圖案81、82。
該多個堆疊絕緣層71至73具有一種配置，其中在該絕緣層71之下表面71B上依序堆疊該絕緣層72及該絕緣層73。例如，可以使用一絕緣樹脂層做為該等絕緣層71至73。例如，可以使用一環氧樹脂、一聚醯亞胺樹脂之類做為絕緣樹脂層之材料。
該等電子組件安裝墊75、76係配置在該絕緣層71中，使得該等電子組件安裝墊75、76在安裝該電子組件18之側上的表面75A、76A實質上與該絕緣層71之上表面71A齊平。例如，可以使用一金屬膜(例如，一銅膜)做為該等電子組件安裝墊75、76。可以在該等電子組件安裝墊75、76之相對於該電子組件18的表面上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等內部連接墊78、79係配置在該絕緣層73之下表面73A上，以及係與該等內部連接端19連接。該等內部連接墊78係經由該等內部連接端19與該第一佈線板11中所配置之內部連接墊28電性連接，以及並且經由該等佈線圖案81與該等電子組件安裝墊75電性連接。該等內部連接墊79係經由該等內部連接端19與該第一佈線板11中所配置之內部連接墊29電性連接，以及並且經由該等佈線圖案82與該等電子組件安裝墊76電性連接。例如，可以使用一金屬膜(例如，一銅膜)做為該等內部連接墊78、79。可以在該等內部連接墊78、79之相對於該等內部連接端19的表面上形成一防擴散層(例如，一鎳/金堆疊膜，其中依序堆疊一鎳層及一金層)。
該等佈線圖案81係配置在該多個堆疊絕緣層71至73中，以及係配置成具有介層85、87、89以及佈線86、88。該等介層85係配置成穿過該絕緣層71之位於該等電子組件安裝墊75下方之部分。該等介層85之上端係與該等電子組件安裝墊75連接。該等佈線86係配置在該絕緣層71之下表面71B中，以及與該等介層85之下端連接。該等介層87係配置成穿過該絕緣層72之位於該等佈線86下方之部分。該等佈線88係配置在該絕緣層72之下表面72A中，以及與該等介層87之下端連接。該等介層89係配置成穿過該絕緣層73之位於該等內部連接墊78與該等佈線88間之部分。該等介層89之上端係與該等佈線88連接，以及下端係與該等內部連接墊78連接。該等如此配置之佈線圖案81使該等電子組件安裝墊75與該等內部連接墊78電性連接。
該等佈線圖案82係配置在該多個堆疊絕緣層71至73中，以及係配置成具有介層91、93、95以及佈線92、94。該等介層91係配置成穿過該絕緣層71之位於該等電子組件安裝墊76下方之部分。該等介層91之上端係與該等電子組件安裝墊76連接。該等佈線92係配置在該絕緣層71之下表面71B中，以及與該等介層91之下端連接。該等介層93係配置成穿過該絕緣層72之位於該等佈線92下方之部分。該等佈線94係配置在該絕緣層72之下表面72A中，以及與該等介層93之下端連接。該等介層95係配置成穿過該絕緣層73之位於該等內部連接墊79與該等佈線94間之部分。該等介層95之上端係與該等佈線94連接，以及下端係與該等內部連接墊79連接。該等如此配置之佈線圖案82使該等電子組件安裝墊76與該等內部連接墊79電性連接。
該電子組件18係安裝在該第二佈線板17中所配置之電子組件安裝墊75、76上。例如，可以使用一半導體元件、一晶片電容器、一晶片電阻器、一晶片電感器之類做為該電子組件18。
該等內部連接端19係配置在該第一佈線板11中所配置之內部連接墊28與該第二佈線板17上所配置之內部連接墊78間及該第一佈線板11中所配置之內部連接墊29與該第二佈線板17上所配置之內部連接墊79間。該等內部連接端19係用以使該等內部連接墊28與該等內部連接墊78電性連接，以及使該等內部連接墊29與該等內部連接墊79電性連接。該等內部連接端19之直徑係設定成具有可允許使該半導體元件12容納於該第一佈線板11與該第二佈線板17間所形成之間隙的直徑。例如，可以使用焊球(導電球)做為該等內部連接端，每一導電球係由一用以一預定值維持該第一佈線板11與該第二佈線板17間之間隙的核心部與一用以覆蓋該核心部之覆蓋部所配置而成。
甚至當施加一外力至該半導體元件12時，使用導電球(每一導電球具有用以一預定值維持該第一佈線板11與該第二佈線板17間之間隙的核心部)做為該等內部連接端19之配置允許以該預定值維持該第一佈線板11與該第二佈線板17間之間隙。再者，該第二佈線板17可準確地安裝在該第一佈線板11上，以便實質上平行於該第一佈線板11。
例如，可以使用一金屬球(例如，一銅球)或一樹脂球做為該核心部。例如，可以使用聚苯乙烯、聚丙烯酸酯、聚氯乙烯之類做為該樹脂球之材料。例如，可以使用焊料做為該覆蓋部之材料。
依據該具體例之半導體裝置，在該等測試墊34、35之內側上設置該等外部連接墊31、32之配置允許該半導體裝置10之位於該第一佈線板11之外周圍部分內側的部分之翹曲程度小於該半導體裝置之對應於該第一佈線板11之外周圍部分的部分之翹曲程度(例如，在加熱及熔化該像母板之安裝板14的焊墊15上之焊料及在該安裝板14上安裝該半導體裝置10之情況中該半導體裝置10所發生之翹曲)。因此，可改善該等外部連接墊31、32上所配置之外部連接端13與該安裝板14之焊墊15間之連接的可靠性，以及可改善該半導體裝置10與該安裝板14間之電性連接的可靠性。
此外，在該等測試墊34、35之內側上設置該等外部連接墊31、32之配置允許使該等內部連接墊28、29與該等測試墊34、35電性連接之該等第一佈線圖案37、38的佈線長度及使該等半導體元件安裝墊25、26與該等外部連接墊31、32電性連接之該等第二佈線圖案41、42的佈線長度縮短，以及並且使該等第一及第二佈線圖案37、38、41、42之繞送不會變得複雜。因此，可減少因該等第一及第二佈線圖案37、38、41、42所造成之串音(雜訊)。
可以在該第一佈線板11中所配置之堆疊絕緣層21、22間配置一核心板(例如，一玻璃環氧板，其中以一樹脂滲入玻璃纖維)。亦即，在使用一有芯增層板做為該第一佈線板11之情況中，亦可獲得相同於該具體例中之佈線板11(無芯板)的效果。可以使用一有芯增層板做為該第二佈線板17。
圖3係本發明之該具體例的第一變型之一半導體裝置的剖面圖。在圖3中，由相同元件符號表示相同於該具體例之半導體裝置10的組件。
參考圖3，除了在該半導體裝置10中所配置之第一佈線板11與第二佈線板17間之間隙中配置一用以密封該半導體元件12及該等內部連接端19的密封樹脂101之外，以相同於該具體例之半導體裝置10的方式配置該具體例之第一變型的半導體裝置100。
該密封樹脂101係設置成用以填充該第一佈線板11與該第二佈線板17間之間隙。例如，可以使用一成型樹脂做為該密封樹脂101。例如，可以使用一環氧樹脂做為該成型樹脂之材料。
在該第一佈線板11與該第二佈線板17間之間隙中設置用以密封該半導體元件12及該等內部連接端19之該密封樹脂101的配置中，可改善該第一及第二佈線板11、17與該等內部連接端19間之連接強度，以及當從外面對該半導體裝置100施加衝擊時，可防止該半導體元件12破裂。
圖4係本發明之該具體例的第二變型之一半導體裝置的剖面圖。在圖4中，由相同元件符號表示相同於該具體例之第一變型的半導體裝置100的組件。
參考圖4，除了進一步配置一用以密封該電子組件18之密封樹脂111之外，以相同於該具體例之第一變型的半導體裝置100的方式配置該具體例之第二變型的半導體裝置110。
該密封樹脂111係配置在該絕緣層71之上表面71A上，以便密封該電子組件18。例如，可以使用一成型樹脂做為該密封樹脂111。例如，可以使用一環氧樹脂做為該成型樹脂之材料。
在該絕緣層71之上表面71A上配置用以密封該電子組件18之該密封樹脂111的配置中，當從外面對該半導體裝置110施加衝擊時，可防止該電子組件18破裂。
雖然已詳細描述本發明之較佳具體例，但是本發明並非侷限於該特定具體例，以及可在所附申請專利範圍所述之本發明的精神範圍內實施各種修改或變更。
在該等半導體裝置10、100、110中，在連接該半導體元件12之方法及在使用一半導體元件做為電子組件18之情況中連接該電子組件18之方法中，例如，可以使用覆晶連接，或者可以使用打線接合連接。
本發明可應用至一種包括一佈線板之半導體裝置，該佈線板要與一安裝板連接及與另一佈線板電性連接。
10．．．半導體裝置
11．．．第一佈線板
12．．．半導體元件
13．．．外部連接端
14．．．安裝板
15．．．焊墊
16．．．電子組件
17．．．第二佈線板
18．．．電子組件
19．．．內部連接端
21．．．絕緣層
21A．．．上表面
21B．．．下表面
22．．．絕緣層
22A．．．下表面
25．．．半導體元件安裝墊
25A．．．安裝面
26．．．半導體元件安裝墊
26A．．．安裝面
27．．．電子組件安裝墊
27A．．．安裝面
28．．．內部連接墊
28A．．．表面
29．．．內部連接墊
29A．．．表面
31．．．外部連接墊
32．．．外部連接墊
34．．．測試墊
35．．．測試墊
37．．．第一佈線圖案
38．．．第一佈線圖案
41．．．第二佈線圖案
42．．．第二佈線圖案
45．．．介層
46．．．佈線
47．．．介層
51．．．介層
52．．．佈線
53．．．介層
55．．．介層
56．．．佈線
57．．．介層
61．．．介層
62．．．佈線
63．．．介層
71．．．絕緣層
71A．．．上表面
71B．．．下表面
72．．．絕緣層
72A．．．下表面
73．．．絕緣層
73A．．．下表面
75．．．電子組件安裝墊
75A．．．表面
76．．．電子組件安裝墊
76A．．．表面
78．．．內部連接墊
79．．．內部連接墊
81．．．佈線圖案
82．．．佈線圖案
85．．．介層
86．．．佈線
87．．．介層
88．．．佈線
89．．．介層
91．．．介層
92．．．佈線
93．．．介層
94．．．佈線
95．．．介層
100．．．半導體裝置
101．．．密封樹脂
110．．．半導體裝置
111．．．密封樹脂
200．．．半導體裝置
201．．．第一佈線板
202．．．半導體元件
203．．．外部連接端
205．．．第二佈線板
206．．．電子組件
207．．．內部連接端
211．．．絕緣層
211A．．．上表面
211B．．．下表面
212．．．絕緣層
212A．．．下表面
213．．．絕緣層
213A．．．下表面
214．．．絕緣層
214A．．．下表面
216A．．．半導體元件安裝墊
216B．．．半導體元件安裝墊
217A．．．內部連接墊
217B．．．內部連接墊
218A．．．外部連接墊
218B．．．外部連接墊
219A．．．測試墊
219B．．．測試墊
221．．．第一佈線圖案
222．．．第一佈線圖案
224．．．第二佈線圖案
225．．．第二佈線圖案
231．．．繞送佈線
232．．．繞送佈線
234．．．繞送佈線
235．．．繞送佈線
241．．．絕緣層
241A．．．上表面
241B．．．下表面
242．．．絕緣層
243．．．絕緣層
243A．．．下表面
245．．．電子組件安裝墊
247．．．內部連接墊
248．．．佈線圖案
圖1係一相關技藝半導體裝置之剖面圖。
圖2係本發明之一具體例的一半導體裝置之剖面圖。
圖3係本發明之該具體例的第一變型之一半導體裝置的剖面圖。
圖4係本發明之該具體例的第二變型之一半導體裝置的剖面圖。
10．．．半導體裝置
11．．．第一佈線板
12．．．半導體元件
13．．．外部連接端
14．．．安裝板
15．．．焊墊
16．．．電子組件
17．．．第二佈線板
18．．．電子組件
19．．．內部連接端
21．．．絕緣層
21A．．．上表面
21B．．．下表面
22．．．絕緣層
22A．．．下表面
25．．．半導體元件安裝墊
25A．．．安裝面
26．．．半導體元件安裝墊
26A．．．安裝面
27．．．電子組件安裝墊
27A．．．安裝面
28．．．內部連接墊
28A．．．表面
29．．．內部連接墊
29A．．．表面
31．．．外部連接墊
32．．．外部連接墊
34．．．測試墊
35．．．測試墊
37．．．第一佈線圖案
38．．．第一佈線圖案
41．．．第二佈線圖案
42．．．第二佈線圖案
45．．．介層
46．．．佈線
47．．．介層
51．．．介層
52．．．佈線
53．．．介層
55．．．介層
56．．．佈線
57．．．介層
61．．．介層
62．．．佈線
63．．．介層
71．．．絕緣層
71A．．．上表面
71B．．．下表面
72．．．絕緣層
72A．．．下表面
73．．．絕緣層
73A．．．下表面
75．．．電子組件安裝墊
75A．．．表面
76．．．電子組件安裝墊
76A．．．表面
78．．．內部連接墊
79．．．內部連接墊
81．．．佈線圖案
82．．．佈線圖案
85．．．介層
86．．．佈線
87．．．介層
88．．．佈線
89．．．介層
91．．．介層
92．．．佈線
93．．．介層
94．．．佈線
95．．．介層

Claims (8)

  1. 一種半導體裝置，包括：一第一佈線板，具有多個堆疊絕緣層，一內部連接墊，配置在該多個堆疊絕緣層之上表面之側上，一半導體元件安裝墊，配置在該多個堆疊絕緣層之上表面之側上，一測試墊，配置在該多個堆疊絕緣層之下表面之側上，該測試墊僅用於該半導體裝置之電性檢測，以及一外部連接墊，配置在該多個堆疊絕緣層之下表面之側上；一外部連接端，該外部連接端僅設置在該外部連接墊上；一第一佈線圖案，配置在該多個堆疊絕緣層中，及使該內部連接墊與該測試墊電性連接，以及一第二佈線圖案，使該半導體元件安裝墊與該外部連接墊電性連接；一第二佈線板，設置在該第一佈線板上方，安裝在該內部連接墊上，且與該第一佈線板電性連接；一半導體元件，安裝在該半導體元件安裝墊上；一安裝板，其中，該外部連接端電性連接該外部連接墊至該安裝板；其中，該測試墊與該安裝版相隔一距離，以允許接取配置 在該多個堆疊絕緣層之下表面上的該測試墊，並使該測試墊不與該安裝板電性連接；其中，該第二佈線圖案係設置在該第一佈線圖案之內側；及其中，該外部連接墊係設置在該測試墊之內側上。
  2. 如申請專利範圍第1項之半導體裝置，其中，該外部連接墊係設置在對應於該第一佈線板之中間部分的部分中。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，該測試墊係設置成相對於該內部連接墊，以及該半導體元件安裝墊係設置成相對於該外部連接墊。
  4. 如申請專利範圍第1或2項之半導體裝置，進一步包括：一密封樹脂，配置在該第一佈線板與該第二佈線板間及密封該半導體元件及該內部連接墊。
  5. 如申請專利範圍第1或2項之半導體裝置，其中，該內部連接端係一導電球，該導電球包括一用以一預定值維持該第一佈線板與該第二佈線板間之間隙的核心部，及一覆蓋該核心部之覆蓋部。
  6. 如申請專利範圍第1或2項之半導體裝置，其中，該第一佈線板具有一配置在該多個堆疊絕緣層間之核心板。
  7. 如申請專利範圍第1或2項之半導體裝置，其中，該第一佈線板具有一在該多個堆疊絕緣層之上表面之側上所配置之電子組件安裝墊，以及 其中，該半導體裝置進一步包括一在該電子組件安裝墊上所安裝之電子組件。
  8. 如申請專利範圍第7項之半導體裝置，進一步包括：另一電子組件，配置在第二佈線板之一表面上，該表面係位於相對於該第一佈線板之側的相反側上。
TW097148429A 2007-12-14 2008-12-12 半導體裝置 TWI434395B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323744A JP5265183B2 (ja) 2007-12-14 2007-12-14 半導体装置

Publications (2)

Publication Number Publication Date
TW200935587A TW200935587A (en) 2009-08-16
TWI434395B true TWI434395B (zh) 2014-04-11

Family

ID=40752110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148429A TWI434395B (zh) 2007-12-14 2008-12-12 半導體裝置

Country Status (5)

Country Link
US (1) US8022524B2 (zh)
JP (1) JP5265183B2 (zh)
KR (1) KR101496920B1 (zh)
CN (1) CN101459156B (zh)
TW (1) TWI434395B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709386B2 (ja) * 2010-02-19 2015-04-30 キヤノン株式会社 半導体装置の製造方法及び積層型半導体装置の製造方法
US8339231B1 (en) * 2010-03-22 2012-12-25 Flextronics Ap, Llc Leadframe based magnetics package
JP5666366B2 (ja) * 2011-03-31 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
JP2013219170A (ja) * 2012-04-09 2013-10-24 Yokogawa Electric Corp 基板装置
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH1117058A (ja) * 1997-06-26 1999-01-22 Nec Corp Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US20030234660A1 (en) * 2002-06-24 2003-12-25 Jain Sunil K. Direct landing technology for wafer probe
JP4086657B2 (ja) * 2002-12-27 2008-05-14 富士通株式会社 積層型半導体装置
US7271581B2 (en) * 2003-04-02 2007-09-18 Micron Technology, Inc. Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP4583850B2 (ja) * 2004-09-16 2010-11-17 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006351565A (ja) 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP2007183164A (ja) * 2006-01-06 2007-07-19 Fujitsu Ltd 半導体集積回路装置及びその試験方法
JP2007281129A (ja) * 2006-04-05 2007-10-25 Toshiba Corp 積層型半導体装置
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR101496920B1 (ko) 2015-02-27
TW200935587A (en) 2009-08-16
US20090152693A1 (en) 2009-06-18
CN101459156A (zh) 2009-06-17
JP2009147165A (ja) 2009-07-02
KR20090064314A (ko) 2009-06-18
CN101459156B (zh) 2012-11-14
JP5265183B2 (ja) 2013-08-14
US8022524B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
TWI434395B (zh) 半導體裝置
US8143531B2 (en) Electronic component mounting package
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
KR0156480B1 (ko) 반도체 장치 및 제조방법
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
JP2018022894A (ja) 配線構造体
TWI466265B (zh) 積層型封裝體及其製造方法
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
TW200908262A (en) Mounting substrate and manufacturing method thereof
JP4900624B2 (ja) 回路装置
CN101128087A (zh) 电路衬底和半导体器件
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP2003218264A (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2012209432A (ja) 半導体装置内蔵基板モジュール及びその実装構造、並びに、半導体装置内蔵基板モジュールの製造方法
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2007042824A (ja) 電子回路装置とその製造方法
JP4467540B2 (ja) 回路装置
CN113451281A (zh) 半导体封装件
JP2006339293A (ja) 回路モジュール
JP2006080356A (ja) 半導体装置及びその製造方法
US20230046699A1 (en) Circuit board structure
JP4356196B2 (ja) 半導体装置組立体