KR0156480B1 - 반도체 장치 및 제조방법 - Google Patents

반도체 장치 및 제조방법

Info

Publication number
KR0156480B1
KR0156480B1 KR1019940024797A KR19940024797A KR0156480B1 KR 0156480 B1 KR0156480 B1 KR 0156480B1 KR 1019940024797 A KR1019940024797 A KR 1019940024797A KR 19940024797 A KR19940024797 A KR 19940024797A KR 0156480 B1 KR0156480 B1 KR 0156480B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
package substrate
jumper
semiconductor chip
Prior art date
Application number
KR1019940024797A
Other languages
English (en)
Other versions
KR950021447A (ko
Inventor
마사따까 미즈꼬시
Original Assignee
세끼가와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼가와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼가와 다다시
Publication of KR950021447A publication Critical patent/KR950021447A/ko
Application granted granted Critical
Publication of KR0156480B1 publication Critical patent/KR0156480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

반도체 장치는 패키지 기판과 패키지 기판상에 제공된 반도체 칩을 포함하여 전국을 갖는 점퍼기판과 전국을 접속하는 도체패턴이 제공되어 있어서, 패키지 기판상에 제공된 통공에 대응하여 분리되는 전극과 반도체 칩상의 전극패드와의 전기접속하여 패키지 기판의 상면에 제공된 전국패턴 사이의 상호 접속을 제공하기 위하여 패키지 기판상에 점퍼기판이 탑재된다.

Description

반도체 장치 및 그 제조방법
제1도는 패키지 구조상의 구성된 종래의 반도체 장치의 구조의 단면도.
제2도는 제1도의 반도체 장치의 일부의 평면도.
제3도는 제1도의 반도체 장치의 다른 부분의 평면도.
제4도는 본 발명의 제1실시예에 따른 반도체 장치의 단면도.
제5도는 제4도의 반도체 장치의 일부의 평면도.
제6도는 제4도의 제1단면을 따른 반도체 장치의 구조를 도시한 도.
제7도는 제4도의 제2단면을 따른 반도체 장치의 구조를 도시한 도.
제8도는 제4도의 제3단면을 따른 반도체 장치의 구조를 도시한 도.
제9도는 본 발명의 제2실시예에 따른 반도체 장치의 구조를 도시한 도.
제10도는 본 발명의 제3실시예에 따른 반도체 장치의 구조를 도시한 도.
제11a도 제11d도는 제10도의 반도체 장치의 제조공정을 도시한 도.
본 발명은 일반적 반도체 장치에 관한 것으로서, 특히 통공(through-hole)이 형성된 패키지 기판을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 칩이 베어 칩(bare-chip)의 형태로 다층 패키지 기판상에 탑재되는 수지 패키지 본체를 갖는 반도체 장치의 구조가 알려져 있다. 이러한 반도체 장치에서는 전형적으로 글라스 에폭시(glass epoxy)로 형성된 패키지 기판은 반도체 칩과 전기접속하기 위하여 그 상면에 전극을 갖는다. 더욱이 인쇄회로판 등의 외부회로와 전기 접속을 하기 위하여 패키지 기판의 하면에 전극이 제공되어 있다. 이것에 의하여, 패키지 기판의 상면의 전극을 상면에서 하면으로 패키지 기판을 통하여 통과하는 통공에 의해 패키지 기판의 하면의 대응하는 전극에 전기접속된다.
반도체 집적회로의 집적도가 증가함에 따라 반도체 칩상의 전극패드(pad)의 수가 증대하는 경향이 있다. 패키지 기판의 상면과 하면에 형성된 전극이 반도체 칩상에 있는 전극패드에 대응하여 제공되기 때문에, 반도체 칩상에 있는 전극패드의 수가 증가함에 따라 패키지 기판상에 전극의 수와 통공의 수가 증가한다. 따라서, 증가된 집적도에 대응하여 반도체 칩상에 전극패드의 수를 가능한 많이 증가시키는 요구조건과 패키지 크기를 가능한 많이 감소시키는 요구조건 사이에 반론이 일어나고 있다.
제1도-제3도는 종래의 반도체 장치 1을 도시한 것으로서, 제1도는 반도체 장치 1의 일부를 종단면도를 확대하여 도시한 것이다.
제1도를 참조하여, 반도체 장치는 주로 반도체 칩 2와 반도체 칩 2를 지지하는 패키지 기판 3으로 형성된다. 패캐지 기판 3은 전극의 고밀도를 실현하기 위하여 층 3-1-3-3을 포함하는 3층구조를 갖는다. 보다 구체적으로는 최하부의 층3-3은 반도체 칩 2를 지지한다. 전형적으로, 반도체 칩 2는 접착제에 의하여 층 3-3에 탑재된다.
층3-2는 층3-3상에 제공되고 반도체 칩 2를 수납하기 위한 개구 4를 포함한다. 더욱이, 층 3-1상에 층3-2은 반도체 칩 2를 수납하기 위한 개구 4에 대응하여 다른 개구 5를 포함하고, 개구 5는 개구 4의 면적보다 큰 면적을 가지며 층 3-2와 층 3-1사이에는 계단이 제공되어 있다.
패키지 기판 3은 층 3-1상면에서 층 3-3의 하면으로 관통하는 다수의 통공으로 형성되고 구리 플러그(copper plug) 또는 슬리브(sleeve) 등의 도전 부재가 통공 9에 채워진다. 이것에 의하여 통공 9는 패키지 기판 3의 상면에 전극과 하면에 전극을 접속하기 위한 전기경로를 제공한다.
제2도와 제3도에 도시된 바와같이, 반도체 칩 2상에 전극패드 6과 접속하기 위한 개구 4의 주변 모서리를 따라 층3-2의 상면에 전극 7이 제공되어있다. 마찬가지로, 반도체 칩 2상에 다른 전극 패드 6과 접속하기 위한 개구 5의 주변 모서리를 따라 층 3-1의 상면에 전극 8이 제공되어 있다. 마찬가지로, 반도체 칩 2상에 다른 전극 패드 6과 접속하기 위한 개구 5의 주변 모서리를 따라 층 3-1의 상면에 전극 8이 제공되어 있다. 이것에 의하여, 접속 전극 7과 8은 본딩와이어(bonding wire) 9a와 10에 의하여 반도체 칩 2상에 대응하는 전극 패드 6에 접속된다.
더욱이, 층 3-2상에 전극과 층 3-8상에 전극 8은 제2도와 제3도에 ●으로 표시된 각각의 대응하는 통공 9에 각각 층 3-1과 3-2에 제공된 도채 패턴 10-1과10-2에 의하여 접속된다. 환언하면, 제1도 - 제3도의 종래의 반도체 장치는 총3-1- 3-3으로부터 패키지 기판 3을 구성하고 각각 층 3-1과 3-2상에 도체 패턴 10-1과 10-2를 형성함으로써 작은 패키지 본체상에 고집적도 반도체 칩의 실장을 달성한다. 제1도 - 제3도의 종래의 반도체 장치 1에 있어서는 , 도체 패턴 10-1과 10-2가 패키지 기판 3을 통하여 통과하는 통공 9를 회피하도록 도체 패턴 10-1과 10-2를 형성하는 것이 필요하다. 따라서, 고집적도를 갖는 반도체 장치에서는 다수의 통공 9를 제공하는 것이 필요로 하여, 이러한 통공 9의 수가 증가와 그로인한 접적도는 통공 9에 의해 설치되는 패키지 기판 3의 면적을 불가피하게 증가시키게 된다. 이것에 의하여, 각 충들상에 필요한 도체 패턴 10-1과 10-2를 제공하는 어려운점이 있다. 더욱이, 도체 패턴 10-1과 10-2를 제공하기 위한 자유도는 실제 감소되고 대응하는 통공에 반도체 칩 2상에 전극패드의 접속이 어렵게 되는 경우가 있다. 상기의 문제점을 방지하기 위하여 층 3-1- 3-2의 면적과 패키지 기판 3의 크기를 증가시키는 것이 필요하여, 패키지 기판 3의 크기의 이러한 증가는 반도체 장치의 패키지 본체의 크기를 감소시키는 요구조건과 모순된다.
상기의 문제점과 관련하여, 종래의 반도체 장치에서는, 2개의 도체 패턴 10-1또는 10-2가 통공 9에 근접하여 서로 과도하게 접촉되어 전기 간섭과 누화(漏話)을 일으킨다는 점에서 어려운 점이 있다.
이러한 간섭이 일어날 때, 반도체 장치의 기능고장의 위험이 실제 중대하다.
그러므로, 본 발명의 일반적인 목적은 상기 문제점이 제거된, 신규하고 유용한 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 보다 구체적인 목적은 반도체 장치의 패키지 본체의 크기를 동시에 최소화 시키면서, 패키지 본체를 설계할 때 배선이 큰 자유도를 확보하는 신뢰할만한 소형 반도체 장치와 그 제조방법을 제공하는데 있다. 본 발명의 보다 구체적인 목적은 반도체 장치의 패키지 본체의 크기를 동시에 최소화 시키면서, 패키지 본체를 설계할 때 배선이 큰 자유도를 확보하는 신뢰할만한 소형 반도체 장치와 그 제조방법을 제공하는데 있다.
본 발명이 다른 목적은 전극패드를 갖는 반도체 칩; 상면과 하면을 갖고 상기 반도체 칩을 상면에 지지하기 위한 패키지 기판; 상기 반도체 칩상의 전극패드에 전기접속하여 제1면적에 패키지 기판의 상면에 제공된 제1그룹 전극; 제1면적과 다른 제2면적에 패키지 기판의 상면에 제공된 제2그룹 전극; 외부접속하기 위하여 패키지 기판의 하면에 제공된 제3그룹 전극; 패키지 기판의 상면에서 하면에 연장되도록 패키지 기판상에 제공되고, 각각 제3그룹 전극중 대응하는 전극에 제2그룹 전극중 한 전극을 접속하고 제2그룹 전극에 제1그룹 전극을 전기 접속하기 위한 도전부재를 포함하는 통공; 상면과 하면을 갖고 그 하면이 패키지 기판의 상면에 대항하도록 패키지 기판의 상면에 배치되는 점퍼(jumper)기판, 이 점퍼기판은 패키지 기판의 상면의 제1그룹 전극과 전기접속하도록 하면에 제1접점과, 패키지 기판의 상면의 제2접점중 대응하는 접점에 상기 점퍼 기판상의 제1접점의 각 접점을 접속하는 상호접속 패터을 가지며, 상기 점퍼기판은 반도체 칩을 수납하기 위하여 점퍼기판의 상면에서 하면으로 연장되는 개구를 가지며; 패키지 기판의 상면의 점퍼 기판과 함께 반도체 칩을 내장하기 위하여 패키지 기판의 상면에 제공된 수지 본체로 구성되는 반도체 장치를 제공하는 데 있다.
본 발명에 따르면, 반도체 칩상에 전극패드와 패키지 기판상에 제공된 상호 접속이 패키지 기판상의 도체 패턴 뿐만 아니라 점퍼 기판상에 통공사이에 제공된 상호 접속 패턴에 의하여 달성된다. 그 결과, 패키지 기판상에 도체 패턴을 설계하기 위한 자유도는 패키지 기판의 크기를 증가시키지 않고 실제 증가한다.더욱이, 패키지 기판상의 도체 패턴들 사이에서 전자기 간섭 또는 누화의 문제점이 효과적으로 제거 된다.
더욱이, 반도체 칩을 측방항으로 둘러싸도록 패키지 기판의 상면에 제공되는 점퍼 기판은 반도체 장치의 크기를 증가시키지 않는다. 환언하면, 본 발명의 반도체 장치는 고집적도를 갖는 반도체 칩을 사용하는 경우에도 소행의 크기를 갖는다. 점퍼 기판이 패키지 기판상에 제공되므로, 패키지 기판상에 도체 패턴을 통하여 연장되도록 점퍼 기판상에 상호접속 패턴을 형성할 수가 있고, 배선의 자유도는 실제 증가한다. 더욱이, 패키지 기판상에 점퍼 기판을 사용하면은 반도체 장치의 강도를 향상시킬수 있다.
본 발명의 바람직한 실시예에 있어서는 상기 점퍼 기판은 반도체칩에서 발생된 열을 방출하기 위하여 그 상면에 히트싱크(heat sink)를 구비한다. 히트싱크를 그 자체로 제공함으로써, 반도체 장치의 방열 효율성을 향상시키는 것이 가능하다. 히트 싱크 구조가 반도체 칩상에 탑재되지 않기 때문에 반도체 칩에 인가된 열응력이 최소화 된다.
본 발명의 보다 바람직한 실시예에 있어서는 열 도전성 수지는 반도체 칩과 히트싱크 사이에 개재된다. 반도체 칩과 점퍼 기판사이에 열 도전성 수지를 그 자체로 개재함으로써 반도체 칩과 히트싱크 부재 사이에 열 팽창계수의 차이의 결과로 유발된 어떠한 열응력도 효과적으로 흡수되어, 반도체 칩을 손상시키는 문제점이 제거된다. 반도체 칩과 히트싱크 사이에 개재된 수지가 우수한 열 도전률을 갖기 때문에 반도체 칩으로 부터의 열 방출이 효과적으로 달성된다.
본 발명의 다른 바람직한 실시예에 있어서는, 반도체 칩상에 전극 패드의 각각이 제1그룹 전극들 중 대응하는 전극과의 접촉을 확립한는 상태로 패키지 기판상에 반도체 칩이 탑제된다. 반도체 칩을 그 자체로 구성함으로써, 확립한 풀립-플롭 공정에 따라 반도체 장치를 제조하는 것이 가능하다.
본 발명의 다른 바람직한 실시예에 있어서는 반도체 칩상의 전극패드의 각각이 본딩 와이어에 의해 제1그룹 전극들 중 대응하는 전극에 접속된다. 반도체 장치를 그 자체로 구성함으로써, 확립한, 와이어 본딩 공정에 따라 반도체 장치를 제조하는 것이 가능하다. 본 발명의 다른 바람직한 실시예에 있어서는, 점퍼 기판이 다수 기판층과 대응하는 다수의 도채패턴을 포함하는 다층 인쇄회로판으로 구성된다. 이러한 다층 인쇄 회로판을 이용함으로써 반도체 칩상의 전극 패드와 패키지 기판에 대응하는 통공사이의 배선의 자유도가 실세 증가한다.
본 발명의 다른 목적은 상면에 제1그룹 전극과 제2그룹 전극 및, 하면에 제3그룹 전극을 갖추고, 제2 및 제3그룹 전극에 대응하여 각각 제2그룹 전극중 한 전극과 제3그룹 전극중 대응하는 한 전극 사이에 상면에 하면까지 연장되도록 통공을 더 갖는 패키지 기판상에 반도체 칩을 탑재하는 댄계, 이 탑재 단계는 반도체 칩상의 전극패드가 패키지 기판상에 제1그룹 전극과의 전기접속을 확립하도록 행해지며,
제1접점, 제2접점, 및 제1접점과 제2접점 사이에 연장되는 상호접속 패턴을 갖는 점퍼 기판을 패키지 기판상에 탑재하여, 제1접점의 각각이 제1 그룹 전극중 대응하는 전극과의 접촉을 확립하고 제2접점의 각각이 제2그룹 전극중 대응하는 전극과의 접촉을 확립하는 단계로 구성되는 반도체 장치의 제조 방법을 제공하는데 있다.
본 발명에 따르면, 반도체 칩과 패키지 기판사이에 전기접속을 제공하기 위한 자유도를 실제 증가시키는 반도체 장치를 구성하는 것이 가능하다. 이렇게 제조된 반도체 장치에 있어서는, 패키지 구조상에 도체 패턴의 수를 감소시킴으로써 패키지 기판상의 도체 패턴에 신호의 간섭 또는 누화를 최소화 시키는 것이 가능하다. 더욱이, 이렇게 구성된 반도체 장치는 고 집적도와 다수의 전극패드를 갖는 고성능 반도체 칩을 동시에 사용하면서 소형이다. 패키지 기판상에 반도체 칩의 탑재가 플립-플롭 공정 또는 와이어 본딩 공정 등의 확립한 공정에 의해 달성되기 때문에, 본 발명의 반도체 장치의 제조에 어려움이 있다.
본 발명의 바람직한 실시예에 있어서는, 반도체 칩의 탑재 단계가 풀립-플롭 공정에 의하여 행해진다.
본 발명의 바람직한 실시예에 있어서는 반도체 칩의 탑재 단계가 와이어 본딩에 의하여 행해진다.
본 발명의 바람직한 실시예에 있어서는, 반도체 칩의 탑재와 단계와 점퍼기판의 탑재 단계가 리플로우(reflow) 공정을 행하여 실제 동시에 행해진다.
본 발명의 바람직한 실시예에 있어서, 점퍼 기판이 반도체 칩의 크기와 형태에 대응하는 크기와 형태를 갖는 개구를 갖추어, 점퍼 기관의 탑재 단계는 점퍼기판의 개구가 반도체 칩을 지지하는 면적을 패키지 기판상에 갖도록 행해지는 단계로 구성하고, 또한, 상기 반도체 칩의 탑재 단계와 상기 점퍼기판의 탑재 단계후에 수지에 의해 공간을 충전하는 단계로 더 구성된다. 본 발명에 따르면, 개구는 개구의 외부로 수지의 흐름을 방지하는 수지댐(resindam)으로서도 작용한다. 이것에 의하여 수지댐을 별개로 형성하지 않고도 반도체 칩의 밀봉을 행하는 것이 가능하다.
본 발명의 바람직한 실시예에 있어서는, 상기 방법이 히트 싱크구조가 점퍼 기판상에 지지되도록 점퍼 기판상에 히트싱크 구조를 제공하는 단계로 더 구성되며, 이 단계는 반도체 칩의 탑재 단계와 점퍼 기판의 탑재 단계후에 행해진다.
본 발명의 바람직한 실시예에 있어서는, 히트싱크를 제공하는 상기의 단계가 수지내에 반도체 칩을 매립하도록 수지에 의해 개구를 충전하는 단계후에 행하여져, 히트싱크 구조가 개구내의 수지와의 밀착상태를 확립한다.
본 발명의 다른 목적 및 특징은 첨부된 도면을 참조하여 이하의 상세한 설명으로부터 명백히 표출된다.
제4도- 제8도는 본 발명의 제1실시예에 따른 반도체 장치 20을 도시한 것으로서, 제4도는 반도체 장치 20의 전체구조의 종단면도이고, 제5도는 반도체 장치 20의 평면도이다. 더우이, 제6도-제8도는 제5도의 단면 A-A, B-B 및 C-C를 따른 반도체 장치 20의 확대 단면도이다.
제4도를 참조하여, 반도체 장치 20은 일반적으로 반도체 칩 21, 패키지 기판 22 및 점퍼기판 23으로 형성되고, 이에 대하여는 이하 상세히 설명된다. 반도체 칩 21에는 고집적도를 갖는 집적회로를 포함하고 그 화면에 다수의 전극패드 24를 포함한다. 반도체 칩 21은 일반적으로 그 중앙부에 대응하여 패키지 기판 22의 상면에 탑재되며, 반도체 장치 20의 하면에 전극 패드 24가 패키지 기판 22의 상면에 제공된 대응하는 전극패턴 26에 땀납범프(solder bump)27에 의하여 접속되어 있다.
패키지 기판 22는 다수의 글라스-애폭시 기판의 적층으로 형성된 다층 인쇄 회로판으로 형성되고 상기한 전극패턴 26이 형성되는 상면 25를 갖는다. 더욱이, 패키지 기판 22는 외부 접속을 위하여 다수의 전극 28을 구비하는 하면 22a를 갖는다. 도시된 예에 있어서는, 각 전극 28은 땜납범퍼 29를 구비하며, 전극 28에 대응하여 상호 접속 핀(pin)을 제공할 수 있다.
패키지 기판 22는 상면25에서 하면으로 각각 연장되는 다수의 통공 30으로 형성되고 각각의 통공 30은 제7도에 도시된 바와 같이 그 내면에 금속 피복물 등의 도전성 피복물 30a를 갖는다. 각각의 통공 30은 패키지 기판 22의 상면 25에 상부전극 33을 가져 전극 33이 통공 30에 도전성 피복물 30a에 전기접속되고, 전극 33은 반도체 칩 21의 전극패드 24와 접속하기 위해 사용된다. 더욱이, 패키지 기판의 하면 22a상에 전극 28은 통공 30에 대응하여 제공되어, 각각의 전극 28이 통공 30에 대응하여 도전성 피복물 30a에 전기 접속된다. 전형적으로, 전극 26,28 및 33뿐만 아니라 도전성 피복물 30a는 공지의 패터닝 공정에 따라 소정의 두께로 중착한후에 소정의 패턴으로 형상 되는 구리막으로 형성된다.
점퍼 기판 23은 패키지 기판 22와 유사하게 다층 인쇄 회로판으로 형성된다. 따라서, 점퍼 기판 23은 그 위에 각각 도전성 패텅을 갖는 다수의 글라스 - 에폭시 기판의 적충으로 형성된다. 점퍼기판 23은 그로부터 분리하여 패키지 기판 22상에 배치된다. 점퍼기판 23은 반도체 칩 21을 수납하기 위하여 그 중앙부에 대응하여 개구 36으로 형성된다. 따라서, 반도체 칩 21은 패키지 기판 22상에 점퍼기판 23을 탑재할 때 점퍼 기판 23의 개구 36의 내측에 위치한다.
개구 36은 반도체 칩 21을 밀봉하는 수지 32로 충전된다. 개구 36이 수지가 외부로 흐르지 않도록 하는 수지 댐으로서 작용하기 때문에 , 추가적인 수지 댐 구조를 제공할 필요가 없다. 이것에 의하여, 반도체 장치 20의 구조는실제 간소화 된다.
점퍼 기판이 패키지 기판 22의 상면에 대향하는 하면 31을 가져, 통공 30에 대응하여 패키지 기판 22상에 전극 패턴 26과 접속하기 위한 제1접점 전극 34과 패키지 기판 22의 상면에 제공된 전극 33과 접촉하기 위한 제2접점 전극 35가 제공되어 있다. 이것에 의하여, 접점 전극 34는 땜납 범프 37을 거쳐 대응하는 전극 패턴 26에 접속된다. 마찬가지로, 접점전극 35는 땜납범프 38을 거쳐 전극에 접속된다.
제1 및 제2접점 전극 34와 35는 점퍼 상호접속 경로39를 거쳐 서로 접속되며, 점퍼 상호 접속 경로 39는 점퍼 기판 23상에 제공된 통공 40과 제1 및 제2인쇄 도체패턴 41과 42를 포함하여, 제2인쇄 도체피턴 42는 제7도에 도시되어 있다. 통공 40은 패키지 기판 22상에 제공돈 통공 30구조와 실제 동일한 구조를 가지고 점퍼 기판 23을 통하여 통과한 통공의 내벽에 제공된 도전성 피복물 40a를 포함한다. 한편, 인쇄 도체 패턴 41과 42는 도채패턴의 형태로 점퍼기판 23을 형성하는 다층 기판사에 제공된다. 도시된 예에있어서, 점퍼기판 23은 서로 적충된 2개의 기판충을 포함하며, 제1기판층은 그 상면에 인쇄도체패턴 41을 가지고 제2 기판층은 인쇄 도체패턴 42를 갖는다. 제1 및 재2기판층이 서로 적충되기 때문에, 점퍼기판 23은 제2인쇄 도체패턴 42를 점퍼 기판 23 내측에 내장하는 구조를 갖는다.
이미 알고있는 바와같이, 접점 전극 34와 35는 통공 40의 하단에 형성되며 제1인쇄 도체패턴 41은 통공 40을 상단에 서로 접속한다. 더욱이, 제2인쇄 도체패턴 42는 통공 40의 중간점을 서로 접속한다. 이것에 의하여 전기접속이 점퍼 상호 접속 경로 39에 의하여 제1접점 전극 34와 제2접점 전극 35사이에 확립된다.
이하, 반도체 칩 21에의 전극 패드 24와 패키지 기판 22의 하면 22a 에 제공된 땜납 범프 29사이의 상호 접속에 대하여 설명한다.
반도체 칩 21에의 전극패드 24를 대응하는 땜납 범프 29에 접속하기 위하여 패키지 기판 22의 상면 25의 전극패턴 26과 패키지 기판 22의 하면 22a에 제공된 땜납 범프 29를 접속하는 전기적 상호접속을 제공하는 것이 필요하다. 점퍼기판 23이 없는 종래의 구성에 있어서는, 이러한 상호 접속이 패키지 기판 22이 상면 25에 제공되었었다. 한편, 본 발명에서는 이하에 한개 또는 세개 이상의 구조를 선택함으로써 소망의 상호 접속을 달성할 수가 있다.
(1) 제1인쇄 도체패턴 41을 포함하는 점퍼 상호 접속 경로 39의 사용
(2) 제2인쇄 도체패턴 42을 포함하는 점퍼 상호 접속 경로 39의 사용
(3) 패키지 기판 22의 상면 25에 제공된 종래의 상호접속 패턴의 사용 이하에, 제5도-제8도를 참조하여 상술된 구조(1)-(3)의 각각에 대하여 설명한다.
반도체 장치 20의 평면도를 확대하여 도시한 제5도를 참조하여, 점퍼 기판 23의 상면에 제1인쇄 도체 패턴 41은 실선으로 표시되고, 점퍼 기판 23내에 제2인쇄 도체 패턴 42는 일점쇄선으로 표시되어 있다. 더욱이, 파선은 패키지 기판 22의 상면 25에 제공된 전극 패턴 26을 표시한 것이다.
제6도는 제5도의 A-A선을 따른 반도체 장치 20의 단면도로서, 상술된 구조 (1)의 예를 도시한 것이다.
보다 구체적으로, 반도체 칩 21의 전극 패드 4는 땜납 범프 27을 거쳐 패키지 기판 22의 상면 25의 대응하는 전극 패턴 6에 접속되며, 전극 패턴 26은 땜납 범프 37을 거쳐 점퍼 기판 23의 하면의 대응하는 전극 34에 접속된다. 전극 34는 통공 40의 내벽에 제공된 도전성 피복물 40a에 의하여 점퍼 기판 23의 상면으로 연장되는 도체패턴41의 타단은 다른 통공 40일단에 접속되는 반면에, 도체패턴 41으 타ㅏㄷㄴ은 다른 통공 40의 내벽에 제공된 도전성 피복물 40a에 접속되고, 이들은 차례로 점퍼기판 23의 하면 31의 전극 35에 접속된다. 더욱이, 전극 35는 땜납 범프 38을 거쳐 패키지 기판 22의 상면 25의 대응하는 전극 3에 접속되며, 전극 33은 패키지 기판 22를 통하여 연장되는 통공 30의 내벽에 도체패턴 30a를 거쳐 패키지 기판 22의 하면 22a의 대응하는 땜납 범프 29에 접속된다.
제6도의 상호접속 구조에 있어서, 도체패턴 41 아래의 임의의 상호접속 패턴을 제공할 수가 있다. 예를 들면, 점퍼기판 23의 상면의 패턴 41에 관계없이 소망하는 도체패턴 42를 형상 시킬수가 있다. 더욱이, 패턴 41에 관계없이 소망하는 전극패턴 26을 연장함으로써 패키지 기판 22의 상면 25에 임의의 도채패턴을 제공할 수 있다. 이것에 의하여, 도채패턴을 설계하는 자유도가 실제 증가한다.
제7도는 B-B선을 따른 반도체 장치 20의 단면도로서, 상술된 구조(2)의 예를 도시한 것이다.
제7도를 참조하여, 반도체 칩 21에의 전극패드 24는 제6도에 도시된 단면구조와 유사하게 땜납 범프 27을 거쳐 패키지 기판 22상의 전극패턴 26과의 전기접속을 확립하고, 전극패턴 26은 땜납 범프 37에 의하여 점퍼 기판 23의 하면의 전극 34과의 전기접속을 달성한다.
제7도의 단면구조에 있어서, 접점공 40의 내벽에 제공된 도전성 피복물 40a는 점퍼기판 23내에 도체패턴 42에 접속되는 반면에, 도체패턴 42는 다른 통공 40에 제공된 도전선 피복물 40a에 의하여 점퍼기판 23의 하면의 전극 35에 접속된다. 더욱이, 전극 35는 땜납범프 38에 의하여 패키지 기판 22의 상면 25의 대응하는 전극 33에 접속되는 반면에, 전극 33은 대응하는 통공 30의 도전성 피복물에 의하여 패키지 기판 22의 하면의 대응하는 전극 28에 접속된다. 전극 28은 그 위에 땜납 범프 29를 구비한다.
이러한 접속구조에 있어서 도체패턴 42 상, 하에 임의의 도체패턴을 제공할 수가 있다 보다 구체적으로는 도체패턴 42에 관계없이 도체패턴 41에 대응하여 점퍼기판 23의 상명에 임의의 도체패턴을 제공할 수가 있다. 마찬가지로, 도체패턴 42에 관계없이 전극 패턴 26에 대응하여 패키지 기판 22의 상면에 임의의 도체패턴을 제공할 수가 있다.
제8도는 제5도의 C-C선을 따른 반도체 장치 20의 단면도로서, 상술된 구조 (3)에 대응한다.
제8도를 참조하여, 반도체 칩 31상에 전극 패드 24는 패키지 기판 22의 상면의 전극패턴 26에 접속되는 반면에, 전극패턴 26은 상면 25에 걸쳐 연장되고, 통공 30의 하나에 제공된 전극 33에 도달한다. 통공 30은 그 내면에 도전성 피복물을 구비하여 상면 25의 전극 33이 패키지 기판 22의 하면의 대응하는 전극 28에 전기접속 된다. 이전과 마찬가지로, 전극28은 그위에 땜납 범프 29를 구비한다.
제8도는 구조에 있어서, 전극패턴26에 관계없이 점퍼기판 23상에 임의의 도체패턴을 제공할 수가 있다. 이것에 의하여 , 점퍼 기판 23상에 임의적으로 패키지 기판 22상의 전극패턴 26과 관계없이 제4도의 점퍼 상호접속경로 39를 형성하는 도체패턴 41과 42의 설계를 행하는 것이 가능하다.
따라서 본 발명은 상술한 구조(1)∼(3)중 하나 이상을 사용함으로써 반도체 패키지 내에 도체턴을 설계하기 위한 자유도를 실제 증가시킨다. 환언하면, 본 발명은 팩키지 기판이외에 점퍼기판상에 도체패턴을 형성하는 가능성을 제공함으로써 패키지에 도채패턴을 설계하기 위한 자유도를 증가시킨다. 도체패턴을 설계하는 자유도 증가의 유리한 특징과 관련하여 본 발명은 패키지 기판 22상에 도체패턴의 밀도를 감소시키며, 패키지 기판 22상에 도체패턴의 밀도의 이러한 감소가 패키지 기판 22와 반도체장치 20 자체의 크기를 감소시킬 수 있는 추가적인 이점을 제공한다.
반도체 장치 20의 감소된 크기에 대하여, 본 실시예의 점퍼기판 23은 반도체 칩 21에 의해 점유되지 않은 패키지 지판 22상에 자유공간에 제공된다. 그 결과, 점퍼기판 23을 사용하면은 반도체 장치 20의 횡크기 및 종크기의 어떠한 증가도 일으키지 않는다.
점퍼 기판 23은 측방향의 돌출없이 패키지 기판 22의 상면 25에 지지되어, 반도체 장치 20의 횡크기의 증가를 일으키지 않는다. 더욱이, 점퍼기판 23의 두께를 실제 얇게 설정함으로써 반도체칩 21의 두께와 비교될 정도로, 반도체 장치 20의 전체 높이가 실제 증가하지 않는다. 점퍼기판 23이 패키지 기판 22에 대하여 분리본체를 형성하므로, 이미 알고 있는 바와같이 패키지 기판 22상의 전극패턴 26에 관계없이 점퍼기판23상에 도체 패턴 41과 42를 제공할 수가 있다. 즉, 도체패턴 41 또는 42는 패키지 기판 22상의 전극패턴 26을 통하여 연장될 수가 있다. 이것에 의하여 반도체 칩 21에의 전극패드 24의 어느것도 점퍼기판 23에 의하여 패키지 기판 22상의 전극 33의 어느것에도 접속될 수가 있다. 더욱이, 패키지 기판 22 및 점퍼기판 23상의 도체패턴에 대한 밀도의 감소결과로서 도체 패턴들간의 공간분리가 증가되고 도채패턴의 신호의 전자기 갑섭 또는 누화의 문제점이 실제 감소된다. 이것에 의하여, 반도체장치의 신뢰성이 증가한다.
다음에, 본 발명의 제2의 실시예에 따른 반도체 장치 43을 제9도를 참조하여 설명한다. 제9도에 있어서 이전에 설명된 부분들에 대하여는 대응하는 참조 숫자로 표시하였고, 그 설명은 생략한다.
제9도를 참조해서 반도체 장치 43은 패키지 기판 22상의 전극 패턴 26과 반도체칩 21사이의 상호 접속을 위한 본딩 와이어 44를 사용한다. 이 경우에도, 패키지 기판 22에 반도체 칩 21을 접속하기 위한 점퍼기판 23을 사용하는 본 발명의 구성은 패키지 기판 22상에 반도체 칩 21을 탑재하기 위해 플립 칩 공정을 사용하는 제1실시예의 경우와 마찬가지로 유효하다.
다음에 본 발명의 제3실시예에 따른 반도체 장치 50을 제10도를 참조하여 설명한다. 제10도에 있어서, 앞의 실시예들에 대하여 이전에 설명된 부분들에 대하여는 동일하게 대응하는 참조 숫자로 표시하였고, 그 설명은 생략한다.
제10도를 참조하여, 반도체 장치 50은 히트싱크 구조 51을 포함한 것 이외는 반도체 장치 20의 구조와 실제 동일한 구조를 갖는다. 전형적으로 히트 싱크 51은 알루미늄 등의 우수한 열전도율을 갖는 물질로 형성되고 효율적인 방열을 위해 방열핀을 포함한다. 일반적으로, 히트싱크 51은 크기와 중량에 있어 반도체장치 50의 실제부분을 점유한다. 빈도체칩 21로 부터 효율적인 방열을 달성하기 위하여는 반도체칩 21과 히트싱크 51을 직접 접촉하는 것이 바람직하다.
한편 반도체집 21상에 대형이고 중량이 큰 히트싱크 51을 접촉하는 이러한 구조는 반도체칩 21과 히트싱크 51사이에 열팽창이 큰 차이에 기인하여 영응력의 효과를 포함하는 반도체입 21의 스트레싱(stressing)또는 땜납범프 27의 손상등의 각종의 문제점을 일으킨다.
이러한 문제점을 방지하기 위하여, 본실시예의 반도체장치 50은 히트싱크 51이 반도체 칩 21상에 보다는 점퍼기판 23의 상면에 구비되도록 구성된다. 보다 구체적으로, 피트싱크 51은 반도체칩 21의 상면의 크기와 형상에 따라서 히트싱키 51의 하면의 중앙부에 돌출영역 54를 갖도록 형성되어, 중앙부 54가 참조숫자 53으로 표시된 가장자리부에 대하여 계단형 경계선에 의해 형성된다. 히트싱크 51은 접착층 52에 의하여 점퍼기판 23의 상면에 탑재되어, 히트싱크 51의 하면이 그 가장자리부에 대응하여 돌출한 중앙부 54를 제외하고 점퍼기판 23의 상면에 의하여 지지된다. 제10도에 도시된 바와 같이, 히트싱크 51의 중앙부 54는 반도체칩 21쪽으로 연장되어 반도체칩 21의 하면에 대항한다. 의것에 의하여, 반도체 칩 21의 상면과 돌출한 중앙부 54 사이의 갭(gap)이 열전도성 수지의 충 55에 의해 채워진다. 히트싱크 51의 돌출 중앙부 54가 반도체 칩 21과 직접 결합하지 않기 때문에 반도체 칩 21은 히트싱크 51에 의해 야기되는 어떠한 하중도 없다.
히트싱크 51이 반도체칩 21 자체 보다는 점퍼기판 23에 의해 지지되는 본실시예의 반도체 장치 50에 있어서는, 더 나은 방열의 효율성을 위해 대형의 히트싱크를 사용하는 것이 가능하다. 히트싱크 51이 열전도성 수지의 충 55에 의해 반도체칩 21과 분리되기 때문에 반도체칩 21과 히트싱크 51사이의 열팽창의 차이에 기인하는 반도체 입 21에 열응력이 증대하는 문제점이 발생하지 않는다. 수지충 55의 열전도의 고효율성 때문에 반도체 칩 21에서의 방령이 효과적으로 달성될 수가 있다.
이미 알고 있는 바와 같이, 본 발명의 반도체장치 50은 점퍼기판 23에 의한 하중을 지탱하여 히트싱크 51에 대해 대형의 히트싱크 구조를 사용할 수가 있다. 점퍼기판 23은 글라스 수지판의 적층으로 형성되고 그 위에 제공된 히트싱크 구조의 하중을 지탱하기 위해 퉁분한 강도를 갖는다. 더욱이, 땜납범프 37과 38은 패키지 기판 22와 점퍼기판 23사이에 다수개 제공되며, 땜납범프의 각각의 인가된 하중이 성공적으로 감소된다.
다음에, 본 발명의 반도체장치의 제조 방법을 소위 풀립 - 칩 공정을 사용하는 제10도의 반도체 장치 50의 제조 공정을 도시한 제11a도 - 제11d도를 참조하여 설명한다. 제11a도를 참조하여, 패키지 기판 22는 먼저 전극 28상에 제공된 땜납범프 29와 함께 통공 30에 대응하여 그 상면에 전극패턴 26과 그 하면에 전극 28을 구비하도록 제조된다. 이렇게 패키지 기판 22를 형성한 후에, 반도체 칩 21의 전극 패드 24상에 땜납범프 27을 패키지 기판 22상에 대응하는 전극 패턴 26에 접촉하도록 패키지 기판 22상에 반도체 칩 21을 배치한다. 이렇게 패키지 기판 22상에 반도체 칩 21을 배치한 후에, 페키지 가판상에 반도체 칩 21을 제11b도에 도시된 바와 같이 점퍼기판 23상에 제공된 개구 36내에 수납하도록 패키지 기판 22상에 점퍼기판 23을 더 배치한다. 점퍼기판 23은 통공 40에 대응하여 그 하면에 전극 34와 35로 이미 제공되어 있고, 도체패턴 41과 42를 구비한다. 따라서, 이미 설명된 바와 같이 개구 36내에 반도체 칩 21을 수납하도록 패키지 기판 22상에 점퍼기판 23을 배치할 때 전극 34와 35에 대응하여 제공된 땜납범프 37과 38이 패키지 기판 22의 상면에 전극 33과 대응하는 전극패턴 26의 결합을 확립한다. 이렇게 패키지 기판 22상에 반도체 칩 21과 첨퍼기판 23을 배치한 후에, 땜납범프 27,37 및 38의 리플로우(reflow)를 일으키기 위하여240。C온도로 유지된 노(furnace)내에 패키지 기판 22를 넣는다. 이것에 의하여 반도체 칩 21과 점퍼기판 23은 적당한 전기접속과 함께 패키지 기판 22상에 견고하게 탑재된다.
리플로우의 공정후에 제11도에 도시된 바와 같이 점퍼기판 23의 개구 36에 수지 32를 채운다. 이것에 의하여, 점퍼기판 23의 개구 36은 수지의 유동을 제어하는 수지댐으로서 작용을 하며, 패키지 기판 22의 상면과 떨어져 유동하는 수지 32의 문제점이 효과적으로 제거된다. 수지 32를 채울 때 반도체 칩 21의 상면이 노출되도록 수지의 양을 제어하는 것이 바람직하다.
제11c도의 단계후에 반도체 칩 21의 노출된 상면에 열 전도성 수지를 도포하여 수지층 55를 형성한다.
더욱이, 점퍼기판 23의 상면에 열경화성 접착제를 도포하여 접착층 52를 형성하고 이전에 설명된 히트 싱크 51을 점퍼기판 23상에 탑재시켜 히트싱크 51의 하면의 가장자리 영역 53을 제11d도에 도시된 바와같이 접착층 52에 의하여 패키지 판 23의 상면에 탑재시킨다. 제11d도의 상태에 있어서는, 피트싱크 51의 중앙돌출부 54가 패키지 기판 23의 상면쪽으로 연장되어 반도체 칩 21의 상면에 접힌다. 이것에 의하여 돌출부 54는 접착층 52와의 밀착성을 확립한다. 더욱이, 150。C 등의 온도로 열처리 공정을 적용함으로써 접착층 52가 경화되어 제10도에 도시된 장치가 얻어진다. 상술한 실시예들에 있어서는 글라스, 에폭시 기판 대신에 기판 22와 점퍼기판 23용의 세라믹 기판 등의 가종 기판을 사용할 수가 있다. 더욱이, 점퍼 기판 23이 패키지 기판 22상에 반도체 칩 21을 배치하는 단계 이전에 패키지 기판 22상에 배치되도록 패키지 기판 22상에 반도체 칩 21과 패키지 기판 22상에 점퍼기란 23을 배치하는 단계를 역으로 할 수가 있다.
반도체 칩 대신에, 대역 필터용의 각종 정보처리 장치에 사용되는 위상(phase)필터 또는 SAW필터 등의 다른 성분을 사용할 수가 있다. 즉, 본 발명은 반도체 칩 대신에 전기성분을 보유하는 패키지 구조에도 적용할 수가 있다.
더욱이, 본 발명은 여기에 설명된 실시예들에 한정되지 않고 발명의 범위로부터 벗어남이 없이 각종의 변화와 변경을 행할 수가 있다.

Claims (19)

  1. 정극패드를 갖는 반도체 칩; 상면과 하면을 갖고 반도체 칩을 상면에 지지하기 위한 패키지 기판; 상기 반도체 칩상의 전극패드에 전기 접속하여 제1면적에 패키지 기판에 상명에 제공된 제1그룹 전극;제1면적과 다른 제2면적에 패키지 기판의 상면에 제공되는 제2그룹 전극; 외부 접속하기 위하여 패키지 기판의 하면에 제공된 제3그룹 전극; 패키지 기판의 상면에서 하면으로 연장되도록 패키지 기판상에 제공되고; 각각 제3그룹 전극중 대응하는 전극에 제2그룹 전극중 한 전극을 접속하고 제2그룹 전극에 제1그룹 전극을 전기 접속하기 위한 도전부재를 포함하는 통공; 상면과 하면을 갖고 그 하면이 패키지 기판의 상면에 대향하도록 패키지 기판의 상면에 배치되는 점퍼(jumper)기판, 이 점퍼 기판은 패키지 기판의 상면의 제1그룹 전극과 전기 접속하도록 하면에 제1접점과, 패키지 기판의 상면의 제2그룹 전극과 전기접속하도록 하면에 제2접점 및 상기 점퍼기판상의 제1접점의 각 접점을 상기 점퍼 기판의 제2접점중 대응하는 접점에 접속하는 상호접속 패턴을 가지며, 상기 점퍼기판은 반도체 칩을 수납하기 위하여 점퍼 기판의 상면에서 하면으로 연장되는 개구를 가지며;패키지 기판의 상면의 점퍼 기판과 함께 반도체 칩을 밀봉하기 위하여 패키지 기판의 상면에 제공된 수지본체로 구성되는 반도체 장치,
  2. 제1항에 있어서, 상기 점퍼 기판이 반도체 칩에서 발생되는 열을 방출하기 위하여 그 상면에 히트싱크 부재를 구비하는 반도체 장치
  3. 제2항에 있어서, 상기 반도체 칩과 상기 히트싱크 부재 사이에 열 전도성 수지를 개재한 반도체 장치,
  4. 제1항에 있어서, 상기 반도체 칩이 반도체 칩상에 전극패드가 제1그룹 전극들중 대응하는 전극과의 접속을 하는 상태로 패키지 기판상에 탑재되는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체 칩상에 전극패드의 각각이 본딩 와이어에 의해 제1그룹 전극들중 대응하는 전극에 접속되는 반도체 장치
  6. 제1항에 있어서, 상기 점퍼기판이 다수의 기판층과 대응하는 다수의 도체 패턴을 포함하는 다층 인쇄 회로판으로 구성되는 반도체 장치.
  7. 상면에 제1그룹 전극과 제2그룹 전극 및 하면에 제3그룹 전극을 갖추고, 제2 및 제3그룹 전극에 대응하여 각각 제2그룹 전극중 한전극과 제3그룹 전극중 대응하는 한 전극 사이에 상면에서 하면까지 연장되도록 통공을 더 갖는 패키지 기판사에 반도체 칩을 탑재하는 단계와, 이 탑재, 단계는 반도체 칩상에 전극패드가 패키지 기판상에 제1그룹 전극과의 전기 접속을 하도록 행해지며, 제1접점, 제2접점 및 제1접점과 제2접점 사이에 연장되는 상호 접속 패턴을 갖는 점퍼기판을 패키지 기판상에 탑재하여 , 제1접점의 각각이 제1그룹 전극중 대응하는 전극과의 접촉을 확립하고, 제2접점의 각각이 제2그룹 전극중 대응하는 전극과의 접촉을 확립하는 단계로 구성되는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 반도체 칩을 탑재하는 단계가 플립-칩 공정에 의하여 행해지는 반도체 장치의 제조 방법
  9. 7항에 있어서, 상기 반도체 칩을 탑재하는 단계가 본딩 화이어에 의하여 행해지는 반도체 장치의 제조 방법
  10. 제7항에 있어서, 상기 반도체 칩을 찹제하는 단계와 상기 점퍼기판을 탑재하는 단계가 리플로우 공정을 행함으로서 동시에 행해지는 반도체 장치의 제조 방법,
  11. 제7항에 있어서, 상기 점퍼기판이 반도체 칩의 크기와 형상에 대응하는 크기와 형상을 갖는 개구를 구비하며, 상기 점퍼기판을 탑재하는 단계는 상기 점퍼기판의 개구가 패키지 기판상에 반도체 칩을 지지하는 영역을 규정하도록 행해지고, 상기의 방법이 반도체 칩을 탑재하는 단계와 점퍼 기판을 탑재하는 단계후에 수지에 의해 공간을 채우는 단계로 더 구성되는 반도체 장치의 제조 방법.
  12. 제7항에 있어서, 상기의 방법이 점퍼 기판상에 지지하도록 점퍼 기판상에 히트싱크 구조를 제공하는 단계로 더 구성되며, 상기 히트싱크 구조를 제공하는 단계가 반도체 칩을 탑재하는 단계와 점퍼기판을 탑재하는 단계후에 행해지는 반도체 장치의 제조 방법
  13. 제12항에 있어서, 상기 히트싱크 구조를 제공하는 단계가 수지내에 반도체 칩을 내장하도록 수지에 의해 개구를 채우는 단계후에 행하여져서, 히트싱크 구조가 개구내에 수지와의 밀착상태를 확립하는 반도체 장치의 제조방법.
  14. 전극패드를 갖는 구성부분; 상면과 하면을 갖고 상기 구성부분을 상면에 지지하기 위한 패키지 기판;상기 구성부분의 전극 패드에 전기 접속하여 제1면적에 패키지 기판의 상면에 제공된 제1그룹 전극; 제1면적과 다른 제2면적에 패키지 기판의 상면에 제공된 제2면적에 기판의 상면에 제공된 제2그룹 전극; 외부접속하기 위하여 패키지 기판의 하면에 제공된 제3그룹 전극; 패키지 기판의 상면에서 하면으로 연장되도록 패키지 기판상에 제공되고, 각각 제3그룹 전극중 대응하는 전극에 제2그룹 전극 중 한 전극을 접속하고 제2그룹 전극에 제1그룹 전극을 전기접속하기 위한 도전부재를 포함하는 통공; 상면과 하면을 갖고 그 기판의 하면이 패키지 기판의 상면에 대향하도록 패키지 기판의 상면에 배치되는 점퍼(jumper)기판, 이 점퍼기판은 패키지 기판의 상면의 제1그룹 전극과 전기 접속하도록 하면서 제1접점과, 패키지 기판의 상면의 제2그룹 전극과 전기 접속하도록 하면에 제2접점 및 상기 점퍼기판의 제1접점의 각 접점을 상기 점퍼 기판의 제2접점중 대응하는 접점 에 접속하는 상호 접속 패턴을 가지며, 상기 점퍼 기판은 상기 구성부분을 수납하기 위하여 점퍼기판의 상면에서 하면으로 연장되는 개구를 가지며, 패키지 기판의 상면의 점퍼기판과 함께 구성부분을 밀봉하기 위하여 패키지 기판의 상면에 제공된 수지본체로 구성되는 패키지 구조.
  15. 제14항에 있어서, 상기 점퍼 기판이 구성부분에서 발생되는 열을 방출하기 위하여 상면에 히트싱크 부재를 구비하는 패키지 구조,
  16. 제15항에 있어서, 상기 구성부분과 상기 피트 싱크 부재 사이에 열 전도성 수지를 개재하는 패키지 구조
  17. 제14항에 있어서, 상기 구성부분은 구성부분상에 전극 패드의 각각 제1그룹 전극들중 대응 하는 전극과의 접촉을 확립하는 패키지 구조.
  18. 제14항에 있어서,
    상기 구성부분에 전극패드의 각각이 본딩 와이어에 의하여 제1그룹 전극 들중 대응하는 전극에 접속되는 패키지 구조
  19. 제14항에 있어서, 상기 점퍼기판이 다수의 기판층과 대응하는 다수의 도체 패턴을 포함하는 다층인쇄 회로판으로 구성되는 패키지 구조.
KR1019940024797A 1993-12-13 1994-09-29 반도체 장치 및 제조방법 KR0156480B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-312302 1993-12-13
JP5312302A JPH07169872A (ja) 1993-12-13 1993-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR950021447A KR950021447A (ko) 1995-07-26
KR0156480B1 true KR0156480B1 (ko) 1998-10-15

Family

ID=18027620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024797A KR0156480B1 (ko) 1993-12-13 1994-09-29 반도체 장치 및 제조방법

Country Status (3)

Country Link
US (2) US5521435A (ko)
JP (1) JPH07169872A (ko)
KR (1) KR0156480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257218B1 (ko) * 2011-09-30 2013-04-29 에스티에스반도체통신 주식회사 패키지 온 패키지 및 이의 제조방법

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
JPH1168026A (ja) * 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP2954108B2 (ja) * 1997-09-22 1999-09-27 九州日本電気株式会社 半導体装置およびその製造方法
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
USRE43112E1 (en) * 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6486544B1 (en) 1998-09-09 2002-11-26 Seiko Epson Corporation Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
US6514845B1 (en) * 1998-10-15 2003-02-04 Texas Instruments Incorporated Solder ball contact and method
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6396043B1 (en) 1999-11-22 2002-05-28 Amkor Technology, Inc. Thin image sensor package fabrication method
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
JP2001156251A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 半導体装置
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
DE10034865B4 (de) * 2000-07-18 2006-06-01 Infineon Technologies Ag Optoelektronisches oberflächenmontierbares Modul
US6342406B1 (en) 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6849916B1 (en) 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6570259B2 (en) 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6954362B2 (en) * 2001-08-31 2005-10-11 Kyocera Wireless Corp. System and method for reducing apparent height of a board system
US20050051859A1 (en) * 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
US7065113B2 (en) * 2002-04-30 2006-06-20 Mohammed Ershad Ali Method and apparatus for interconnecting a laser array and an integrated circuit of a laser-based transmitter
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7414196B2 (en) * 2005-06-13 2008-08-19 John Mezzalingua Associates, Inc. Casing for RF filter
TWI269361B (en) * 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
US7572681B1 (en) * 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
JP5814498B2 (ja) * 2008-12-25 2015-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波モジュール
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
JP2011155313A (ja) * 2011-05-18 2011-08-11 Casio Computer Co Ltd 半導体装置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
US9406641B2 (en) * 2013-07-10 2016-08-02 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
TWI553788B (zh) * 2014-11-14 2016-10-11 Modified composite wafer carrier structure
US10170403B2 (en) 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
KR101952862B1 (ko) 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN111199959B (zh) * 2018-11-19 2021-11-02 台达电子企业管理（上海）有限公司 功率模块的封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4233620A (en) * 1979-02-27 1980-11-11 International Business Machines Corporation Sealing of integrated circuit modules
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
CA1250634A (en) * 1984-11-19 1989-02-28 Melvin C. Maki Simulated targets for detection systems
JPS63124449A (ja) * 1986-11-13 1988-05-27 Hitachi Ltd 高密度実装モジユ−ル
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
US5342807A (en) * 1991-06-04 1994-08-30 Micron Technology, Inc. Soft bond for semiconductor dies
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257218B1 (ko) * 2011-09-30 2013-04-29 에스티에스반도체통신 주식회사 패키지 온 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
US5521435A (en) 1996-05-28
JPH07169872A (ja) 1995-07-04
KR950021447A (ko) 1995-07-26
US5578525A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
KR0156480B1 (ko) 반도체 장치 및 제조방법
US6347037B2 (en) Semiconductor device and method of forming the same
JP3546131B2 (ja) 半導体チップパッケージ
US6326696B1 (en) Electronic package with interconnected chips
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US7061102B2 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
EP0734065B1 (en) Chip sized semiconductor device and multi-chip-sized semiconductor device
US5379191A (en) Compact adapter package providing peripheral to area translation for an integrated circuit chip
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7224062B2 (en) Chip package with embedded panel-shaped component
US7230332B2 (en) Chip package with embedded component
KR101496920B1 (ko) 반도체 장치
US7892888B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH08213543A (ja) マルチダイパッケージ装置
JP2003110084A (ja) 半導体装置
US6670704B1 (en) Device for electronic packaging, pin jig fixture
US5633783A (en) Multi-chip ceramic module for mounting electric parts on both substrate and cap connected through interconnecting pins
KR100838352B1 (ko) 전자 부품 수용 구조물
JPH07142283A (ja) コンデンサ及びこれを用いた実装構造
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee