TWI430577B - 位移暫存器及使用該暫存器之顯示裝置 - Google Patents

位移暫存器及使用該暫存器之顯示裝置 Download PDF

Info

Publication number
TWI430577B
TWI430577B TW099125451A TW99125451A TWI430577B TW I430577 B TWI430577 B TW I430577B TW 099125451 A TW099125451 A TW 099125451A TW 99125451 A TW99125451 A TW 99125451A TW I430577 B TWI430577 B TW I430577B
Authority
TW
Taiwan
Prior art keywords
gate
point
thin film
film transistor
displacement
Prior art date
Application number
TW099125451A
Other languages
English (en)
Other versions
TW201123729A (en
Inventor
Sang Hoon Jung
Juhn Suk Yoo
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201123729A publication Critical patent/TW201123729A/zh
Application granted granted Critical
Publication of TWI430577B publication Critical patent/TWI430577B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

位移暫存器及使用該暫存器之顯示裝置
本發明係關於一種位移暫存器及應用這種位移暫存器之顯示裝置。
近來，人們已研發出了多種不同的平面顯示器，而具有重量輕、體積小之優點的平面顯示器可以克服陰極射線管(CRT，cathode ray tube)顯示器之多項缺陷。
通常，這種平面顯示器中所用的掃描驅動電路可透過位移暫存器依次為掃描線提供掃描脈衝。
如「第1圖」所示，此掃描驅動電路之位移暫存器包含有分別由多個薄膜電晶體(TFT，thin film transistor)構成之處理級ST(n-1)至ST(n+2)。此處，按級聯方式使這些處理級相互連接，藉以產生輸出訊號Vout(n-1)至Vout(n+2)。其中，「第1圖」中之參考標號〞C1〞至〞C4〞表示向這些處理級所施加的四個相位時脈。
同時，處理級ST(n-1)至ST(n+2)中的每一個皆具有：Q點，係用於對升壓電晶體進行控制；以及QB點，係用於對降壓電晶體進行控制。此外，處理級ST(n-1)至ST(n+2)中的每一個皆包含有切換電路，係用於響應從前一處理級輸出之進位訊號、從下一處理級輸出之進位訊號以及相位時脈C1至C4對Q點與QB點進行充放電作業。
進而，來自此位移暫存器之處理級ST(n-1)至ST(n+2)的輸出訊號Vout(n-1)至Vout(n+2)可作為向此顯示裝置之掃描線提供的掃描脈衝以及分別向前一處理級與後一處理級提供的進位訊號。因此，如「第1圖」所示，當由於在製造過程或較差的圖案化處理過程中混入了導電顆粒CP而使連接於處理級ST(n-1)至ST(n+2)之輸出節點的掃描線與其它掃描線亦或直流電壓源VDD、VSS之間會發生短路時，進而無法傳送這些進位訊號並可能使此位移暫存器產生誤操作。例如，如「第1圖」所示，當連接於第n個ST(n)之輸出節點之第n條掃描線與連接於第n+1個處理級之輸出節點間發生短路時，第n個處理級ST(n)之後的多個處理級都無法正常地進行作業(其中，n為正整數)。
同時，由於需要根據面板結構或此顯示裝置的驅動方法改變此位移暫存器之掃描方向。因此，這種位移暫存器最好具有改變位移方向的功能。
因此，本發明實施例提供了一種位移暫存器，係包含：複數個處理級，包含有複數個處理級，係包含有第n-3個處理級至第n+3個處理級，其中n為一正整數，用以施加下列訊號：依次延遲的多個閘極位移時脈、正向閘極啟始脈衝、反向閘極啟始脈衝、進位訊號、閘極高壓以及低於該閘極高壓的閘極低壓。
其中，向第n個處理級施加第n-1個閘極位移時脈、第n個閘極位移時脈以及第n+1個閘極位移時脈，且該第n個處理級包含有：掃描脈衝輸出單元，係用於根據經過第一節點之Q點處電壓來輸出第n個掃描電壓；進位訊號輸出單元，係用於根據經過第二輸出節點之Q節點處的電壓輸出第n個進位訊號；進位訊號輸出單元，係用於依據經過第二輸出節點處之Q節點處的電壓輸出第n個進位電壓；以及位移方向變化切換電路，係用於在可產生正向閘極啟始脈衝的正向位移模式中響應於來自第n-3個處理級之第n-3個進位訊號改變Q點電壓，並能在產生反向閘極啟始脈衝之反向位移模式中響應於來自第n+3個處理級之第n+3個進位訊號改變Q點電壓。
因此，本發明提供了一種顯示裝置，係包含：顯示面板，配設有：複數個相互交叉的資料線與掃描線，及按矩陣形式排佈的複數個畫素；資料驅動電路，係用於為這些資料線提供資料電壓；以及掃描驅動電路，係用於依次向這些掃描線施加掃描脈衝。
此處，這種掃描驅動電路具有以級聯方式相互連接的複數個處理級，係用於施加下列訊號：多個閘極時脈，係依次發生延遲；正向閘極啟始脈衝；反向閘極啟始脈衝；進位訊號；閘極高壓；以及閘極低壓，係低於此閘極高壓。
以下，將結合圖示部分對本發明之較佳實施例作詳細說明。其中在這些圖示部分中所使用的相同的參考標號代表相同或同類部件。同時，在下面的描述中，當與本發明相關之習知的功能或結構並非本案之技術要點時，不再對這些功能或結構進行描述。
同時，以下描述中各元件所用之名稱僅為了便於此說明書之撰寫而選取，因此，可能與實際產品中之各元件的名稱有所不同。
「第2圖」為本發明實施例之位移暫存器結構的示意圖。「第3圖」為「第2圖」所示之第n個處理級之電路結構的具體電路圖。
如「第2圖」與「第3圖」所示，本發明實施例之位移暫存器中配設有按級聯方式相互連接的複數個處理級ST(n-3)至ST(n+3)。
其中，這些處理級ST(n-3)至ST(n+3)中的每一個皆可獨立地輸出進位訊號與掃描脈衝(或閘極脈衝)。在正向位移模式中，此位移暫存器可按第n-3個處理級ST(n-3)、第n-2個處理級ST(n-2)、第n-1個處理級ST(n-1)、第n個處理級ST(n)、第n+1個處理級ST(n+1)、第n+2個處理級ST(n+2)及第(n+3)個處理級ST(n+3)之順序依次產生輸出訊號。而在反向位移模式中，此位移暫存器可按與正向位移模式相反的順序，即第n+3個處理級ST(n+3)、第n+2個處理級ST(n+2)、第n+1個處理級ST(n+1)、第n個處理級ST(n)、第n-1個處理級ST(n-1)、第n-2個處理級ST(n-2)及第n-3個處理級ST(n-3)之順序產生輸出訊號。
其中，此位移暫存器可輸出在預定時間內發生部分相互交疊之多個進位訊號以及在預定時間內發生部分相互交疊之多個掃描脈衝。此處，進位訊號與閘極脈衝皆包含：高壓部分，係具有較高電平；以及低壓部分，係具有較低電平，而這些電平基本上分別與下文所述之閘極位移時脈的高、低電平相同。此外，這種高電平係透過第一半高電平與第二半高電平構成。例如，在這種狀況中，在正向位移模式中第n個Cout(n)之第一半高電平與第n個掃描脈衝Gout(n)之第一半高電平可分別與從第n-1個處理級ST(n-1)所輸出之第(n-1)個掃描脈衝Gout(n-1)之第二半高電平以及第(n-1)個進位訊號Cout(n-1)之第二半高電平相互交疊。同時，第n個Cout(n)之第二半高電平與第n個掃描脈衝Gout(n)之第二半高電平可分別與從第n+1個處理級ST(n+1)所輸出之第(n+1)個掃描脈衝Gout(n+1)之第一半高電平以及第n+1個進位訊號Cout(n+1)之第一半高電平相互交疊。同時，為了防止因交疊的輸出訊號而產生之錯誤作業，可向此位移暫存器之處理級ST(n-3)至ST(n+3)施加部分交疊並依次以預定時間發生延遲之六相位的閘極位移時脈clk1至clk6中的三個閘極位移時脈。
此處，這六相位的閘極位移時脈clk1至clk6可在閘極高壓VGH與閘極低壓VGL之間發生變化。同時，可向處理級ST(n-3)至ST(n+3)施加閘極高壓VGH與閘極低壓VGL。其中，可將閘極高壓VGH設定為等於或高於形成在此顯示裝置之薄膜電晶體陣列面板上之薄膜電晶體的臨界電壓，並將閘極低壓VGL設定為等於或低於形成在此顯示裝置之薄膜電晶體陣列面板上之薄膜電晶體的臨界電壓。此時，閘極高壓VGH可設定為約20伏特，而閘極低壓VGL可設定為約-5伏特。此外，還可向處理級ST(n-3)至ST(n+3)施加正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR。
其中，處理級ST(n-3)至ST(n+3)中的每一個可獨立地產生進位訊號以及閘極脈衝。換言之，處理級ST(n-3)至ST(n+3)中的每一個處理級可具有兩個輸出節點，其中第一輸出節點係用於輸出掃描脈衝，而第二輸出節點係用於輸出進位訊號。在「第2圖」中，省略了除進位訊號Cout(n-1)、進位訊號Cout(n-3)、進位訊號Cout(n+1)及進位訊號Cout(n+3)以外的其它進位訊號。
「第3圖」示出了第n個處理級ST(n)的電路結構。而其它處理級之電路結構與「第3圖」所示之結構大體相同。其中，可將第n-1個閘極位移時脈clk(n-1)至第n+1個閘極位移時脈clk(n+1)輸入第n個處理級ST(n)之時脈端口。
此處，第n個處理級ST(n)包含有：初始化電路31，係用於對正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR做出響應，進而對Q點q進行初始化處理；位移方向變化切換電路32，係用於改變掃描方向；Q點電壓維持切換電路33，係用於在一段時間內將Q點q處之電壓維持在閘極高壓VGH；進位訊號輸出單元34，係用於依據Q點處之電壓輸出第n個進位訊號Cout(n)；以及掃描輸出單元35，係用於依據Q點q處之電壓輸出第n個進位訊號Cout(n)。
其中，初始化電路31可透過響應正向閘極啟始脈衝GSPF及反向閘極啟始脈衝GSPR使Q點q放電以達到閘極低壓VGL，進而對Q點q進行初始化處理。同時，此初始化電路31還包含：薄膜電晶體T7與薄膜電晶體T8。其中，薄膜電晶體T7係用於響應正向閘極啟始脈衝GSPF在閘極低壓源與Q點q之間形成電流路徑，進而將Q點q處之電壓初始化為閘極低壓VGL。同時，可向薄膜電晶體T7之閘極端施加正向閘極啟始脈衝GSPF，並向薄膜電晶體T7之源極端施加閘極低壓VGL。並且，T7之汲極端係連接於Q點q。同時，薄膜電晶體T8可響應反向閘極啟始脈衝GSPR在閘極低壓源與Q點q之間形成電流路徑，進而可將Q點q處之電壓初始化為閘極低壓VGL。其中，可向此薄膜電晶體T8之閘極端施加反向閘極啟始脈衝GSPR，並向薄膜電晶體T8之源極端施加閘極低壓VGL。此時，薄膜電晶體T8之汲極端可連接於Q點q。
其中，位移方向變化切換電路32可在正向位移模式中響應來自第n-3個處理級ST(n-3)之第n-3個進位訊號Cout(n-3)，將Q點q處之電源變為閘極高壓VGH；而在反向位移模式中此位移方向變化切換電路32還可響應來自第n+3個處理級ST(n+3)之第n+3個進位訊號Cout(n+3)，將Q點q處之電源變為閘極高壓VGH。其中，此位移方向變化切換電路32係包含有薄膜電晶體T1與薄膜電晶體T3。在正向模式中，此薄膜電晶體T1可響應第n-3個進位訊號Cout(n-3)，而將閘極高壓VGH傳送至Q點q。其中，可向此薄膜電晶體T1之閘極端施加第n-3個進位訊號Cout(n-3)。此處，在正向位移模式中，可向此薄膜電晶體T1之源極端施加閘極高壓VGH，而在反向位移模式中施加閘極低壓VGL。同時，此薄膜電晶體T1之汲極端係連接於Q點q。而在反向位移模式中，此薄膜電晶體T3可響應第n+3個進位訊號Cout(n+3)將閘極高壓VGH傳送至Q點q。同時，可向此薄膜電晶體T3之閘極端施加第n-3個進位訊號Cout(n-3)。此處，可在正向位移模式中向薄膜電晶體T3之源極端施加閘極低壓VGL，而在反向位移模式中施加閘極高壓VGH。同時，可使此薄膜電晶體T3汲極端連接於Q點q。
進而，用於維持Q點電壓之Q點電壓維持切換電路33可在正向位移模式中響應第n-1個閘極位移時脈clk(n-1)將第n-1個掃描脈衝Gout(n-1)從第n-1個處理級ST(n-1)傳送至Q點q，進而使Q點q維持閘極高壓VGH。而在反向位移模式中，Q點電壓維持切換電路33可響應第n+1個閘極位移時脈clk(n+1)將第n+1個掃描脈衝Gout(n+1)從第n+1個處理級ST(n+1)傳送至Q點q，進而使Q點q維持閘極高壓VGH。其中，此Q點電壓維持切換電路33包含有薄膜電晶體T2與薄膜電晶體T6。在正向位移模式中，此薄膜電晶體T2可響應第n-1個閘極位移時脈clk(n-1)將第n-1個掃描脈衝Gout(n-1)傳送至Q點q。向薄膜電晶體T2之閘極端施加第n-1個閘極位移時脈clk(n-1)。進而，可向薄膜電晶體T2之源極端施加第n-1個掃描脈衝Gout(n-1)。此時，將薄膜電晶體T2之汲極端連接至Q點q。在反向位移模式中，薄膜電晶體T6可響應第n+1個閘極位移時脈clk(n+1)將第n+1個掃描脈衝Gout(n+1)傳送至Q點q。同時，可向此薄膜電晶體T6之閘極端施加第n+1個閘極位移時脈clk(n+1)。可向此薄膜電晶體T6之源極端施加第n+1個進位訊號Cout(n+1)。並使薄膜電晶體T6之汲極連接於Q點q。
進而，進位訊號輸出單元34可依據Q點q處之電壓對第一輸出節點進行充電，或是依據Q點q處之電壓對第一節點進行放電。此處，進位訊號輸出單元34係包含薄膜電晶體T41、薄膜電晶體T51及薄膜電晶體T71。其中，作為升壓電晶體之T41可響應Q點q處之電壓用第n個閘極位移時脈clk(n)之電壓對第一輸出節點進行充電。此薄膜電晶體T41之閘極端係連接於Q點q，而薄膜電晶體T41之汲極端係連接於第一輸出節點。同時，此薄膜電晶體T41之源極端係施加了第n個閘極位移時脈clk(n)。同時，作為降壓電晶體之薄膜電晶體T51可根據第一QB點qbF之電壓使輸出節點處之電壓放電至達到閘極低壓VGL。其中，此薄膜電晶體T51之閘極端係連接於QB點qbF，且此薄膜電晶體T51之汲極端係連接於第一輸出節點。同時，此薄膜電晶體T51之源極端係施加了閘極低壓VGL。此外，作為降壓電晶體之薄膜電晶體T71可依據第二QB點qbR處之電壓使第一輸出節點處之電壓放電至閘極低壓VGL。其中，此薄膜電晶體T71之閘極端係連接於第二QB點qbR，而此薄膜電晶體T71之汲極端係連接於第一輸出節點。同時，可向此薄膜電晶體T71之源極端施加閘極低壓VGL。
同時，此進位訊號輸出單元34還包含有薄膜電晶體T91至T94。其中，可依據Q點q處之電壓使薄膜電晶體T91與薄膜電晶體T92對QB點qbF進行充電與放電作業，藉以使其電壓達到第一閘極高於第一閘極高壓VGH1。其中，作為二極體之薄膜電晶體T91可將第一閘極高壓VGH1傳送至第一QB點qbF，藉以對第一QB點qbF進行充電。同時，使薄膜電晶體T91之閘極端與源極端之間短路。進而，可向此薄膜電晶體T91之閘極端與源極端施加第一閘極高壓VGH1。此處，薄膜電晶體T91之汲極係連接於第一QB點qbF。同時，薄膜電晶體T92可依據Q點q處之電壓使第一QB點qbF放電。並且，此薄膜電晶體T92之閘極端係連接於Q點q，而薄膜電晶體T92之汲極端係連接於第一QB點qbF。其中，可向此薄膜電晶體T92之源極端施加閘極低壓VGL。同時，薄膜電晶體T93與薄膜電晶體T94可對第二QB點qbR進行充電與放電處理，藉以使其電壓達到第二閘極高壓VGH2。其中，作為二極體之薄膜電晶體T93可向第二QB點qbR傳送第二閘極高壓VGH2，藉以對此第二QB點qbR進行充電。同時，可使此薄膜電晶體T93之閘極端與源極端相互短路。此處，可向此薄膜電晶體T93之閘極端與源極端施加第二閘極高壓VGH2。並使薄膜電晶體T93之汲極端連接於第二QB點qbR。進而，薄膜電晶體T94可依據Q點q處之電壓對第二QB點qbR進行放電處理。同時，此薄膜電晶體T94之閘極端係連接於Q節點q，而此薄膜電晶體T94之汲極端係連接於第二QB點qbR。而此薄膜電晶體T94之源極端施加有閘極低壓VGL。而當長時間向薄膜電晶體T51與薄膜電晶體T71施加直流電壓時，閘極偏壓應力會使臨界電壓Vth發生位移。為了能夠儲存這種臨界電壓之位移，可按預定週期交替地施加第一閘極高壓VGH1與第二閘極高壓VGH2。而在後續的第I個框週期中(其中，I為正整數)，可向此薄膜電晶體T91施加閘極低壓VGL，並向薄膜電晶體T93施加第二閘極高壓VGH2。因此，當向第一QB點qbF施加第一閘極高壓VGH1時，可向第二QB點qbR施加閘極低壓VGL。反之，當向第一QB點qbF施加閘極低壓VGL時，可向第二QB點qbR施加第二閘極高壓VGH2。
此處，掃描輸出單元35可根據Q點q處之電壓對第二輸出節點進行充電，並依據第n+3個閘極位移時脈clk(n+3)對第二輸出節點進行放電。同時，掃描輸出單元35係包含有薄膜電晶體T42、薄膜電晶體T52及薄膜電晶體T72。其中，作為升壓電晶體之薄膜電晶體T42可依據Q點q處之電壓將第二輸出節點之電壓變為第n個閘極位移時脈clk(n)之電壓。此處，薄膜電晶體T42之閘極係連接於Q點q，而薄膜電晶體T42之汲極端係連接於第二輸出節點。同時，可向薄膜電晶體T42之源極施加第n個閘極位移時脈clk(n)。而作為二極體之薄膜電晶體T52可在第n個閘極位移時脈clk(n)為閘極低壓VGL時使第二輸出節點放電，以達到閘極低壓VGL。此時，薄膜電晶體T52之閘極端與汲極端係連接於第二輸出節點並作為二極體之陰極。同時，可向此薄膜電晶體T52之源極端施加第n個閘極位移時脈clk(n)，並將此源極端作為二極體之陽極。當將第n個閘極位移時脈clk(n)之施加於薄膜電晶體T52之源極端時，可關閉此薄膜電晶體T52，藉以阻斷用於傳送第n個閘極位移時脈clk(n)之第二輸出節點與第n條閘極位移時脈線之間的電流路徑。同時，響應第n+3個閘極位移時脈clk(n+3)，此薄膜電晶體T72可在第二輸出節點處進行放電，藉以使其電壓達到閘極低壓VGL。進而，可向此薄膜電晶體T72之閘極端施加第n+3個閘極位移時脈clk(n+3)。並使薄膜電晶體T72之汲極端連接於此第二輸出節點。同時，向此薄膜電晶體T72之源極端施加閘極低壓VGL。
下面，將結合「第4圖」至「第6圖」依次對第n個處理級ST(n)之正向位移作業進行描述。
如「第4圖」至「第6圖」所示，在此正向位移模式中可產生正向閘極啟始脈衝GSPF，而在由閘極位移時脈clk1至閘極位移時脈clk6之依次延遲模式中會產生六相位位移時脈。在這種正向位移模式中，可向薄膜電晶體T1施加閘極高壓SCANF(閘極高壓VGH)，並向薄膜電晶體T3施加閘極低壓SCANR(閘極低壓VGL)。
在時間t1中，第n個處理級ST(n)之Q點q可保持閘極低壓VGL。而在時間t2中，可從第n-3個處理級ST(n-3)輸出第n-3個進位訊號Cout(n-3)以及第n-3個掃描訊號Gout(n-3)。同時，響應時間t2中之第n-3個進位訊號Cout(n-3)，此薄膜電晶體T1可對Q點q進行充電，藉以使其電壓達到閘極高壓SCANF(閘極高壓VGH)。
而在第n-2個處理級ST(n-2)輸出第n-2個進位訊號Cout(n-2)以及第n-2個掃描訊號Gout(n-2)之後，可在時間t3內產生第n-1個閘極位移時脈clk(n-1)，同時第n-1個處理級ST(n-1)可輸出第n-1個掃描脈衝Gout(n-1)與第n-1個進位訊號Cout(n-1)。而在時間t3中，響應透過節點qmF所施加之第n-1個閘極位移時脈clk(n-1)，薄膜電晶體T2可向Q點q傳送第n-1個進位訊號Cout(n-1)，因此可使Q點q處之電壓維持在閘極高壓VGH。
在時間t4中，可產生第n個閘極位移時脈clk(n)。在此時間t4中，薄膜電晶體T41與薄膜電晶體T42可使第n個進位訊號Cout(n)與第n個掃描脈衝Gout(n)分別透過閘極端與源極端之間的升壓從第一輸出節點與第二輸出節點處輸出，其中，閘極端之電壓可變化為閘極高壓VGH，而源極端係施加了第n個閘極位移時脈clk(n)。因此，在時間t5中，當產生第n+1個閘極位移時脈clk(n+1)時，第n+1個處理級ST(n+1)可輸出第n+1個進位訊號Cout(n+1)與第n+1個掃描脈衝Gout(n+1)。同時，響應於透過節點qmR所施加之第n+1個閘極位移時脈clk(n+1)，薄膜電晶體T6可將第(n+1)個閘極位移時脈clk(n+1)傳送至Q點q，進而使Q點q處之電壓維持在閘極高壓VGH。
在時間T6中，第n+3個處理級ST(n+3)可輸出第n+3個掃描脈衝Gout(n+3)與第n+3個進位訊號Cout(n+3)。同時，響應第n+3個進位訊號Cout(n+3)，薄膜電晶體T3可向Q點q傳送閘極低壓SCANR(閘極低壓VGL)，進而可使Q點q處之電壓放電，以達到閘極低壓VGL。
下面，將結合「第7圖」至「第9圖」依次對第n個處理級ST(n)之反向位移作業進行描述。
如「第7圖」至「第9圖」所示，可在這種反向位移模式中產生反向閘極啟始脈衝GSPR，並按照從第六個閘極位移時脈clk6至第一個閘極位移時脈clk1的順序延遲方式產生六個閘極位移時脈，閘極位移時脈clk1至閘極位移時脈clk6。在反向位移模式中，可向此薄膜電晶體T1施加薄膜電晶體SCANR(薄膜電晶體VGL)，並向薄膜電晶體T3施加閘極高壓SCANF(閘極高壓VGH)。
當第n+3個處理級ST(n+3)輸出第n+3個掃描脈衝Gout(n+3)與第n+3個進位訊號Cout(n+3)時，此薄膜電晶體T3可響應第n+3個進位訊號Cout(n+3)而有過閘極高壓SCANF(閘極高壓VGH)對Q點q進行充電。
接下來，可產生第n+1個閘極位移時脈clk(n+1)，同時第n+1個處理級ST(n+1)可輸出第n+1個進位訊號Cout(n+1)與第n+1個掃描脈衝Gout(n+1)。此處，響應透過節點qmR施加第n+1個閘極位移時脈clk(n+1)，此薄膜電晶體T6可將第n+1個進位訊號Cout(n+1)傳送至Q點q，進而使Q點q處維持在閘極高壓VGH。
當產生第n個閘極位移時脈clk(n)時，此薄膜電晶體T41與薄膜電晶體T42可在時間t4中透過閘極端與源極端間之升壓使得第n個進位訊號Cout(n)與第n個掃描脈衝Gout(n)分別從第一節點與第二節點處輸出，其中可將此閘極端之電壓充電至閘極高壓VGH並對此源極端施加第n個閘極位移時脈clk(n)。因此，當產生第n-1個閘極位移時脈clk(n-1)時，第n-1個處理級ST(n-1)可輸出第n-1個掃描脈衝Gout(n-1)與第n-1個進位訊號Cout(n-1)。進而，T2可響應透過節點qmF所施加的第n-1個閘極位移時脈clk(n-1)，將此第n-1個進位訊號Cout(n-1)傳送至Q點q，進而使Q點q處的電壓維持在閘極高壓VGH。
而當第n-3個處理級ST(n-3)輸出第n-3個掃描脈衝Gout(n-3)與第n-3個進位訊號Cout(n-3)時，薄膜電晶體T1可響應第(n-3)個進位訊號Cout(n-3)向Q點q傳送閘極低壓SCANR(閘極低壓VGL)，進而可使Q點q處之電壓放電，以達到閘極低壓VGL。
本發明實施例之位移暫存器係包含：m個處理級，係分別連接於m條掃描線並依次向這m條掃描線施加掃描脈衝；以及四個偽處理級，並不與掃描線相連。「第10A圖」至「第10C圖」係為當m是640時包含有四個偽處理級之644個處理級的示意圖。
如「第10A圖」至「第10C圖」所示，此位移暫存器包含有：前端的偽處理級DST(-1)至DST(0)，未與掃描線相連；640個處理級ST(1)至ST(640)，係用於依次為640條掃描線提供掃描脈衝，以及末端的偽處理級DST(641)至DST(642)，未與掃描線相連。
其中，偽處理級DST(-1)至DST(642)中的每一個皆具有復位端rstF與復位端rstR，係分別對正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR進行接收。其中，復位端rstR係連接於「第3圖」所示之薄膜電晶體T7的閘極端，而復位端rstR係連接於「第3圖」所示之薄膜電晶體T8的閘極端。由於產生了正向閘極啟始脈衝GSPF，所以為了對前端的偽處理級DST(-1)至DST(0)中之Q點q的初始化狀態以及處理級ST(1)與處理級ST(2)進行保護，可僅向偽處理級DST(-1)、偽處理級DST(0)、處理級ST(0)與處理級ST(1)之各元件中的復位端rstR施加反向閘極啟始脈衝GSPR。此外，由於產生了反向閘極啟始脈衝GSPR，所以為了對末端的偽處理級DST(641)至DST(642)中之Q點q的初始化以及處理級ST(639)與處理級ST(640)進行保護，可僅向偽處理級DST(641)、偽處理級DST(642)、偽處理級ST(639)與偽處理級ST(640)之各元件中的復位端rstR施加正向閘極啟始脈衝GSPF。
此處，可向第-1個偽處理級偽處理級DST(-1)中的第n-3個進位訊號輸入端以及第n-1個進位訊號輸入端施加正向閘極啟始脈衝GSPF。因此，在第-1個偽處理級DST(-1)中，可向薄膜電晶體T1之閘極端以及薄膜電晶體T2之源極端施加GSPF。同時，向第(0)個偽處理級DST(0)與第一個處理級ST(1)中之每一個第n-3進位訊號輸入端施加正向閘極啟始脈衝GSPF。因此，第0個偽處理級DST(0)與第一個處理級ST(1)中薄膜電晶體T1之閘極端上亦可施加正向閘極啟始脈衝GSPF。
同時，可向末端的偽處理級DST(642)中之第n-3個進位訊號輸入端以及第n-1個進位訊號輸入端施加反向閘極啟始脈衝GSPR。因此，可以向末端的偽處理級DST(642)中薄膜電晶體T6之源極端以及薄膜電晶體T3之閘極端施加反向閘極啟始脈衝GSPR。同時，可向末端的偽處理級DST(642)中之T6的源極端與T3的閘極端施加GSPR。進而，可向末端的偽處理級DST(641)至偽處理級DST(642)中之n+3個進位訊號輸入端中的每一個施加反向閘極啟始脈衝GSPR。因此，可向末端的偽處理級DST(641)至DST(642)中之每一個薄膜電晶體T3的反向閘極啟始脈衝GSPR。
本發明實施例之顯示裝置包含有可按逐行掃描方式依次向掃描線施加掃描脈衝以向畫素中寫入視頻資料的任意一種顯示裝置。例如，這種顯示裝置可包含有：液晶顯示器(LCD，liquid crystal display)、有機發光二極體顯示器(OLED，organic light emitting diode)、電泳顯示器(EPD，electrophoresis display)或類似顯示器，但這並不對本發明實施例構成限制。
「第11圖」為本發明實施例之顯示裝置的方塊圖。
如「第11圖」所示，這種顯示裝置包含有：顯示面板組件10、資料驅動電路、掃描驅動電路、時序控制器11及其它部件。
其中，可於此顯示面板組件10上使資料線與掃描線相互交叉，並按矩陣形式排佈畫素。此處，可透過液晶顯示器、有機發光二極體顯示器、電泳顯示器中任意一種的顯示面板組件作為此顯示面板組件10。
同時，資料驅動電路包含有複數個源極驅動積體電路12，這些源極驅動積體電路12係用於從時序控制器11接收數位視頻資料RGB。進而，此源極驅動積體電路12可將這些數位視頻資料RGB轉換為伽馬校正電壓，藉以響應來自時序控制器11之源極時序控制訊號而產生資料電壓，進而與此掃描脈衝同步地為顯示面板組件10中之資料線提供資料電壓。此時，可透過片載晶片製程(chip on glass，COG)或帶狀自動化黏合製程(tape automated bonding，TAB)使源極驅動積體電路12與顯示面板組件10中之資料線相連。
而掃描驅動電路可包含有：兩個電平位移器15；兩個位移暫存器13，係連接於時序控制器11與顯示面板組件10中之掃描線之間。
其中，每一電平位移器15皆可對從時序控制器11輸入之閘極位移時脈clk1至閘極位移時脈clk6的薄膜電晶體邏輯電平進行電平位移處理，藉以獲得如「第12圖」所示之閘極高壓VGH與閘極低壓VGL。同時，每一電平位移器15可響應從時序控制器11輸出之閘極脈衝調節控制訊號FLK，進而對VGH進行調節，藉以使其具有位於clk1至clk6之下降沿的較低電平。在「第12圖」中，參考標號〞GPM〞係表示響應閘極脈衝調節控制訊號FLK而對其閘極高壓VGH進行調節的閘極位移時脈clk1至閘極位移時脈clk6。而當將此閘極高壓VGH調節至低於閘極位移時脈clk1至閘極位移時脈clk6之下降沿時，同時可調節透過位移暫存器13施加於顯示面板組件10中之掃描線的掃描脈衝之波形，藉以使這些掃描脈衝具有與閘極位移時脈clk1至閘極位移時脈clk6相同的波形。此處，若位於施加給掃描線之掃描脈衝下降沿處的閘極高壓VGH降低，則可能會透過降低回踢電壓增強閃爍、余像、彩色失真或其它問題。
如上所述，此位移暫存器13分別包含有多個處理級，這些處理級可透過使與閘極位移時脈clk1至閘極位移時脈clk6同步的正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR發生位移而依次產生進位訊號與掃描脈衝。若將此位移暫存器13至輸出節點連接至兩側的掃描線，這兩個位移暫存器13中的一個可按正向模式進行作業，而另一個可按反向模式進行作業。
同時，可透過板載閘極(gate in panel，GIP)方案於此顯示面板組件10至下層面板上直接形成掃描驅動電路，或透過帶狀自動化黏合製程(tape automated bonding，TAB)方案使此掃描驅動電路連接於顯示面板組件10中之掃描線與時序控制器11之間。其中，透過板載閘極方案，可於印刷電路板14上形成電平位移器15，並在此顯示面板組件10之下層面板上形成位移暫存器13。
其中，此時序控制器11可透過界面，例如：低壓差分訊號界面(low voltage differential signaling，LVDS)、傳輸最小化差分訊號界面(transition minimized differential signaling，TMDS)或其它界面從外部裝置接收此數位視頻資料RGB。進而，此時序控制器11可將從外部裝置所接收之數位資料傳送至源極驅動積體電路12。
進一步而言，此時序控制器11可透過低壓差分訊號界面接收電路或傳輸最小化差分訊號界面接收電路從外部裝置接收時序訊號，如：垂直同步訊號Vsync、水平同步訊號Hsync、資料賦能訊號DE、主時脈MCLK以及其它訊號。進而，此時序控制器11可傳輸視訊控制訊號，藉以控制相對來自外部裝置至時序訊號而言的資料驅動電路與掃描驅動電路的作業時序。而這些時序控制訊號可包含：掃描時序控制訊號，係用於對掃描驅動電路之作業時序進行控制；以及資料時序訊號，係用於對源極驅動積體電路12之作業時序及資料電壓之極性進行控制。
同時，掃描時序控制訊號包含有：正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR；閘極位移時脈閘極位移時脈clk1至clk6；閘極輸出賦能訊號(圖中未示出)及其它訊號。此處，可將正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR輸入13，藉以對位移啟始計時進行控制。其中，可把將要進行電平位移且而後要輸入位移暫存器13的閘極位移時脈clk1至閘極位移時脈clk6輸入電平位移器15，藉以作為用於使正向閘極啟始脈衝GSPF與反向閘極啟始脈衝GSPR發生位移的時脈訊號。同時，此閘極輸出賦能訊號係用於對位移暫存器13之輸出時序進行控制。
同時，此資料視訊控制訊號可包含：源極啟始脈衝SSP、源極採樣時脈SSC、極性控制訊號POL、源極輸出賦能訊號SOE及其它訊號。其中，源極啟始脈衝SSP係用於對源極驅動積體電路12中之位移啟始時序進行控制。源極採樣時脈SSC係為用於載源極驅動積體電路12中依照上升沿或下降沿控制資料採樣視訊的時脈訊號。而極性控制訊號POL係用於對從源極驅動積體電路12輸出之資料電壓的極性進行控制。此時，若位於時序控制器11與源極驅動積體電路12間之資料傳送界面為微型低壓差分訊號界面，則可省去源極啟始脈衝SSP與源極採樣時脈SSC。
如上所述，在本發明實施例中，即使顯示裝置中之掃描線間彼此短路，也可獨立地輸出進位訊號與掃描訊號，藉以防止位移暫存器產生誤操作並可按正向位移模式與反向位移模式進行作業。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10．．．顯示面板組件
11．．．時序控制器
12．．．源極驅動積體電路
13．．．位移暫存器
14．．．印刷電路板
15．．．電平位移器
31．．．初始化電路
32．．．位移方向變化切換電路
33．．．Q點電壓維持切換電路
34．．．進位訊號輸出單元
35．．．掃描輸出單元
C1、C2．．．相位時脈
C3、C4．．．相位時脈
CP．．．導電顆粒
q．．．Q點
qbF．．．QB點
qbF．．．第一QB點
qbR．．．第二QB點
clk1、clk2．．．閘極位移時脈
clk3、clk4．．．閘極位移時脈
clk5、clk6．．．閘極位移時脈
ST(n-3)、ST(n-2)．．．處理級
ST(n-1)、ST(n)．．．處理級
ST(n+1)、ST(n+2)．．．處理級
ST(n+3)．．．處理級
Gout(n-3)．．．掃描脈衝
Gout(n-2)．．．掃描脈衝
Gout(n-1)．．．掃描脈衝
Gout(n)．．．掃描脈衝
Gout(n+1)．．．掃描脈衝
Gout(n+2)．．．掃描脈衝
Gout(n+3)．．．掃描脈衝
Cout(n-3)．．．進位訊號
Cout(n-2)．．．進位訊號
Cout(n-1)．．．進位訊號
Cout(n)．．．進位訊號
Cout(n+1)．．．進位訊號
Cout(n+2)．．．進位訊號
Cout(n+3)．．．進位訊號
clk(n-1)．．．閘極位移時脈
clk(n)．．．閘極位移時脈
clk(n+1)．．．閘極位移時脈
clk(n)．．．閘極位移時脈
GSPF．．．正向閘極啟始脈衝
GSPR．．．反向閘極啟始脈衝
GPM．．．調節閘極位移時脈
FLK．．．閘極脈衝調節控制訊號
T1、T2、T3．．．薄膜電晶體
T6、T7、T8．．．薄膜電晶體
T41、T42、T51．．．薄膜電晶體
T52．．．薄膜電晶體
T71、T72、T91．．．薄膜電晶體
T92、T93、T94．．．薄膜電晶體
t1、t2、t3．．．時間
t4、t5、t6．．．時間
VDD、VSS．．．直流電壓源
VGH、SCANF．．．閘極高壓
Vth．．．臨界電壓
VGH1．．．第一閘極高壓
VGH2．．．第二閘極高壓
VGL、SCANR．．．閘極低壓
qmF、qmR．．．節點
Vout(n-1)．．．輸出訊號
Vout(n-1)．．．輸出訊號
Vout(n)．．．輸出訊號
Vout(n+1)．．．輸出訊號
Vout(n+2)．．．輸出訊號
DST(-1)、DST(0)．．．偽處理級
DST(641)．．．偽處理級
DST(642)．．．偽處理級
ST(1)、ST(2)．．．處理級
ST(3)、ST(4)．．．處理級
ST(5)、ST(6)‧‧‧處理級
ST(639)、ST(640)‧‧‧處理級
rstF、rstR‧‧‧復位端
RGB‧‧‧數位視頻資料
Vsync‧‧‧垂直同步訊號
Hsync‧‧‧水平同步訊號
DE‧‧‧資料賦能訊號
MCLK‧‧‧主時脈
SSP‧‧‧源極啟始脈衝
SSC‧‧‧源極採樣時脈
POL‧‧‧極性控制訊號
SOE‧‧‧源極輸出賦能訊號
第1圖為用於說明習知技術中位移暫存器之配置的示意圖；
第2圖為用於說明本發明實施例之位移暫存器之配置的示意圖；
第3圖為第2圖中第n個處理級之電路配置的局部電路圖；
第4圖為正向位移模式中六相位閘極位移時脈及閘極啟始脈衝的波形圖；
第5圖為用於說明第3圖中第n個處理級之正向位移作業的電路圖；
第6圖為第5圖中所示之第n個處理級之輸入訊號及輸出訊號的波形圖；
第7圖為反向位移模式中六相位閘極位移時脈與閘極啟始脈衝的波形圖；
第8圖為用於說明第7圖中第n個處理級之反向位移作業的電路圖；
第9圖為第8圖所示之第n個處理級之輸入訊號與輸出訊號之波形圖；
第10A圖至第10C圖為用於依次向640條掃描線施加掃描脈衝之位移暫存器之處理級結構的示意圖；
第11圖為本發明實施例之顯示裝置的示意圖；以及
第12圖為第11圖所示之電平位移器之輸入訊號與輸出訊號的波形圖。
clk1、clk2．．．閘極位移時脈
clk3、clk4．．．閘極位移時脈
clk5、clk6．．．閘極位移時脈
ST(n-3)．．．處理級
ST(n-2)．．．處理級
ST(n-1)．．．處理級
ST(n)．．．處理級
ST(n+1)．．．處理級
ST(n+2)．．．處理級
ST(n+3)．．．處理級
Gout(n-3)．．．掃描脈衝
Gout(n-2)．．．掃描脈衝
Gout(n-1)．．．掃描脈衝
Gout(n)．．．掃描脈衝
Gout(n+1)．．．掃描脈衝
Gout(n+2)．．．掃描脈衝
Gout(n+3)．．．掃描脈衝
Cout(n-3)．．．進位訊號
Cout(n-2)．．．進位訊號
Cout(n-1)．．．進位訊號
Cout(n)．．．進位訊號
Cout(n+1)．．．進位訊號
Cout(n+2)．．．進位訊號
Cout(n+3)．．．進位訊號
GSPF．．．正向閘極啟始脈衝
GSPR．．．反向閘極啟始脈衝

Claims (19)

  1. 一種位移暫存器，係包含：複數個處理級，係包含有第n-3個處理級至第n+3個處理級，其中n為一正整數，該等處理級以級聯方式相互連接，用以施加下列訊號：依次延遲的多個閘極位移時脈、一正向閘極啟始脈衝、一反向閘極啟始脈衝、一進位訊號、一閘極高壓以及低於該閘極高壓的一閘極低壓；其中，向第n個處理級施加第n-1個閘極位移時脈、第n個閘極位移時脈以及第n+1個閘極位移時脈，且該第n個處理級包含有：一掃描脈衝輸出單元，係用於根據一Q點處之電壓透過一第一輸出節點輸出一第n個掃描訊號；一進位訊號輸出單元，係用於根據該Q點處之電壓透過一第二輸出節點輸出一第n個進位訊號；以及一位移方向變化切換電路，係用於在產生該正向閘極啟始脈衝之一正向位移模式中響應從第n-3個處理級輸出的第n-3個進位訊號對該Q點進行充電，在產生該反向閘極啟始脈衝之一反向位移模式中響應從第n+3個處理級輸出之第n+3個進位訊號對該Q點進行充電，其中該閘極位移時脈依次延遲並形成高電平部分相互交疊的六相位閘極位移時脈。
  2. 如請求項第1項所述之位移暫存器，其中第n個處理級還包含由一Q點電壓維持切換電路，係用於在該正向位移模式中響應第n-1個閘極位移時脈對該Q點進行充電，並在該反向位移模式中響應第n+1個閘極位移時脈對該Q點進行充電。
  3. 如請求項第1項所述之位移暫存器，其中該位移方向變化切換電路，係包含：一第一薄膜電晶體，係具有：一閘極端，係施加了第n-3個進位訊號；一源極端，係在該正向位移模式中施加該閘極高壓，而在該反向位移模式中施加該閘極低壓；及一汲極端，係連接於該Q點；以及一第二薄膜電晶體，係具有：一閘極端，係施加了第n+3個進位訊號；一源極端，係在該正向位移模式中施加該閘極低壓，並在該反向位移模式中施加該閘極低壓；及一汲極端，係連接於該Q點。
  4. 如請求項第2項所述之位移暫存器，該Q點電壓維持切換電路係包含：一第三薄膜電晶體，係具有：一閘極端，係施加有第n-1個閘極位移時脈；一源極端，係施加有從第n-1個處理級輸出的第n-1個進位訊號；及一汲極端，係連接於該Q點；以及一第四薄膜電晶體，係具有：一閘極端，係施加有第n+1個閘極位移時脈；一源極端，係施加有從第n+1個處理級輸出 的第n+1個進位訊號；及一汲極端，係連接於該Q點。
  5. 如請求項第1項所述之位移暫存器，其中該進位訊號輸出單元，係包含：一第五薄膜電晶體，係具有一閘極端，係連接於該Q點；一汲極端，係連接於該第一輸出節點；及一源極端，係施加有第n個閘極位移時脈；一第六薄膜電晶體，係具有：一閘極端，係連接於一第一QB點；一汲極端，係連接於該第一輸出節點；及一源極端，係施加有該閘極低壓，同時該第六薄膜電晶體係用於依據該第一QB點處之電壓對該第一輸出節點進行充電；以及一第七薄膜電晶體，係具有：一閘極端，係連接於一第二QB點；一汲極端，以下連接於該第一輸出節點；及一源極端，係施加有該閘極電壓，同時該第七薄膜電晶體係用於依據該第二QB點處之電壓在該第一輸出節點處進行放電，其中，在一預定週期中交替地對該第一QB點與該第二QB點進行充電。
  6. 如請求項第5項所述之位移暫存器，其中該進位訊號輸出單元還包含：一第八薄膜電晶體，係具有：一閘極端與一源極端，係施加有一第一閘極高壓且相互間以短路方式相連接；以及一極端，係連接於該第一QB點，其中該第八薄膜電晶體係用於將 該第一QB點充電至該第一閘極高壓；一第九薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第一QB點；以及一源極端，係施加有該閘極低壓；一第十薄膜電晶體，係具有：一閘極端與一源極端，係施加有一第二閘極高壓且相互間以短路方式相連接；及一汲極端，係連接於該第二QB點，其中該第十薄膜電晶體係用於將該第二QB點充電至該第二閘極高壓；以及一第十一薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第二QB點；及一源極端，係施加有該閘極低壓。
  7. 如請求項第6項所述之位移暫存器，其中在一預定週期中交替地產生該第一閘極高壓與該第二閘極高壓。
  8. 如請求項第1項所述之位移暫存器，其中該掃描脈衝輸出單元包含有：一第十二薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第二輸出節點；及一源極端，係施加有第n個閘極位移時脈；一第十三薄膜電晶體，係具有：一閘極端與一汲極端，係連接於該第二輸出節點；及一源極端，係施加有第n個閘極位移時脈；以及 一第十四薄膜電晶體，係具有：一閘極端，係施加有第n個閘極位移時脈；一汲極端，係連接於連接於該第二輸出節點；及一源極端，係施加有該閘極低壓。
  9. 如請求項第1項所述之位移暫存器，其中該第n個處理級還包含：一初始化切換電路，係用於響應該正向閘極啟始脈衝或該反向閘極啟始脈衝中的一個而對該Q點進行初始化。
  10. 如請求項第9項所述之位移暫存器，其中該初始化切換電路，係包含：一第十五薄膜電晶體，係具有：一閘極端，係施加有該正向閘極啟始脈衝；一源極端，係施加有該閘極低壓；及一汲極端，係連接於該Q點；以及一第十六薄膜電晶體，係具有：一閘極端，係施加有該反向閘極啟始脈衝；一源極端，係施加有該閘極低壓；及一汲極端，係連接於該Q點。
  11. 如請求項第1項所述之位移暫存器，其中第n個進位訊號與第n個掃描脈衝分別和從第n-1個處理級輸出的第n-1個進位訊號與第n-1個掃描脈衝相互交疊，同時，第n個進位訊號與第n個掃描脈衝分別和從第n+1個處理級輸出的第n+1個進位訊號與第n+1個掃描脈衝相互交疊。
  12. 一種顯示裝置，係包含： 一顯示面板，係配設有相互交叉的複數個資料線與複數個掃描線，以及複數個畫素，係按矩陣進行設置；一資料驅動電路，係用於為所述各資料線施加資料電壓；以及一掃描驅動電路，係用以依次向該等掃描線施加掃描脈衝，其中，該掃描驅動電路具有：複數個處理級，包含第n-3個處理級至第n+3個處理級，其中n為一正整數，該等處理級以級聯方式相互連接，用以施加下列訊號：依次延遲的多個閘極位移時脈、一正向閘極啟始脈衝、一反向閘極啟始脈衝、一進位訊號、一閘極高壓以及低於該閘極高壓的一閘極低壓；以及其中，向第n個處理級施加第n-1個閘極位移時脈、第n個閘極位移時脈以及第n+1個閘極位移時脈，且該第n個處理級包含有：一掃描脈衝輸出單元，係用於根據一Q點處之電壓透過一第一輸出節點輸出一第n個掃描訊號；一進位訊號輸出單元，係用於根據該Q點處之電壓透過一第二輸出節點輸出一第n個進位訊號；以及一位移方向變化切換電路，係用於在產生該正向閘極啟始脈衝之一正向位移模式中響應從第n-3個處理級輸出 的第n-3個進位訊號對該Q點進行充電，在產生該反向閘極啟始脈衝之一反向位移模式中響應從第n+3個處理級輸出之第n+3個進位訊號對該Q點進行充電，其中該閘極位移時脈依次延遲並形成高電平部分相互交疊的六相位閘極位移時脈。
  13. 如請求項第12項所述之顯示裝置，其中第n個處理級還包含由一Q點電壓維持切換電路，係用於在該正向位移模式中響應第n-1個閘極位移時脈對該Q點進行充電，並在該反向位移模式中響應第n+1個閘極位移時脈對該Q點進行充電。
  14. 如請求項第13項所述之顯示裝置，其中該位移方向變化切換電路，係包含：一第一薄膜電晶體，係具有：一閘極端，係施加了第n-3個進位訊號；一源極端，係在該正向位移模式中施加該閘極高壓，而在該反向位移模式中施加該閘極低壓；及一汲極端，係連接於該Q點；以及一第二薄膜電晶體，係具有：一閘極端，係施加了第n+3個進位訊號；一源極端，係在該正向位移模式中施加該閘極低壓，並在該反向位移模式中施加該閘極低壓；及一汲極端，係連接於該Q點。
  15. 如請求項第13項所述之顯示裝置，其中該Q點電壓維持電路，係包含： 一第三薄膜電晶體，係具有：一閘極端，係施加有第n-1個閘極位移時脈；一源極端，係施加有從第n-1個處理級輸出的第n-1個進位訊號；及一汲極端，係連接於該Q點；以及一第四薄膜電晶體，係具有：一閘極端，係施加有第n+1個閘極位移時脈；一源極端，係施加有從第n+1個處理級輸出的第n+1個進位訊號；及一汲極端，係連接於該Q點。
  16. 如請求項第12項所述之顯示裝置，其中該進位訊號輸出單元，係包含：一第五薄膜電晶體，係具有一閘極端，係連接於該Q點；一汲極端，係連接於該第一輸出節點；及一源極端，係施加有第n個閘極位移時脈；一第六薄膜電晶體，係具有：一閘極端，係連接於一第一QB點；一汲極端，係連接於該第一輸出節點；及一源極端，係施加有該閘極低壓，同時該第六薄膜電晶體係用於依據該第一QB點處之電壓對該第一輸出節點進行充電；以及一第七薄膜電晶體，係具有：一閘極端，係連接於一第二QB點；一汲極端，以下連接於該第一輸出節點；及一源極端，係施加有該閘極電壓，同時該第七薄膜電晶體係用於依據該第二QB點處之電壓在該第一輸出節點處進行放電，其中，在一預定週期中交替地對該第一QB點與該第二QB點進行充電。
  17. 如請求項第12項所述之顯示裝置，其中該進位訊號輸出單元，係包含：一第八薄膜電晶體，係具有：一閘極端與一源極端，係施加有一第一閘極高壓且相互間以短路方式相連接；以及一極端，係連接於該第一QB點，其中該第八薄膜電晶體係用於將該第一QB點充電至該第一閘極高壓；一第九薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第一QB點；以及一源極端，係施加有該閘極低壓；一第十薄膜電晶體，係具有：一閘極端與一源極端，係施加有一第二閘極高壓且相互間以短路方式相連接；及一汲極端，係連接於該第二QB點，其中該第十薄膜電晶體係用於將該第二QB點充電至該第二閘極高壓；以及一第十一薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第二QB點；及一源極端，係施加有該閘極低壓。
  18. 如請求項第12項所述之顯示裝置，其中該掃描脈衝輸出單元，係包含：一第十二薄膜電晶體，係具有：一閘極端，係連接於該Q點；一汲極端，係連接於該第二輸出節點；及一源極端，係施加有第n個閘極位移時脈； 一第十三薄膜電晶體，係具有：一閘極端與一汲極端，係連接於該第二輸出節點；及一源極端，係施加有第n個閘極位移時脈；以及一第十四薄膜電晶體，係具有：一閘極端，係施加有第n個閘極位移時脈；一汲極端，係連接於連接於該第二輸出節點；及一源極端，係施加有該閘極低壓。
  19. 如請求項第12項所述之顯示裝置，其中該顯示面板係為一液晶顯示器(LCD)、一有機發光二極體顯示器(OLED)及一電泳顯示器(EPD)中任意一種顯示器之一顯示面板。
TW099125451A 2009-12-30 2010-07-30 位移暫存器及使用該暫存器之顯示裝置 TWI430577B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133572A KR101324410B1 (ko) 2009-12-30 2009-12-30 쉬프트 레지스터와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
TW201123729A TW201123729A (en) 2011-07-01
TWI430577B true TWI430577B (zh) 2014-03-11

Family

ID=44186921

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125451A TWI430577B (zh) 2009-12-30 2010-07-30 位移暫存器及使用該暫存器之顯示裝置

Country Status (4)

Country Link
US (1) US8477094B2 (zh)
KR (1) KR101324410B1 (zh)
CN (1) CN102117659B (zh)
TW (1) TWI430577B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433459B (zh) 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
US8791592B2 (en) * 2010-07-28 2014-07-29 Lg Electronics Inc. Air conditioner and method for controlling the same
KR101285541B1 (ko) * 2010-12-07 2013-07-23 엘지디스플레이 주식회사 입체 영상 표시장치
TWI438763B (zh) * 2011-10-21 2014-05-21 Au Optronics Corp 顯示面板及其閘極驅動電路
CN103959364B (zh) * 2011-11-30 2017-01-18 株式会社半导体能源研究所 显示装置
CN103187037B (zh) * 2011-12-29 2015-08-26 上海天马微电子有限公司 一种非晶硅栅极驱动电路
CN202677790U (zh) 2012-04-13 2013-01-16 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
CN102831867B (zh) * 2012-07-26 2014-04-16 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102819998B (zh) * 2012-07-30 2015-01-14 京东方科技集团股份有限公司 移位寄存器和显示装置
CN102842278B (zh) * 2012-08-06 2015-09-02 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示器
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
WO2014054518A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
KR102007814B1 (ko) 2012-12-14 2019-08-07 엘지디스플레이 주식회사 표시장치와 그 게이트 구동회로의 제어 방법
CN104103244B (zh) * 2013-04-03 2016-06-01 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
TWI490847B (zh) 2013-04-26 2015-07-01 Chunghwa Picture Tubes Ltd 閘極驅動電路
CN103854587B (zh) * 2014-02-21 2017-03-01 北京大学深圳研究生院 栅极驱动电路及其单元和一种显示器
KR102175790B1 (ko) * 2014-06-30 2020-11-09 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 그 구동방법
US10276119B2 (en) * 2014-07-04 2019-04-30 Sharp Kabushiki Kaisha Shift register and display device provided therewith
KR102167138B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102276866B1 (ko) * 2014-12-31 2021-07-12 엘지디스플레이 주식회사 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
KR102276247B1 (ko) * 2015-01-28 2021-07-12 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 액정표시장치
KR102274460B1 (ko) * 2015-01-30 2021-07-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104934071B (zh) * 2015-07-02 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
KR102498256B1 (ko) * 2015-09-14 2023-02-10 삼성디스플레이 주식회사 주사 구동부
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
KR102446050B1 (ko) * 2016-01-19 2022-09-23 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
CN105976751A (zh) * 2016-07-28 2016-09-28 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
KR102581724B1 (ko) * 2016-07-29 2023-09-25 엘지디스플레이 주식회사 표시장치
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
KR102578837B1 (ko) * 2016-09-30 2023-09-15 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102607402B1 (ko) * 2016-10-31 2023-11-30 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102588078B1 (ko) * 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
CN106991988B (zh) * 2017-05-17 2019-07-02 深圳市华星光电技术有限公司 Goa电路的过电流保护系统及方法
KR20190079855A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN108538335B (zh) * 2018-04-17 2020-02-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108831395B (zh) * 2018-07-17 2020-09-04 惠科股份有限公司 显示装置及移位暂存电路
CN109658865B (zh) * 2019-02-25 2021-01-05 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR20210002282A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
CN112449712B (zh) 2019-07-01 2024-01-09 京东方科技集团股份有限公司 显示面板及其显示驱动方法、显示装置
WO2021000233A1 (zh) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 显示面板及显示装置
KR102622270B1 (ko) 2019-07-01 2024-01-09 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 패널, 디스플레이 디바이스 및 구동 방법
US11062787B2 (en) * 2019-08-22 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driving unit and gate driving method
CN110660370A (zh) * 2019-09-16 2020-01-07 昆山龙腾光电股份有限公司 信号调整电路和显示装置
KR20210045171A (ko) * 2019-10-16 2021-04-26 엘지디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시장치
CN111081183B (zh) 2019-12-19 2023-07-25 武汉华星光电技术有限公司 Goa器件及显示面板
CN111599315B (zh) * 2020-06-19 2021-11-16 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及其驱动方法
CN114067759B (zh) * 2020-07-31 2022-12-23 滁州惠科光电科技有限公司 一种显示面板的栅极驱动电路及其驱动方法和显示装置
KR20220069365A (ko) * 2020-11-20 2022-05-27 엘지디스플레이 주식회사 게이트 드라이버 회로 및 그를 포함하는 표시장치
US11694629B2 (en) * 2021-05-12 2023-07-04 LG Display Co., Lid. Gate driver and electroluminescent display apparatus including the same
CN115909978B (zh) * 2021-09-30 2024-08-06 乐金显示有限公司 栅极驱动电路以及包括栅极驱动电路的显示装置
CN114242016A (zh) * 2021-12-20 2022-03-25 惠科股份有限公司 扫描驱动电路、阵列基板和显示终端
CN114333731B (zh) * 2021-12-31 2023-04-28 惠科股份有限公司 扫描驱动电路和阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325705A (ja) * 2003-04-24 2004-11-18 Renesas Technology Corp 半導体集積回路装置
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US8937614B2 (en) * 2007-11-06 2015-01-20 Nlt Technologies, Ltd. Bidirectional shift register and display device using the same
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置

Also Published As

Publication number Publication date
KR101324410B1 (ko) 2013-11-01
KR20110077109A (ko) 2011-07-07
US8477094B2 (en) 2013-07-02
CN102117659A (zh) 2011-07-06
US20110157124A1 (en) 2011-06-30
TW201123729A (en) 2011-07-01
CN102117659B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
TWI430577B (zh) 位移暫存器及使用該暫存器之顯示裝置
KR102167138B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
TWI445309B (zh) 閘極位移暫存器及具有該暫存器之顯示裝置
US10026354B2 (en) Gate in panel (GIP) driving circuit and display device using the same
KR102003439B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
US10319284B2 (en) Display device including a shift register including a plurarality of stages connected as a cascade and method of operating the same
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102040648B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US11195591B2 (en) Shift register and display device including the same
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
US10217426B2 (en) Display device
US20170178560A1 (en) Gate driving circuit and display device using the same
KR101980754B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US20140078128A1 (en) Gate shift register and flat panel display using the same
KR20160019301A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102427396B1 (ko) 표시장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
KR102581724B1 (ko) 표시장치
KR102200297B1 (ko) 표시장치
KR20140019920A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR20160067315A (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치