TWI423408B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI423408B
TWI423408B TW099104463A TW99104463A TWI423408B TW I423408 B TWI423408 B TW I423408B TW 099104463 A TW099104463 A TW 099104463A TW 99104463 A TW99104463 A TW 99104463A TW I423408 B TWI423408 B TW I423408B
Authority
TW
Taiwan
Prior art keywords
metal
semiconductor
external terminal
forming
electrode pad
Prior art date
Application number
TW099104463A
Other languages
English (en)
Other versions
TW201112368A (en
Inventor
Yoshiaki Sugizaki
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201112368A publication Critical patent/TW201112368A/zh
Application granted granted Critical
Publication of TWI423408B publication Critical patent/TWI423408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

半導體元件及其製造方法 【相關申請案的交叉參考】
本申請案主張2009年9月25日申請的日本專利申請案第2009-220436號的優先權的優點，其全文併入本文中以作為參考。
本發明是有關於一種半導體元件及其製造方法。
覆晶裝設(flip chip mounting)已知為一種用於在諸如電路基板上裝設半導體晶片的方法。此方法適於需要小尺寸和/或極薄的裝置。此外，由於此方法允許晶片的熱易於傳送至基板，因此亦使用於裝設可能引起發熱問題的發光二極體。
在覆晶裝設中，晶片經由稱為凸塊(bump)的突出端而連結至基板。此外，已知圓柱金屬介於晶片的電極墊與凸塊之間的結構(例如特開平2008-84920)。圓柱金屬吸收由晶片與基板之間的熱膨脹係數差異所引起的應力；因此，可以提高結合可靠度(joining reliability)。
當圓柱金屬的高寬比(aspect ratio)(高度對寬度的比例)越高，應力釋放效應則越高。為了增加圓柱金屬的高寬比，圓柱金屬可以製作為細且高。然而，若圓柱金屬為細的，由於連結至凸塊的區域減少，必須關注連結強度的降低。此外，增高圓柱金屬增加了形成圓柱金屬的電鍍成本，且不利於減少厚度的需求。
根據本發明的一個觀點，提出一種半導體元件，其包括：包括主要表面的半導體結構單元；內連線層，提供於半導體結構單元的主要表面側；電極墊，提供於內連線層的與提供有半導體結構單元的表面相對之一側的表面上，且電極墊電性連接至內連線層；彼此分離的多個金屬柱，連結至電極墊；以及外部端子(external terminal)，共同地(commonly)提供於這些金屬柱的頂端，這些金屬柱的上視面積(an area in a plan view)小於外部端子的上視面積。
根據本發明的另一個觀點，提出一種製造半導體元件的方法，其包括：於半導體結構單元的主要表面上形成內連線層；於內連線層的與提供有半導體結構單元的表面相對之一側的表面上形成電極墊；形成覆蓋電極墊的絕緣構件(insulating member)；於絕緣構件中形成貫穿絕緣構件達到電極墊的多個孔洞；於孔洞中形成金屬柱；以及提供共同連結至這些金屬柱的頂端的外部端子，且外部端子的上視面積大於每一個金屬柱的上視面積。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明的實施例將參考圖式而說明如下。在圖式中，相同的標號代表相同的元件。
圖1為依照一實施例所繪示的半導體元件的剖面示意圖。在此實施例中，以半導體發光元件作為半導體元件的 範例來做說明。
依據此實施例的半導體元件包括作為半導體結構單元的發光單元12。發光單元12包括第一半導體層13與第二半導體層14。第二半導體層14具有發光層(或主動層)位於p型包覆層(cladding layer)與n型包覆層之間的結構。第一半導體層13例如為n型，且作為電流的橫向路徑。然而，第一半導體層13的導電型態並不限於n型，其可以為p型。
第一半導體層13的第一主要表面作為出光表面15。第二半導體層14提供於與出光表面15相對之一側的第二主要表面上。與第一半導體層13相比，第二半導體層14具有較小的平面尺寸。
內連線層提供於與出光表面15相對之一側的發光單元12的表面上。內連線層包括n端電極16、p端電極17與絕緣膜24。
n端電極16形成於一部分的未提供第二半導體層14的第一半導體層13的第二主要表面上。p端電極17形成於與接觸第一半導體層13的表面相對之一側的第二半導體層14的表面上。
位於與出光表面15相對之一側的發光單元12的表面覆蓋有絕緣膜24，且n端電極16與p端電極17也被絕緣膜24覆蓋。絕緣膜24為有機絕緣膜(例如聚醯亞胺(polyimide)膜)。
彼此分離的n端電極墊21與p端電極墊22形成於與 提供發光單元12的表面相對之一側的絕緣膜24的表面上。n端電極墊21亦提供於形成於絕緣膜24中達到n端電極16的開口24a中，且電性連接至n端電極16。p端電極墊22亦提供於形成於絕緣膜24中達到p端電極17的開口24b中，且電性連接至p端電極17。n端電極墊21與p端電極墊22例如是藉由電解電鍍(electrolytic plating)法而形成，而電解電鍍使用形成於絕緣膜24的表面上與開口24a、24b的內壁上的種子金屬(seed metal)23作為電流路徑。
多個金屬柱31提供於n端電極墊21下方。金屬柱31彼此分離，且每一個金屬柱31的一端連結至共同的n端電極墊21。
同樣地，多個金屬柱31提供於p端電極墊22下方。金屬柱31彼此分離，且每一個金屬柱31的一端連結至共同的p端電極墊22。
n端電極墊21、p端電極墊22以及每一個金屬柱31的周圍覆蓋有樹脂35(絕緣材料)。樹脂35用來支撐金屬柱31，且較佳是由熱膨脹係數等於或接近電路基板之類(即裝設目標)的熱膨脹係數的材料所形成。樹脂35的範例例如為環氧樹脂、矽氧樹脂、氟樹脂等等。
金屬柱31可以在形成樹脂35之後藉由使用種子金屬25(形成於樹脂35的表面上以及形成於樹脂35中的孔洞內表面上)作為電流路徑的電解電鍍法來形成。
第一半導體層13經由n端電極16與n端電極墊21 而電性連接至金屬柱31。第二半導體層14經由p端電極17與p端電極墊22而電性連接至金屬柱31。
由多個金屬柱31共用的襯墊30提供於每一個金屬柱31的與連結至n端電極墊21或p端電極墊22的一端相對之一側的另一端(頂端)。在以電鍍來形成金屬柱31的期間，襯墊30與金屬柱31例如同時形成。襯墊30經由金屬柱31而形成於與n端電極墊21、p端電極墊22相對的樹脂35的部分上。襯墊30的下表面自樹脂35暴露出來。外部端子41(例如銲球(solder ball)與金屬凸塊)提供於襯墊30的下表面上。圖1中的半導體元件經由外部端子41裝設於電路基板與其類似物上。
此處，襯墊30與形成於其下的外部端子41的直徑大於金屬柱31的直徑。圖2為多個金屬柱31與襯墊30的平面佈局範例。舉例來說，十三個金屬柱31同樣地在n端電極墊21的平面方向對應於一個n端電極墊21而配置。
如圖2所示，金屬柱31的上視面積小於襯墊30的上視面積。金屬柱31的上視面積小於外部端子41的上視面積。
銅、金、鎳、銀等可以作為n端電極墊21、p端電極墊22與金屬柱31的材料。在這些材料中，較佳為銅(具有良好的熱傳導性、高遷移容忍度(migration tolerance)以及對於絕緣膜具有良好的黏著性)。
在發光單元12的出光表面15上，磷光層(phosphor layer)42提供於與出光表面15相對之處。磷光層42可以吸收來自發光層的光以及發出經轉換波長的光。因此，可 以發出來自發光層的光與在磷光層42處經轉換波長的光的混合光。舉例來說，在發光層為氮化物型的情況下，來自發光層的藍光與在黃色磷光層42處經轉換波長的黃光可以被混合，以得到白色、暖白色等等的混合光。
此外，由石英玻璃或其他類似物形成的透鏡43提供於磷光層42上。以透鏡43集中白色、暖白色等等的混合光，且因此容易得到高亮度。
根據本實施例的半導體元件，即使其裝設於電路基板等等上且產生可能導致發光單元12與電路基板在平面方向上的對準失誤(misaligning)的應力，由於二者之間的熱膨脹係數差異，金屬柱31可以吸收應力。因此，在外部端子41與電路基板的結合區域處的剪應力(shear strength)可以被提高，且因此得到高可靠度。
此外，根據本實施例，藉由使金屬柱31足夠細，可以得到具有高的高寬比的金屬柱31而不增加金屬柱31的高度。金屬柱31的高的高寬比可以提供較高的應力釋放效應。此處，高寬比表示金屬柱31的高度對其寬度(或直徑)的比例。
即使每一個金屬柱31為細的，藉由對襯墊30一個提供多個金屬柱31，襯墊30與外部端子41之間的連結強度的降低與電阻的增加經由金屬柱31而可以被抑制。此外，襯墊30的平面尺寸大於每一個金屬柱31的寬度。因此，可以確保結合至外部端子41的大面積，且可以進一步地提升可靠度。此外，由於不需增加金屬柱31的高度即可達成 金屬柱31的高的高寬比，因此電鍍成本不會增加，且也不需要避免變薄。
此外，如圖2所示，藉由實質上同樣地在對應的襯墊30的平面方向上配置多個金屬柱31，應力可以被實質上同樣地分散於金屬柱31。因此，可以避免局部應力集中於特定的金屬柱31，且可以進一步地提升可靠度。
以下將以圖3A至圖8B來說明製造根據本實施例的半導體元件的方法。
首先，如圖3A所示，於基板11的主要表面上形成第一半導體層13，且於第一半導體層13上形成第二半導體層14。第一半導體層13的與基板11的主要表面接觸的表面形成出光表面15。舉例來說，在發光層為氮化物類的半導體的情況下，第一半導體層13與第二半導體層14可藉由於藍寶石基板上長晶(crystal growth)來形成。在第一半導體層13上圖案化第二半導體層14以及選擇性地移除第二半導體層14。然後，於第二半導體層14上形成p端電極17，以及於第二半導體層14不存在的第一半導體層13的一部分上形成n端電極16。
第一半導體層13在基板11上藉由分割溝渠18而分為多個部分。分割溝渠18例如以格子形式(lattice form)形成於基板11上。分割溝渠18例如藉由使用未繪示的罩幕的反應性蝕刻(reactive ion蝕刻，RIE)來形成。或者，分割溝渠18可以藉由雷射剝除(laser ablation)法來形成。
接著，如圖3B所示，形成覆蓋第一半導體層13、第 二半導體層14、p端電極17與n端電極16的絕緣膜24。絕緣膜24亦提供於分割溝渠18中。然後，如圖4A所示，於絕緣膜24中形成達到p端電極17的開口24b以及達到n端電極16的開口24a。此外，移除在絕緣膜24中分割第一半導體層13的分割溝渠18以及分割溝渠18上的絕緣膜24。因此，形成了穿過絕緣膜24與第一半導體層13且達到基板11的主要表面的分割溝渠18a。
接著，例如以濺鍍的方式將種子金屬23形成於整個暴露部分(包括絕緣膜24的頂面、開口24a、24b的內壁以及分割溝渠18a的內壁)上。然後，如圖4B所示，將電鍍阻劑(plating resist)51選擇性地形成於種子金屬23上。電鍍阻劑51同樣填入分割溝渠18a中。然後，進行使用種子金屬23作為電流路徑的電解電鍍。
藉此，連接至p端電極17的p端電極墊22形成於開口24b中以及開口24b周圍的絕緣膜24上，連接至n端電極16的n端電極墊21形成於開口24a中以及開口24a周圍的絕緣膜24上。
然後，在移除電鍍阻劑51之後，移除種子金屬23的暴露部分。如圖5A所示，p端電極墊22與n端電極墊21之間的電連接經由種子金屬23而被切斷。分割溝渠18a中的種子金屬23亦被移除。
接著，如圖5B所示，於絕緣膜24上形成覆蓋n端電極墊21與p端電極墊22的樹脂35，且接著於樹脂35中形成多個孔洞35a。孔洞35a穿過樹脂35而到達n端電極 墊21、p端電極墊22。孔洞35a可以藉由使用樹脂35的感光性(photosensitivity)來形成。或者，如圖5C所示，孔洞可以藉由在樹脂35上形成以有機絕緣膜等等形成的硬罩幕81之後進行RIE來形成。在RIE製程之後，可以保留或移除硬罩幕81。
樹脂35暫時地填滿由至圖5A的製程所得到的分割溝渠18a，但是在形成孔洞35a時，分割溝渠18a中的樹脂35以及分割溝渠18a上的樹脂35同時被移除。因此，形成了穿過樹脂35、絕緣膜24與第一半導體層13且到達基板11的主要表面的分割溝渠18b。在藉由RIE來形成分割溝渠18b的情況下，在形成樹脂35的同時不需要自分割溝渠18a移除絕緣膜24。在此情況下，當藉由RIE來形成分割溝渠18b時，絕緣膜24同時被移除。
接著，如圖6A所示，例如藉由濺鍍的方式將種子金屬25形成於整個暴露表面上(包括孔洞35a的內壁、分割溝渠18b的內壁等等)然後，進行使用種子金屬25作為電流路徑的電解電鍍。因此，金屬膜30形成於孔洞35a中、分割溝渠18b中以及樹脂35上。提供於孔洞35a中的金屬膜30的部分形成上述的金屬柱31，其經由種子金屬25而電性連接至對應的n端電極墊21、p端電極墊22。金屬膜30覆蓋樹脂35的表面；因此，金屬柱31的頂端自樹脂35突出。
樹脂35作為覆蓋金屬柱31周圍的加強樹脂(reinforcing resin)，且更作為進行用以形成金屬柱31的電 鍍時的電鍍阻劑。樹脂35的材料的範例採用環氧樹脂、丙烯酸樹脂(acrylic resin)、聚醯亞胺樹脂等等。
接著，如圖6B所示，電鍍阻劑52選擇性地形成於金屬膜30上。電鍍阻劑52覆蓋除了與n端電極墊21、p端電極墊22相對的部分之外的金屬膜30。然後，例如進行銲料電鍍(solder plating)，且使用種子金屬25作為電流路徑。因此，外部端子41形成於與n端電極墊21、p端電極墊22相對的金屬膜30的部分上。形成外部端子41以覆蓋自樹脂35突出的金屬柱31的頂端。
然後，在移除電鍍阻劑52之後，進行蝕刻，且使用外部端子41作為罩幕，以移除暴露的金屬膜30與其下方的種子金屬25。分割溝渠18b中的金屬膜30與種子金屬25也被移除。因此，如圖7A所示，n端電極墊21、p端電極墊22之間的電連接經由金屬膜30與種子金屬25而被切斷。位於在樹脂35的表面上的金屬膜30中(緊接在外部端子41下)且與n端電極墊21、p端電極墊22相對的部分保留為盤形(plate shape)，且用來增加金屬柱31的頂端與外部端子41之間的連結強度。
接著，將例如由銲料形成的外部端子41加熱至熔點或更高，以將其熔化。因此，由於表面張力的原因，外部端子41聚集成球形，如圖7B所示。
在圖6A的狀態中，種子金屬25與金屬膜30未被分割，且在整個晶圓表面上連續。因此，可以進行使用種子金屬25與金屬膜30作為電流路徑的圖案電鍍(pattern plating)。藉此，甚至在不容易藉由植球(ball mounting)法等形成具有細微間距(fine pitch)的端子的情況下，外部端子41可以容易地高準確度地形成於整個晶圓表面上。
然後，例如使用雷射剝離(laser lift-off)法來剝離基板11。雷射光自與形成有第一半導體層13的主要表面相對的基板11的背面側朝向第一半導體層13來施加。雷射光對基板11具有穿透特性，且具有雷射光被吸收於第一半導體層13中的波長。
當雷射光到達基板11與第一半導體層13之間的界面時，靠近界面的第一半導體層13吸收雷射光的能量而被分解。在此情況下，舉例來說，第一半導體層13為GaN，其被分解為Ga與氮氣。Ga存在於第一半導體層13側。藉由此分解反應，基板11與第一半導體層13之間形成小間隙，且基板11與第一半導體層13彼此分離開。
對整個晶圓的個別設定區域進行多次雷射光照射，以移除基板11。經由形成於晶圓狀態中的分割溝渠18b，基板11上的結構被分割為多個部分。因此，當基板11被剝離時，結構如圖8A所示的被切斷，且不需要分離切割(separate dicing)製程。在外部端子41黏著於支撐體55(例如黏著片)的狀態下，進行雷射剝離以及在雷射剝離之後磷光層42與透鏡43的形成。
當處於晶圓狀態時，藉由允許容易進行高準確性微處理的微影與蝕刻來共同形成分割溝渠18b。因此，分割溝渠18b可以被形成細微至由製程觀點的最大可能極限。因 此，在晶圓表面的元件區域的比例可以較大。因此，可以從一個晶圓得到的晶片數目可以增加，且成本可以降低。
在剝離基板11之後，於出光表面15上形成磷光層42，以及於磷光層42上形成透鏡43，如圖8B所示。由於在出光表面15與磷光層42之間沒有基板11，因此出光效率(light extraction efficiency)可以增加。
在晶圓狀態下，共同進行形成發光單元12以及形成內連線層、n端電極墊21與p端電極墊22、樹脂35、金屬柱31等等的封裝結構。因此，可以低成本地生產。此外，元件可以容易地以小尺寸來製造，使得整個半導體元件的平面尺寸可以接近裸晶(bare chip)(發光單元12)的平面尺寸。
在薄化(ground thinly)之後，基板11可以不被全移除而被保留。與基板11被完全移除的結構相比，在基板11變薄且被保留的情況下可以得到較高的機械強度，且可以提供具有高可靠度的結構。此外，由於保留基板11，因此在切割後的翹曲(warpage)可以被抑制，以利於裝設於電路基板及類似物上。
接著，圖9為用以形成金屬柱31的另一方法的剖面示意圖。
在圖9所述的方法中，種子金屬25形成於樹脂35的表面(包括孔洞35a的內壁表面)上，然後選擇性地形成電鍍阻劑53，以進行圖案電鍍。電鍍阻劑53覆蓋與n端電極墊21、p端電極墊22相對的部分之外的樹脂35的表面 部分。電鍍阻劑53同時填滿分割溝渠18b。
在藉由圖案電鍍形成金屬柱31之後，改變電鍍液(plating solution)以繼續進行電鍍，且留下電鍍阻劑53。藉此，外部端子41可以形成於盤形的金屬膜30上。然後，藉由移除電鍍阻劑53且繼續進行相似的製程可以得到上述圖7A的狀態。
圖10A至圖10D繪示藉由圖案電鍍形成金屬柱31的方法的另一個示例。
在形成種子金屬25於樹脂35的表面(包括孔洞35a的內壁表面)上之後，形成電鍍阻劑54。電鍍阻劑54亦形成於與樹脂35相對的區域(位於相鄰的孔洞35a之間)。舉例來說，形成電鍍阻劑54的阻膜(resist film)形成於樹脂35的整個表面(圖10A至圖10D中的下表面)上，然後開口54a形成於與孔洞35a相對的阻膜部分。
例如藉由使用電鍍阻劑54的感光性來進行形成開口54a，且此時35a中的阻膜亦被移除。此處，為了在移除孔洞35a中的電鍍阻劑54與開口54a的準確圖案化之間達成良好的平衡，較佳是使用負型阻劑(negative resist)作為電鍍阻劑54(不需要照射孔洞35a的內部)。此外，藉由使開口54a的直徑大於孔洞35a的直徑，下述的電鍍特性被提升；因此，此為更佳的實施例。
然後，進行電解電鍍且同時使用種子金屬25作為電流路徑，以在孔洞35a中沈積形成金屬柱31的金屬(例如銅)。此時，如圖10A所示，金屬柱31亦成長在電鍍阻劑 54的開口54a中。金屬柱31的頂端位於電鍍阻劑54的開口54a中。
在形成金屬柱31之後，改變電鍍液以繼續進行電鍍，且留下電鍍阻劑54。因此，如圖10B所示，例如以銲料形成的外部端子41形成於金屬柱31的頂端。對於多個對應的金屬柱31，外部端子41連續地形成為一個主體。
之後，如圖10C所示，移除電鍍阻劑54，以及移除種子金屬25的暴露部分。然後，外部端子41被熔化。藉由移除電鍍阻劑54，金屬柱31的頂端自樹脂35突出。溶化的外部端子41變濕潤且分佈至自樹脂35突出的金屬柱31的頂端的側表面，且黏附至金屬柱31的頂端的頂面和側表面，以覆蓋金屬柱31的頂端，如圖10D所示。若在熔化外部端子41時將助熔劑(flux)應用於整個晶圓上(包括金屬柱31的側表面)，則可提升外部端子41對金屬柱31的頂端的側表面的濕潤性(wettability)。或者，在甲酸(formic acid)環境或還原(reducing)環境下可以進行回銲(reflow)。
根據圖10D所示的結構，金屬柱31的頂端進入外部端子41以切進(cut into)外部端子41，且外部端子41覆蓋金屬柱31的頂端的周圍。因此，金屬柱31與外部端子41不僅在一個特定表面結合，而且在多個表面三維地(three-dimensionally)結合，以提供極高的連結強度，且因此得到高可靠度。
此外，當藉由對著電路基板與類似物推動外部端子41 且熔化外部端子41來裝設於電路基板與類似物上時，進入外部端子41的金屬柱31的頂端接觸形成於電路基板端上的裝設表面的銲墊與類似物，且因此停止。藉此，半導體元件的裝設位置的誤差可被避免。
此外，由於金屬柱31(由銅形成，與形成外部端子41的銲料相比具有較高熱傳導係數)切進外部端子41，因此與圖1所示的結構相比，此結構在半導體元件與電路基板的連結部分可以達成較高的熱傳導係數。因此，熱釋放特性(heat release properties)(意即，自半導體元件端釋放熱至電路基板端的特性)是優異的。高熱釋放特性特別有利於發光元件，且可以延長產品壽命。
接著，將說明比較在圖10D的結構與圖12所示的比較範例的結構之間的熱釋放特性的結果。圖12的比較範例不包括多個金屬柱，但包括一個寬的金屬柱76(對於每一個n端電極墊21、p端電極墊22)。金屬柱76由銅形成，且具有圓柱形，直徑為120μm，高度為60μm。外部端子41由錫形成，且直徑為120μm，高度為40μm。
相比較，採用圖10D的結構的半導體元件包括13個金屬柱31(對於每一個n端電極墊21、p端電極墊22，如圖2所示)。每一個金屬柱31形成為圓柱形，且直徑為20μm，高度為20μm。n端電極墊21、p端電極墊22與金屬柱31由銅形成，且外部端子41由錫形成。
當對比較範例的結構的熱阻(thermal resistance)進行計算時，金屬柱76處的熱阻為8.8K/W，外部端子41處 的熱阻為26.6K/W，二者的總熱阻為35.4K/W。
相比較，對圖10D的結構的熱阻的計算結果如下。假設將13個金屬柱31放在一起來進行計算。對於13個金屬柱31來說，由樹脂35圍繞的部分處的熱阻為8.1K/W，切進外部端子41的部分處的熱阻為8.1K/W，二者的總熱阻為16.2K/W。
在圖10D的結構中，由於由銅形成的金屬柱31切進外部端子41，因此外部端子41並未完全壓垮(crushed)。因此，若進行裝設時同時擠壓(pressurizing)，可裝設為金屬柱31接觸在裝設基板端上的電極端子的狀態。因此，可在上述的16.2K/W的熱阻下裝設。
另一方面，在比較範例的結構中，由於外部端子41完全熔化，因此裝設時同時壓擠(crushing)是困難的，而熱阻為如上所計算的35.4K/W。
如上所述，與比較範例相比，圖10D的結構具有較低的熱阻以及較佳的熱釋放特性。
在圖10D的結構中，經過外部端子41的熱傳導性並不被考慮，以使計算簡化。若經過外部端子41的熱傳導性被考慮，則熱釋放路徑的數目會增加。因此，熱釋放路徑進一步地被提升。
此外，雖然上述實施例描述了做為半導體結構單元的包括發光單元12的半導體元件，但本發明也可應用於形成有互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)的半導體積體電路與類 似物的半導體元件。
舉例來說，圖11所示的半導體元件包括：矽或其類似物的半導體基板71；以及形成於半導體基板71的主要表面側的CMOS電路單元(未繪示)，作為半導體結構單元。此外，形成於CMOS電路單元中的輸入和輸出端子形成於半導體基板71的主要表面側，且電性連接至提供於半導體基板71的主要表面側的電極墊72。
包括電極墊72的半導體基板71的主要表面側被絕緣膜73覆蓋。電極墊74形成於與半導體基板71相對的絕緣膜73的表面上。此外，當需要時，內連線層藉由使用形成電極墊74的金屬膜來形成，而電極墊74位於所需的位置。
然後，多個金屬柱31提供於電極墊74上，且電極墊74經由金屬柱31而電性連接至外部端子41。因此，即使半導體基板71與裝設目標的電路基板之間的熱膨脹係數差異很大，具有高的高寬比金屬柱31可以吸收應力與釋放施加於外部端子41的剪應力。因此，可以得到高結合可靠度。此外，即使一個金屬柱31為細微的，由於具有多個金屬柱31，因此可避免因金屬柱31與外部端子41之間的結合面積減少而缺乏連結強度。
綜上所述，本發明的實施例由參考具體範例來說明。然而，本發明並不限於這些範例，而可基於本發明的概念來進行各種修改。本領域中具有通常知識者可在基板的材料、尺寸、形狀、佈局等等以及發光單元、電極、內連線層、金屬柱、絕緣膜、樹脂等等上進行各種設計修改。在 不脫離本發明的精神之下，這些修改亦包含於本發明的範圍中。
上述實施例中的孔洞、開口與銲墊並不限於圓形，也可以是橢圓形、具有轉角(corner)的形狀以及具有圓角(rounded corner)的形狀。在這些情況下，如圖2所示，金屬柱31的直徑、主軸、次軸以及側邊小於外部端子41的直徑、主軸、次軸以及側邊。此外，金屬柱31的上視面積小於外部端子41的上視面積。
11‧‧‧基板
12‧‧‧發光單元
13‧‧‧第一半導體層
14‧‧‧第二半導體層
15‧‧‧出光表面
16‧‧‧n端電極
17‧‧‧p端電極
18、18a、18b‧‧‧分割溝渠
21‧‧‧n端電極墊
22‧‧‧p端電極墊
23、25‧‧‧種子金屬
24、73‧‧‧絕緣膜
24a、24b、54a‧‧‧開口
30‧‧‧襯墊/金屬膜
31、76‧‧‧金屬柱
35‧‧‧樹脂
35a‧‧‧孔洞
41‧‧‧外部端子
42‧‧‧磷光層
43‧‧‧透鏡
51、54‧‧‧電鍍阻劑
55‧‧‧支撐體
71‧‧‧半導體基板
72、74‧‧‧電極墊
81‧‧‧硬罩幕
圖1為依照一實施例所繪示的半導體元件的剖面示意圖。
圖2為半導體元件的主要構件的平面佈局示意圖。
圖3A至圖8B為製造半導體元件的方法的剖面示意圖。
圖9為根據實施例的形成金屬柱的方法的剖面示意圖。
圖10A至圖10D為根據另一實施例的製造半導體元件的方法的剖面示意圖。
圖11為根據又一實施例的半導體元件的剖面示意圖。
圖12為根據比較範例的半導體元件的剖面示意圖。
12‧‧‧發光單元
13‧‧‧第一半導體層
14‧‧‧第二半導體層
15‧‧‧出光表面
16‧‧‧n端電極
17‧‧‧p端電極
21‧‧‧n端電極墊
22‧‧‧p端電極墊
23、25‧‧‧種子金屬
24‧‧‧絕緣膜
24a、24b‧‧‧開口
30‧‧‧襯墊
31‧‧‧金屬柱
35‧‧‧樹脂
41‧‧‧外部端子
42‧‧‧磷光層
43‧‧‧透鏡

Claims (18)

  1. 一種半導體元件，包括：半導體結構單元，包括主要表面，其中所述半導體結構單元包括發光層；內連線層，提供於所述半導體結構單元的所述主要表面側；電極墊，提供於所述內連線層的與提供有所述半導體結構單元的表面相對之一側的表面上，且所述電極墊電性連接至所述內連線層；多個金屬柱，連結至所述電極墊，且彼此分離；以及外部端子，共同地提供於所述金屬柱的頂端，所述金屬柱的上視面積小於所述外部端子的上視面積。
  2. 如申請專利範圍第1項所述之半導體元件，其中連結至所述金屬柱的襯墊提供於所述金屬柱的頂端，且所述外部端子連結至所述襯墊。
  3. 如申請專利範圍第1項所述之半導體元件，其中所述金屬柱的頂端進入所述外部端子中，且所述外部端子覆蓋所述金屬柱的頂端的周圍。
  4. 如申請專利範圍第3項所述之半導體元件，其中所述金屬柱由具有高於外部端子的熱傳導係數的材料形成。
  5. 如申請專利範圍第1項所述之半導體元件，其中所述金屬柱的周圍被樹脂覆蓋。
  6. 如申請專利範圍第1項所述之半導體元件，其中所述金屬柱相同地配置在對應的所述電極墊的平面方向上。
  7. 一種製造半導體元件的方法，包括：形成作為半導體結構單元的半導體層，所述半導體層包括位於基板上的發光層；於所述半導體結構單元的主要表面上形成內連線層；於所述內連線層的與提供有所述半導體結構單元的表面相對之一側的表面上形成電極墊；形成覆蓋所述電極墊的絕緣構件；於所述絕緣構件中形成貫穿所述絕緣構件達到所述電極墊的多個孔洞；於所述孔洞中形成金屬柱；以及提供共同連結至所述金屬柱的頂端的外部端子，且所述外部端子的上視面積大於每一所述金屬柱的上視面積。
  8. 如申請專利範圍第7項所述之製造半導體元件的方法，其中形成所述金屬柱包括形成金屬柱以使所述金屬柱的頂端自所述絕緣構件突出，且提供所述外部端子包括提供所述外部端子以使所述外部端子覆蓋突出的所述金屬柱。
  9. 如申請專利範圍第7項所述之製造半導體元件的方法，其中形成所述金屬柱包括藉由電鍍而於包含所述孔洞的內部的所述絕緣構件的暴露表面上形成金屬膜。
  10. 如申請專利範圍第9項所述之製造半導體元件的方法，其中在形成所述金屬膜之後，進行選擇性圖案電鍍，以於與所述金屬柱相對的部分處形成所述外部端子。
  11. 如申請專利範圍第9項所述之製造半導體元件的 方法，其中經由所述金屬柱而與所述電極墊相對的部分所述金屬膜形成為盤狀。
  12. 如申請專利範圍第7項所述之製造半導體元件的方法，其中在電鍍阻劑選擇性地形成於所述絕緣構件的表面的情況下進行圖案電鍍，以在所述孔洞中形成所述金屬柱。
  13. 如申請專利範圍第12項所述之製造半導體元件的方法，其中形成所述電鍍阻劑包括：於所述絕緣構件的實質上整個表面上形成阻膜；以及於與所述孔洞相對的部分所述阻膜處形成與所述孔洞連接的開口，且所述金屬柱亦形成於所述阻膜的所述開口中。
  14. 如申請專利範圍第13項所述之製造半導體元件的方法，其中在形成所述金屬柱之後，改變電鍍液，以進行電鍍且同時保留所述電鍍阻劑，以於所述金屬柱的頂端處形成所述外部端子。
  15. 如申請專利範圍第13項所述之製造半導體元件的方法，其中形成所述金屬柱包括：於所述孔洞中與所述開口中形成所述金屬柱，使得所述金屬柱的頂端位於所述開口中；以及移除所述電鍍阻劑，以使所述金屬柱的頂端自所述絕緣構件突出。
  16. 如申請專利範圍第14項所述之製造半導體元件的方法，其中在形成所述外部端子之後，移除所述電鍍阻 劑，且熔化所述外部端子，以將所述外部端子黏附至所述金屬柱的頂端的周圍。
  17. 如申請專利範圍第7項所述之製造半導體元件的方法，包括：形成穿過所述絕緣構件、所述內連線層與所述半導體層而到達所述基板的分割溝渠；以及在形成所述外部端子之後，移除所述基板。
  18. 如申請專利範圍第17項所述之製造半導體元件的方法，其中所述基板與所述半導體層之間的界面被雷射光照射，以將所述基板與所述半導體層分離。
TW099104463A 2009-09-25 2010-02-11 半導體元件及其製造方法 TWI423408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220436A JP5378130B2 (ja) 2009-09-25 2009-09-25 半導体発光装置

Publications (2)

Publication Number Publication Date
TW201112368A TW201112368A (en) 2011-04-01
TWI423408B true TWI423408B (zh) 2014-01-11

Family

ID=43432291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104463A TWI423408B (zh) 2009-09-25 2010-02-11 半導體元件及其製造方法

Country Status (4)

Country Link
US (1) US8319246B2 (zh)
EP (1) EP2302672A3 (zh)
JP (1) JP5378130B2 (zh)
TW (1) TWI423408B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
TW201232851A (en) * 2011-01-18 2012-08-01 Siliconware Precision Industries Co Ltd Package having emitting element and method for manufacturing the same
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
RU2604956C2 (ru) * 2011-06-01 2016-12-20 Конинклейке Филипс Н.В. Светоизлучающее устройство, присоединенное к опорной подложке
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
US9324927B2 (en) * 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
WO2013175338A1 (en) * 2012-05-23 2013-11-28 Koninklijke Philips N.V. Phosphor coating process for discrete light emitting devices
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
JP2015519011A (ja) * 2012-06-07 2015-07-06 コーニンクレッカ フィリップス エヌ ヴェ ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
US9368469B2 (en) 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP6093556B2 (ja) 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement
KR102185099B1 (ko) * 2013-05-20 2020-12-02 루미리즈 홀딩 비.브이. 돔을 가진 칩 규모 발광 디바이스 패키지
JP2015028967A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体発光素子及び発光装置
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
KR102374671B1 (ko) * 2015-03-13 2022-03-16 서울바이오시스 주식회사 발광 다이오드
CN105428510B (zh) * 2014-09-03 2018-01-30 展晶科技(深圳)有限公司 覆晶式发光二极管封装结构
JP6553378B2 (ja) * 2015-03-16 2019-07-31 アルパッド株式会社 半導体発光装置
US11309457B2 (en) 2016-01-05 2022-04-19 Semicon Light Co., Ltd. Semiconductor light-emitting element
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016113193A1 (de) * 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
DE102018115976A1 (de) * 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
JP6903087B2 (ja) * 2017-09-26 2021-07-14 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 発光素子
JP7312789B2 (ja) 2019-03-19 2023-07-21 晶元光電股▲ふん▼有限公司 発光素子
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
JP7339517B2 (ja) * 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN115249757A (zh) * 2022-09-20 2022-10-28 南昌凯捷半导体科技有限公司 一种无台阶mini LED芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043675A1 (en) * 2002-08-29 2004-03-04 Micron Technology, Inc. Multi-component integrated circuit contacts
US20070252274A1 (en) * 2006-04-26 2007-11-01 Daubenspeck Timothy H Method for forming c4 connections on integrated circuit chips and the resulting devices
US20090137075A1 (en) * 2007-11-23 2009-05-28 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing vertical light emitting diode

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342322B2 (ja) 1996-11-27 2002-11-05 シャープ株式会社 Ｌｅｄ素子表示装置の製造方法
JP2000244012A (ja) 1998-12-22 2000-09-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP4535834B2 (ja) * 2004-10-18 2010-09-01 パナソニック電工株式会社 発光素子とその製造方法
JP2006287049A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
JP2006287048A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
JP4998262B2 (ja) * 2005-07-05 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4222400B2 (ja) 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
JP2008258445A (ja) 2007-04-05 2008-10-23 Toyota Motor Corp 半導体装置
KR101095409B1 (ko) * 2007-07-25 2011-12-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
JP2008187197A (ja) 2008-04-07 2008-08-14 Yamaha Corp 半導体装置及びこれを備えた半導体ユニット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043675A1 (en) * 2002-08-29 2004-03-04 Micron Technology, Inc. Multi-component integrated circuit contacts
US20070252274A1 (en) * 2006-04-26 2007-11-01 Daubenspeck Timothy H Method for forming c4 connections on integrated circuit chips and the resulting devices
US20090137075A1 (en) * 2007-11-23 2009-05-28 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing vertical light emitting diode

Also Published As

Publication number Publication date
US20110073900A1 (en) 2011-03-31
US8319246B2 (en) 2012-11-27
EP2302672A2 (en) 2011-03-30
EP2302672A3 (en) 2011-06-29
JP2011071274A (ja) 2011-04-07
JP5378130B2 (ja) 2013-12-25
TW201112368A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
TWI423408B (zh) 半導體元件及其製造方法
TWI493749B (zh) 半導體發光元件及其製造方法
TWI415310B (zh) 半導體發光裝置及其製造方法
JP4686625B2 (ja) 半導体発光装置の製造方法
US8367523B2 (en) Method for manufacturing semiconductor light-emitting device and semiconductor light emitting device
US8786065B2 (en) Substrate, light emitting device and method for manufacturing substrate
US8350276B2 (en) Alternating current light emitting device
TWI488338B (zh) 發光二極體
JP2006210777A (ja) 半導体装置
KR101797560B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2011181576A (ja) 半導体発光素子及びそれを用いた半導体発光装置
JP2013045943A (ja) 半導体発光装置及びその製造方法
US8841172B2 (en) Method for forming package substrate
JP2000216439A (ja) チップ型発光素子およびその製造方法
JP2012165016A (ja) 発光装置
JP2013120898A (ja) 半導体デバイスおよびその製造方法
JP2014033233A (ja) 発光装置
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理
JP2022036385A (ja) 発光装置及び発光装置の製造方法
JP4318723B2 (ja) 半導体装置
JP2014179380A (ja) Ｌｅｄ素子の実装構造
JP2012028819A (ja) 半導体発光装置
JP2011155295A (ja) 半導体発光装置
JP2009049408A (ja) 発光半導体ダイを有する半導体デバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees