TWI409835B - 具有十字元件陣列的整合電容器 - Google Patents

具有十字元件陣列的整合電容器 Download PDF

Info

Publication number
TWI409835B
TWI409835B TW098139288A TW98139288A TWI409835B TW I409835 B TWI409835 B TW I409835B TW 098139288 A TW098139288 A TW 098139288A TW 98139288 A TW98139288 A TW 98139288A TW I409835 B TWI409835 B TW I409835B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
node
capacitor
cross
Prior art date
Application number
TW098139288A
Other languages
English (en)
Other versions
TW201027572A (en
Inventor
Patrick J Quinn
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201027572A publication Critical patent/TW201027572A/zh
Application granted granted Critical
Publication of TWI409835B publication Critical patent/TWI409835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

具有十字元件陣列的整合電容器 【相關申請案】
此件專利申請案與由Patrick J. Quinn所共同擁有之標題為「整合電容器之遮蔽」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有格子(tartan)橫截面的整合電容器」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有交互連接側翼的整合電容器」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有纜線平板的整合電容器」的美國專利申請案及由Jan L. de Jong等人所共同擁有之標題為「具有交替疊層部分的整合電容器」的美國專利申請案同時提出，此等美國專利申請案之揭露內容實際各自以參照方式而將其整體納入於本文。
本發明關於形成於積體電路(IC；integrated circuit)中的電容器，通稱為「整合電容器」。
製造IC之方法典型包括：一前端處理順序，其中，諸如電晶體之種種的電氣元件形成於一半導體基板；及，一後端處理順序，概括包括形成具有傳導通路(via)的介電材料與圖案化(patterned)傳導材料(典型為金屬)的交替層或使用其他技術以互連金屬層來形成一種三維的接線結構，其連接電氣元件至其他電氣元件及IC之端子。
電容器為了種種目的而用於IC系統。於多個實例，納入(整合)一電容器於IC晶片是期待的。一種簡單的方式是形成具有一介於中間的介電質的二個傳導平板；然而，此針對於取得的電容而消耗相當大的面積。用於增大一既定面積的電容之一種技術運用多個傳導平板，各個傳導平板與鄰近的平板由介電質所分開。另外的技術運用傳導板條(strip)，亦稱為傳導線條(line)、傳導指部(finger)或傳導線跡(trace)，其交替地連接至第一與第二電容器端子(節點)。於傳導板條之間耦合的側壁提供電容。以垂直一致性排列或配置之傳導板條層可附加以進而增大一種整合電容器結構的電容。
一種電容器具有連接至第一節點之於連續層的若干個傳導板條且與連接至整合電容器之第二節點的相等數目個傳導板條交替。該傳導板條是於連續層上偏置了半個單元，使得連接至第一節點之一傳導板條具有於其上方且二側的連接至第二節點之傳導板條。提供針對於各個節點之於一層的相等數目個傳導板條是與至基板的各個節點之耦合平衡，此是期待於一些應用中，但為不期待於其他者，諸如：切換式應用，其中，於一個節點處具有較小的耦合是期待的。為了降低對於基板之耦合，一厚的二氧化矽層是用於基板與第一層的傳導板條之間。此可能難以整合於一種標準CMOS製造順序，且可能需要另外的步驟以附加至標準處理流程。重疊的平行傳導板條運用匯流板條而連接在其末端，匯流板條消耗額外的表面積。
提供一種整合電容器之另一個方式是具有連接至該電容器的交替節點之於一層的傳導板條及連接至相同節點的重疊傳導板條。此本質為形成連接至該電容器的第一節點之一簾幕(curtain)的傳導板條與互連通路及連接至第二節點之相鄰簾幕的傳導板條與互連通路。連接至該相同節點的重疊傳導板條避免其關聯於匯流板條之喪失的表面積；然而，層間的電容是降低，因為上方板條如同下方板條而連接至相同節點。此效應是稍微排除，因為隨著臨界尺寸縮小，板條間的電容相較於層間的電容而成為較為強勢。換言之，於連續金屬層之間的介電層分離隨著減小臨界尺寸而成為愈來愈大於傳導板條之間的介電分離。
概括期待的是：整合電容器具有高的比電容(specific capacitance)；然而，於諸多情況，製造能力與品質因數(Q因數,quality factor)亦為關注。一個製造能力的關注是控制於一大IC之內、跨於一晶圓及逐批的整合電容器之最終的電容值。
因此，可製造以提供一致的電容值之整合電容器是期望的。更概括期望的是：整合電容器具有每單位面積的高電容、低損失(電阻)與低的自電感，其藉由提高自共振頻率與電容器電路品質而改良高頻的應用。於一些應用，遮蔽整合電容器免於電氣雜訊是更為期待的。
一種於積體電路(IC)中的電容器具有：一第一複數個傳導十字元件，形成於IC的一層，其電氣連接且形成該電容器之一第一節點的一部分；及，一第二複數個傳導十字元件，形成於IC的金屬層。於第二複數個傳導十字元件之傳導十字元件電氣連接且形成該電容器之一第二節點的一部分且電容式耦合至第一節點。
諸如可程式邏輯元件之複合IC經常具有藉由形成於一半導體基板上之介電材料層所分開的數個圖案化金屬層，其用於接線連接與其他功能。本發明之一些實施例可適於現存CMOS處理程序，藉由運用形成期望的圖案於適當金屬層之遮罩(mask)及通過金屬間的介電質(IMD；inter-metal dielectric)層或層間的介電質(ILD；inter-layer dielectric)之通路(via)。通路運用數種習知技術之任一者所形成，諸如：接觸插頭(contact plug)、金屬鑲嵌(damascene)或雙金屬鑲嵌技術。同理，傳導板條運用數種習知技術之任一者所形成，諸如：薄膜金屬蝕刻(etch)、薄膜金屬升離(lift-off)、金屬鑲嵌與雙金屬鑲嵌技術。於一些實施例，該等傳導層之一者是一聚矽或矽化物層。於再一個實施例，於半導體基板之一傳導井是形成一電容器平板或一遮蔽的一部分。
整合電容器運用於種種的應用。儘管高的比電容概括期待以降低用於整合電容器之IC的表面積，合成的電容值亦為極重要於諸多應用，諸如：調諧應用。換言之，於一些應用，跨於一IC晶片、跨於一晶圓及逐批的電容值是足夠重要而犧牲比電容。相較於劇烈仰賴於層間(垂直)電容之整合電容器，主要仰賴於層內(橫向)電容之整合電容器顯示相當低的變異，因為尺寸的準確性是相較於逐層而較為可控制於一層之內。
術語「頂部」節點與「底部」節點是無須關於相對於IC或其他結構之該等節點的實際方位，而是運用權宜的術語。於一些電路應用，一電容器之頂部節點指出該節點為連接至一放大器或其他元件之一高阻抗或高增益埠。於一種晶片上系統(SoC；system-on-chip)，於一類比至數位轉換器(ADC；analog-to-digital converter)的準確度是相依於在頂部節點(對於除了底部節點外的所有其他節點)的寄生電容(Ctop )與於二個節點間的有用浮動訊號電容的電容(Csig )之比值。遮蔽頂部平板免於接地電流或電壓供應變動是期待，使得Ctop 維持為低。注意：一電容器概括視為一種二端子元件，且如本文所述的「頂部」與「底部」節點概括對應於電容器的此二個端子。因此，下述的結構可視為(例如：電氣)連接至一個節點或另一個節點或形成一節點的部分者。一節點未分開其所連接的電容結構，而是彼等結構可形成一節點的部分者。
圖1A是根據一個實施例之一種具有重疊十字元件(cross)的重複圖案的整合電容器100之一層的平面圖。一個極性(即：連接至整合電容器的一第一節點且顯示具有網點)之傳導(例如：金屬、聚矽或矽化物)十字元件102、104、106沿著一淺對角線而於一第二極性(顯示為不具有網點)之十字元件108、110交替。若一截面是平行於一邊緣而取得，諸如：沿著截面線A-A，該等傳導十字元件的橫截面是交替。儘管圖示的十字元件是對稱(即：十字元件之各個垂直件是如同各個水平件而實質為相同長度)，替代實施例是納入非對稱之十字元件，包括：一個水平及/或垂直件為較長於另一者之實施例。
該層包括：一周邊遮蔽112，其環繞相反極性的傳導元件(導線)106、114(十字元件與部分的十字元件)。於一特定實施例，該周邊遮蔽及關聯的十字元件與部分的十字元件是連接至整合電容器的底部節點，且相反極性的傳導元件是連接至整合電容器的頂部節點。各個極性之內部的十字元件是由介電材料(諸如：二氧化矽)而彼此電氣隔離於該層內。電氣連接是作成於內部的十字元件，運用自於圖1A所示之層的上方或下方之一層(參閱：例如圖2A至2C)的通路，諸如：運用一種雙金屬鑲嵌法所形成的通路，其延伸自於1A所示之金屬層的金屬線跡至一下層或是自一上層為朝下至於圖1A之層的金屬線跡。使得電氣連接至自層100的上方或下方之金屬層的內部十字元件是允許該等十字元件為界定於或接近於最小(臨界)尺度。換言之，十字元件可作成極小且於極小間距，使得於頂部節點的傳導元件與底部節點的傳導元件之間的橫向電容為最佳，達成高的比電容。於一替代實施例，十字元件是非作成於最小的間距與特徵尺寸，允許替代的互連技術。
於運用長絲線導線之習用的整合電容器，一金屬線跡(絲線)之最大長度是由其寬度所限制。換言之，具有最小寬度之一絲線具有關聯的最大長度。若一較長的絲線是期望，寬度增大以維持製程可靠度。增大寬度是減小可界定為跨於一既定層的絲線之數目，此是降低於該層之橫向的絲線對絲線的電容。運用於圖1A所顯示的一種十字元件陣列或是替代的十字元件圖案(參閱：例如圖4)是允許最小金屬線寬度與於此等金屬特徵之間的最小間距維持跨於一大面積。此提供每單位面積之增強的橫向電容，相較於絲線必須加寬以維持設計與製造規則之習用的絲線式層。
關於絲線式層而可能出現之另一個問題是於照相平版印刷期間之混淆(aliasing)。混淆是由於當緊密間隔的線成像之干擾而發生。傳導十字元件或其他傳導元件的陣列是未發展關聯於長、緊密間隔的絲線之混淆情形。
於一個實施例，圖1A之層的上方或下方之一層是實質重疊於相同層。於一個替代實施例，具有實質相同圖案之一層是部分重疊圖1A之層。於又一個實施例，具有不同圖案之一層(參閱：例如圖3)是重疊圖1A之層。傳導通路是電氣連接於第一層之一第一節點傳導基質(matrix)的傳導元件至於另一層之第一節點傳導基質的傳導元件，且其他的傳導通路是電氣連接於第一層之第二節點傳導基質的傳導元件至於第二層之第二節點傳導基質的傳導元件。一節點之一傳導基質是實質電氣連接至該節點的傳導元件，其形成於圖案化金屬層的三維傳導基質。
頂部與底部節點導線形成於介電材料，諸如：沉積的二氧化矽或眾所週知於IC製造技術的其他介電材料。於一特定實施例，溝渠是形成於介電材料且該等溝渠是填充金屬以形成金屬線跡。欲使得橫向電容為最大，該等溝渠較佳為深且緊密間隔。於一特定實施例，金屬線跡相較於其寬而為較深，此促進橫向電容與緊密封裝以針對於高的比電容。於一個示範的實施例，金屬線跡是製造以具有針對於線跡為形成於其的金屬層之製造技術節點製程所允許的一最小金屬線寬度，且具有允許的最小金屬線跡間距(即：介電側壁厚度)。於另一個實施例，金屬線跡寬度與金屬線跡間距典型為均超過針對於金屬層的最小可允許值為約10%，此可提供較可靠的製造能力。發展於節點間的短路之一整合電容器通常對於電路操作且可能對於整個IC為嚴重。因此，於一些實施例，整合電容器是於犧牲最大的比電容(例如：針對於各層的最小金屬線寬度以製造整合電容器)對於較高的製造與可靠度標準而設計。
圖1B是圖1A之層的橫截面120，沿著截面線A-A而取得。於該層的各端之底部節點周邊遮蔽截面122、124是形成一傳導周邊，其隔離頂部節點之內部導線126、128、130、132免於電氣雜訊或以免於該等頂部節點導線電容耦合於該層的其他節點。頂部節點導線126、128、130、132是於底部節點導線134、136、138、139交替。僅為了便於論述，該等十字元件將描述為具有自該十字元件之中心上下延伸的二個垂直件及左右延伸的二個水平件。透過二個水平件與中心(例如：134、130)的一橫截面包括各個水平件之長度與一垂直件之寬度。為了論述，沿著一十字元件之整個寬度的橫截面將稱為一「全橫」截面。於圖1A之層的傳導十字元件陣列之配置造成一第一極性(例如：底部節點)的一全橫截面134，其隨後為一第二極性(例如：頂部節點)的一第一垂直件橫截面128、第一極性的一第二垂直件橫截面136與第二極性的一第二全橫截面130。
參考於圖1A之十字元件矩陣，看出的是：概括而言，一內部十字元件之各個構件(例如：水平件140)是重疊相反極性的一相鄰十字元件之一平行構件142的一部分，重疊相反極性的另一個相鄰十字元件之一上或下構件的一垂直件的一末端144，且末端-耦合至第一個相鄰十字元件之一垂直件146。因此，構件140是側向耦合至於三個側的相對節點之傳導元件。圖1A是非依比例所繪製，且尺度是為了說明清楚而誇大。於根據圖1A之實施例的一些實際裝置，十字元件之間的間距是相對較小(即：該等十字元件是極為接近在一起)，且於十字元件間的橫向耦合是由於該層的高填充因數而為極高。隨著於十字元件之間的分隔縮小，各個內部十字元件實質由相反極性的其他十字元件之構件所環繞。於具有最小或接近最小的線寬度與間距之一層，一高填充因數與每單位面積的高電容是達成。
圖2A是根據一個實施例之一互連層200的平面圖。層200適用於連同於概括根據圖1A而在層200之上方或下方的諸層或是已經電氣隔離於該層的傳導節點元件之根據替代實施例的其他層。層200包括形成於一金屬層之一頂部節點互連導線202與一底部節點互連導線204。自頂部節點互連導線202至於下方之一金屬層的頂部節點十字元件與部分十字元件或自於上方之一金屬層的頂部節點十字元件與部分十字元件至頂部節點互連導線202而延伸之傳導通路是電氣互連該整合電容器的頂部節點元件以形成一頂部節點傳導基質(參閱：例如圖2B)。頂部節點互連導線202包括：數個參差的互連線跡206、208，其伸向於一種傾斜方式而跨於該層，藉以互連於上方或下方的金屬層之傳導十字元件(參閱：例如圖1A與圖2C)。
各個參差的互連線跡具有較寬段及交替的較窄段。較寬段偏移該參差線跡於X方向為一全橫截面之約一半者，且較窄段是下降該參差線跡於Y方向。於一特定實施例，較寬段的寬度增大以使得相鄰的線跡為接近一起，此縮短較窄段而直到該參差線跡是實質成為一組的截角菱形。參差的互連線跡206、212電容耦合為跨於一間隙210，其典型為填充介電材料，如針對於圖1A的層100之上文所述，提供層內電容且附加至該整合電容器的比電容。
較寬段是增強層間電容，如關於圖2B而解說於下文，且藉由使得一個節點的參差線跡為接近於相對節點的參差線跡而亦增強於互連層200的層內電容。於一個特定實施例，界定參差線跡以至少部分覆蓋且電氣連接至具有相同極性之一組的傳導十字元件及亦至少部分覆蓋且電容耦合至具有相反極性之一組的傳導十字元件。
於一個特定實施例，於線跡之間的此分隔是於或接近針對於互連層為圖案化於其的金屬層之最小間隔規格，此促進於互連層的層內電容。替代而言，一互連層具有直邊的線跡，其沿著一極性之十字元件的角度傾斜且電氣連接為作成於下方的傳導十字元件，然而，相較於一直邊的線跡，參差線跡是增大該線跡的周邊長度，提供於互連層的線跡之間的增大的橫向電容。
圖2B是圖2A之層的橫截面，該層是於根據圖1A的層間。概括根據圖1A的技術之一第一層的交替十字元件是製造於一第一金屬層M1，且根據圖2A之一互連層是製造於一第二金屬層M2，且根據圖1A之一第二層的交替十字元件是製造於一第三金屬層M3。於層M1與M3，傳導元件的截面是交替於節點之間(參閱：圖1B)。於互連層M2，電氣連接至該整合電容器的第一節點之金屬互連線跡220是部分重疊於層M1與M3且連接至該整合電容器的第二節點之金屬元件222與224，提供層間電容225、227。互連元件220是一參差線跡的一部分，該線跡具有寬度為大於相同極性之垂直構件226、228的寬度，互連元件220是透過通路230、232而電氣連接至垂直構件226、228。
圖2C是圖2A之層的平面圖，該層是重疊於根據圖1A的一層。參差線跡212是透過通路244、246而連接至傳導十字元件240、242以形成一底部節點傳導基質，且參差線跡206是類似連接傳導十字元件248、250以形成一頂部節點傳導基質。於再一個實施例，一第二層之另種隔離的十字元件是重疊於該互連層以產生實質根據圖2B之頂部與底部節點傳導基質。該等參差線跡是充分寬以產生關於相對節點的傳導元件之層間電容。舉例而言，參差線跡246的一寬部分是重疊十字元件248的一部分252。
圖3A是根據另一個實施例之一種具有十字元件陣列的整合電容器之一層300的平面圖，該層具有層內互連件。圖案化層300具有一傳導十字元件陣列，該等傳導十字元件之一些者互連至底部節點，而其他者是於層內而互連至頂部節點。圖案化層300是有用於整合電容器之數個實施例。於一些實施例，圖案化層300是運用在根據圖1A之一層的上方或下方，其中，傳導通路是電氣連接於一層之隔離的十字元件至圖案化層300之互連的十字元件。於該等實施例，隔離的十字元件是大於最小尺度，雖然於一些實施例，其為大於互連的十字元件，以使得傳導的隔離十字元件之側壁為較接近一起。運用傳導的十字元件允許設計者以運用針對於該金屬層之最小線寬度，由於該等十字元件的垂直與水平段是相當短。典型而言，針對於一金屬層之特徵所允許的最小線寬度是部分取決於線的長度。長的傳導線跡是具有較寬的最小寬度以避免於線跡之斷裂。於其他實施例，根據圖3A之多個層是以具有相反極性的交替層所堆疊，換言之，於第N個金屬層的一傳導十字元件是具有於第N+1或N-1個金屬層之一上面或下面的十字元件之相反極性(參閱：圖3B)。
對角線的互連件302、304是互連十字元件306、308與部分的十字元件至匯流條310、312。該整合電容器層包括選用式遮蔽條314、316。遮蔽條314、316與底部節點匯流條310、318實質為環繞於層300之頂部節點的傳導元件，包括頂部節點匯流條312、320，其限制電容耦合。第一頂部節點匯流條320沿著層300之一第一邊緣延伸，且第二頂部節點匯流條312自第一頂部節點匯流條320而沿著該層之一第一垂直邊緣延伸。同理，第一底部節點匯流條310沿著該層之一第二邊緣延伸，且第二底部節點匯流條318自第一底部節點匯流條310而沿著該層的一第二垂直邊緣延伸。
圖3B是納入形成於金屬層M1、M2、M3之根據圖3A的層之一種整合電容器330的側視圖。外部元件332、334、336是於該整合電容器的金屬層M3、M2、M1之內而連接至整合電容器的底部節點，且為選用式以傳導通路338、340而層對層式連接。舉例而言，外部元件是一底部節點匯流條或遮蔽條。傳導元件T1、T2、T3、T4連接至頂部節點且於連接至底部節點之傳導元件B1、B2、B3、B4交替。於M2層的傳導元件T5、T6、T7、T8是於傳導元件B5、B6、B7、B8交替且為於M3層的對應元件之相反極性者，提供層間的電容。同理，於M1層的傳導元件B9、B10、B11、B12是於傳導元件T9、T10、T11、T12交替且為於上層的傳導元件之相反極性者。層內的連接(參閱：圖3A之參考符號302、304)是連接於諸層M1、M2、M3內的各個節點之內部傳導元件，避免需要針對於金屬層間的傳導通路以將節點基質的傳導元件連接在一起(比較：圖2B)。該整合電容器是選用式包括形成於一聚矽或矽化物(「聚合」)層之一第一底部節點遮蔽平板342及形成於M4層之一第二底部節點遮蔽平板344。該第一與第二底部節點遮蔽平板、連同於外部底部節點元件332、334、336與通路338、340實質為形成繞於頂部節點傳導基質之一法拉第籠，其遮蔽該頂部節點為免於耦合至於IC的其他節點(即：除了底部節點)。此外，諸如於一M5層(未顯示)的一接地遮蔽平板、接地遮蔽基質或電源供應(例如：VDD )遮蔽基質之遮蔽是選用式納入以遮蔽或實質為環繞該整合電容器。
圖4是根據另一個實施例之一種具有十字與H元件陣列的整合電容器之一層400的平面圖，該層具有層內互連件。一底部節點導線402包括H元件404(即：形狀為如同一「H」的元件)，其運用互連件408為沿著一對角線而互連至十字元件406(即：形狀為如同一「+」的元件)。圖案化層400具有交替的H元件列與十字元件列。於H元件列，連接至底部節點的H元件是與連接至頂部節點的H元件交替。同理，於十字元件列，連接至頂部節點的十字元件是與連接至底部節點的十字元件交替。該等十字元件的垂直傳導件是重疊於該等H元件的垂直傳導件，以提供於相反極性的十字元件與H元件之間的橫向耦合。該傳導元件陣列是提供良好的填充密度(層內電容)，且該等元件的重複性質避免長串的金屬線跡，其可能限制於最小寬度或引起於照相平版印刷期間的混淆，如關於圖1A之上文所述。
延伸沿著垂直邊緣之底部節點匯流條410、412提供對於底部節點導線之內部十字元件、H元件與部分元件的電氣連接。沿著相對垂直邊緣之頂部節點匯流條414、416延伸是同理提供對於頂部節點導線418之內部十字元件、H元件與部分元件的電氣連接。於一特定實施例，根據圖4之諸層是以具有傳導元件的極性為反向之各層而堆疊。自該匯流條為對角線延伸至一個十字元件且接著至交替的H元件與十字元件之互連件是電氣連接於該層的傳導元件至期望的節點。若根據圖4之另一層是形成且該等匯流條的極性為反向，於相對層的傳導元件提供層間(垂直)電容。
注意：所述的層之型式與數目僅為實例，且於一些實施例，其他適合層是可運用，且任何數目個層是可運用。舉例而言，運用的層是可取決於可利用於製程之層的型式與數目，且其他配置將對於熟悉此技術人士為顯而易見。概括而言，根據本發明之實施例，任何適合層及任意數目個層是可運用。
圖5是一種FPGA 500半導體裝置的平面圖，納入根據一個實施例之一種整合電容器。FPGA 500包括CMOS部分於數個功能方塊，諸如：於RAM與邏輯，且為運用一種CMOS製程所製造。根據本發明的一或多個實施例之一或多個整合電容器555納入於FPGA之數個功能方塊的任一者，諸如：一時脈電路505、多重十億位元收發器501或其他的功能方塊；於多個功能方塊之內；或於FPGA 500的一實體區段或部分之內。整合電容器555是特別期待於電容器的一或二個端子為切換之應用，且包括頂部節點遮蔽之實施例是更期待於頂部節點為連接至或切換至於FPGA 500之一種電路的一高阻抗或高增益節點之應用。電容器概括有用於廣泛的種種積體電路及於廣泛的種種應用。舉例而言，一或多個電容器可有用於一種切換電容器網路，諸如：於一類比至數位轉換器，或作為針對於AC發訊之一解耦合或濾波電容器(例如：於MGT)。概括而言，本文所述的電容器結構可有用於其需要電容之任何應用。
FPGA架構包括多個不同的可程式瓦塊(tile)，包括：多重十億位元收發器(MGT；multi-gigabit transceiver)501、可組態邏輯方塊(CLB；configurable logic block)502、隨機存取記憶體方塊(BRAM；random access memory block)503、輸入/輸出方塊(IOB；input/output block)504、組態與時脈邏輯(CONFIG/CLOCK)505、數位訊號處理(DSP；digital signal processing)方塊506、專用輸入/輸出(I/O)方塊507(例如：組態埠與時脈埠)及其他可程式邏輯508，諸如：數位時脈管理器、類比至數位轉換器、系統監視邏輯等等。一些FPGA亦包括：專屬處理器(PROC)方塊510。
於一些FPGA，各個可程式瓦塊包括一可程式互連元件(INT；interconnect)511，其具有往返於各個相鄰瓦塊的一對應互連元件之標準化連接。因此，一起作用的可程式互連元件實施針對於圖示的FPGA之可程式互連結構。可程式互連元件(INT)511亦包括往返於相同瓦塊內的可程式邏輯元件之連接，如由包括在圖5之頂部的實例所示。
舉例而言，一CLB 502可包括可程式規劃以實施使用者邏輯之一可組態邏輯元件(CLE；configurable logic element)512加上單一個可程式互連元件(INT)511。除了一或多個可程式互連元件之外，一BRAM 503可包括一BRAM邏輯元件(BRL；BRAM logic element)513。典型而言，納入於一瓦塊之互連元件的數目視該瓦塊之高度而定。於描繪的實施例，一BRAM瓦塊具有如同四個CLB之相同高度，但是其他數目(例如：五個)亦可運用。除了適當數目的可程式互連元件之外，一DSP瓦塊506可包括一DSP邏輯元件(DSPL；DSP logic element)514。除了一個實例的可程式互連元件(INT)511之外，一IOB 504可包括例如二個實例的輸入/輸出邏輯元件(IOL；input/output logic element)515。如將為熟悉此技術人士所明白，舉例而言，連接至I/O邏輯元件515之實際I/O墊是運用在種種圖示邏輯方塊之上方的疊層金屬所製造，且典型為未限定於輸入/輸出邏輯元件515之區域。於描繪的實施例，接近晶片之中央的柱狀區域(於圖5所示為陰影處)用於組態、時脈與其他控制邏輯。
利用於圖5所示的架構之一些FPGA包括附加的邏輯方塊，瓦解構成FPGA大部分者之規則的柱狀結構。附加的邏輯方塊可為可程式方塊及/或專屬邏輯。舉例而言，於圖5所示的處理器(PROC)方塊510跨越數行的的CLB與BRAM。
注意：圖5僅意圖以說明一個範例的FPGA架構。於一行(column)的邏輯方塊之數目、諸行的相對寬度、行的數目與順序、納入於諸行的邏輯方塊之型式、邏輯方塊之相對尺寸及包括在圖5之頂部的互連/邏輯實施純然為範例性質。舉例而言，於一實際FPGA，典型包括超過一個相鄰行的CLB而無論該等CLB出現在何處，以利於使用者邏輯之有效率的實施。
儘管前文描述根據本發明的一或多個觀點之示範實施例，根據本發明的一或多個觀點之其他與進一步實施例可設計而未脫離其範疇，本發明之範疇由隨後的申請專利範圍與其等效者所決定。列出步驟之申請專利範圍非意指該等步驟之任何順序。商標是各自擁有者之財產權。
100．．．整合電容器
102、104、106、108、110．．．極性之十字元件
112．．．周邊遮蔽
114．．．極性之十字元件
120．．．圖1A之層的橫截面
122、124．．．周邊遮蔽截面
126、128、130、132．．．頂部節點導線
134、136、138、139．．．底部節點導線
140、142、146．．．構件
144．．．末端
200．．．層
202．．．頂部節點互連導線
204．．．底部節點互連導線
206、208、212．．．參差的互連線跡
210．．．間隙
220．．．線跡
222、224．．．金屬元件
225、227．．．層間電容
226、228．．．垂直構件
230、232、244．．．通路
240、242、248、250．．．傳導十字元件
246．．．通路/參差線跡
252．．．十字元件之部分
300．．．層
302、304．．．互連件
306、308．．．十字元件
310、312、318、320．．．匯流條
314、316．．．遮蔽條
330．．．整合電容器
332、334、336．．．元件
338、340．．．通路
342、344．．．遮蔽平板
400．．．層
402．．．底部節點導線
404．．．H元件
406．．．十字元件
408．．．互連件
410、412、414、416．．．匯流條
418．．．頂部節點導線
500．．．FPGA
501．．．多重十億位元收發器
502．．．可組態邏輯方塊
503‧‧‧隨機存取記憶體方塊
504‧‧‧輸入/輸出方塊
505‧‧‧組態與時脈邏輯
506‧‧‧數位訊號處理方塊
507‧‧‧專用輸入/輸出方塊
508‧‧‧其他可程式邏輯
510‧‧‧專屬處理器方塊
511‧‧‧可程式互連元件
512‧‧‧可組態邏輯元件
513‧‧‧BRAM邏輯元件
514‧‧‧DSP邏輯元件
515‧‧‧輸入/輸出邏輯元件
555‧‧‧整合電容器
B1~B12‧‧‧傳導元件
M1~M4‧‧‧金屬層
T1~T12‧‧‧傳導元件
伴隨圖式顯示根據本發明的一或多個觀點之示範實施例；然而，伴隨圖式不應視作限制本發明於圖示的實施例，而是僅用於解說與瞭解。
圖1A是根據一個實施例之一種具有重疊十字元件的重複圖案的整合電容器之一層的平面圖。
圖1B是圖1A之層的橫截面。
圖2A是根據一個實施例之一互連層的平面圖。
圖2B是圖2A之層的橫截面，該層是於根據圖1A的層間。
圖2C是圖2A之層的平面圖，該層重疊於根據圖1A的一層。
圖3A是根據另一個實施例之一種具有十字元件陣列的整合電容器之一層的平面圖，該層具有層內互連件。
圖3B是納入根據圖3A的層之一種整合電容器的側視圖。
圖4是根據另一個實施例之一種具有十字與H元件陣列的整合電容器之一層的平面圖，該層具有層內互連件。
圖5是納入根據一個實施例的整合電容器之一種FPGA的平面圖。
100．．．整合電容器
102、104、106、108、110．．．極性之十字元件
112．．．周邊遮蔽
114．．．極性之十字元件
140、142、146．．．構件
144．．．末端

Claims (10)

  1. 一種於積體電路(IC)中的電容器，包含：一第一複數個傳導十字元件，其形成於該IC的一第一傳導層，該等第一複數個傳導十字元件之各者電氣連接且形成該電容器之一第一節點的一第一部分；一第二複數個傳導十字元件，其形成於該IC的第一傳導層，該等第二複數個傳導十字元件之各者電氣連接且形成該電容器之一第二節點的一第一部分且電容式耦合至第一節點；及一互連層，其形成於藉由該IC的一介電層而與該第一傳導層分離的該IC的一第二傳導層，該互連層具有一第一複數個參差的互連線跡且交替一第二複數個參差的互連線跡，該第一複數個參差的互連線跡連接至該等第一複數個傳導十字元件，且該第二複數個參差的互連線跡連接至該等第二複數個傳導十字元件，每個參差的互連線跡具有與較窄段交替的較寬段。
  2. 如申請專利範圍第1項之電容器，其中，該等第一複數個傳導十字元件之各者是對稱。
  3. 如申請專利範圍第1或2項之電容器，其中，該等第二複數個傳導十字元件之各者是對稱。
  4. 如申請專利範圍第1或2項之電容器，其中，於該等第一複數個傳導十字元件之該等傳導十字元件是藉由介電材料而於該第一傳導層內彼此電氣隔離。
  5. 如申請專利範圍第1項之電容器，更包含：一第三傳 導層，其具有電氣連接且形成該第二節點的一第二部分之一第三複數個傳導十字元件，該第三傳導層藉由該IC的一第二介電層而與該第一傳導層分離。
  6. 如申請專利範圍第5項之電容器，更包含：於第三傳導層之一第四複數個傳導十字元件，其電氣連接且形成該第一節點的一第三部分。
  7. 如申請專利範圍第1項之電容器，其中，該等第一複數個傳導十字元件之一第一個十字元件的一第一水平件是重疊該等第一複數個傳導互連線跡的參差的互連線跡的一部分且配置在該第一水平件的一端處的一傳導通路延伸到該參差的互連線跡。
  8. 如申請專利範圍第1項之電容器，更包含：該IC的一第三層，該互連層是於該第三傳導層與該第一傳導層之間，形成於該第三傳導層之一第三複數個傳導十字元件透過該第一複數個參差的互連線跡而電氣連接到該第一節點；及形成於該第三傳導層之一第四複數個傳導十字元件，其透過該第二複數個參差的互連線跡而電氣連接到該第二節點。
  9. 如申請專利範圍第1項之電容器，其中，一參差的互連線跡位於下方及電氣連接至該等第一複數個傳導十字元件之一第一個十字元件且至少部分位於下方及電容式耦合至該等第二複數個傳導十字元件之一第二個十字元件。
  10. 如申請專利範圍第9項之電容器，其中，於該層的 該第一個十字元件具有帶有一第一寬度之一垂直元件，且該等第一複數個參差的互連線跡之各者具有帶有一第一寬度之一第一部分與帶有大於該第一寬度的一第二寬度之一第二部分。
TW098139288A 2008-11-21 2009-11-19 具有十字元件陣列的整合電容器 TWI409835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/276,296 US8207592B2 (en) 2008-11-21 2008-11-21 Integrated capacitor with array of crosses

Publications (2)

Publication Number Publication Date
TW201027572A TW201027572A (en) 2010-07-16
TWI409835B true TWI409835B (zh) 2013-09-21

Family

ID=41506503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139288A TWI409835B (zh) 2008-11-21 2009-11-19 具有十字元件陣列的整合電容器

Country Status (7)

Country Link
US (1) US8207592B2 (zh)
EP (1) EP2347437B1 (zh)
JP (1) JP5379864B2 (zh)
KR (1) KR101252973B1 (zh)
CN (1) CN102224565B (zh)
TW (1) TWI409835B (zh)
WO (1) WO2010059338A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
IT1403475B1 (it) * 2010-12-20 2013-10-17 St Microelectronics Srl Struttura di connessione per un circuito integrato con funzione capacitiva
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8878337B1 (en) * 2011-07-19 2014-11-04 Xilinx, Inc. Integrated circuit structure having a capacitor structured to reduce dishing of metal layers
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9059305B2 (en) * 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
KR102121745B1 (ko) * 2016-10-26 2020-06-11 가부시키가이샤 무라타 세이사쿠쇼 커패시터
US10403440B2 (en) * 2016-12-02 2019-09-03 Carver Scientific, Inc. Capacitive energy storage device
CN111033656A (zh) * 2017-11-30 2020-04-17 株式会社村田制作所 电容器
US10476514B1 (en) 2018-05-30 2019-11-12 Xilinx, Inc. Circuit for and method of receiving data in an integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437431B1 (en) * 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
US6548400B2 (en) * 2001-06-29 2003-04-15 Texas Instruments Incorporated Method of fabricating interlevel connectors using only one photomask step

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US135042A (en) * 1873-01-21 Improvement in scraping and loading machines
US161725A (en) * 1875-04-06 Improvement in stem-winding watches
US57826A (en) * 1866-09-04 Improvement in portable railroads
US77581A (en) * 1868-05-05 E-s e k b
US181973A (en) * 1876-09-05 Improvement in slate-frame attachments
US1090760A (en) * 1912-12-18 1914-03-17 George A Stanbery Plow.
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4731431A (en) * 1986-02-24 1988-03-15 The Dow Chemical Company Co-oligomerization product of a mixed cyanate and a polymaleimide
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
JP2002033456A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 半導体集積回路における容量素子及びその電源配線
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6870390B1 (en) * 2003-09-11 2005-03-22 Xilinx, Inc. Tx line driver with common mode idle state and selectable slew rates
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006173418A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路の電源構造
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
US7327011B2 (en) * 2005-11-02 2008-02-05 Lsi Logic Corporation Multi-surfaced plate-to-plate capacitor and method of forming same
TWI296852B (en) * 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) * 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
US7439570B2 (en) 2006-06-02 2008-10-21 Kenet, Inc. Metal-insulator-metal capacitors
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
TWI320964B (en) 2006-12-29 2010-02-21 Ind Tech Res Inst Face center cube capacitor and manufacture method thereof
US20090057826A1 (en) * 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548400B2 (en) * 2001-06-29 2003-04-15 Texas Instruments Incorporated Method of fabricating interlevel connectors using only one photomask step
US6437431B1 (en) * 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system

Also Published As

Publication number Publication date
EP2347437A1 (en) 2011-07-27
TW201027572A (en) 2010-07-16
JP5379864B2 (ja) 2013-12-25
CN102224565B (zh) 2014-06-18
EP2347437B1 (en) 2016-08-17
KR20110094192A (ko) 2011-08-22
CN102224565A (zh) 2011-10-19
KR101252973B1 (ko) 2013-04-15
JP2012509597A (ja) 2012-04-19
US20100127349A1 (en) 2010-05-27
US8207592B2 (en) 2012-06-26
WO2010059338A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
TWI409835B (zh) 具有十字元件陣列的整合電容器
TWI415245B (zh) 具有交互連接側翼的整合電容器
TWI409838B (zh) 具有纜線平板的整合電容器
US7994609B2 (en) Shielding for integrated capacitors
TWI474351B (zh) 具有交替疊層部分的整合電容器
US7994610B1 (en) Integrated capacitor with tartan cross section
TWI451558B (zh) 整合電容器之遮蔽