TWI451558B - 整合電容器之遮蔽 - Google Patents

整合電容器之遮蔽 Download PDF

Info

Publication number
TWI451558B
TWI451558B TW098139283A TW98139283A TWI451558B TW I451558 B TWI451558 B TW I451558B TW 098139283 A TW098139283 A TW 098139283A TW 98139283 A TW98139283 A TW 98139283A TW I451558 B TWI451558 B TW I451558B
Authority
TW
Taiwan
Prior art keywords
conductive
capacitor
node
layer
conductive elements
Prior art date
Application number
TW098139283A
Other languages
English (en)
Other versions
TW201034163A (en
Inventor
Patrick J Quinn
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/276,291 external-priority patent/US7994610B1/en
Priority claimed from US12/276,289 external-priority patent/US7994609B2/en
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201034163A publication Critical patent/TW201034163A/zh
Application granted granted Critical
Publication of TWI451558B publication Critical patent/TWI451558B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

整合電容器之遮蔽
【相關申請案】
此件專利申請案與由Patrick J.Quinn所共同擁有之標題為「具有格子(tartan)橫截面的整合電容器」的美國專利申請案、由Patrick J.Quinn所共同擁有之標題為「具有交互連接側翼的整合電容器」的美國專利申請案、由Patrick J.Quinn所共同擁有之標題為「具有纜線平板的整合電容器」的美國專利申請案、由Patrick J.Quinn所共同擁有之標題為「具有十字元件陣列的整合電容器」的美國專利申請案及由Jan L.de Jong等人所共同擁有之標題為「具有交替疊層部分的整合電容器」的美國專利申請案同時提出，此等美國專利申請案之揭露內容實際各自以參照方式而將其整體納入於本文。
本發明是關於形成於積體電路中(IC；integrated circuit)的電容器，通稱為整合電容器。
製造IC之方法典型包括：一前端處理順序，其中，諸如電晶體之種種的電氣元件形成於一半導體基板；及，一後端處理順序，概括包括形成具有傳導通路(via)的介電材料與圖案化(patterned)傳導材料(典型為金屬)的交替層或使用其他技術以互連金屬層來形成一種三維的接線結構，其連接電氣元件至其他電氣元件及IC之端子。
電容器為了種種目的而用於IC系統。於多個實例，納入(整合)一電容器於IC晶片是期待的。一種簡單的方式是形成具有一介於中間的介電質的二個傳導平板；然而，此針對於取得的電容而消耗相當大的面積。用於增大一既定面積的電容之一種技術運用多個傳導平板，各個傳導平板與鄰近的平板由介電質所分開。另外的技術運用傳導板條(strip)，亦稱為傳導線條(line)、傳導指部(finger)或傳導線跡(trace)，其交替地連接至第一與第二電容器端子(節點)。於傳導板條之間耦合的側壁提供電容。以垂直一致性排列或配置之傳導板條層可附加以進而增大一種整合電容器結構的電容。
一種電容器具有連接至第一節點之於連續層的若干個傳導板條且與連接至整合電容器之第二節點的相等數目個傳導板條交替。該傳導板條是於連續層上偏置了半個單元，使得連接至第一節點之一傳導板條具有於其上方且二側的連接至第二節點之傳導板條。提供針對於各個節點之於一層的相等數目個傳導板條是與至基板的各個節點之耦合平衡，此是期望於一些應用中，但為不期望於其他者，諸如：切換式應用，其中，於一個節點處具有較小的耦合是期望的。為了降低對於基板之耦合，一厚的二氧化矽層是用於基板與第一層的傳導板條之間。此可能難以整合於一種標準CMOS製造順序且可能需要另外的步驟以附加至標準處理流程。重疊的平行傳導板條運用匯流板條而連接在其末端，匯流板條消耗額外的表面積。
提供一種整合電容器之另一個方式是具有連接至該電容器的交替節點之於一層的傳導板條及連接至相同節點的重疊傳導板條。此本質為形成連接至該電容器的第一節點之一簾幕(curtain)的傳導板條與互連通路及連接至第二節點之相鄰簾幕的傳導板條與互連通路。連接至該相同節點的重疊傳導板條避免關聯於匯流板條之喪失的表面積；然而，層間的電容是降低，因為上方板條如同下方板條而連接至相同節點。此效應是稍微排除，因為隨著臨界尺寸縮小，板條間的電容相較於層間的電容而成為較為強勢。換言之，於連續金屬層之間的介電層分離隨著減小臨界尺寸而成為愈來愈大於傳導板條之間的介電分離。
習用的整合電容器經常容易受到電子雜訊的影響，電子雜訊可影響IC的性能。於一些應用，諸如：一濾波電容器應用，其中，電容器節點之一者(典型為底部節點)連接至接地或至一電源供應器電壓，某個程度的雜訊經常為可容許。然而，於其他應用，諸如：當該電容器為運用於一訊號路徑(即：作為一耦合電容器或切換電容器)，雜訊耦合將嚴重使得電路性能降級。耦合於一電容器的雜訊特別在當極低的類比電壓透過該電容器所耦合而有問題，尤其是於一種晶片之系統，其相較於其他型式的IC(諸如：一記憶體晶片)而經常產生較多的電氣雜訊。因此，針對於一IC之所用的低雜訊應用，提供較佳的雜訊免除性之整合電容器是期望的。
一種於積體電路(integrated circuit，IC)中的電容器包括：一核心(core)電容器部分，具有形成於IC的一第一傳導層之電氣連接且形成該電容器之一第一節點的部分者之一第一複數個傳導元件，以及形成於第一傳導層之電氣連接且形成該電容器之一第二節點的部分者之一第二複數個傳導元件。第一複數個傳導元件與第二複數個傳導元件是於第一傳導層交替。電氣連接且形成第一節點的部分者之一第三複數個傳導元件形成於相鄰於第一傳導層的一第二傳導層，第二複數個傳導元件的至少一些部分重疊且垂直地耦接至第三複數個傳導元件的至少一些部分。該種電容器亦包括：一遮蔽電容器部分，具有一第四複數個傳導元件，其形成於至少該IC的第一傳導層、該IC的第二傳導層、該IC的一第三傳導層與一第四傳導層。第一與第二傳導層是於第三與第四傳導層之間。遮蔽電容器部分電氣連接且形成該電容器之第二節點的二部分者且環繞第一與第三複數個傳導元件。
圖1運用根據本發明實施例的電容器102、104之一種電路100的電路圖。電容器104之頂部節點108可切換為連接至或斷開自一放大器116之一高阻抗輸入114。底部節點112連接至一開關。回授電容器102之頂部節點106亦連接至放大器116之高阻抗輸入114而底部節點110連接至放大器116之輸出118。回授電容器102由閉合開關119而可切換成短路。耦合電容器104具有由一底部節點遮蔽120所遮蔽之一頂部節點108，底部節點遮蔽120是藉著電氣連接至底部節點之傳導結構而實質環繞頂部節點108且降低該頂部節點108對於電路100的其他節點之寄生電容耦合。對於頂部節點108之連接是透過於底部節點遮蔽120之一間隙所作成。雖然底部節點遮蔽是顯示為連續，於一些實施例，底部節點遮蔽是由數個傳導元件所作成，諸如：金屬絲線、金屬通路、與聚矽或矽化物平板或板條，以形成圍繞頂部節點之一傳導籠，遮蔽該頂部節點免於電子雜訊且免於對於IC的其他節點之耦合。於一些實施例，底部節點遮蔽藉由耦合至頂部節點而助於整合電容器的整體電容。注意：一電容器概括視為一種二端子元件，且如本文所述的「頂部」與「底部」節點概括對應於電容器的此二個端子。因此，下述的結構可視為(例如：電氣)連接至一個節點或另一個節點、或形成一節點的部分者。一節點未分開與其所連接的電容結構，而是彼等結構可形成一節點的部分者。
回授電容器102是具有由一底部節點遮蔽122、及由一選用式參考遮蔽124所遮蔽之一頂部節點110。參考遮蔽124連接至存在於IC之一相當穩定的參考電壓，諸如：類比接地、數位接地或VDD 。參考遮蔽124實質為環繞底部節點遮蔽122且遮蔽底部節點免於實質耦合至超過一個電壓參考(例如：底部節點是耦合至VDD 或接地而非為二者)。於其他實施例，一參考遮蔽是部分環繞一底部節點遮蔽。參考遮蔽具有一間隙，其允許電氣接觸為作成至底部節點，如上所述。
術語「頂部」節點與「底部」節點是無須為關於相對於IC或其他結構之該等節點的實際方位，而是運用為權宜的術語。於一些電路應用，一電容器之頂部節點是指該節點為連接至一放大器或其他元件之一高阻抗或高增益埠。於一種晶片上系統(SoC；system-on-chip)，於一類比至數位轉換器(ADC；analog-to-digital converter)的準確度相依於在頂部節點(對於除了底部節點外的所有其他節點)的寄生電容(Ctop )與於二個節點間的有用浮動訊號電容的電容(Csig )之比值。遮蔽頂部平板免於接地電流或電壓供應變動是期待的，使得Ctop 維持為低。運用底部節點以實質環繞頂部節點來隔離該頂部節點免於耦合於電路的其他節點，藉由實質形成圍繞該頂部節點之法拉第殼的一部分，且於一些實施例，使得該頂部節點疏遠於IC的其他傳導元件。熟悉此技術之人士所瞭解的是：對於頂部節點之電氣連接通過底部節點遮蔽所作成，且因此底部節點遮蔽非完全環繞頂部節點。
於一些實施例，頂部節點之一些側邊保留未遮蔽。舉例而言，實際遠離其他節點之頂部節點的一端是可能保留未遮蔽。於其他實施例，整合電容器是運用作為設計單元，且相鄰的整合電容器並聯連接以得到一較高的總電容。於一些實施例，相鄰共同連接的整合電容器之底部節點遮蔽的部分者是省略，允許較高的封裝密度。
諸如可程式邏輯元件之複合IC經常具有形成於一半導體基板之由介電材料層所分開的數個圖案化金屬層，其用於接線連接與其他功能，通稱為IC的「後端」。本發明之一些實施例可適於現存CMOS處理程序，藉由運用形成期望的圖案於適當金屬層之遮罩(mask)及通過於IC的後端之金屬間的介電質(IMD；inter-metal dielectric)層或層間的介電質(ILD；inter-layer dielectric)之通路(via)。通路運用數種習知技術之任一者所形成，諸如：接觸插頭(contact plug)、金屬鑲嵌(damascene)或雙金屬鑲嵌技術。同理，傳導板條運用數種習知技術之任一者所形成，諸如：薄膜金屬蝕刻(etch)、薄膜金屬升離(lift-off)、金屬鑲嵌與雙金屬鑲嵌技術。於一些實施例，該等傳導層之一者是一聚矽或矽化物層。於再一個實施例，於半導體基板之一傳導井形成一電容器平板或一遮蔽的一部分。
圖2A根據本發明一個實施例的一種整合電容器之一部分200的等角視圖。一底部平板傳導基質(matrix)202包括：由一第一複數個傳導板條204、206所構成之一第一底部平板層B與由一薄片的聚矽或矽化物所構成於通稱為一「聚合(poly)」層之一第二底部平板層B’，均為連接至整合電容器之底部節點。於此實施例之底部節點相較於頂部節點而較不易受到電子雜訊的影響之電容器節點，當電容器為運用於特定電路應用。一頂部平板傳導基質212是由第一底部平板層B所覆蓋且由第二底部平板層B’所置於下面，第二底部平板層B’是形成圍繞頂部節點之一部分的法拉第遮蔽。
因為熟悉IC製造技術人士所熟知的設計佈局規則，第一底部平板層是由板條而非為一連續薄片所構成。概括而言，各個金屬層具有最小與最大的金屬線寬度與最小的分隔。聚矽與矽化物層典型為具有不同於圖案化金屬層之設計與處理規則，允許當聚合層運用時以形成該底部平板層為一連續薄片的聚合物。同理，大的傳導區域可形成於半導體基板(例如：一N井或一P井)以形成一連續的傳導薄片。於一個替代實施例，第二底部平板層形成於基板的一傳導井。傳導井與聚合層由一相當薄的介電層所分開，提供良好的電氣性能，即使N井相較於一金屬層或聚合層而概括為較不傳導。運用一傳導井以形成一遮蔽之部分者是更為期待的，因為一溝槽(moat)可形成圍繞N井或P井所形成之基板部分，進而隔離N井或P井免於雜散電流。一傳導井之運用於一遮蔽是亦為期待的，因為該井由金屬以相當對稱方式所環繞，導致通過該遮蔽的井部分之對稱電流。
於底部平板層B之傳導板條204、206透過通路(未顯示，參閱：例如通路214)而電氣連接至於下層的橫向(即：概括正交)傳導板條，使得於第一底部平板層B之金屬層的傳導板條204、206之間的互連是不必要。替代而言，傳導交接件(於金屬層的板條之間的交叉連接)選用式納入於第一底部平板層以連接於該層的傳導板條，此改良遮蔽。
同理，一頂部平板層T由連接至整合電容器之頂部節點的複數個傳導板條216、218所構成。於頂部平板層T的傳導板條是橫向於頂部平板層T之上方的傳導板條T1、T2、T3、T4、T5且橫向於頂部平板層T之下方的傳導板條T6、T7、T8、T9、T10，且於頂部平板層T的傳導板條透過通路而電氣連接至彼此及頂部平板層T之上方與下方的橫向傳導板條。於一些實施例，傳導板條(例如：T1、B1)由一最小寬度的金屬線所作成且通稱為「傳導絲線」或「金屬絲線」及提供高的線密度與高的橫向電容。於平板層的傳導板條之間的橫向電容未促成於整合電容器的比電容(specific capacitance)，因為該等金屬板條連接至相同節點，且於平板層的傳導板條經常較最小金屬線寬度為寬。
平板層B、T、B’不具有交替的傳導板條，而是於此等層的所有傳導板條均連接至整合電容器的頂部節點或底部節點。根據圖2A之一種電容器的組態提供底部平板B、B’，其遮蔽頂部平板的傳導元件，因為該等傳導元件嵌入於IC堆疊的第一與第二底部平板層之間。於頂部平板傳導基質的右與左側之傳導簾幕(參閱：圖2B之參考符號236、238)由於第一底部平板B與第二底部平板B’之間的通路與金屬層所形成且延伸沿著一第三方向(例如：於圖2A所示的Z方向)，以實質形成一傳導平面(於由Y與Z軸所定義的平面)。該整合電容器之底部平板傳導基質鬆弛地環繞該整合電容器之頂部平板傳導基質，使得該頂部平板是於頂部、底部、右側與左側而耦合該底部平板。於再一個實施例，附加的傳導簾幕選用式添加於由X與Y軸所定義的平面，以覆蓋(遮蔽)於此等平面之頂部節點傳導元件的末端。
圖2B根據圖2A之一種整合電容器220的側視圖。該側視圖沿著於圖2A之箭頭A的方向所取得。該種整合電容器具有一核心電容器部分201與一遮蔽電容器部分203。遮蔽電容器部分203基本為一底部節點遮蔽，具有形成於一IC的一後端堆疊222的第五層M5之一第一遮蔽層B，後端堆疊222包括金屬層M1、M2、M3、M4、M5與介於其間的介電層，其具有延伸通過介電層的通路(例如：通路256)以連接金屬層。為了圖示清楚，該等介電層未顯示為影線，由於其為熟悉IC處理技術人士所明瞭。
根據替代實施例之整合電容器包括附加的金屬層。該種整合電容器包括一選用式參考遮蔽，其於此實施例為連接至VDD 之一參考遮蔽。參考遮蔽包括：形成於IC的半導體基板226且由一傳導井(N井)所構成之一遮蔽平板224、形成於M5金屬層之一頂部遮蔽平板225與傳導簾幕240、242。
遮蔽電容器部分203形成圍繞核心電容器部分201之一傳導覆層(sheath)，核心電容器部分201具有交插的頂部與底部節點傳導絲線，其提供於M1與M3金屬層的高比橫向電容與於M1與M3的底部節點元件與於M2的頂部節點元件之間的垂直電容，M2相鄰於M1與M3。遮蔽電容器部分由於耦合至於M1、M2與M3的頂部節點傳導元件而增加附加的電容。於一個典型的實施例，各層之交插的絲線將具有數百條絲線且於該等絲線之間的橫向耦合整合電容器之總電容的重要部分。
第二底部平板層B’形成於IC之聚合層。於一個替代實施例，第二底部平板層形成如同板條於一後端堆疊的一金屬層，諸如：M1或M2，後端堆疊具有另外的金屬層。利用聚合層為用於第二底部平板層允許一種遮蔽式整合電容器(不具有選用式VDD 遮蔽)為形成於一種四金屬層IC。於一個替代實施例，形成於半導體基板之一傳導井運用為第二底部平板層，允許一個實施例製造於一IC的三個金屬層，或允許附加的金屬層以供提高一既定面積之一電容器的比電容。在基板與聚合層之上方的介電層(未個別顯示)通稱為一層間的介電質(ILD)，且連接聚合層至基板的N+傳導區域230之傳導元件228通稱為一接點，相對於一通路。於聚合層與N井之間的一閘介電層(未個別顯示)典型為相較於ILD層而較薄許多。
圖2B是非依比例所繪製。概括而言，IMD與ILD層的厚度大於交插層M3與M1的交插傳導板條(例如：T1與B1)之間的間距。於一示範實施例，ILD層是約300nm厚的氧化矽，而於聚合層與M1層之間的介電層是約100nm厚且較高的諸層是約250nm。於一層的金屬線跡之間的最小間隔典型為較小許多，因此於T1與B1之間的側壁電容是例如為大於T1與B之間的垂直電容。同理，於頂部平板傳導基質的二端(例如：T1、T4、T5、T8與T的二端)與傳導簾幕236、238之間與於末端通路251、252與簾幕通路254、256之間的側壁電容提供附加的電容，其補償於M4、M2與聚合層之交插的欠缺。隨著節點技術變小且於交插層的傳導板條之間的最小尺度減小，於交插金屬板條與通路之間的側壁電容對於整體電容的相對作用是提高。
選用式參考遮蔽包括一第一遮蔽層225與其形成於N井的遮蔽平板224，該遮蔽層225與遮蔽平板224透過一組的通路、金屬、聚合物與接點所連接。該等通路、金屬、聚合物與接點形成基本為該參考遮蔽的右側與左側垂直部分之一第一遮蔽簾幕與一第二遮蔽簾幕。於再一個實施例，底部平板傳導基質之第三與第四傳導簾幕包圍該底部節點遮蔽與核心電容器之如圖所示的前與後平面。此等圖式是為了圖示清楚而未顯示，由於熟悉此技術人士鑒於側視圖所示的傳導與遮蔽簾幕而將瞭解。
參考遮蔽連接至一穩定的電壓參考，諸如：VDD 或接地，以降低底部節點對於超過一個電壓節點的耦合。舉例而言，底部節點基質實質僅為耦合至頂部節點及至VDD 。IC的其他節點對於底部節點之可忽略的耦合是存在。同理，若遮蔽連接至接地而非為VDD ，底部節點將僅為耦合至頂部節點及接地。
針對於底部節點為同時耦合至VDD 及接地概括為不期待的，因為底部節點將作用為接地與VDD 之間的一橋樑，且舉例而言為可耦合於二個節點之間的不期待的切換電流。然而，於一些實施例，對於VDD 及接地之限制的耦合是可接受，特別是若該底部節點遮蔽至一參考遮蔽之耦合是限制於連接至基板的一隔離部分之傳導元件，或若是該接地節點合理適當為隔離自一數位接地節點之一類比接地節點。
一間隙或類似的特徵(未顯示，參閱：圖1)提供於該遮蔽以允許對於底部節點傳導基質之電路連接，且一第二間隙或類似的特徵提供於該遮蔽，一第三間隙或類似的特徵提供於底部平板傳導基質以允許對於頂部節點傳導基質之連接。於省略前端與後端的傳導簾幕或遮蔽簾幕之實施例，舉例而言，對於傳導基質之電氣連接可於正交於圖面平面之方向來引出。底部節點遮蔽是亦可沿著頂部節點連接至一開關來引出，舉例而言，以進一步遮蔽該頂部節點。
圖2C是一種整合電容器250的側視圖，具有根據一個實施例之一種接地遮蔽286(表示為虛線)。整合電容器250包括：一核心電容器部分282，包括交替連接至該電容器的相對節點之於一金屬層(例如：M1、M3)內的傳導元件(絲線)；及，一遮蔽電容器部分(底部節點遮蔽)284。舉例而言，於M3，T1、T2、T3與T4和B1、B2與B3交替；且於M1，T5、T6、T7與T8和B5、B6與B7交替。於核心電容器部分282之交替的傳導元件提供有效的橫向電容，其隨著製造尺度降低且該等傳導元件成為較接近在一起而改良。類似的橫向電容得到於頂部節點元件T1、T4、T5、T8與T的二端與形成參考遮蔽的對應底部節點元件之間。遮蔽電容器部分284環繞核心電容器部分282以形成一傳導籠(cage)，其降低該頂部節點對於IC的其他節點之耦合。
整合電容器250產生自核心電容器部分282且亦自於核心電容器部分282與遮蔽電容器部分284的頂部節點元件間的耦合之良好的比電容，實質為每單位面積的矽之CSIG 。
該種整合電容器包括一選用的接地遮蔽286，其部分環繞底部節點遮蔽284，基本形成一法拉第杯。接地遮蔽降低於IC所產生的電子雜訊，否則其可能耦合至整合電容器250的底部節點或頂部節點。於一特定實施例，一參考遮蔽平板287形成於M5層，提供一個低電阻的接地路徑以供連接該接地遮蔽286至IC的一或多個接地端子。於一特定實施例，接地遮蔽286連接至IC的類比接地而非為數位接地，以避免將出現於數位接地之高的切換電流與電子雜訊。於IC的一數位接地節點之高的切換電流是針對於FPGA而特別為有問題，其中，電路的整個方塊經常為接通及切斷。
一VDD 遮蔽杯258(表示為虛線)包括一遮蔽平板260，其形成於半導體基板226的一N井。VDD 偏壓透過傳導簾幕262、264或者是透過傳導(pillar)而引至N井VDD 遮蔽。提供VDD 遮蔽杯258進一步遮蔽該種整合電容器的頂部節點與底部節點免於電氣雜訊。於一些IC，M5層可能僅為一接地遮蔽而不具有允許於M5之VDD 互連。
圖2D是一種整合電容器270的視圖，具有根據另一個實施例之一種接地遮蔽。電容器270包括一核心電容器部分282與一底部節點遮蔽，其形成關於圖2A-2C之如上所述的一遮蔽電容器部分284。遮蔽電容器部分284環繞核心電容器部分282且隔離該核心電容器部分免於電子雜訊，類似於一電纜之一外部傳導覆層如何隔離內部接線免於電子雜訊。於再一個實施例，底部節點遮蔽延伸於未顯示於此視圖之電容器核心的末端(即：其為於視圖的平面之末端)。於一特定實施例，接地遮蔽連接至類比接地而非為連接至數位接地。於一特定實施例，N井281形成於其中且接地遮蔽之傳導簾幕274、276為由P+區域278、280所連接至其之基板226的部分選用式形成於一溝槽(未顯示)，其隔離該基板的溝槽部分免於基板的其他部分之雜散電流。接地遮蔽與VDD 遮蔽形成類似於雙保護環遮蔽之一種遮蔽結構，且特別期待於有電氣雜訊的環境以遮蔽該整合電容器之頂部節點。於一替代實施例，VDD 遮蔽是省略。
圖3A根據一個替代實施例之一種整合電容器300的側視圖。一核心電容器部分304包括交替連接該電容器的相對節點之於一金屬層(例如：M1、M2、M3)內的傳導元件(例如：絲線)。舉例而言，於M3，T1、T2、T3與T4和B1、B2與B3交替；於M2，T5、T6與T7和B4、B5、B6與B7交替；且於M1，T8、T9、T10與T11和B8、B9與B10交替。頂部節點元件T1、T4、T8與T11橫向耦合於底部節點遮蔽元件。同理，B4垂直耦合於T1與T8，提供提高比電容之垂直電容。
於核心電容器部分304之交替的傳導元件提供橫向電容，其隨著製造尺度降低且該等傳導元件成為較接近在一起而改良。儘管於一金屬層的各個端元件為橫向耦合於電氣連接至整合電容器的相對節點之一傳導絲線將概括為合意，於一實際裝置，於各個金屬層可能具有數百個並聯的傳導絲線，且其為非相反極性之很少的列端是可能具有相當少的不利效應。
一接地遮蔽306包括接地遮蔽傳導簾幕308、310，其為實質環繞該整合電容器之核心電容器部分304與遮蔽電容器部分302。接地遮蔽傳導簾幕308、310包括聚合元件312、314與對於基板226的P+區域320、322之接點316、318。於一個範例的應用，於M5層之接地平板287連接至IC之一類比接地端子。該基板是相當高電阻；然而，底部節點平板B’仍為適當遮蔽而免於耦合至其他節點，因為在B’之下方的矽相對為無電氣雜訊，特別是若基板部分形成於一溝槽且接地遮蔽典型為作成關於基板之接觸於該接地遮蔽的周邊。
接地節點平板287具有對於接地之相當低的電阻，因為其為一金屬層。於一特定IC應用，M5層運用作為針對於IC的類比部分之一接地遮蔽層，且由具有多個接地連接點之寬的接地板條(參閱：圖3B)所構成，而非為如同於其他金屬層之非正規的薄線跡。於一些IC應用特別為期待以維持該類比接地遮蔽層之完整性；然而，包括一VDD 遮蔽平板於類比接地遮蔽層之實施例有用於諸多IC，因為VDD 遮蔽連接至一純淨(即：相對為無電氣雜訊)供應，阻斷自下面的類比電路之電氣雜訊而免於影響IC的其餘部分，類似於接地平面之效應。於該等實施例，於一VDD 遮蔽平板與接地平面之間的小的餘裕提供相當少的面積以針對於無用的電氣雜訊發射之發生。
圖3B是圖3A之M5與M4層的部分剖視平面圖，顯示接地平板287與在下面的底部節點遮蔽平板B之一部分。接地平板287是由寬的板條350、352、354所構成，板條350、352、354覆蓋上方底部節點遮蔽平板B的傳導絲線356、358、360、366。接地平板板條350、352、354之間的間隙362、364界定在傳導絲線360、366之上，使得一導線置於間隙之下，此改良該種整合電容器的頂部節點之遮蔽；然而，此細節非為必要於所有的實施例。
圖4A根據又一個替代實施例之一種整合電容器400的側視圖，其具有一種底部節點遮蔽電容器部分404。底部節點遮蔽電容器部分404覆蓋一核心電容器部分402，其具有電氣連接至整合電容器400的頂部節點之一組的傳導簾幕TC1、TC2、TC3、TC4且交插電氣連接至整合電容器的底部節點之一組的傳導簾幕BC1、BC2、BC3、BC4、BC5。該等傳導簾幕基本為形成於連續金屬層之傳導絲線，由傳導通路所連接以實質形成垂直延伸往返於圖示平面之一傳導薄片。對於頂部節點傳導基質之電氣連接是透過於底部節點遮蔽之一間隙或藉由引出自該等金屬層一者的末端之一分接頭(傳導線跡)而作成。底部節點傳導簾幕BC1、BC2、BC3、BC4、BC5透過上方底部節點平板B與下方底部節點平板B’所電氣連接，但是替代而言可透過一者或另一者所連接。傳導簾幕BC1與BC5連接該上方底部節點平板B與下方底部節點平板B’(其形成於IC的聚合層)且形成該整合電容器之遮蔽電容器部分404的部分者，並且提供對於核心電容器部分402之相鄰的頂部節點傳導簾幕TC1、TC4的橫向電容。一接地遮蔽杯406由形成於M5層的一接地遮蔽平板407所形成，且具有延伸自接地遮蔽平板407而朝向基板226之傳導簾幕G1 、G2 。於再一個實施例，該等傳導簾幕透過聚合層而延伸至基板226(參閱：例如圖3A)。
圖4B根據另一個實施例之於IC的一種遮蔽式整合薄介電質電容器420的橫截面。該薄介電質電容器運用於基板424的一傳導井422作為電容器之一第一平板425(「基板平板」)。該薄介電質電容器之一第二平板(「閘層平板」)426形成於一聚矽、矽化物或金屬層，其通常為IC之閘層。閘層平板426與基板平板425由一薄介電層428所分開，薄介電層428通常形成IC的一閘氧化物層或閘介電層。諸如特定FPGA之一些IC具有超過一個可允許的閘介電層厚度，通常稱為薄的氧化物、中的氧化物或厚的氧化物。儘管最薄的閘介電層將提供最高的比電容，較厚的薄介電質(諸如：中的氧化物或厚的氧化物)於一既定操作電壓而提供優越的可靠度與產量。針對於一薄介電質電容器的最大操作電壓典型為小於針對於其具有相同介電閘層之一FET的最大閘電壓。不同於ILD層與IMD層(為了圖示清楚而未顯示)，其中，一低介電材料概括為期望，閘介電材料較佳為具有一相當高的介電常數以提供於IC的MOSFET閘極與通道之間的良好耦合，其增強該薄介電質電容器420的比電容。
一電容器遮蔽部分形成為圍繞該閘層平板426，其於一特定應用為整合電容器420之頂部節點。因此，該遮蔽是一底部節點遮蔽電容器部分。該遮蔽包括基板平板425、接點432、434及形成於IC的一金屬層或一第二聚合層之上方底部節點遮蔽平板436。該等接點概括間隔於上方平板436的周邊以實質形成其圍繞該閘層平板426之一法拉第籠。於一替代實施例，上方平板形成於未運用該等接點而為直接覆蓋於基板之一第二聚合層。
基板平板425均為核心電容器部分(即：基板平板、閘介電層與閘層平板所形成的核心電容器)與遮蔽電容器部分之一元件。該基板平板替代為形成於一P井或於不具有一井之原本的基板。上方底部節點遮蔽平板436包括一間隙438，對於頂部節點(閘層平板426)之電氣接觸透過間隙438所作成，而對於基板之電氣接觸可透過上方底部節點遮蔽平板436與接點432、434所作成。因此，整合電容器420之頂部節點是遮蔽免於電氣雜訊。
由於該閘層平板形成於聚合層，其可為一連續薄片的導體且無須由板條或絲線所形成，如同於上方的金屬層。同理，基板平板可為一連續薄片。該上方底部節點遮蔽平板典型為由一組最大寬度的金屬線所形成，該等金屬線互連於該層內以近似為一連續薄片。該上方底部節點遮蔽平板實質為助於該整合電容器的比電容而且亦遮蔽該頂部節點免於電氣雜訊。針對於根據一個實施例的一種薄介電質電容器(其運用約250nm厚度的厚氧化物所製造於IC)之估計的比電容是約為7fF/μm2 。
注意：所述的層之型式與數目僅為實例，且於一些實施例，其他適合層是可運用，且任何數目個層是可運用。舉例而言，運用的層可取決於可利用於製程之層的型式與數目，且其他配置將對於熟悉此技術人士為顯而易見。概括而言，根據本發明之實施例，任何適合層及任意數目個層是可運用。
圖5是一種FPGA 500半導體裝置的平面圖，納入根據一個實施例之一種整合電容器。FPGA 500包括CMOS部分於數個功能方塊，諸如：於RAM與邏輯，且運用一種CMOS製程所製造。根據本發明的一或多個實施例之一或多個整合電容器555納入於FPGA之數個功能方塊的任一者，諸如：一時脈電路505、多重十億位元收發器501或其他的功能方塊；於多個功能方塊之內；或於FPGA 500的一實體區段或部分之內。整合電容器555是特別期待於電容器的一或二個端子為切換之應用，且包括頂部平板遮蔽之實施例是更期待於頂部平板為連接至或切換至於FPGA 500之一種電路的一高阻抗或高增益節點之應用。電容器概括為有用於廣泛的種種積體電路及於廣泛的種種應用。舉例而言，一或多個電容器可為有用於一種切換電容器網路，諸如：於一類比至數位轉換器或作為針對於AC發訊之一解耦合或濾波電容器(例如：於MGT)。概括而言，本文所述的電容器結構可有用於需要電容之任何應用。
FPGA架構包括多個不同的可程式瓦塊(tile)，包括：多重十億位元收發器(MGT；multi-gigabit transceiver)501、可組態邏輯方塊(CLB；configurable logic block)502、隨機存取記憶體方塊(BRAM；random access memory block)503、輸入/輸出方塊(IOB；input/output block)504、組態與時脈邏輯(CONFIG/CLOCK)505、數位訊號處理(DSP；digital signal processing)方塊506、專用輸入/輸出(I/O)方塊507(例如：組態埠與時脈埠)及其他可程式邏輯508，諸如：數位時脈管理器、類比至數位轉換器、系統監視邏輯等等。一些FPGA亦包括：專屬處理器(PROC)方塊510。
於一些FPGA，各個可程式瓦塊包括一可程式互連元件(INT；interconnect)511，其具有往返於各個相鄰瓦塊的一對應互連元件之標準化連接。因此，一起作用的可程式互連元件實施針對於圖示的FPGA之可程式互連結構。可程式互連元件(INT)511亦包括往返於相同瓦塊內的可程式邏輯元件之連接，如由包括在圖5之頂部的實例所示。
舉例而言，一CLB 502可包括可程式規劃以實施使用者邏輯之一可組態邏輯元件(CLE；configurable logic element)512加上單一個可程式互連元件(INT)511。除了一或多個可程式互連元件之外，一BRAM 503可包括一BRAM邏輯元件(BRL；BRAM logic element)513。典型而言，納入於一瓦塊之互連元件的數目視該瓦塊之高度而定。於描繪的實施例，一BRAM瓦塊具有如同四個CLB之相同高度，但是其他數目(例如：五個)亦可運用。除了適當數目的可程式互連元件之外，一DSP瓦塊506可包括一DSP邏輯元件(DSPL；DSP logic element)514。除了一個實例的可程式互連元件(INT)511之外，一IOB 504可包括例如二個實例的輸入/輸出邏輯元件(IOL；input/output logic element)515。如將為熟悉此技術人士所明白，舉例而言，連接至I/O邏輯元件515之實際I/O墊是運用在種種圖示邏輯方塊之上方的疊層金屬所製造，且典型為未限定於輸入/輸出邏輯元件515之區域。於描繪的實施例，接近晶片之中央的柱狀區域(於圖5所示為陰影處)用於組態、時脈與其他控制邏輯。
利用於圖5所示的架構之一些FPGA包括附加的邏輯方塊，瓦解構成FPGA大部分者之規則的柱狀結構。附加的邏輯方塊可為可程式方塊及/或專屬邏輯。舉例而言，於圖5所示的處理器(PROC)方塊510跨越數行的的CLB與BRAM。
注意：圖5僅意圖以說明一個範例的FPGA架構。於一行(column)的邏輯方塊之數目、諸行的相對寬度、行的數目與順序、納入於諸行的邏輯方塊之型式、邏輯方塊之相對尺寸及包括在圖5之頂部的互連/邏輯實施純然為範例性質。舉例而言，於一實際FPGA，典型包括超過一個相鄰行的CLB而無論該等CLB出現在何處，以利於使用者邏輯之有效率的實施。
儘管前文描述根據本發明的一或多個觀點之示範實施例，根據本發明的一或多個觀點之其他與進一步實施例可設計而未脫離其範疇，本發明之範疇由隨後的申請專利範圍與其等效者所決定。列出步驟之申請專利範圍非意指該等步驟之任何順序。商標是各自擁有者之財產權。
100．．．電路
102、104．．．電容器
106、108．．．頂部節點
110、112．．．底部節點
114．．．高阻抗輸入
116．．．放大器
118．．．輸出
119．．．閉合開關
120、122．．．底部節點遮蔽
124．．．參考遮蔽
200．．．整合電容器之部分
201．．．核心電容器部分
202．．．底部平板傳導基質
203．．．遮蔽電容器部分
204、206．．．傳導板條
212．．．頂部平板傳導基質
214．．．通路
216、218．．．傳導板條
220．．．整合電容器
222．．．後端堆疊
224、225．．．遮蔽平板
226．．．基板
228．．．傳導元件
230．．．N+傳導區域
236、238、240、242．．．傳導簾幕
250．．．整合電容器
251、252、254、256．．．通路
258．．．VDD 遮蔽杯
260．．．遮蔽平板
262、264．．．傳導簾幕
270．．．整合電容器
274、276．．．傳導簾幕
278、280．．．P+區域
281．．．N-井
282．．．核心電容器部分
284．．．遮蔽電容器部分
286．．．接地遮蔽
287．．．接地平板
300．．．整合電容器
302．．．遮蔽電容器部分
304．．．核心電容器部分
306．．．接地遮蔽
308、310．．．接地遮蔽傳導簾幕
312、314．．．聚合元件
316、318．．．接點
320、322．．．P+區域
350、352、354．．．板條
356、358、360、366．．．傳導絲線
362、364．．．間隙
400．．．整合電容器
402．．．核心電容器部分
404．．．底部節點遮蔽電容器部分
406．．．接地遮蔽杯
407．．．接地遮蔽平板
420．．．整合薄介電質電容器
422．．．傳導井
424．．．基板
425．．．基板平板
426．．．閘層平板
428．．．薄介電質
432、434．．．接點
436．．．上方底部節點遮蔽平板
438．．．間隙
500．．．FPGA
501．．．多重十億位元收發器
502．．．可組態邏輯方塊
503．．．隨機存取記憶體方塊
504．．．輸入/輸出方塊
505．．．組態與時脈邏輯
506．．．數位訊號處理方塊
507．．．專用輸入/輸出方塊
508．．．其他可程式邏輯
510．．．專屬處理器方塊
511．．．可程式互連元件
512．．．可組態邏輯元件
513．．．BRAM邏輯元件
514．．．DSP邏輯元件
515．．．輸入/輸出邏輯元件
555．．．整合電容器
B、B’．．．平板層
B1~B7．．．傳導板條
BC1~BC5．．．傳導簾幕
G．．．傳導簾幕
M1~M5．．．金屬層
T．．．平板層
T1~T10．．．傳導板條
TC1~TC4．．．傳導簾幕
伴隨圖式顯示根據本發明的一或多個觀點之示範實施例；然而，伴隨圖式不應視作限制本發明於圖示的實施例，而是僅用於解說與瞭解。
圖1運用根據本發明實施例的電容器之一種電路的電路圖。
圖2A適用於本發明實施例的一種遮蔽式整合電容器之一部分的等角視圖。
圖2B是根據圖2A之一種整合電容器220的側視圖。
圖2C是根據圖2A之整合電容器的側視圖，具有根據一個實施例之一種接地遮蔽。
圖2D是根據圖2A之整合電容器的側視圖，具有根據另一個實施例之一種替代的接地遮蔽。
圖3A是根據一個替代實施例之一種具有底部節點遮蔽的整合電容器的側視圖。
圖3B是圖3A之M5與M4層的部分剖視平面圖，顯示接地平板與在下面的底部節點遮蔽平板之一部分。
圖4A是根據又一個替代實施例之一種具有底部節點遮蔽的整合電容器的側視圖。
圖4B是根據另一個實施例之於IC的一種遮蔽式整合薄介電質電容器的橫截面。
圖5納入根據一個實施例的整合電容器之一種FPGA的平面圖。
201‧‧‧核心電容器部分
203‧‧‧遮蔽電容器部分
220‧‧‧整合電容器
222‧‧‧後端堆疊
224、225‧‧‧遮蔽平板
226‧‧‧基板
228‧‧‧傳導元件
230‧‧‧N+傳導區域
236、238、240、242‧‧‧傳導簾幕
251、252、254、256‧‧‧通路
B、B’‧‧‧平板層
B1~B7‧‧‧傳導板條
M1~M5‧‧‧金屬層
T‧‧‧平板層
T1~T8‧‧‧傳導板條

Claims (19)

  1. 一種於積體電路(IC)中的電容器，包含：一核心電容器部分，具有形成於該IC的一第一傳導層之電氣連接且形成該電容器之一第一節點的一第一部分之一第一複數個傳導元件、形成於該第一傳導層之電氣連接且形成該電容器之一第二節點的一第一部分之一第二複數個傳導元件與形成於相鄰於該第一傳導層的一第二傳導層之電氣連接且形成該第一節點的一第二部分之一第三複數個傳導元件，該第一複數個傳導元件與該第二複數個傳導元件交替於該第一傳導層，該第二複數個傳導元件的至少一些部分重疊且垂直地耦接至該第三複數個傳導元件的至少一些部分；一遮蔽電容器部分，具有一第四複數個傳導元件，其形成於至少該IC的該第一傳導層、該IC的該第二傳導層、該IC的一第三傳導層與該IC的一第四傳導層，該第一傳導層與該第二傳導層都位於該第三傳導層與該第四傳導層之間，該遮蔽電容器部分電氣連接且形成該電容器之第二節點的一第二部分且環繞該第一複數個傳導元件與該第三複數個傳導元件；及一參考遮蔽，其電氣連接至該IC的一參考節點，該遮蔽電容器部分是配置於該參考遮蔽與該核心電容器部分之間。
  2. 如申請專利範圍第1項之電容器，其中，該第三傳導層是該IC的一金屬層且該第四傳導層是該IC的一聚合 層，該遮蔽電容器部分包括由複數個金屬板條所形成於該金屬層之一第一節點遮蔽平板與形成於該聚合層之一第二節點遮蔽平板。
  3. 如申請專利範圍第1項之電容器，其中，該遮蔽電容器部分包括形成於該第三傳導層之一第一節點遮蔽平板與形成於該第四傳導層之一第二節點遮蔽平板，且更包含自該第一節點遮蔽平板延伸至該第二節點遮蔽平板之一第一傳導簾幕與自該第一節點遮蔽平板延伸至該第二節點遮蔽平板之一第二傳導簾幕。
  4. 如申請專利範圍第1項之電容器，其中，該電容器是一切換電容器，該第一節點是該切換電容器之一頂部節點，且該第二節點是該切換電容器之一底部節點。
  5. 如申請專利範圍第1項之電容器，其中，該參考遮蔽包括該IC之一基板的一基板部分、自該基板部分延伸的一第一傳導簾幕與自該基板部分延伸的一第二傳導簾幕。
  6. 如申請專利範圍第5項之電容器，其中，該基板部分包含該IC之基板的一N井。
  7. 如申請專利範圍第5項之電容器，更包含：於該IC的一金屬層之一參考遮蔽平板，其自該第一傳導簾幕延伸至該第二傳導簾幕。
  8. 如申請專利範圍第1項之電容器，其中，該參考節點是一VDD 節點。
  9. 如申請專利範圍第1項之電容器，其中，該參考節點是一類比接地節點。
  10. 如申請專利範圍第1項之電容器，其中，該第一複數個傳導元件包含沿著一第一方向延伸之一第一複數個傳導板條，該第二複數個傳導元件包含沿著該第一方向延伸之一第二複數個傳導板條，且該第三複數個傳導元件包含沿著正交於該第一方向的一第二方向延伸之一第三複數個傳導板條。
  11. 如申請專利範圍第10項之電容器，其中，於該第三複數個傳導元件之各個傳導元件是相鄰於電氣連接且形成第一節點的一第三部分之一傳導元件。
  12. 如申請專利範圍第11項之電容器，更包含：一第四複數個傳導元件，形成於配置於該第四傳導層與該第二傳導層之間的該IC的一第五傳導層，電氣連接且形成第一節點的一第四部分，該第四複數個傳導元件沿著第一方向延伸；及一第五複數個傳導元件，電氣連接且形成第二節點的一第三部分，形成於該第五傳導層，沿著第一方向延伸，且交替於該第五傳導層之第四複數個傳導元件。
  13. 如申請專利範圍第1項之電容器，其中，該第一複數個傳導元件包含沿著一第一方向延伸之一第一複數個傳導板條，該第二複數個傳導元件包含沿著第一方向延伸之一第二複數個傳導板條，且該第三複數個傳導元件包含沿著第一方向延伸之一第三複數個傳導板條。
  14. 如申請專利範圍第13項之電容器，更包含：一第四複數個傳導板條，其電氣連接且形成第二節點的一第三部 分，沿著第一方向延伸且與該第二傳導層之第三複數個傳導板條交替。
  15. 如申請專利範圍第14項之電容器，其中，該第四複數個傳導元件之各者是垂直地鄰近於電氣連接且形成第一節點的一第三部分之一傳導元件。
  16. 如申請專利範圍第1項之電容器，其中，該第一傳導層是該IC的一金屬層，該第一複數個傳導元件包含沿著一第一方向延伸之一第一複數個金屬絲線，且該第三複數個傳導元件包含沿著正交於該第一方向的一第二方向延伸之一第三複數個金屬絲線。
  17. 如申請專利範圍第1項之電容器，其中，該第一傳導層是一第一金屬層且該第四傳導層是在該第一金屬層之上方的該IC的一第二金屬層，該遮蔽電容器部分包括由具有一第一寬度之複數個金屬板條所形成於該第二金屬層之一第一節點遮蔽平板，該第一複數個傳導元件包含具有小於第一寬度的一第二寬度之複數個金屬絲線。
  18. 一種於積體電路(IC)中的電容器，包含：一第一平板，形成於該IC之一第一傳導層；一第二平板，形成於該IC之一基板；一閘介電層，配置於該第一平板與該第二平板之間；一遮蔽平板，形成於該IC之一第二傳導層，具有電氣連接至該第二平板之一周邊，藉以形成圍繞該第一平板之一電氣遮蔽。
  19. 如申請專利範圍第18項之電容器，其中，該第一傳 導層是一第一聚合層，該基板包含矽，該第二平板形成於該基板的一N井，且該遮蔽平板形成於該IC之一第二聚合層。
TW098139283A 2008-11-21 2009-11-19 整合電容器之遮蔽 TWI451558B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/276,291 US7994610B1 (en) 2008-11-21 2008-11-21 Integrated capacitor with tartan cross section
US12/276,289 US7994609B2 (en) 2008-11-21 2008-11-21 Shielding for integrated capacitors

Publications (2)

Publication Number Publication Date
TW201034163A TW201034163A (en) 2010-09-16
TWI451558B true TWI451558B (zh) 2014-09-01

Family

ID=41664832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139283A TWI451558B (zh) 2008-11-21 2009-11-19 整合電容器之遮蔽

Country Status (6)

Country Link
EP (1) EP2351078B1 (zh)
JP (1) JP5540006B2 (zh)
KR (1) KR101337075B1 (zh)
CN (1) CN102224588B (zh)
TW (1) TWI451558B (zh)
WO (1) WO2010059335A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779329B (zh) 2012-10-23 2016-11-16 无锡华润上华半导体有限公司 用于mosfet噪声测试的半导体测试结构
US10096543B2 (en) 2014-08-13 2018-10-09 Mediatek Inc. Semiconductor capacitor structure for high voltage sustain
US9524964B2 (en) * 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
WO2017168521A1 (ja) 2016-03-28 2017-10-05 オリンパス株式会社 Ａ／ｄ変換器およびａ／ｄ変換装置
KR20170114398A (ko) 2016-04-04 2017-10-16 에스케이하이닉스 주식회사 아날로그 캐패시터
US20180076134A1 (en) * 2016-09-15 2018-03-15 Xilinx, Inc. Integrated circuit with shielding structures
JP6384553B2 (ja) * 2017-02-07 2018-09-05 株式会社ソシオネクスト 容量素子、容量アレイおよびａ／ｄ変換器
US10574249B2 (en) * 2018-05-02 2020-02-25 Apple Inc. Capacitor structure with correlated error mitigation and improved systematic mismatch in technologies with multiple patterning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
JP2002043516A (ja) * 2000-07-19 2002-02-08 Toshiba Microelectronics Corp 半導体装置、及びメモリ装置
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
US6903918B1 (en) * 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007081044A (ja) * 2005-09-13 2007-03-29 Renesas Technology Corp 半導体装置
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
CN101461060B (zh) * 2006-06-02 2010-09-29 肯奈特公司 改良的指状叉合金属-绝缘体-金属电容器和其电容器数组

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors

Also Published As

Publication number Publication date
EP2351078B1 (en) 2020-02-19
KR20110098913A (ko) 2011-09-02
CN102224588B (zh) 2014-04-02
JP2012509594A (ja) 2012-04-19
WO2010059335A1 (en) 2010-05-27
EP2351078A1 (en) 2011-08-03
KR101337075B1 (ko) 2013-12-05
CN102224588A (zh) 2011-10-19
TW201034163A (en) 2010-09-16
JP5540006B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
US7994609B2 (en) Shielding for integrated capacitors
TWI409838B (zh) 具有纜線平板的整合電容器
TWI451558B (zh) 整合電容器之遮蔽
US7994610B1 (en) Integrated capacitor with tartan cross section
TWI415245B (zh) 具有交互連接側翼的整合電容器
CN102820280B (zh) 用于集成电路的非分层式金属层
RU2469434C1 (ru) Способ защиты от электростатического разряда в устройстве трехмерной (3-d) многоуровневой интегральной схемы, устройство (3-d) многоуровневой интегральной схемы и способ его изготовления
TWI409835B (zh) 具有十字元件陣列的整合電容器
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
WO2004061961A1 (en) Multi-layer integrated semiconductor structure having an electrical shielding portion
CN109219874A (zh) 半导体装置
US7739636B2 (en) Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
CN117457622A (zh) 具有改善的esd性能、esd可靠性的半导体器件以及衬底嵌入电力网方法
JPH04355950A (ja) 半導体集積回路
JPH0465860A (ja) 半導体集積回路装置