CN102224588B - 整合电容器的遮蔽 - Google Patents
整合电容器的遮蔽 Download PDFInfo
- Publication number
- CN102224588B CN102224588B CN200980146567.7A CN200980146567A CN102224588B CN 102224588 B CN102224588 B CN 102224588B CN 200980146567 A CN200980146567 A CN 200980146567A CN 102224588 B CN102224588 B CN 102224588B
- Authority
- CN
- China
- Prior art keywords
- conduction
- capacitor
- conducting shell
- node
- transport elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 121
- 239000002184 metal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 34
- 229920000642 polymer Polymers 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 104
- 230000010354 integration Effects 0.000 description 56
- 230000008878 coupling Effects 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 19
- 238000005859 coupling reaction Methods 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 239000012634 fragment Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101000659995 Homo sapiens Ribosomal L1 domain-containing protein 1 Proteins 0.000 description 1
- 102100035066 Ribosomal L1 domain-containing protein 1 Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种于集成电路(IC)中的电容器(220)包括:一核心电容器部分(201),具有形成于一第一层(M3)的电气连接且形成电容器的一第一节点的一部分的第一传导元件(T1、T2、T3、T4)与形成于第一层的电气连接且形成电容器的一第二节点的一部分的第二传导元件(B1、B2、B3)。第一与第二传导元件于第一传导层交替。电气连接且形成第一节点的一部分的第三传导元件(T)是形成于相邻于第一层(M3)的一第二层(M2)。该种电容器亦包括:一遮蔽电容器部分(203),具有形成于至少第一、第二、第三与第四层(M3、M2、M4、聚合)的第四传导元件(238、B、B’)。遮蔽电容器部分电气连接且形成电容器的第二节点的一部分且环绕第一与第三传导元件。
Description
技术领域
本发明是关于形成于集成电路中(integrated circuit,IC)的电容器,通称为整合电容器。
背景技术
制造IC的方法典型包括:一前端处理顺序,其中,诸如晶体管的种种的电气元件形成于一半导体基板;及,一后端处理顺序,概括包括形成具有传导通路(via)的介电材料与图案化(patterned)传导材料(典型为金属)的交替层或使用其他技术以互连金属层来形成一种三维的接线结构,其连接电气元件至其他电气元件及IC的端子。
电容器为了种种目的而用于IC系统。于多个实例,纳入(整合)一电容器于IC芯片是期待的。一种简单的方式是形成具有一介于中间的介电质的二个传导平板;然而,此针对于取得的电容而消耗相当大的面积。用于增大一既定面积的电容的一种技术运用多个传导平板,各个传导平板与邻近的平板由介电质所分开。另外的技术运用传导板条(strip),亦称为传导线条(line)、传导指部(finger)或传导线迹(trace),其交替地连接至第一与第二电容器端子(节点)。于传导板条之间耦合的侧壁提供电容。以垂直一致性排列或配置的传导板条层可附加以进而增大一种整合电容器结构的电容。
一种电容器具有连接至第一节点之于连续层的若干个传导板条且与连接至整合电容器的第二节点的相等数目个传导板条交替。该传导板条是于连续层上偏置了半个单元,使得连接至第一节点的一传导板条具有于其上方且二侧的连接至第二节点的传导板条。提供针对于各个节点之于一层的相等数目个传导板条是与至基板的各个节点的耦合平衡,此是期望于一些应用中,但为不期望于其他者,诸如:切换式应用,其中,于一个节点处具有较小的耦合是期望的。为了降低对于基板的耦合,一厚的二氧化硅层是用于基板与第一层的传导板条之间。此可能难以整合于一种标准CMOS制造顺序且可能需要另外的步骤以附加至标准处理流程。重迭的平行传导板条运用汇流板条而连接在其末端,汇流板条消耗额外的表面积。
提供一种整合电容器的另一个方式是具有连接至该电容器的交替节点之于一层的传导板条及连接至相同节点的重迭传导板条。此本质为形成连接至该电容器的第一节点的一帘幕(curtain)的传导板条与互连通路及连接至第二节点的相邻帘幕的传导板条与互连通路。连接至该相同节点的重迭传导板条避免关联于汇流板条的丧失的表面积;然而,层间的电容是降低,因为上方板条如同下方板条而连接至相同节点。此效应是稍微排除,因为随着临界尺寸缩小,板条间的电容相较于层间的电容而成为较为强势。换言之,于连续金属层之间的介电层分离随着减小临界尺寸而成为愈来愈大于传导板条之间的介电分离。
现在常用的整合电容器经常容易受到电子噪声的影响,电子噪声可影响IC的性能。于一些应用,诸如:一滤波电容器应用,其中,电容器节点的一者(典型为底部节点)连接至接地或至一电源供应器电压,某个程度的噪声经常为可容许。然而,于其他应用,诸如:当该电容器为运用于一讯号路径(即:作为一耦合电容器或切换电容器),噪声耦合将严重使得电路性能降级。耦合于一电容器的噪声特别在当极低的模拟电压透过该电容器所耦合而有问题,尤其是于一种芯片的系统,其相较于其他型式的IC(诸如:一存储器芯片)而经常产生较多的电气噪声。因此,针对于一IC的所用的低噪声应用,提供较佳的噪声免除性的整合电容器是期望的。
发明内容
一种于集成电路(integrated circuit,IC)中的电容器包括:一核心(core)电容器部分,具有形成于IC的一第一传导层的电气连接且形成该电容器的一第一节点的部分者的一第一复数个传导元件,以及形成于第一传导层的电气连接且形成该电容器的一第二节点的部分者的一第二复数个传导元件。第一复数个传导元件与第二复数个传导元件是于第一传导层交替。电气连接且形成第一节点的部分者的一第三复数个传导元件形成于相邻于第一传导层的一第二传导层,第二复数个传导元件的至少一些部分重迭且垂直地耦接至第三复数个传导元件的至少一些部分。该种电容器亦包括:一遮蔽电容器部分,具有一第四复数个传导元件,其形成于至少该IC的第一传导层、该IC的第二传导层、该IC的一第三传导层与一第四传导层。第一与第二传导层是于第三与第四传导层之间。遮蔽电容器部分电气连接且形成该电容器的第二节点的二部分者且环绕第一与第三复数个传导元件。
附图说明
图1运用根据本发明实施例的电容器的一种电路的电路图;
图2A适用于本发明实施例的一种遮蔽式整合电容器的一部分的等角视图;
图2B是根据图2A的一种整合电容器220的侧视图;
图2C是根据图2A的整合电容器的侧视图,具有根据一个实施例的一种接地遮蔽;
图2D是根据图2A的整合电容器的侧视图,具有根据另一个实施例的一种替代的接地遮蔽;
图3A是根据一个替代实施例的一种具有底部节点遮蔽的整合电容器的侧视图;
图3B是图3A的M5与M4层的部分剖视平面图,显示接地平板与在下面的底部节点遮蔽平板的一部分;
图4A是根据又一个替代实施例的一种具有底部节点遮蔽的整合电容器的侧视图;
图4B是根据另一个实施例之于IC的一种遮蔽式整合薄介电质电容器的横截面;
图5纳入根据一个实施例的整合电容器的一种FPGA的平面图。
具体实施方式
图1运用根据本发明实施例的电容器102、104的一种电路100的电路图。电容器104的顶部节点108可切换为连接至或断开自一放大器116的一高阻抗输入114。底部节点112连接至一开关。回授电容器102的顶部节点106亦连接至放大器116的高阻抗输入114而底部节点110连接至放大器116的输出118。回授电容器102由闭合开关119而可切换成短路。耦合电容器104具有由一底部节点遮蔽120所遮蔽的一顶部节点108,底部节点遮蔽120是借着电气连接至底部节点的传导结构而实质环绕顶部节点108且降低该顶部节点108对于电路100的其他节点的寄生电容耦合。对于顶部节点108的连接是透过于底部节点遮蔽120的一间隙所作成。虽然底部节点遮蔽是显示为连续,于一些实施例,底部节点遮蔽是由数个传导元件所作成,诸如:金属丝线、金属通路、与聚硅或硅化物平板或板条,以形成围绕顶部节点的一传导笼,遮蔽该顶部节点免于电子噪声且免于对于IC的其他节点的耦合。于一些实施例,底部节点遮蔽通过耦合至顶部节点而助于整合电容器的整体电容。注意:一电容器概括视为一种二端子元件,且如本文所述的「顶部」与「底部」节点概括对应于电容器的此二个端子。因此,下述的结构可视为(例如:电气)连接至一个节点或另一个节点、或形成一节点的部分者。一节点未分开与其所连接的电容结构,而是彼等结构可形成一节点的部分者。
回授电容器102是具有由一底部节点遮蔽122、及由一选用式参考遮蔽124所遮蔽的一顶部节点110。参考遮蔽124连接至存在于IC的一相当稳定的参考电压,诸如:模拟接地、数字接地或VDD。参考遮蔽124实质为环绕底部节点遮蔽122且遮蔽底部节点免于实质耦合至超过一个电压参考(例如:底部节点是耦合至VDD或接地而非为二者)。于其他实施例,一参考遮蔽是部分环绕一底部节点遮蔽。参考遮蔽具有一间隙,其允许电气接触为作成至底部节点,如上所述。
术语「顶部」节点与「底部」节点是无须为关于相对于IC或其他结构的该等节点的实际方位,而是运用为权宜的术语。于一些电路应用,一电容器的顶部节点是指该节点为连接至一放大器或其他元件的一高阻抗或高增益埠。于一种芯片上系统(SoC;system-on-chip),于一模拟至数字转换器(ADC;analog-to-digital converter)的准确度相依于在顶部节点(对于除了底部节点外的所有其他节点)的寄生电容(Ctop)与于二个节点间的有用浮动讯号电容的电容(Csig)的比值。遮蔽顶部平板免于接地电流或电压供应变动是期待的,使得Ctop维持为低。运用底部节点以实质环绕顶部节点来隔离该顶部节点免于耦合于电路的其他节点,通过实质形成围绕该顶部节点的法拉第壳的一部分,且于一些实施例,使得该顶部节点疏远于IC的其他传导元件。熟悉此技术的人士所了解的是:对于顶部节点的电气连接通过底部节点遮蔽所作成,且因此底部节点遮蔽非完全环绕顶部节点。
于一些实施例,顶部节点的一些侧边保留未遮蔽。举例而言,实际远离其他节点的顶部节点的一端是可能保留未遮蔽。于其他实施例,整合电容器是运用作为设计单元,且相邻的整合电容器并联连接以得到一较高的总电容。于一些实施例,相邻共同连接的整合电容器的底部节点遮蔽的部分者是省略,允许较高的封装密度。
诸如可程序逻辑元件的复合IC经常具有形成于一半导体基板的由介电材料层所分开的数个图案化金属层,其用于接线连接与其他功能,通称为IC的「后端」。本发明的一些实施例可适于现存CMOS处理程序,通过运用形成期望的图案于适当金属层的屏蔽(mask)及通过于IC的后端的金属间的介电质(IMD;inter-metal dielectric)层或层间的介电质(ILD;inter-layer dielectric)的通路(via)。通路运用数种现有技术的任一者所形成,诸如:接触插头(contactplug)、金属镶嵌(damascene)或双金属镶嵌技术。同理,传导板条运用数种现有技术的任一者所形成,诸如:薄膜金属蚀刻(etch)、薄膜金属升离(liff-off)、金属镶嵌与双金属镶嵌技术。于一些实施例,该等传导层的一者是一聚硅或硅化物层。于再一个实施例,于半导体基板的一传导井形成一电容器平板或一遮蔽的一部分。
图2A根据本发明一个实施例的一种整合电容器的一部分200的等角视图。一底部平板传导基质(matrix)202包括:由一第一复数个传导板条204、206所构成的一第一底部平板层B与由一薄片的聚硅或硅化物所构成于通称为一「聚合(poly)」层的一第二底部平板层B’,均为连接至整合电容器的底部节点。于此实施例的底部节点相较于顶部节点而较不易受到电子噪声的影响的电容器节点,当电容器为运用于特定电路应用。一顶部平板传导基质212是由第一底部平板层B所覆盖且由第二底部平板层B’所置于下面,第二底部平板层B’是形成围绕顶部节点的一部分的法拉第遮蔽。
因为熟悉IC制造技术人士所熟知的设计布局规则,第一底部平板层是由板条而非为一连续薄片所构成。概括而言,各个金属层具有最小与最大的金属线宽度与最小的分隔。聚硅与硅化物层典型为具有不同于图案化金属层的设计与处理规则,允许当聚合层运用时以形成该底部平板层为一连续薄片的聚合物。同理,大的传导区域可形成于半导体基板(例如:一N井或一P井)以形成一连续的传导薄片。于一个替代实施例,第二底部平板层形成于基板的一传导井。传导井与聚合层由一相当薄的介电层所分开,提供良好的电气性能,即使N井相较于一金属层或聚合层而概括为较不传导。运用一传导井以形成一遮蔽的部分者是更为期待的,因为一沟槽(moat)可形成围绕N井或P井所形成的基板部分,进而隔离N井或P井免于杂散电流。一传导井之运用于一遮蔽是亦为期待的,因为该井由金属以相当对称方式所环绕,导致通过该遮蔽的井部分的对称电流。
于底部平板层B的传导板条204、206透过通路(未显示,参阅:例如通路214)而电气连接至于下层的横向(即:概括正交)传导板条,使得于第一底部平板层B的金属层的传导板条204、206之间的互连是不必要。替代而言,传导交接件(于金属层的板条之间的交叉连接)选用式纳入于第一底部平板层以连接于该层的传导板条,此改良遮蔽。
同理,一顶部平板层T由连接至整合电容器的顶部节点的复数个传导板条216、218所构成。于顶部平板层T的传导板条是横向于顶部平板层T的上方的传导板条T1、T2、T3、T4、T5且横向于顶部平板层T的下方的传导板条T6、T7、T8、T9、T10,且于顶部平板层T的传导板条透过通路而电气连接至彼此及顶部平板层T的上方与下方的横向传导板条。于一些实施例,传导板条(例如:T1、B1)由一最小宽度的金属线所作成且通称为「传导丝线」或「金属丝线」及提供高的线密度与高的横向电容。于平板层的传导板条之间的横向电容未促成于整合电容器的比电容(specific capacitance),因为该等金属板条连接至相同节点,且于平板层的传导板条经常较最小金属线宽度为宽。
平板层B、T、B’不具有交替的传导板条,而是于此等层的所有传导板条均连接至整合电容器的顶部节点或底部节点。根据图2A的一种电容器的组态提供底部平板B、B’,其遮蔽顶部平板的传导元件,因为该等传导元件嵌入于IC堆栈的第一与第二底部平板层之间。于顶部平板传导基质的右与左侧的传导帘幕(参阅:图2B的参考符号236、238)由于第一底部平板B与第二底部平板B’之间的通路与金属层所形成且延伸沿着一第三方向(例如:于图2A所示的Z方向),以实质形成一传导平面(于由Y与Z轴所定义的平面)。该整合电容器的底部平板传导基质松弛地环绕该整合电容器的顶部平板传导基质,使得该顶部平板是于顶部、底部、右侧与左侧而耦合该底部平板。于再一个实施例,附加的传导帘幕选用式添加于由X与Y轴所定义的平面,以覆盖(遮蔽)于此等平面的顶部节点传导元件的末端。
图2B根据图2A的一种整合电容器220的侧视图。该侧视图沿着于图2A的箭头A的方向所取得。该种整合电容器具有一核心电容器部分201与一遮蔽电容器部分203。遮蔽电容器部分203基本为一底部节点遮蔽,具有形成于一IC的一后端堆栈222的第五层M5的一第一遮蔽层B,后端堆栈222包括金属层M1、M2、M3、M4、M5与介于其间的介电层,其具有延伸通过介电层的通路(例如:通路256)以连接金属层。为了图示清楚,该等介电层未显示为影线,由于其为熟悉IC处理技术人士所明了。
根据替代实施例的整合电容器包括附加的金属层。该种整合电容器包括一选用式参考遮蔽,其于此实施例为连接至VDD的一参考遮蔽。参考遮蔽包括:形成于IC的半导体基板226且由一传导井(N井)所构成的一遮蔽平板224、形成于M5金属层的一顶部遮蔽平板225与传导帘幕240、242。
遮蔽电容器部分203形成围绕核心电容器部分201的一传导覆层(sheath),核心电容器部分201具有交插的顶部与底部节点传导丝线,其提供于M1与M3金属层的高比横向电容与于M1与M3的底部节点元件与于M2的顶部节点元件之间的垂直电容,M2相邻于M1与M3。遮蔽电容器部分由于耦合至于M1、M2与M3的顶部节点传导元件而增加附加的电容。于一个典型的实施例,各层的交插的丝线将具有数百条丝线且于该等丝线之间的横向耦合整合电容器的总电容的重要部分。
第二底部平板层B’形成于IC的聚合层。于一个替代实施例,第二底部平板层形成如同板条于一后端堆栈的一金属层,诸如:M1或M2,后端堆栈具有另外的金属层。利用聚合层为用于第二底部平板层允许一种遮蔽式整合电容器(不具有选用式VDD遮蔽)为形成于一种四金属层IC。于一个替代实施例,形成于半导体基板的一传导井运用为第二底部平板层,允许一个实施例制造于一IC的三个金属层,或允许附加的金属层以供提高一既定面积的一电容器的比电容。在基板与聚合层的上方的介电层(未个别显示)通称为一层间的介电质(ILD),且连接聚合层至基板的N+传导区域230的传导元件228通称为一接点,相对于一通路。于聚合层与N井之间的一闸介电层(未个别显示)典型为相较于ILD层而较薄许多。
图2B是非依比例所绘制。概括而言,IMD与ILD层的厚度大于交插层M3与M1的交插传导板条(例如:T1与B1)之间的间距。于一示范实施例,ILD层是约300nm厚的氧化硅,而于聚合层与M1层之间的介电层是约100nm厚且较高的诸层是约250nm。于一层的金属线迹之间的最小间隔典型为较小许多,因此于T1与B1之间的侧壁电容是例如为大于T1与B之间的垂直电容。同理,于顶部平板传导基质的二端(例如:T1、T4、T5、T8与T的二端)与传导帘幕236、238之间与于末端通路251、252与帘幕通路254、256之间的侧壁电容提供附加的电容,其补偿于M4、M2与聚合层的交插的欠缺。随着节点技术变小且于交插层的传导板条之间的最小尺度减小,于交插金属板条与通路之间的侧壁电容对于整体电容的相对作用是提高。
选用式参考遮蔽包括一第一遮蔽层225与其形成于N井的遮蔽平板224,该遮蔽层225与遮蔽平板224透过一组的通路、金属、聚合物与接点所连接。该等通路、金属、聚合物与接点形成基本为该参考遮蔽的右侧与左侧垂直部分的一第一遮蔽帘幕与一第二遮蔽帘幕。于再一个实施例,底部平板传导基质的第三与第四传导帘幕包围该底部节点遮蔽与核心电容器的如图所示的前与后平面。此等图式是为了图标清楚而未显示,由于熟悉此技术人士鉴于侧视图所示的传导与遮蔽帘幕而将了解。
参考遮蔽连接至一稳定的电压参考,诸如:VDD或接地,以降低底部节点对于超过一个电压节点的耦合。举例而言,底部节点基质实质仅为耦合至顶部节点及至VDD。IC的其他节点对于底部节点的可忽略的耦合是存在。同理,若遮蔽连接至接地而非为VDD,底部节点将仅为耦合至顶部节点及接地。
针对于底部节点为同时耦合至VDD及接地概括为不期待的,因为底部节点将作用为接地与VDD之间的一桥梁,且举例而言为可耦合于二个节点之间的不期待的切换电流。然而,于一些实施例,对于VDD及接地的限制的耦合是可接受,特别是若该底部节点遮蔽至一参考遮蔽的耦合是限制于连接至基板的一隔离部分的传导元件,或若是该接地节点合理适当为隔离自一数字接地节点的一模拟接地节点。
一间隙或类似的特征(未显示,参阅:图1)提供于该遮蔽以允许对于底部节点传导基质的电路连接,且一第二间隙或类似的特征提供于该遮蔽,一第三间隙或类似的特征提供于底部平板传导基质以允许对于顶部节点传导基质的连接。于省略前端与后端的传导帘幕或遮蔽帘幕的实施例,举例而言,对于传导基质的电气连接可于正交于图面平面的方向来引出。底部节点遮蔽是亦可沿着顶部节点连接至一开关来引出,举例而言,以进一步遮蔽该顶部节点。
图2C是一种整合电容器250的侧视图,具有根据一个实施例的一种接地遮蔽286(表示为虚线)。整合电容器250包括:一核心电容器部分282,包括交替连接至该电容器的相对节点之于一金属层(例如:M1、M3)内的传导元件(丝线);及,一遮蔽电容器部分(底部节点遮蔽)284。举例而言,于M3,T1、T2、T3与T4和B1、B2与B3交替;且于M1,T5、T6、T7与T8和B5、B6与B7交替。于核心电容器部分282的交替的传导元件提供有效的横向电容,其随着制造尺度降低且该等传导元件成为较接近在一起而改良。类似的横向电容得到于顶部节点元件T1、T4、T5、T8与T的二端与形成参考遮蔽的对应底部节点元件之间。遮蔽电容器部分284环绕核心电容器部分282以形成一传导笼(cage),其降低该顶部节点对于IC的其他节点的耦合。
整合电容器250产生自核心电容器部分282且亦自于核心电容器部分282与遮蔽电容器部分284的顶部节点元件间的耦合的良好的比电容,实质为每单位面积的硅的CSIG。
该种整合电容器包括一选用的接地遮蔽286,其部分环绕底部节点遮蔽284,基本形成一法拉第杯。接地遮蔽降低于IC所产生的电子噪声,否则其可能耦合至整合电容器250的底部节点或顶部节点。于一特定实施例,一参考遮蔽平板287形成于M5层,提供一个低电阻的接地路径以供连接该接地遮蔽286至IC的一或多个接地端子。于一特定实施例,接地遮蔽286连接至IC的模拟接地而非为数字接地,以避免将出现于数字接地的高的切换电流与电子噪声。于IC的一数字接地节点的高的切换电流是针对于FPGA而特别为有问题,其中,电路的整个方块经常为接通及切断。
一VDD遮蔽杯258(表示为虚线)包括一遮蔽平板260,其形成于半导体基板226的一N井。VDD偏压透过传导帘幕262、264或者是透过传导(pillar)而引至N井VDD遮蔽。提供VDD遮蔽杯258进一步遮蔽该种整合电容器的顶部节点与底部节点免于电气噪声。于一些IC,M5层可能仅为一接地遮蔽而不具有允许于M5的VDD互连。
图2D是一种整合电容器270的视图,具有根据另一个实施例的一种接地遮蔽。电容器270包括一核心电容器部分282与一底部节点遮蔽,其形成关于图2A-2C的如上所述的一遮蔽电容器部分284。遮蔽电容器部分284环绕核心电容器部分282且隔离该核心电容器部分免于电子噪声,类似于一电缆的一外部传导覆层如何隔离内部接线免于电子噪声。于再一个实施例,底部节点遮蔽延伸于未显示于此视图的电容器核心的末端(即:其为于视图的平面的末端)。于一特定实施例,接地遮蔽连接至模拟接地而非为连接至数字接地。于一特定实施例,N井281形成于其中且接地遮蔽的传导帘幕274、276为由P+区域278、280所连接至其的基板226的部分选用式形成于一沟槽(未显示),其隔离该基板的沟槽部分免于基板的其他部分的杂散电流。接地遮蔽与VDD遮蔽形成类似于双保护环遮蔽的一种遮蔽结构,且特别期待于有电气噪声的环境以遮蔽该整合电容器的顶部节点。于一替代实施例,VDD遮蔽是省略。
图3A根据一个替代实施例的一种整合电容器300的侧视图。一核心电容器部分304包括交替连接该电容器的相对节点之于一金属层(例如:M1、M2、M3)内的传导元件(例如:丝线)。举例而言,于M3,T1、T2、T3与T4和B1、B2与B3交替;于M2,T5、T6与T7和B4、B5、B6与B7交替;且于M1,T8、T9、T10与T11和B8、B9与B10交替。顶部节点元件T1、T4、T8与T11横向耦合于底部节点遮蔽元件。同理,B4垂直耦合于T1与T8,提供提高比电容的垂直电容。
于核心电容器部分304的交替的传导元件提供横向电容,其随着制造尺度降低且该等传导元件成为较接近在一起而改良。尽管于一金属层的各个端元件为横向耦合于电气连接至整合电容器的相对节点的一传导丝线将概括为合意,于一实际装置,于各个金属层可能具有数百个并联的传导丝线,且其为非相反极性的很少的列端是可能具有相当少的不利效应。
一接地遮蔽306包括接地遮蔽传导帘幕308、310,其为实质环绕该整合电容器的核心电容器部分304与遮蔽电容器部分302。接地遮蔽传导帘幕308、310包括聚合元件312、314与对于基板226的P+区域320、322的接点316、318。于一个范例的应用,于M5层的接地平板287连接至IC的一模拟接地端子。该基板是相当高电阻;然而,底部节点平板B’仍为适当遮蔽而免于耦合至其他节点,因为在B’的下方的硅相对为无电气噪声,特别是若基板部分形成于一沟槽且接地遮蔽典型为作成关于基板的接触于该接地遮蔽的周边。
接地节点平板287具有对于接地的相当低的电阻,因为其为一金属层。于一特定IC应用,M5层运用作为针对于IC的模拟部分的一接地遮蔽层,且由具有多个接地连接点的宽的接地板条(参阅:图3B)所构成,而非为如同于其他金属层的非正规的薄线迹。于一些IC应用特别为期待以维持该模拟接地遮蔽层的完整性;然而,包括一VDD遮蔽平板于模拟接地遮蔽层的实施例有用于诸多IC,因为VDD遮蔽连接至一纯净(即:相对为无电气噪声)供应,阻断自下面的模拟电路的电气噪声而免于影响IC的其余部分,类似于接地平面的效应。于该等实施例,于一VDD遮蔽平板与接地平面之间的小的余裕提供相当少的面积以针对于无用的电气噪声发射的发生。
图3B是图3A的M5与M4层的部分剖视平面图,显示接地平板287与在下面的底部节点遮蔽平板B的一部分。接地平板287是由宽的板条350、352、354所构成,板条350、352、354覆盖上方底部节点遮蔽平板B的传导丝线356、358、360、366。接地平板板条350、352、354之间的间隙362、364界定在传导丝线360、366之上,使得一导线置于间隙之下,此改良该种整合电容器的顶部节点的遮蔽;然而,此细节非为必要于所有的实施例。
图4A根据又一个替代实施例的一种整合电容器400的侧视图,其具有一种底部节点遮蔽电容器部分404。底部节点遮蔽电容器部分404覆盖一核心电容器部分402,其具有电气连接至整合电容器400的顶部节点的一组的传导帘幕TC1、TC2、TC3、TC4且交插电气连接至整合电容器的底部节点的一组的传导帘幕BC1、BC2、BC3、BC4、BC5。该等传导帘幕基本为形成于连续金属层的传导丝线,由传导通路所连接以实质形成垂直延伸往返于图示平面的一传导薄片。对于顶部节点传导基质的电气连接是透过于底部节点遮蔽的一间隙或通过引出自该等金属层一者的末端的一分接头(传导线迹)而作成。底部节点传导帘幕BC1、BC2、BC3、BC4、BC5透过上方底部节点平板B与下方底部节点平板B’所电气连接,但是替代而言可透过一者或另一者所连接。传导帘幕BC1与BC5连接该上方底部节点平板B与下方底部节点平板B’(其形成于IC的聚合层)且形成该整合电容器的遮蔽电容器部分404的部分者,并且提供对于核心电容器部分402的相邻的顶部节点传导帘幕TC1、TC4的横向电容。一接地遮蔽杯406由形成于M5层的一接地遮蔽平板407所形成,且具有延伸自接地遮蔽平板407而朝向基板226的传导帘幕G1、G2。于再一个实施例,该等传导帘幕透过聚合层而延伸至基板226(参阅:例如图3A)。
图4B根据另一个实施例之于IC的一种遮蔽式整合薄介电质电容器420的横截面。该薄介电质电容器运用于基板424的一传导井422作为电容器的一第一平板425(「基板平板」)。该薄介电质电容器的一第二平板(「闸层平板」)426形成于一聚硅、硅化物或金属层,其通常为IC的闸层。闸层平板426与基板平板425由一薄介电层428所分开,薄介电层428通常形成IC的一闸氧化物层或门介电层。诸如特定FPGA的一些IC具有超过一个可允许的闸介电层厚度,通常称为薄的氧化物、中的氧化物或厚的氧化物。尽管最薄的闸介电层将提供最高的比电容,较厚的薄介电质(诸如:中的氧化物或厚的氧化物)于一既定操作电压而提供优越的可靠度与产量。针对于一薄介电质电容器的最大操作电压典型为小于针对于其具有相同介电闸层的一FET的最大闸电压。不同于ILD层与IMD层(为了图标清楚而未显示),其中,一低介电材料概括为期望,闸介电材料较佳为具有一相当高的介电常数以提供于IC的MOSFET闸极与通道之间的良好耦合,其增强该薄介电质电容器420的比电容。
一电容器遮蔽部分形成为围绕该闸层平板426,其于一特定应用为整合电容器420的顶部节点。因此,该遮蔽是一底部节点遮蔽电容器部分。该遮蔽包括基板平板425、接点432、434及形成于IC的一金属层或一第二聚合层的上方底部节点遮蔽平板436。该等接点概括间隔于上方平板436的周边以实质形成其围绕该闸层平板426的一法拉第笼。于一替代实施例,上方平板形成于未运用该等接点而为直接覆盖于基板的一第二聚合层。
基板平板425均为核心电容器部分(即:基板平板、闸介电层与闸层平板所形成的核心电容器)与遮蔽电容器部分的一元件。该基板平板替代为形成于一P井或于不具有一井的原本的基板。上方底部节点遮蔽平板436包括一间隙438,对于顶部节点(闸层平板426)的电气接触透过间隙438所作成,而对于基板的电气接触可透过上方底部节点遮蔽平板436与接点432、434所作成。因此,整合电容器420的顶部节点是遮蔽免于电气噪声。
由于该闸层平板形成于聚合层,其可为一连续薄片的导体且无须由板条或丝线所形成,如同于上方的金属层。同理,基板平板可为一连续薄片。该上方底部节点遮蔽平板典型为由一组最大宽度的金属线所形成,该等金属线互连于该层内以近似为一连续薄片。该上方底部节点遮蔽平板实质为助于该整合电容器的比电容而且亦遮蔽该顶部节点免于电气噪声。针对于根据一个实施例的一种薄介电质电容器(其运用约250nm厚度的厚氧化物所制造于IC)的估计的比电容是约为7fF/μm2。
注意:所述的层的型式与数目仅为实例,且于一些实施例,其他适合层是可运用,且任何数目个层是可运用。举例而言,运用的层可取决于可利用于制程的层的型式与数目,且其他配置将对于熟悉此技术人士为显而易见。概括而言,根据本发明的实施例,任何适合层及任意数目个层是可运用。
图5是一种FPGA 500半导体装置的平面图,纳入根据一个实施例的一种整合电容器。FPGA 500包括CMOS部分于数个功能方块,诸如:于RAM与逻辑,且运用一种CMOS制程所制造。根据本发明的一或多个实施例的一或多个整合电容器555纳入于FPGA的数个功能方块的任一者,诸如:一时脉电路505、多重千兆位收发器501或其他的功能方块;于多个功能方块之内;或于FPGA 500的一实体区段或部分之内。整合电容器555是特别期待于电容器的一或二个端子为切换的应用,且包括顶部平板遮蔽的实施例是更期待于顶部平板为连接至或切换至于FPGA 500的一种电路的一高阻抗或高增益节点的应用。电容器概括为有用于广泛的种种集成电路及于广泛的种种应用。举例而言,一或多个电容器可为有用于一种切换电容器网络,诸如:于一模拟至数字转换器或作为针对于AC发讯的一解耦合或滤波电容器(例如:于MGT)。概括而言,本文所述的电容器结构可有用于需要电容的任何应用。
FPGA架构包括多个不同的可程序瓦块(tile),包括:多重千兆位收发器(MGT;multi-gigabit transceiver)501、可组态逻辑方块(CLB;configurable logicblock)502、随机存取存储器方块(BRAM;random access memory block)503、输入/输出方块(IOB;input/output block)504、组态与时脉逻辑(CONFIG/CLOCK)505、数字讯号处理(DSP;digital signal processing)方块506、专用输入/输出(I/O)方块507(例如:组态埠与时脉埠)及其他可程序逻辑508,诸如:数字时脉管理器、模拟至数字转换器、系统监视逻辑等等。一些FPGA亦包括:专属处理器(PROC)方块510。
于一些FPGA,各个可程序瓦块包括一可程序互连元件(INT;interconnect)511,其具有往返于各个相邻瓦块的一对应互连元件的标准化连接。因此,一起作用的可程序互连元件实施针对于图标的FPGA的可程序互连结构。可程序互连元件(INT)511亦包括往返于相同瓦块内的可程序逻辑元件的连接,如由包括在图5的顶部的实例所示。
举例而言,一CLB 502可包括可程序规划以实施用户逻辑的一可组态逻辑元件(CLE;configurable logic element)512加上单一个可程序互连元件(INT)511。除了一或多个可程序互连元件之外,一BRAM 503可包括一BRAM逻辑元件(BRL;BRAM logic element)513。典型而言,纳入于一瓦块的互连元件的数目视该瓦块的高度而定。于描绘的实施例,一BRAM瓦块具有如同四个CLB的相同高度,但是其他数目(例如:五个)亦可运用。除了适当数目的可程序互连元件之外,一DSP瓦块506可包括一DSP逻辑元件(DSPL;DSPlogic element)514。除了一个实例的可程序互连元件(INT)511之外,一IOB504可包括例如二个实例的输入/输出逻辑元件(IOL;input/output logicelement)515。如将为熟悉此技术人士所明白,举例而言,连接至I/O逻辑元件515的实际I/O垫是运用在种种图标逻辑方块的上方的迭层金属所制造,且典型为未限定于输入/输出逻辑元件515的区域。于描绘的实施例,接近芯片的中央的柱状区域(于图5所示为阴影处)用于组态、时脉与其他控制逻辑。
利用于图5所示的架构的一些FPGA包括附加的逻辑方块,瓦解构成FPGA大部分者的规则的柱状结构。附加的逻辑方块可为可程序方块及/或专属逻辑。举例而言,于图5所示的处理器(PROC)方块510跨越数行的的CLB与BRAM。
注意:图5仅意图以说明一个范例的FPGA架构。于一行(column)的逻辑方块的数目、诸行的相对宽度、行的数目与顺序、纳入于诸行的逻辑方块的型式、逻辑方块的相对尺寸及包括在图5的顶部的互连/逻辑实施纯然为范例性质。举例而言,于一实际FPGA,典型包括超过一个相邻行的CLB而无论该等CLB出现在何处,以利于用户逻辑的有效率的实施。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种于集成电路IC中的电容器,其特征在于,包含:
一核心电容器部分,具有形成于该IC的一第一传导层的电气连接且形成该电容器的一第一节点的一第一部分的一第一复数个传导元件、形成于该第一传导层的电气连接且形成该电容器的一第二节点的一第一部分的一第二复数个传导元件与形成于相邻于该第一传导层的一第二传导层的电气连接且形成该第一节点的一第二部分的一第三复数个传导元件,该第一复数个传导元件与该第二复数个传导元件交替于该第一传导层,该第二复数个传导元件的至少一些部分重迭且垂直地耦接至该第三复数个传导元件的至少一些部分;及
一遮蔽电容器部分,具有一第四复数个传导元件,其形成于至少该IC的该第一传导层、该IC的该第二传导层、该IC的一第三传导层与该IC的一第四传导层,该第一传导层与该第二传导层都位于该第三传导层与该第四传导层之间,该遮蔽电容器部分电气连接且形成该电容器的第二节点的一第二部分且环绕该第一复数个传导元件与该第三复数个传导元件;
一参考遮蔽,其电气连接至该IC的一稳定的电压参考,该遮蔽电容器部分是配置于该参考遮蔽与该核心电容器部分之间。
2.根据权利要求1所述的电容器,其特征在于,该第三传导层是该IC的一金属层且该第四传导层是该IC的一聚合层,该遮蔽电容器部分包括由复数个金属板条所形成于该金属层的一第一节点遮蔽平板与形成于该聚合层的一第二节点遮蔽平板。
3.根据权利要求1所述的电容器,其特征在于,该遮蔽电容器部分包括形成于该第三传导层的一第一节点遮蔽平板与形成于该第四传导层的一第二节点遮蔽平板,且更包含自该第一节点遮蔽平板延伸至该第二节点遮蔽平板的一第一传导帘幕与自该第一节点遮蔽平板延伸至该第二节点遮蔽平板的一第二传导帘幕。
4.根据权利要求1所述的电容器,其特征在于,该参考遮蔽包括该IC的一基板的一基板部分、自该基板部分延伸的一第一传导帘幕与自该基板部分延伸的一第二传导帘幕。
5.根据权利要求4所述的电容器,其特征在于,该基板部分包含该IC的基板的一N井。
6.根据权利要求4或5所述的电容器,其特征在于,进一步包括:一接地遮蔽,其部分围绕该遮蔽电容器部分。
7.根据权利要求1至6中任一项所述的电容器,其特征在于,该第一复数个传导元件包含沿着一第一方向延伸的一第一复数个传导板条,该第二复数个传导元件包含沿着该第一方向延伸的一第二复数个传导板条,且该第三复数个传导元件包含沿着正交于该第一方向的一第二方向延伸的一第三复数个传导板条。
8.根据权利要求7所述的电容器,其特征在于,该第一复数个传导板条与该第二复数个传导板条交替,并且该第三复数个传导板条在该第二传导层上彼此相邻,以及进一步包含第一通路,其将在该第一传导层上的第一复数个传导板条的第一传导板条电气连接到在该第二传导层上的第三复数个传导板条的第二传导板条。
9.根据权利要求7或8所述的电容器,其特征在于,该遮蔽电容器部分包括形成在该第三传导层上的第一节点遮蔽平板,该第一节点遮蔽平板包括沿着该第二方向延伸的第四复数个传导板条,该第四复数个传导板条在该第三传导层中彼此相邻,并且进一步包括第二通路,其将在该第一传导层上的第二复数个传导板条的第三传导板条电气连接到在该第三传导层上的第四复数个传导板条的第四传导板条。
10.根据权利要求7至9中任一项所述的电容器,其特征在于,进一步包括第三通路,其将在该第三复数个传导板条的第五传导板条电气连接到在该第一复数个传导板条的第六传导板条。
11.根据权利要求1至10中任一项所述的电容器,其特征在于,其包括:
一第五复数个传导元件,形成于配置于该第四传导层与该第二传导层之间的该IC的一第五传导层,电气连接且形成第一节点的一第三部分,该第四复数个传导元件沿着第一方向延伸;及
一第六复数个传导元件,电气连接且形成第二节点的一第三部分,形成于该第五传导层,沿着第一方向延伸,且交替于该第五传导层的第五复数个传导元件。
12.根据权利要求1所述的电容器,其特征在于,进一步包括:一接地遮蔽,其连接至该IC的一或多个接地端子,该接地遮蔽是配置于该参考遮蔽与该遮蔽电容器部分之间。
13.根据权利要求6所述的电容器,其特征在于,该接地遮蔽连接至该IC的一或多个接地端子,且包含一参考遮蔽板。
14.根据权利要求13所述的电容器,其中该接地遮蔽是一杯遮蔽。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/276,291 US7994610B1 (en) | 2008-11-21 | 2008-11-21 | Integrated capacitor with tartan cross section |
US12/276,289 | 2008-11-21 | ||
US12/276,289 US7994609B2 (en) | 2008-11-21 | 2008-11-21 | Shielding for integrated capacitors |
US12/276,291 | 2008-11-21 | ||
PCT/US2009/061955 WO2010059335A1 (en) | 2008-11-21 | 2009-10-23 | Shielding for integrated capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102224588A CN102224588A (zh) | 2011-10-19 |
CN102224588B true CN102224588B (zh) | 2014-04-02 |
Family
ID=41664832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980146567.7A Active CN102224588B (zh) | 2008-11-21 | 2009-10-23 | 整合电容器的遮蔽 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP2351078B1 (zh) |
JP (1) | JP5540006B2 (zh) |
KR (1) | KR101337075B1 (zh) |
CN (1) | CN102224588B (zh) |
TW (1) | TWI451558B (zh) |
WO (1) | WO2010059335A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103779329B (zh) | 2012-10-23 | 2016-11-16 | 无锡华润上华半导体有限公司 | 用于mosfet噪声测试的半导体测试结构 |
US10096543B2 (en) | 2014-08-13 | 2018-10-09 | Mediatek Inc. | Semiconductor capacitor structure for high voltage sustain |
US9524964B2 (en) * | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
WO2017168521A1 (ja) | 2016-03-28 | 2017-10-05 | オリンパス株式会社 | A/d変換器およびa/d変換装置 |
KR20170114398A (ko) | 2016-04-04 | 2017-10-16 | 에스케이하이닉스 주식회사 | 아날로그 캐패시터 |
US20180076134A1 (en) * | 2016-09-15 | 2018-03-15 | Xilinx, Inc. | Integrated circuit with shielding structures |
JP6384553B2 (ja) * | 2017-02-07 | 2018-09-05 | 株式会社ソシオネクスト | 容量素子、容量アレイおよびa/d変換器 |
US10574249B2 (en) * | 2018-05-02 | 2020-02-25 | Apple Inc. | Capacitor structure with correlated error mitigation and improved systematic mismatch in technologies with multiple patterning |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1108016A (zh) * | 1993-12-16 | 1995-09-06 | Tdk株式会社 | 多层穿心式电容器阵列 |
US6465832B1 (en) * | 1999-10-27 | 2002-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US6737698B1 (en) * | 2002-03-11 | 2004-05-18 | Silicon Laboratories, Inc. | Shielded capacitor structure |
US7259956B2 (en) * | 2003-12-19 | 2007-08-21 | Broadcom Corporation | Scalable integrated circuit high density capacitors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066537A (en) * | 1998-02-02 | 2000-05-23 | Tritech Microelectronics, Ltd. | Method for fabricating a shielded multilevel integrated circuit capacitor |
US6822312B2 (en) | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
JP2002043516A (ja) * | 2000-07-19 | 2002-02-08 | Toshiba Microelectronics Corp | 半導体装置、及びメモリ装置 |
US6690570B2 (en) * | 2000-09-14 | 2004-02-10 | California Institute Of Technology | Highly efficient capacitor structures with enhanced matching properties |
US6903918B1 (en) * | 2004-04-20 | 2005-06-07 | Texas Instruments Incorporated | Shielded planar capacitor |
JP4343085B2 (ja) * | 2004-10-26 | 2009-10-14 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2007081044A (ja) * | 2005-09-13 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
US7518850B2 (en) * | 2006-05-18 | 2009-04-14 | International Business Machines Corporation | High yield, high density on-chip capacitor design |
CN101461060B (zh) * | 2006-06-02 | 2010-09-29 | 肯奈特公司 | 改良的指状叉合金属-绝缘体-金属电容器和其电容器数组 |
-
2009
- 2009-10-23 JP JP2011537482A patent/JP5540006B2/ja active Active
- 2009-10-23 WO PCT/US2009/061955 patent/WO2010059335A1/en active Application Filing
- 2009-10-23 EP EP09741552.5A patent/EP2351078B1/en active Active
- 2009-10-23 CN CN200980146567.7A patent/CN102224588B/zh active Active
- 2009-10-23 KR KR1020117013887A patent/KR101337075B1/ko active IP Right Grant
- 2009-11-19 TW TW098139283A patent/TWI451558B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1108016A (zh) * | 1993-12-16 | 1995-09-06 | Tdk株式会社 | 多层穿心式电容器阵列 |
US6465832B1 (en) * | 1999-10-27 | 2002-10-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US6737698B1 (en) * | 2002-03-11 | 2004-05-18 | Silicon Laboratories, Inc. | Shielded capacitor structure |
US7259956B2 (en) * | 2003-12-19 | 2007-08-21 | Broadcom Corporation | Scalable integrated circuit high density capacitors |
Also Published As
Publication number | Publication date |
---|---|
EP2351078B1 (en) | 2020-02-19 |
KR20110098913A (ko) | 2011-09-02 |
JP2012509594A (ja) | 2012-04-19 |
WO2010059335A1 (en) | 2010-05-27 |
EP2351078A1 (en) | 2011-08-03 |
KR101337075B1 (ko) | 2013-12-05 |
CN102224588A (zh) | 2011-10-19 |
TWI451558B (zh) | 2014-09-01 |
TW201034163A (en) | 2010-09-16 |
JP5540006B2 (ja) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102224588B (zh) | 整合电容器的遮蔽 | |
CN102224567B (zh) | 具有缆线平板的整合电容器 | |
US7994609B2 (en) | Shielding for integrated capacitors | |
CN102224589B (zh) | 具有交互连接侧翼的整合电容器 | |
CN102224565B (zh) | 具有十字元件阵列的整合电容器 | |
US7994610B1 (en) | Integrated capacitor with tartan cross section | |
KR20120102778A (ko) | 전자 기판에 집적된 비아 구조 | |
CN103050549A (zh) | 金属-氧化物-金属电容器结构 | |
TWI697921B (zh) | 電容器 | |
CN101882611A (zh) | 集成电路芯片 | |
JP2004241762A (ja) | 半導体装置 | |
JP2010140972A (ja) | 半導体装置 | |
CN106601706B (zh) | 一种半导体器件和电子装置 | |
US20100001370A1 (en) | Integrated circuit system employing alternating conductive layers | |
KR100928511B1 (ko) | 반도체 소자 및 그 제조 방법 | |
WO2019135859A1 (en) | High density and reliable vertical natural capacitors | |
CN105518859A (zh) | 使用穿板中介体的低封装寄生电感 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |