CN105518859A - 使用穿板中介体的低封装寄生电感 - Google Patents

使用穿板中介体的低封装寄生电感 Download PDF

Info

Publication number
CN105518859A
CN105518859A CN201480049254.0A CN201480049254A CN105518859A CN 105518859 A CN105518859 A CN 105518859A CN 201480049254 A CN201480049254 A CN 201480049254A CN 105518859 A CN105518859 A CN 105518859A
Authority
CN
China
Prior art keywords
mediator
contact
group
hole
plural layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480049254.0A
Other languages
English (en)
Other versions
CN105518859B (zh
Inventor
C·H·尹
C·左
J·金
D·D·金
M·F·维纶茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105518859A publication Critical patent/CN105518859A/zh
Application granted granted Critical
Publication of CN105518859B publication Critical patent/CN105518859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于芯片组的中介体，包括纳入于其中的多层薄膜电容器以减小该芯片组中的寄生电感。功率端子和接地端子以交错图案来布局以消除导电通孔之间的磁场，从而减小等效串联电感(ESL)。

Description

使用穿板中介体的低封装寄生电感
公开领域
本公开的各方面一般涉及半导体封装，并且尤其涉及具有低寄生电感及等效串联电感的半导体封装。
背景技术
集成电路(IC)被制造在晶片上。通常，这些晶片是半导体材料(例如，硅)。通过研究和开发努力，构成IC的晶体管的尺寸已经减小，并且因此供应给这些晶体管的电压也减小。
IC通常被耦合到作为用于该IC的功率递送网络的一部分的稳压器。稳压器将电源电压转换成IC所使用的较低电压。稳压器确保可预测的电源被提供给IC。
然而，随着IC的晶体管导通和截止，电源上的负载快速地变化，这给稳压器提出了附加需求。稳压器与IC之间的距离导致了长响应时间，从而阻止了稳压器即时为IC增加功率，特别是在晶体管每秒导通和截止数百万或数十亿次时。解耦电容器为供应给IC的功率提供附加的稳定性。
紧邻IC附设的解耦电容器为IC提供即时电流。随着对电源的需求快速变化，该电容器提供附加的功率并且能够在稍后的时间当功率需求降低时重新充电。解耦电容器允许IC以消费者所期望的高频以及计算速度来操作。然而，随着晶体管尺寸减小以及晶体管密度增加，在IC上找到用于解耦电容器的面积变得艰难。
解耦IC的一个配置将解耦电容器直接放置在IC管芯上。然而，将解耦电容器直接放置在IC管芯上占据了原本可用于有效电路系统的管芯面积。附加地，将解耦电容器制造在管芯上涉及附加的制造时间，这增加了制造成本。
作为一个示例，IC中所使用的常规解耦电容器是薄膜电容器。薄膜电容器可在制造期间以附加的成本被制造在晶片上。这些电容器通常是介电材料继之以导体的交替层。虽然薄膜电容器是简单结构，但是电容很大程度上由并联的串联电容数目来确定。然而，随着更多电容被添加，薄膜电容器结构的高度增加。
金属-绝缘体-金属(MIM)电容器可以被制造成符合比薄膜电容器更小的高度约束。当封装这些电容器时，高度可能是重要的考虑因素。此外，MIM电容器在设计功率递送网络中的等效串联电感(ESL)和等效串联电阻(ESR)中提供了比薄膜电容器更多的灵活性。
随着封装在大小上缩小以符合移动设备中呈现的较小形状因子，封装上可用的空间减小。附加地，因为电路以较高频率操作，所以要求有较高的电容以确保电路系统和晶体管的恰当操作。
例如，因为IC以较高频率操作，所以它们受到功率递送网络的总特征阻抗的影响。总特征阻抗受到解耦电容器中的迹线的电感(即，寄生电感)以及解耦电容器的等效串联电感(ESL)的影响。传统IC布置中的寄生电感可以高达100pH或更多，而解耦电容器的等效串联电感可以高达400pH或更多。
半导体封装的常规布置的一个问题在于功率递送网络的阻抗灵敏度受到所经受的总电感的影响。例如，存在功率递送网络所经受的总电感所引起的在一百兆赫兹的频率周围的强谐振峰值。当IC中的晶体管开始切换时，需要功率递送网络来供应电流。因为该电流流过功率递送网络的阻抗，所以电源电压可能波动，从而损害供应给IC的功率的稳定性。受损害的稳定性会导致IC的操作降级。
由此，需要用于减小半导体封装中的总特征阻抗的改进的装置和方法。
概述
例如，本发明的各示例实施例涉及用于芯片组中的中介体的装置、系统、方法和计算机可读介质。该中介体包括纳入于其中的多层薄膜电容器以减小芯片组中的寄生电感。功率端子和接地端子以交错图案来布置以消除导电通孔之间的磁场，从而减小等效串联电感(ESL)。
在一个或多个实现中，该中介体包括由以交错图案布置的多个功率端子和接地端子形成的多个多层薄膜电容器。该中介体还包括配置成将该交错图案耦合在第一组触点与第二组触点之间的多个导电通孔，其中第一组触点具有小于第二组触点的间距。该多个多层薄膜电容器被布置在第一组触点与该多个导电通孔之间。
该中介体可包括形成在该多个导电通孔与第二组触点之间的第二多个多层薄膜电容器。该多个多层薄膜电容器可以用金属-绝缘体-金属(MIM)配置形成。该多个多层薄膜电容器可包括多个沟槽电容器。该中介体可以是穿玻通孔(TGV)中介体。该中介体可以是穿硅通孔(TSV)中介体。该中介体可以是陶瓷中介体。该中介体可以是有机中介体。该多个多层薄膜电容器可包括多个沟槽电容器。
在一个或多个实现中，一种系统包括具有第一侧和第二侧的中介体。该中介体包括由以交错图案布置的多个功率端子和接地端子形成的多个多层薄膜电容器。该中介体还包括配置成将该交错图案耦合在第一组触点与第二组触点之间的多个导电通孔。该系统还包括布置在中介体上的管芯。
第一组触点可以具有比第二组触点小的间距。该多个多层薄膜电容器被布置在第一组触点与该多个导电通孔之间。该系统还可包括形成在该多个导电通孔与第二组触点之间的第二多个多层薄膜电容器。该多个多层薄膜电容器可以用金属-绝缘体-金属(MIM)配置形成。该多个多层薄膜电容器可包括多个沟槽电容器。该管芯可以是触发器。该系统可进一步包括布置在中介体的第二侧上的基板。该交错图案可以是逐行和/或逐列交错图案中的至少一者。
在一个或多个实现中，一种制作中介体的方法包括以交错图案提供多个功率端子和接地端子。该方法还包括将多个导电通孔耦合到该多个功率端子和接地端子以形成多个多层薄膜电容器。该方法进一步包括将该交错图案以及该多个导电通孔耦合在第一组触点与第二组触点之间。
第一组触点可以具有比第二组触点小的间距。该多个多层薄膜电容器可以用金属-绝缘体-金属(MIM)配置形成。该交错图案可以是逐行和/或逐列交错图案。该多个多层薄膜电容器可包括多个沟槽电容器。该多个导电通孔可以是穿玻通孔(TGV)和/或穿硅通孔(TSV)。形成该多个导电通孔可以用陶瓷材料、有机材料、玻璃材料和/或硅来执行。
在一个或多个实现中，一种计算机可读存储介质包括数据，该数据在由机器访问时使机器执行如本文中所描述的制作中介体的方法。该计算机可读存储介质可以是非瞬态的。
附图简述
给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1A是常规IC封装的截面表示。
图1B是图1A中所描绘的IC封装的模拟集总电路模型的示意图。
图1C是根据本文所描述的技术的一个或多个实现的功率递送网络阻抗模拟的阻抗曲线的图形表示。
图2示出了根据本文所描述的技术的一个或多个实现的集成电路(IC)的截面表示。
图3解说了根据本文所描述的技术的一个或多个实现的具有交错功率和接地图案的中介体的俯视图。
图4示出了根据本文所描述的技术的一个或多个金属-绝缘体-金属(MIM)实现的具有交错功率和接地图案的中介体的截面表示。
图5示出了根据本文所描述的技术的一个或多个金属-绝缘体-金属(MIM)实现的两层中介体的截面表示。
图6示出了根据本文所描述的技术的一个或多个金属-绝缘体-金属(MIM)实现的多层中介体的截面表示。
图7示出了根据本文所描述的技术的一个或多个实现的中介体的截面表示。
图8是解说根据本文所描述的实现制作中介体的方法的流程图。
详细描述
总体而言，本文所公开的主题内容的一个实现涉及用于减小半导体封装中的寄生电感和等效串联电感(ESL)的系统、方法和装置。图1A是常规IC封装100的截面表示。所解说的IC封装100包括使用第一组触点106安装到封装基板104的管芯102。印刷电路板(PCB)108使用第二组触点110安装到封装基板104。体电容器112被安装到PCB108。解耦电容器114嵌入在封装基板104中。管芯102、封装基板104和PCB108使用一系列通孔116耦合在一起。术语“触点”和“通孔”两者可以是指用于电连接不同互连级上的导体/迹线的结构。
图1B是IC封装100的模拟集总电路模型120的示意图。所解说的集总电路模型120将管芯102示为使用多个电阻、电容、电感耦合到功率管理IC(PMIC)122以及电流源的移动站调制解调器(MSM)核。模型120将MSM核102示为具有电容和电阻。模型120将封装基板104示为具有电阻和电感。模型120还将封装基板104示为具有解耦电容器114以及迹线的迹线电感116。模型120将PMIC122示为具有电感和电阻。模型120进一步示出了体电容器122，连同耦合在封装基板104与PMIC122之间的各种其他建模的电阻、电容和电感。
图1C是根据本文所描述的技术的一个或多个实现的功率递送网络的模拟的阻抗曲线150的图形表示。所解说的阻抗曲线150将功率递送网络的频率响应标绘在x轴上，相对地将功率递送网络(PDN)的阻抗(ZPDN)标绘在y轴上。从管芯102到PMIC122模拟功率递送网络的阻抗(ZPDN)，包括来自体电容器102的电容、来自解耦电容器114的电容、以及来自迹线的迹线电感116。
所解说的阻抗曲线150包括强谐振峰值152，其可以是由于解耦电容器114的迹线电感(即，寄生电感)与解耦电容器114的等效串联电感(ESL)组合所引起的。通常而言，该谐振峰值发生在100兆赫兹附近。
在一个或多个实现中，系统、方法和装置减小寄生电感和等效串联电感(ESL)。结果是谐振峰值152被降低到等效于谐振峰值154的水平。
图2示出了根据本文所描述的技术的一个或多个实现的系统200的截面表示，其中谐振峰值152能够被降低到谐振峰值154。图2中所解说的系统200描绘了包括管芯202的芯片组被布置在中介体204上。中介体204被布置在印刷电路板(PCB)206上。管芯202包括多个功率端子(VDD)和接地端子(GND)。在一个或多个实现中，管芯102是触发器应用处理器。当然，管芯102可以是任何合适的功能性半导体块。
在一个或多个实现中，中介体204使用穿玻通孔(TGV)技术和/或穿硅通孔(TSV)技术来实现。在一个或多个实现中，中介体204是陶瓷中介体、玻璃中介体、硅中介体和/或有机中介体。
中介体204包括多个金属线和/或迹线208、210、212和213。金属线和/或迹线208和210分别耦合到多个功率端子214A和214B。金属线和/或迹线212和213分别耦合到接地端子216A和216B。功率端子214A和214B以及接地端子216A和216B以交错图案布置。该交错图案可以是逐行、逐列或者诸如此类。由功率端子214A和214B以及接地端子216A和216B形成多个多层薄膜电容器。功率端子214A和214B以及接地端子216A和216B以交错图案布置。金属线和/或迹线208、210、212和213由此也按交错图案布置。该交错图案消除了常规情况下会存在于金属线和/或迹线之间的磁场。该交错图案可以是逐行、逐列或者诸如此类。
中介体204还包括配置成将来自管芯202的信号耦合到中介体204和基板206的多个端子218A和218B。中介体204还包括配置成将交错图案的功率端子和接地端子耦合在第一组触点222和第二组触点224之间的多个导电通孔220A、220B、220C和220D。
在一个实现中，可以在中介体的一侧和/或两侧上用金属-绝缘体-金属(MIM)配置形成多层薄膜电容器。在该实现中，多层薄膜电容器可以是沟槽电容器。
MIM配置中的金属线可以是铝(Al)、铜(Cu)、Al和Cu的合金、或者提供用于耦合或互连电气电路的信号路径的其他合适的导体。当然，在非MIM配置的情形中，除了金属之外的导体是合适的。诸如掺杂多晶硅、掺杂单晶硅、钛(Ti)、钼(Mo)以及耐熔金属硅化物等材料是其他导体的示例。
第一组触点222是布置在中介体204的第一侧的球栅阵列(BGA)。第二组触点224也是布置在中介体204的第二侧的BGA。BGA包括多个焊料凸块。
第一组触点222具有比第二组触点224小的间距。例如，第一组触点222可以具有100微米间距，而第二组触点224可以具有400微米间距。以此方式，中介体204能够用作从触发器BGA触点222的100微米间距到BGA触点224的400微米间距的空间转换器。
在一个或多个实现中，由功率端子214A和214B以及接地端子216A和216B形成的多层薄膜电容器将阻抗曲线150上的峰值152降低到峰值154。这是通过将多层薄膜电容器与中介体组合以缩短从管芯到PMIC的功率循环来完成的。即，与多层薄膜电容器相组合的中介体使得从触发器凸块到电容器电极(或通孔)的迹线电感(或寄生电感)被基本上消除。
回想起常规的解耦电容器具有在其电极之间生成的磁场。这是因为通常情况下功率端子和接地端子以棋盘图案来布局。以新颖的逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了根据本文所描述的技术所设计的中介体的等效串联电感(ESL)，因为逐行和/或逐列交错图案消除了常规多层薄膜电容器正常情况下会生成的磁场。
进一步回想起，根据本文中所描述的技术的实现，功率端子和接地端子以逐行和/或逐列交错图案布置在中介体上。图3解说了根据本文所描述的技术的一个或多个实现的具有逐行和/或逐列交错功率和接地图案的中介体300的俯视图。所解说的中介体300包括以交错图案布置在中介体300上的多个接地(GND)端子(302A…)以及多个功率(VDD)端子(304A…)。例如，具有功率端子304A、304B、304C、304D、304E、304F和304G的列306A与具有功率端子302H、302J、302K、302L、302M、302N和302P的列308A交错。即，代替具有常规的棋盘图案，中介体300具有逐行和/或逐列互相交错的功率端子和接地端子行和列。例如，中介体300中的功率和接地面以交错图案二维地交替。
通常情况下，以棋盘图案将功率端子和接地端子布局在解耦电容器中使得在解耦电容器的电极之间生成磁场。以逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了中介体300的等效串联电感(ESL)，因为交错图案消除了常规多层薄膜电容器在正常情况下会生成的磁场。
在一个示例实现中，中介体300能够用作多层基板(例如，M1-M4)。在该实现中，功率和接地信号能够被路由回到管芯上的BGA。
在一个示例实现中，中介体300包括布置在该组功率触点上的六个焊料凸块(未示出)、以及布置在该组接地触点上的六个焊料凸块(未示出)。这导致十二个端子以及大约70pH的ESL，因为没有发生磁场消除。替代地，中介体300包括布置在该组功率触点上的十二个焊料凸块(未示出)、以及布置在该组接地触点上的十二个焊料凸块(未示出)。这些功率和接地触点逐行和/或逐列地交错。这导致二十四个端子以及从大约70pH的值(六乘六配置)到大约2pH的值的ESL改变，因为导电通孔之间的磁场被消除。
在一个或多个实现中，中介体300包括布置在该组功率触点上的两行十八个焊料凸块(未示出)、以及布置在该组接地触点上的两行焊料凸块(未示出)。这些功率和接地触点逐行和/或逐列地交错。这导致三十六个端子以及从大约70pH的值(六乘六配置)到大约1pH的值的ESL改变，因为导电通孔之间的磁场被消除。
在一个或多个替换性实现中，中介体300包括布置在该组功率触点上的两行三十三个焊料凸块(未示出)、以及布置在该组接地触点上的两行四十个焊料凸块(未示出)。这些功率和接地触点逐行和/或逐列地交错。这导致七十三个端子以及从大约70pH的值(六乘六配置)到大约0.3pH的值的ESL改变，因为导电通孔之间的磁场被消除。
例如，若功率端子和接地端子形式为加和减图案，那么在导电通孔之间存在从中介体顶部到中介体底部的逆时针磁场。下一对相邻导电通孔也具有逆时针磁场。由此，若仅有功率端子和接地端子的六乘六配置，那么可能没有磁场消除。
图4示出了根据本文所描述的技术的双侧MIM实现的具有交错功率和接地图案的中介体400的截面表示。所解说的中介体400包括MIM层402、MIM层404、以及布置在MIM层402和MIM层404之间的中介体406。
所解说的中介体406包括由多个导电通孔410A、410B、410C和410D形成的多个多层薄膜电容器。导电通孔410A、410B、410C和410D之间由虚线箭头表示的在常规情况下会出现在多层薄膜电容器中的磁场使用中介体406的配置被消除。
MIM层402包括其中布置有多个金属线和/或迹线412、414、416和418的绝缘层411。在一个或多个实现中，绝缘层411可包括无机氧化物和/或无机氮化物，诸如二氧化硅、氮化硅、氧化钽、氧化锶、氧化铪、氧化钛、氧化锆、三氧化二铝或者诸如此类。替换地，绝缘层可以是有机绝缘体，诸如聚酰亚胺、苯并氯丁烷(BCB)或者诸如此类。在一个或多个实现中，金属迹线412、414、416和418可包括铜、铜合金、或者其他合适的材料。
MIM层404包括其中布置有多个金属线和/或迹线420、422、424和426的绝缘层419。在一个或多个实现中，绝缘层411可包括无机氧化物和/或无机氮化物，诸如二氧化硅、氮化硅、氧化钽、氧化锶、氧化铪、氧化钛、氧化锆、三氧化二铝或者诸如此类。替换地，绝缘层可以是有机绝缘体，诸如聚酰亚胺、苯并氯丁烷(BCB)或者诸如此类。在一个或多个实现中，金属迹线412、414、416和418可包括铜、铜合金、或者其他合适的材料。
所解说的MIM层402的表面包括多个功率端子428A和428B、以及多个接地端子430A和430B。根据本文中所描述的技术的实现，功率端子428A和428B以及接地端子430A和430B以逐行和/或逐列交错图案布置在中介体400上。以逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了中介体400的等效串联电感(ESL)，因为交错图案消除了常规多层薄膜电容器在正常情况下会生成的磁场。
图5示出了根据本文所描述的技术的实现的具有交错功率和接地图案的中介体500的截面表示。中介体500包括使用焊料凸块502和焊料凸块504布置在一起的两个中介体400。这两个中介体400被移位，从而功率端子428A和428B分别对应于接地端子430A和430B。如同单层中介体400一样，双层中介体500使得其功率端子428A和428B以及接地端子430A和430B以逐行和/或逐列交错图案来布置。以逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了中介体500的等效串联电感(ESL)，因为交错图案消除了常规多层薄膜电容器在正常情况下会生成的磁场。
图6示出了根据本文所描述的技术的实现的多层中介体600的截面表示。所解说的中介体600包括布置在彼此之上的具有用交错功率和接地图案的多个中介体500。如同中介体500一样，中介体600使得其功率端子和接地端子以逐行和/或逐列交错图案来布置。以逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了中介体600的等效串联电感(ESL)，因为交错图案消除了常规多层薄膜电容器在正常情况下会生成的磁场。
图7示出了根据本文所描述的技术的实现的多层中介体700的截面表示，其中薄膜电容器的电容可以加倍、变为四倍等等。在所解说的实现中，多层中介体700是图6中描绘的中介体600的薄膜版本。例如，多层中介体700包括四层702、704、706和708。如同中介体600一样，中介体700使得其功率端子和接地端子以逐行和/或逐列交错图案来布置。以逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了中介体700的等效串联电感(ESL)，因为交错图案消除了常规多层薄膜电容器在正常情况下会生成的磁场。
图8是解说根据本文所描述的实现制作中介体的方法800的流程图。在框802，方法800通过以交错图案提供多个功率端子和接地端子来操作。在框804，方法800通过将多个导电通孔耦合到该多个功率端子和接地端子以形成多个多层薄膜电容器来操作。在框806，方法800通过将交错图案的功率端子和接地端子以及该多个导电通孔耦合在第一组触点和第二组触点之间来操作。
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用IC(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
相应地，本发明的实施例可包括体现用于使用穿板中介体的低封装寄生电感的方法的计算机可读介质。相应地，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (32)

1.一种中介体，包括：
由以交错图案布置的多个功率端子和接地端子形成的多个多层薄膜电容器；以及
配置成将所述交错图案耦合在第一组触点与第二组触点之间的多个导电通孔。
2.如权利要求1所述的中介体，其特征在于，所述第一组触点具有比所述第二组触点小的间距。
3.如权利要求2所述的中介体，其特征在于，所述多个多层薄膜电容器被布置在所述第一组触点与所述多个导电通孔之间。
4.如权利要求3所述的中介体，其特征在于，进一步包括形成在所述多个导电通孔与所述第二组触点之间的第二多个多层薄膜电容器。
5.如权利要求1所述的中介体，其特征在于，所述多个多层薄膜电容器以金属-绝缘体-金属(MIM)配置形成。
6.如权利要求5所述的中介体，其特征在于，所述多个多层薄膜电容器包括多个沟槽电容器。
7.如权利要求1所述的中介体，其特征在于，所述中介体是穿玻通孔(TGV)中介体。
8.如权利要求1所述的中介体，其特征在于，所述中介体是穿硅通孔(TSV)中介体。
9.如权利要求1所述的中介体，其特征在于，所述中介体是陶瓷中介体。
10.如权利要求1所述的中介体，其特征在于，所述中介体是有机中介体。
11.如权利要求1所述的中介体，其特征在于，所述多个多层薄膜电容器包括多个沟槽电容器。
12.一种系统，包括：
包括第一侧和第二侧的中介体，所述中介体进一步包括：
由以交错图案布置的多个功率端子和接地端子形成的多个多层薄膜电容器；
配置成将所述交错图案耦合在第一组触点与第二组触点之间的多个导电通孔；以及
布置在所述中介体上的管芯。
13.如权利要求12所述的系统，其特征在于，所述第一组触点具有比所述第二组触点小的间距。
14.如权利要求13所述的系统，其特征在于，所述多个多层薄膜电容器被布置在所述第一组触点与所述多个导电通孔之间。
15.如权利要求14所述的系统，其特征在于，进一步包括形成在所述多个导电通孔与所述第二组触点之间的第二多个多层薄膜电容器。
16.如权利要求12所述的系统，其特征在于，所述多个多层薄膜电容器以金属-绝缘体-金属(MIM)配置形成。
17.如权利要求16所述的系统，其特征在于，所述多个多层薄膜电容器包括多个沟槽电容器。
18.如权利要求12所述的系统，其特征在于，所述中介体是穿玻通孔(TGV)中介体。
19.如权利要求12所述的系统，其特征在于，所述中介体是穿硅通孔(TSV)中介体。
20.如权利要求12所述的系统，其特征在于，所述中介体是陶瓷中介体。
21.如权利要求12所述的系统，其特征在于，所述中介体是有机中介体。
22.如权利要求12所述的系统，其特征在于，所述多个多层薄膜电容器包括多个沟槽电容器。
23.如权利要求12所述的系统，其特征在于，所述管芯是触发器。
24.如权利要求12所述的系统，其特征在于，进一步包括布置在所述中介体的所述第二侧上的基板。
25.如权利要求12所述的系统，其特征在于，所述交错图案是逐行和逐列交错图案中的至少一者。
26.一种制造中介体的方法，包括：
以交错图案提供多个功率端子和接地端子；
将多个导电通孔耦合到所述多个功率端子和接地端子以形成多个多层薄膜电容器；以及
将所述交错图案和所述多个导电通孔耦合在第一组触点与第二组触点之间。
27.如权利要求26所述的方法，其特征在于，所述第一组触点具有比所述第二组触点小的间距。
28.如权利要求26所述的方法，其特征在于，所述多个多层薄膜电容器以金属-绝缘体-金属(MIM)配置形成。
29.如权利要求26所述的方法，其特征在于，所述交错图案是逐行和逐列交错图案中的至少一者。
30.如权利要求26所述的方法，其特征在于，所述多个多层薄膜电容器包括多个沟槽电容器。
31.如权利要求26所述的方法，其特征在于，所述多个导电通孔是穿玻通孔(TGV)和穿硅通孔(TSV)中的至少一者。
32.如权利要求26所述的方法，其特征在于，形成所述多个导电通孔是用陶瓷材料、有机材料、玻璃材料和硅中的至少一者来执行的。
CN201480049254.0A 2013-09-06 2014-09-03 使用穿板中介体的低封装寄生电感 Active CN105518859B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/020,558 US9370103B2 (en) 2013-09-06 2013-09-06 Low package parasitic inductance using a thru-substrate interposer
US14/020,558 2013-09-06
PCT/US2014/053864 WO2015034898A1 (en) 2013-09-06 2014-09-03 Low package parasitic inductance using a thru-substrate interposer

Publications (2)

Publication Number Publication Date
CN105518859A true CN105518859A (zh) 2016-04-20
CN105518859B CN105518859B (zh) 2019-07-16

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587933A (zh) * 2018-12-10 2019-04-05 深圳市江波龙电子股份有限公司 一种电路转接板以及测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264103A1 (en) * 2003-06-20 2004-12-30 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
JP2006210776A (ja) * 2005-01-31 2006-08-10 Ibiden Co Ltd コンデンサ内蔵パッケージ基板及びその製法
US20070035030A1 (en) * 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US20090231820A1 (en) * 2008-03-17 2009-09-17 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component
WO2011129360A1 (ja) * 2010-04-16 2011-10-20 富士通株式会社 キャパシタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264103A1 (en) * 2003-06-20 2004-12-30 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
JP2006210776A (ja) * 2005-01-31 2006-08-10 Ibiden Co Ltd コンデンサ内蔵パッケージ基板及びその製法
US20070035030A1 (en) * 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US20090231820A1 (en) * 2008-03-17 2009-09-17 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component
WO2011129360A1 (ja) * 2010-04-16 2011-10-20 富士通株式会社 キャパシタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587933A (zh) * 2018-12-10 2019-04-05 深圳市江波龙电子股份有限公司 一种电路转接板以及测试装置

Also Published As

Publication number Publication date
US20150070863A1 (en) 2015-03-12
JP2016534571A (ja) 2016-11-04
US9370103B2 (en) 2016-06-14
EP3042394B1 (en) 2021-10-20
WO2015034898A1 (en) 2015-03-12
EP3042394A1 (en) 2016-07-13

Similar Documents

Publication Publication Date Title
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US8324066B2 (en) Techniques for placement of active and passive devices within a chip
US8896129B2 (en) Semiconductor device and manufacturing method for the same
US8558350B2 (en) Metal-oxide-metal capacitor structure
JP5685457B2 (ja) 半導体集積回路装置
JP2014057065A (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
CN101930973B (zh) 静电放电结构及其制造方法
TWI697921B (zh) 電容器
JP2007081044A (ja) 半導体装置
JP5598253B2 (ja) 半導体装置用基板及び半導体装置
CN104253106B (zh) 具有局部过孔的金属－绝缘体－金属管芯上电容器
US10892316B2 (en) High density ball grid array (BGA) package capacitor design
JP2010118563A (ja) 半導体装置
US9064841B2 (en) Metal-oxide-metal capacitor apparatus with a via-hole region
JP4552073B2 (ja) 半導体集積回路
CN105518859B (zh) 使用穿板中介体的低封装寄生电感
JP2008153484A (ja) 半導体集積回路
US20240096793A1 (en) Non-planar metal-insulator-metal structure
US20240079314A1 (en) Multilayer capacitors with interdigitated fingers
US20210320059A1 (en) Hybrid back-end-of-line (beol) dielectric for high capacitance density metal-oxide-metal (mom) capacitor
JP2007242879A (ja) サブユニット基板
CN115374894A (zh) 片上器件结构及制备方法、射频芯片及电子设备
CN116324957A (zh) 阵列基板、显示设备和连接焊盘
KR20140120696A (ko) 반도체 장치의 패드 및 그 제조 방법
KR20110121372A (ko) 펀치정지막을 구비한 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant