TWI409838B - 具有纜線平板的整合電容器 - Google Patents

具有纜線平板的整合電容器 Download PDF

Info

Publication number
TWI409838B
TWI409838B TW098139286A TW98139286A TWI409838B TW I409838 B TWI409838 B TW I409838B TW 098139286 A TW098139286 A TW 098139286A TW 98139286 A TW98139286 A TW 98139286A TW I409838 B TWI409838 B TW I409838B
Authority
TW
Taiwan
Prior art keywords
capacitor
grid
node
metal layer
conductive
Prior art date
Application number
TW098139286A
Other languages
English (en)
Other versions
TW201027575A (en
Inventor
Patrick J Quinn
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201027575A publication Critical patent/TW201027575A/zh
Application granted granted Critical
Publication of TWI409838B publication Critical patent/TWI409838B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

具有纜線平板的整合電容器 【相關申請案】
此件專利申請案與由Patrick J. Quinn所共同擁有之標題為「整合電容器之遮蔽」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有格子(tartan)橫截面的整合電容器」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有交互連接側翼的整合電容器」的美國專利申請案、由Patrick J. Quinn所共同擁有之標題為「具有十字元件陣列的整合電容器」的美國專利申請案及由Jan L. de Jong等人所共同擁有之標題為「具有交替疊層部分的整合電容器」的美國專利申請案同時提出，此等美國專利申請案之揭露內容實際各自以參照方式而將其整體納入於本文。
本發明關於形成於積體電路(IC；integrated circuit)的電容器，通稱為「整合電容器」。
製造IC之方法典型包括：一前端處理順序，其中，諸如電晶體之種種的電氣元件形成於一半導體基板；及，一後端處理順序，概括包括形成具有傳導通路(via)的介電材料與圖案化(patterned)傳導材料(典型為金屬)的交替層或使用其他技術以互連金屬層來形成一種三維的接線結構，其連接電氣元件至其他電氣元件及IC之端子。
電容器為了種種目的而用於IC系統。於多個實例，納入(整合)一電容器於IC晶片是期待的。一種簡單的方式是形成具有一介於中間的介電質的二個傳導平板；然而，此針對於取得的電容而消耗相當大的面積。用於增大一既定面積的電容之一種技術運用多個傳導平板，各個傳導平板與鄰近的平板由介電質所分開。另外的技術運用傳導板條(strip)，亦稱為傳導線條(line)、傳導指部(finger)或傳導線跡(trace)，其交替地連接至第一與第二電容器端子(節點)。於傳導板條之間耦合的側壁提供電容。以垂直一致性排列或配置之傳導板條層可附加以進而增大一種整合電容器結構的電容。
一種電容器具有連接至第一節點之於連續層的若干個傳導板條且與連接至整合電容器之第二節點的相等數目個傳導板條交替。該傳導板條是於連續層上偏置了半個單元，使得連接至第一節點之一傳導板條是具有在於其上方且二側的連接至第二節點之傳導板條。提供針對於各個節點之於一層的相等數目個傳導板條是與至基板的各個節點之耦合平衡，此是期待於一些應用中，但為不期待於其他者，諸如：切換式應用，其中，於一個節點處具有較小的耦合是期待。為了降低對於基板之耦合，一厚的二氧化矽層是用於基板與第一層的傳導板條之間。此可能難以整合於一種標準CMOS製造順序，且可能需要另外的步驟以附加至標準處理流程。重疊的平行傳導板條運用匯流板條而連接在其末端，匯流板條消耗額外的表面積。
提供一種整合電容器之另一個方式是具有其連接至該電容器的交替節點之於一層的傳導板條及連接至相同節點的重疊傳導板條。此本質為形成連接至該電容器的第一節點之一簾幕(curtain)的傳導板條與互連通路及連接至第二節點之相鄰簾幕的傳導板條與互連通路。連接至該相同節點的重疊傳導板條避免關聯於匯流板條之喪失的表面積；然而，層間的電容是降低，因為上方板條如同下方板條而連接至相同節點。此效應是稍微排除，因為隨著臨界尺寸縮小，板條間的電容相較於層間的電容而成為較為強勢。換言之，於連續金屬層之間的介電層分離隨著減小臨界尺寸而成為愈來愈大於傳導板條之間的介電分離。
因此，克服先前技術的缺點之整合電容器是期望。更概括期望的是：整合電容器具有每單位面積的高電容、低損失(電阻)與低的自電感，其藉由提高自共振頻率與電容器電路品質而改良高頻的應用。於一些應用，遮蔽整合電容器免於電氣雜訊是更為期待的。
一種於積體電路(IC)中的電容器具有：形成於積體電路之一第一圖案化(patterned)金屬層的一分配柵格(grid)與連接至該分配柵格且沿著一第一方向延伸而離開該分配栅格的一第一垂直傳導絲線。一第二垂直傳導絲線連接至該分配柵格且於相反方向延伸。第一與第二柵格平板形成於第一圖案化金屬層之上方與下方的金屬層。柵格平板環繞第一與第二垂直傳導絲線。分配柵格、第一垂直傳導絲線與第二垂直傳導絲線連接且形成該電容器之一第一節點的一部分，第一柵格平板與第二柵格平板連接且形成該電容器之一第二節點的一部分。
諸如可程式邏輯元件之複合IC經常具有藉由形成於一半導體基板上之介電材料層所分開的數個圖案化金屬層，其用於接線連接與其他功能。本發明之一些實施例可適於現存CMOS處理程序，藉由運用形成期望的圖案於適當金屬層之遮罩(mask)及通過金屬間的介電質(IMD；inter-metal dielectric)層或層間的介電質(ILD；inter-layer dielectric)之通路(via)。通路運用數種習知技術之任一者所形成，諸如：接觸插頭(contact plug)、金屬鑲嵌(damascene)或雙金屬鑲嵌技術。同理，傳導板條運用數種習知技術之任一者所形成，諸如：薄膜金屬蝕刻(etch)、薄膜金屬升離(lift-off)、金屬鑲嵌與雙金屬鑲嵌技術。於一些實施例，該等傳導層之一者是一聚矽或矽化物層。於再一個實施例，於半導體基板之一傳導井形成一電容器平板或一遮蔽的一部分。
本發明之實施例是稱作為「纜線(cabled)」，因為電氣連接至電容器的一個節點之導線(諸如：水平絲線或垂直柱(column))是由連接至電容器的其他節點之導線所環繞，類似於一傳導套(sheath)如何環繞一同軸電纜的一中心導線以遮蔽內部導線免於電氣雜訊。一些實施例運用水平絲線，其連接至一第一節點(其於一特定實施例為於一IC之一切換電容器的一頂部節點)，藉由電氣連接至一第二節點(例如：底部節點)之絲線所環繞，形成於多層且藉著傳導通路所互連。其他實施例是形成連接至第一節點之傳導柱，其藉由連接至第二節點之傳導柵格所環繞。傳導栅格於連續的金屬層中形成且藉著通路所互連，該等通路提供對於傳導柱的對應通路之附加的側向電容。具有良好的雜訊遮蔽之高的比電容(specific capacitance)是達成。
圖1A是根據一個實施例之一種整合電容器之一部分100的等角視圖。該視圖顯示該整合電容器之傳導部分且介電材料是為了說明而移除。熟悉後端IC處理技術之人士瞭解的是：諸如二氧化矽或基於流體的介電材料之介電材料層是填充於傳導部分之間的空間。
整合電容器具有傳導垂直面板(「傳導簾幕」)102、104且於交插的垂直面板105、106交替，其中，於後端堆疊之連續層，連接至電容器的第一節點之傳導元件是與連接至電容器的第二節點之傳導元件交替。傳導簾幕102具有水平伸展(即：沿著X方向)之形成於連續圖案化金屬層的數個傳導絲線108、110、112、114、116及連接於X方向之連續圖案化金屬層的絲線之傳導通路118、120，以形成由X與Z方向所定義的平面之一傳導平板。
傳導簾幕連接至整合電容器之電氣節點的一者，且於一個特定實施例，傳導簾幕連接至一種切換整合電容器之底部節點。於一個特定實施例，傳導絲線是金屬線跡，諸如：運用金屬鑲嵌或雙金屬鑲嵌技術所形成者。於一個特定實施例，傳導通路亦為運用一種雙金屬鑲嵌技術所形成。
交插的垂直平面105、106具有連接至整合電容器的第一節點之水平傳導絲線122、126、130且交插連接至整合電容器的第二節點之水平傳導絲線124、128。第二節點之水平傳導絲線124是由第一個節點之傳導絲線122、110、126、132(且更進一步為例如108、112之對角絲線)所環繞。此提供於第一節點與第二節點之間的高的比電容，且亦電氣遮蔽第二節點傳導絲線124(其於一特定實施例為一種整合切換電容器的頂部節點)免於自其他IC構件與線跡的電子雜訊與交接耦合。
藉由底部節點傳導元件(例如：於傳導簾幕102、104之傳導絲線與通路及傳導絲線122、126、130)之頂部節點傳導元件(例如：傳導絲線124、128)的遮蔽是期待，舉例而言，用於確保於IC之低失真的取樣資料轉移。於再一個實施例，一選用式接地遮蔽是運用以遮蔽該底部節點免於電子雜訊與交接耦合。如運用於本文，術語「環繞」意指的是：連接至電容器的一個節點之一導線(例如：頂部節點傳導絲線124)的各個主表面(即：頂部、底部、與二側)是相鄰於連接至電容器的其他節點之一導線(例如：底部節點傳導絲線122、108、110、126、132)。
於最上方金屬層(參閱：例如圖1B的M5，絲線122、108形成於其上)的傳導絲線均為連接至該電容器之一個節點(例如：底部節點)。其他金屬層亦具有連接至單一個節點之傳導元件，諸如：於圖1B所示的M3與M1層。於此等單節點層的傳導絲線是可由傳導交接(cross)件所交叉連接，以形成一傳導的柵格平板(比較：圖2A之參考符號208)。電氣連接至頂部節點的傳導絲線可運用例如在該等絲線的一端之匯流條與通路(未顯示)而互連。於再一個實施例，附加底部節點的一橫向傳導簾幕(即：於由Y與Z方向所定義的平面)，使得連接至頂部節點之傳導絲線的末端是覆蓋。替代而言，交接件(即：於Y方向)互連於一層的絲線與於該層的其他絲線。提供一間隙(未顯示)以允許交叉連接。舉例而言，於絲線132的一間隙將允許一交接件自絲線124延伸至絲線125。於連接至底部節點且由Z與Y軸所定義的平面之一傳導簾幕是選用式納入，以遮蔽連接至頂部節點之絲線124、125的末端表面。
對於頂部節點之連接可透過最頂或最底的底部節點層而引導，或沿著該等互連的頂部節點傳導絲線之一端或另一端(參閱：例如圖2A之參考符號218)而向外。於一個特定實施例，一底部節點層遮蔽自該整合電容器的頂部節點至對於一種切換電容器實施的開關之連接的一線跡。於線跡與底部節點遮蔽之間的電容是附加至該整合電容器的電容。
術語「頂部」節點與「底部」節點是無須關於相對於IC或其他結構之該等節點的實際方位，而是運用為權宜的術語。於一些電路應用，一電容器之頂部節點指出該節點為連接至一放大器或其他元件之一高阻抗或高增益埠。於一種晶片上系統(SoC；system-on-chip)，於一類比至數位轉換器(ADC；analog-to-digital converter)的準確度是相依於在頂部節點(對於除了底部節點外的所有其他節點)的寄生電容(Ctop )與於二個節點間的有用浮動訊號電容的電容(Csig )之比值。遮蔽頂部平板免於接地電流或電壓供應變動是期待，使得Ctop 是維持為低。運用底部節點以實質環繞頂部節點來隔離該頂部節點免於耦合於電路的其他節點，藉由實質形成圍繞該頂部節點之法拉第殼的一部分，且於一些實施例，使得該頂部節點為疏遠於IC的其他傳導元件。熟悉此技術之人士所瞭解的是：對於頂部節點之電氣連接是通過底部節點遮蔽所作成，且因此底部節點遮蔽是非完全環繞頂部節點。
電容器概括為有用於廣泛的種種積體電路及於廣泛的種種應用。舉例而言，一或多個電容器可有用於一種切換電容器網路，諸如：於類比至數位轉換器或作為針對於AC發訊之解耦合或濾波電容器(例如：於MGT)。概括而言，本文所述的電容器結構可有用於需要電容之任何應用。注意：一電容器概括視為一種二端子元件，且如本文所述的「頂部」與「底部」節點概括對應於電容器的此二個端子。因此，下述的結構可視為(例如：電氣)連接至一個節點或另一個節點、或形成一節點的部分者。一節點是未分開所連接的電容結構，而是彼等結構可形成一節點的部分者。
設計規則典型為具有一最大線跡(絲線)寬度，且整合電容器100的諸層(諸如：頂部、中間與底部140層)是由傳導板條而非為一連續傳導平板所形成。於一替代實施例，底部傳導層是形成於一聚矽或矽化物層而非為圖案化於一金屬層，且形成為一連續的傳導平板。於一些實施例，其他層可形成為連續的傳導平板，視製程的限制而定。舉例而言，較寬的金屬板條或平坦的金屬平板可用於一些實施例。作為另一個實例，於多個聚合(poly)製程，多個聚合連續的傳導平板是可運用。此外，於一些情形，「溝渠」接點或通路是可運用，其可提高該等簾幕之電容效應與遮蔽效應。
於電容器的節點之間的電容是藉由連接至底部節點的傳導元件與連接至頂部節點的傳導元件之間的電容耦合而建立，如於此技術為眾所週知。雖然於傳導絲線之間的水平與垂直間距顯示為約相等，於多種IC製造技術，於圖案化金屬層之間的垂直分隔是大於一圖案化金屬層內的傳導絲線之間的最小所需分隔。為了論述，於一層內的傳導絲線之間(諸如：於頂部節點傳導絲線124與底部節點傳導絲線132之間)的電容將稱作為橫向電容，且於頂部節點傳導絲線124與底部節點傳導絲線126或122之間的電容將稱作為垂直電容。於深次微米製程，若絲線間的間距是充分接近，相鄰絲線之每單位長度的橫向電容可為大於垂直電容。於一些實施例，種種元件的間距與寬度是可變化。舉例而言，非最小的寬度及/或間距是可運用，其可改良製造能力或可靠度。概括而言，尺寸是可選取以符合特定應用的需要。
圖1B是圖1A的整合電容器的側視圖，該種整合電容器是納入於一種積體電路的後端層。後端層包括：五個金屬層M1、M2、M3、M4、M5及介於其間的介電層IMD2、IMD3、IMD4、IMD5。傳導通路(諸如傳導通路120)連接傳導結構，諸如：傳導絲線110、112。於一特定實施例，傳導通路與金屬層運用雙金屬鑲嵌與化學機械拋光(CMP；chemical-mechanical polishing)技術所形成。於一替代實施例，一聚矽層、矽化物層或摻雜(doped)半導體(即：形成於一半導體晶圓之一傳導井)是運用於一或多個下方傳導層。於再一個實施例，聚矽層、矽化物層或摻雜半導體是形成一連續的傳導平板而非為傳導絲線。於又一個替代者，一聚矽層、矽化物層或摻雜半導體是運用以形成一接地遮蔽，其遮蔽於M1層之底部節點傳導絲線。
圖2A是根據本發明的一個實施例之一種具有垂直纜線絲線的整合電容器200之一部分的等角視圖。術語「纜線(cabled)」指稱電氣連接至電容器的一第一節點之垂直絲線202、204為延伸通過電氣連接至電容器的一第二節點之一柵格平板208的孔口，俾使該等垂直絲線由第二節點導線所環繞，類似於一種同軸電纜的覆層如何環繞中心導線。
一第一傳導基質(matrix)是由垂直傳導絲線202、204、206與於一中間層(參閱：圖3的參考符號216)的交接件(參閱：圖3的參考符號212、214)所形成。一中心分接頭218延伸通過形成於第三金屬層之一周邊遮蔽導線221的一間隙219且允許電氣連接至第一傳導基質之一分配柵格，否則由該周邊遮蔽導線所實質環繞。於一特定實施例，第一傳導基質連接至整合電容器的頂部節點，第二傳導基質連接至整合電容器的底部節點且提供針對於頂部節點之遮蔽。中心分接頭218提供該分配柵格的電氣連接及對於相反方向延伸自該分配柵格至整合電容器的一節點之垂直傳導絲線的電氣連接。於一替代實施例，周邊遮蔽的一側邊是省略，諸如：當電容器為階梯化以形成一電容器陣列。於該等實施例，單一個底部節點遮蔽可由二個相鄰的電容器所共用，或是選用為省略。注意：雖然於本文稱為一「中心分接頭(tap)」，對於第一傳導基質之連接是可於任何點作成，例如：沿著邊緣，且可於任一個適合的層作成，諸如：M2或M4。
第二傳導基質是由在一分配柵格(例如：中心分接頭218為形成於其之層)的上方與下方之柵格平板208、209、210、211所形成。於一特定實施例，最下方的平板層209形成於一聚矽或矽化物層而如同一連續薄片。垂直傳導絲線是自該分配層(參閱：例如圖3)與傳導通路220、222而上下延伸。柵格平板實質為具有孔口的傳導柵格，互補節點平板之垂直傳導絲線(例如：頂部節點平板之垂直傳導絲線)延伸通過該等孔口。於一特定實施例，一垂直傳導絲線自該分配層而朝上延伸，且一對應的垂直傳導絲線自該分配層而朝下延伸。此配置提供自該分配層與中心分接頭之電容器阻抗的較低且較平均分配的電阻與電感分量，相較於運用連接在其端點的長絲線(指部)之一種類似設計。
圖2B是圖2A的整合電容器的橫截面，如沿著截面線B-B所看出。僅有第一與第二傳導基質的截面部分顯示，且中間的介電材料是為了說明清楚而省略。柵格平板208與210環繞傳導絲線223與自形成於中間金屬層M3的一交接件228而延伸於二個方向的其他傳導絲線。傳導通路(諸如：傳導通路220)電氣連接形成於連續金屬層M4、M5的柵格平板208、210。類似的傳導通路連接形成於相鄰金屬層M1、M2、M3、M4、M5之其他的傳導結構。於一替代實施例，諸層是移位，使得最低層(圖示為M1)是一聚合層，其形成為一連續的薄片而非為絲線。
整合電容器之替代實施例形成於具有較多或較少的金屬層之後端堆疊。舉例而言，類似於圖2A的整合電容器200之一種整合電容器形成於具有四個金屬層之一後端堆疊，藉由形成最底部的柵格平板與頂部節點基質之垂直傳導絲線的末端於一聚矽或矽化物層(「聚合」層)。於再一個實施例，垂直絲線終止於M1層且該聚合層形成一節點遮蔽平板。一節點平板可形成於聚合層，如為一連續的薄片而非為一組的傳導板條(絲線)或傳導柵格。替代而言，最底部的柵格平板形成於一半導體基板之一傳導井，且接點運用以電氣連接該傳導井至底部節點的金屬基質，因此允許根據一實施例之一種整合電容器形成具有三個金屬層的一後端堆疊，運用該聚合層。同理，附加的金屬層允許延伸該頂部節點的垂直傳導絲線且形成圍繞於其之關聯的柵格平板。
圖2C是圖2A的整合電容器的橫截面，如沿著截面線C-C所看出。僅有第一與第二傳導基質的截面部分顯示，介於其間的介電材料是為了說明清楚而省略。頂部節點交接件214由底部節點的傳導絲線所環繞，該等傳導絲線形成於整合電容器之一分配層的一三維傳導基質。上方柵格平板225的一部分(其為了於圖3之說明而移除)與下方栅格平板224顯示於橫截面。
圖3是圖2A的整合電容器的等角視圖，一些層是移除以說明該種整合電容器之進一步的細節。連接至底部節點之一栅格平板224是在連接至頂部節點之一分配柵格226的下方。分配栅格具有交接件212、214，其連接自該分配層(例如：M3)而延伸於相反方向之垂直絲線。頂部節點分配層形成於中間層，但是替代而言為形成於其他層。於一些實施例，垂直絲線是相較於相反方向而進一步延伸於一個方向(即：徹底較多的金屬層)。
圖4是類似於圖2A的實施例之整合電容器400的等角視圖，具有根據另一個實施例之平板包覆(encasing)402。平板包覆是覆蓋該頂部節點之垂直傳導絲線的頂端且提供對於頂部節點之附加的遮蔽，而且提高該整合電容器之每單位面積的比電容，由於傳導絲線的末端是電容式耦合於平板包覆。於此實施例，最低的傳導柵格平板404形成於一聚矽或矽化物層(「聚合」層)，且金屬層M1、M2、M3、M4是運用以形成該整合電容器的傳導基質，連同該聚合層及金屬層M5。因此，包括平板包覆402之整合電容器400達成於一種五個金屬層的後端堆疊。
注意：所述的層之型式與數目僅為實例，且於一些實施例，可運用其他適合層，且可運用任何數目個層。舉例而言，運用的層可取決於可利用於製程之層的型式與數目，且其他配置將對於熟悉此技術人士為顯而易見。概括而言，根據本發明之實施例，可運用任何適合層及任意數目個層。
圖5是一種FPGA 500半導體裝置的平面圖，納入根據一個實施例之一種整合電容器。FPGA 500包括CMOS部分於數個功能方塊，諸如：於RAM與邏輯，且為運用一種CMOS製程所製造。根據本發明的一或多個實施例之一或多個整合電容器555納入於FPGA之數個功能方塊的任一者，諸如：一時脈電路505、多重十億位元收發器501、或其他的功能方塊；於多個功能方塊之內；或於FPGA 500的一實體區段或部分之內。整合電容器555特別期待於電容器的一或二個端子為切換之應用，且其包括頂部節點遮蔽之實施例更期待於頂部節點連接至或切換至於FPGA 500之一種電路的一高阻抗或高增益節點之應用。
FPGA架構包括多個不同的可程式瓦塊(tile)，包括：多重十億位元收發器(MGT；multi-gigabit transceiver)501、可組態邏輯方塊(CLB；configurable logic block)502、隨機存取記憶體方塊(BRAM,random access memory block)503、輸入/輸出方塊(IOB；input/output block)504、組態與時脈邏輯(CONFIG/CLOCK)505、數位訊號處理(DSP；digital signal processing)方塊506、專用輸入/輸出(I/O)方塊507(例如：組態埠與時脈埠)及其他可程式邏輯508，諸如：數位時脈管理器、類比至數位轉換器、系統監視邏輯等等。一些FPGA亦包括：專屬處理器(PROC)方塊510。
於一些FPGA，各個可程式瓦塊包括一可程式互連元件(INT；interconnect)511，其具有往返於各個相鄰瓦塊的一對應互連元件之標準化連接。因此，一起作用的可程式互連元件實施針對於圖示的FPGA之可程式互連結構。可程式互連元件(INT)511亦包括往返於相同瓦塊內的可程式邏輯元件之連接，如由包括在圖5之頂部的實例所示。
舉例而言，一CLB 502可包括可程式規劃以實施使用者邏輯之一可組態邏輯元件(CLE；configurable logic element)512加上單一個可程式互連元件(INT)511。除了一或多個可程式互連元件之外，一BRAM 503可包括一BRAM邏輯元件(BRL,BRAM logic element)513。典型而言，納入於一瓦塊之互連元件的數目視該瓦塊之高度而定。於描繪的實施例，一BRAM瓦塊具有如同四個CLB之相同高度，但是其他數目(例如：五個)亦可運用。除了適當數目的可程式互連元件之外，一DSP瓦塊506可包括一DSP邏輯元件(DSPL；DSP logic element)514。除了一個實例的可程式互連元件(INT)511之外，一IOB 504可包括例如二個實例的輸入/輸出邏輯元件(IOL；input/output logic element)515。如將為熟悉此技術人士所明白，舉例而言，連接至I/O邏輯元件515之實際I/O墊是運用在種種圖示邏輯方塊之上方的疊層金屬所製造，且典型為未限定於輸入/輸出邏輯元件515之區域。於描繪的實施例，接近晶片之中央的柱狀區域(於圖5所示為陰影處)用於組態、時脈與其他控制邏輯。
利用於圖5所示的架構之一些FPGA包括附加的邏輯方塊，瓦解構成FPGA大部分者之規則的柱狀結構。附加的邏輯方塊可為可程式方塊及/或專屬邏輯。舉例而言，於圖5所示的處理器(PROC)方塊510跨越數行的的CLB與BRAM。
注意：圖5僅意圖以說明一個範例的FPGA架構。於一行(column)的邏輯方塊之數目、諸行的相對寬度、行的數目與順序、納入於諸行的邏輯方塊之型式、邏輯方塊之相對尺寸及包括在圖5之頂部的互連/邏輯實施純然為範例性質。舉例而言，於一實際FPGA，典型包括超過一個相鄰行的CLB而無論該等CLB出現在何處，以利於使用者邏輯之有效率的實施。
儘管前文描述根據本發明的一或多個觀點之示範實施例，根據本發明的一或多個觀點之其他與進一步實施例可設計而未脫離其範疇，本發明之範疇由隨後的申請專利範圍與其等效者所決定。列出步驟之申請專利範圍非意指該等步驟之任何順序。商標是其各自擁有者之財產權。
100．．．整合電容器
102、104．．．傳導簾幕
105、106．．．交插垂直面板
108、110、112、114、116．．．絲線
118、120．．．傳導通路
122、124、125、126、128、130、132．．．絲線
140．．．底部
200．．．整合電容器
202、204、206．．．絲線
208、209、210、211．．．柵格平板
212、214．．．交接件
216．．．中間層
218．．．中心分接頭
219．．．間隙
220、222．．．傳導通路
221．．．周邊遮蔽導線
223．．．絲線
224、225．．．柵格平板
226．．．分配柵格
228．．．交接件
400．．．整合電容器
402．．．平板包覆
404．．．柵格平板
500．．．FPGA
501．．．多重十億位元收發器
502．．．可組態邏輯方塊
503．．．隨機存取記憶體方塊
504．．．輸入/輸出方塊
505．．．組態與時脈邏輯
506．．．數位訊號處理方塊
507．．．專用輸入/輸出方塊
508．．．其他可程式邏輯
510．．．專屬處理器方塊
511．．．可程式互連元件
512．．．可組態邏輯元件
513．．．BRAM邏輯元件
514．．．DSP邏輯元件
515．．．輸入/輸出邏輯元件
555．．．整合電容器
IMD2、IMD3、IMD4、IMD5．．．介於其間的介電層
M1、M2、M3、M4、M5．．．金屬層
伴隨圖式顯示根據本發明的一或多個觀點之示範實施例；然而，伴隨圖式不應視作限制本發明於圖示的實施例，而是僅用於解說與瞭解。
圖1A是根據一個實施例之一種具有水平纜線絲線的整合電容器之一部分的等角視圖。
圖1B是圖1A的整合電容器的側視圖，該種整合電容器納入於一種積體電路的後端層。
圖2A是根據本發明的一個實施例之一種具有垂直纜線絲線的整合電容器之一部分的等角視圖。
圖2B是圖2A的整合電容器的橫截面，如沿著截面線B-B所看出。
圖2C是圖2A的整合電容器的橫截面，如沿著截面線C-C所看出。
圖3是圖2A的整合電容器的等角視圖，移除一些層以說明該種整合電容器之進一步的細節。
圖4是圖2A的整合電容器的等角視圖，具有根據另一個實施例之平板包覆。
圖5是納入根據一個實施例的整合電容器之一種FPGA的平面圖。
202、204、206．．．絲線
212、214．．．交接件
216．．．中間層
224．．．柵格平板
226．．．分配柵格

Claims (15)

  1. 一種於積體電路(IC)中的電容器，包含：一分配柵格，形成於該積體電路的複數個金屬層之一第一圖案化金屬層；一第一垂直傳導絲線，連接至該分配柵格且沿著一第一方向延伸而離開該分配柵格；一第二垂直傳導絲線，連接該分配柵格且沿著相對該第一方向的一第二方向延伸而離開該分配柵格；一第一柵格平板，形成於鄰近該第一圖案化金屬層的下個相繼的金屬層上的一第二圖案化金屬層，該第一柵格平板環繞於該第二圖案化金屬層之該第一垂直傳導絲線；一第二柵格平板，形成於鄰近該第二圖案化金屬層的下個相繼的金屬層的一第三圖案化金屬層，該第二圖案化金屬層配置於該第一圖案化金屬層與該第三圖案化金屬層之間，該第二柵格平板環繞於該第三圖案化金屬層之該第一垂直傳導絲線，其中，該分配柵格、該第一垂直傳導絲線與該第二垂直傳導絲線連接且形成該電容器之一第一節點的一部分，且該第一柵格平板與該第二柵格平板連接且形成該電容器之一第二節點的一第一部分。
  2. 如申請專利範圍第1項之電容器，其中，該第一節點是於該IC之一切換電容器的一頂部節點。
  3. 如申請專利範圍第1項之電容器，其中，該第一圖案化金屬層更包括連接且形成該第二節點的一第二部分之一周邊遮蔽導線，其至少部分環繞於該第一圖案化金屬層之 該分配柵格。
  4. 如申請專利範圍第3項之電容器，其中，該第一圖案化金屬層更包括一中心分接頭，其延伸通過於該周邊遮蔽導線之一間隙至該分配柵格。
  5. 如申請專利範圍第1項之電容器，更包含：在該第一圖案化金屬層之上方的一第一數目個柵格平板以及在該第一圖案化金屬層之下方的一第二數目個柵格平板，該第一垂直傳導絲線是由該等第一數目個柵格平板之各者所環繞，且該第二垂直傳導絲線是由該等第二數目個柵格平板之各者所環繞。
  6. 如申請專利範圍第5項之電容器，其中，該等第一數目是等於該等第二數目。
  7. 如申請專利範圍第5項之電容器，其中，該等第二數目個柵格平板之一者是形成於該IC的一聚矽或矽化物層。
  8. 如申請專利範圍第1項之電容器，其中，該第一柵格平板透過該分配柵格而連接至該第二柵格平板。
  9. 如申請專利範圍第1項之電容器，更包含：延伸通過且由該第一柵格平板及該第二柵格平板所環繞之一第一複數個垂直傳導絲線。
  10. 如申請專利範圍第9項之電容器，更包含：覆蓋該等第一複數個垂直傳導絲線的第一端之一第一平板包覆，該第一平板包覆連接至該第二節點。
  11. 如申請專利範圍第10項之電容器，更包含：覆蓋該等第二複數個垂直傳導絲線的第二端之一第二平板包覆， 第二平板包覆連接且形成該第二節點的一第三部分。
  12. 如申請專利範圍第11項之電容器，其中，該第二平板包覆形成於該IC的一聚矽或矽化物層。
  13. 如申請專利範圍第1項之電容器，其中，該電容器位於一類比至數位轉換器。
  14. 如申請專利範圍第1項之電容器，其中，該電容器位於一收發器。
  15. 如申請專利範圍第1項之電容器，其中，該積體電路是一現場可程式閘陣列。
TW098139286A 2008-11-21 2009-11-19 具有纜線平板的整合電容器 TWI409838B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/276,293 US8362589B2 (en) 2008-11-21 2008-11-21 Integrated capacitor with cabled plates

Publications (2)

Publication Number Publication Date
TW201027575A TW201027575A (en) 2010-07-16
TWI409838B true TWI409838B (zh) 2013-09-21

Family

ID=41508274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139286A TWI409838B (zh) 2008-11-21 2009-11-19 具有纜線平板的整合電容器

Country Status (7)

Country Link
US (1) US8362589B2 (zh)
EP (1) EP2347435B1 (zh)
JP (1) JP5540007B2 (zh)
KR (1) KR101252989B1 (zh)
CN (1) CN102224567B (zh)
TW (1) TWI409838B (zh)
WO (1) WO2010059336A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8618635B2 (en) 2010-10-27 2013-12-31 Infineon Technologies Ag Capacitors in integrated circuits and methods of fabrication thereof
US8410579B2 (en) 2010-12-07 2013-04-02 Xilinx, Inc. Power distribution network
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
FR2976715B1 (fr) * 2011-06-15 2013-06-28 St Microelectronics Sa Dispositif capacitif integre et convertisseur analogique numerique integre comprenant un tel dispositif
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
JP6143936B2 (ja) * 2013-03-15 2017-06-07 インテル・コーポレーション 集積コンデンサベースの電力分散
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
EP3509079A4 (en) * 2016-10-10 2019-10-30 Huawei Technologies Co., Ltd. CAPACITOR UNIT, INTEGRATED CAPACITOR, AND RESONANT UNIT
US10978387B2 (en) * 2017-05-25 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US10892099B2 (en) * 2017-12-18 2021-01-12 Nxp Usa, Inc. Fringe capacitor for high resolution ADC
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
US10476514B1 (en) 2018-05-30 2019-11-12 Xilinx, Inc. Circuit for and method of receiving data in an integrated circuit
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
TWI283057B (en) * 2003-01-15 2007-06-21 Infineon Technologies Ag Method for production of an integrated circuit arrangement, in particular with a capacitor arrangement, as well as an integrated circuit arrangement
US20070187739A1 (en) * 2006-02-16 2007-08-16 Li-Kuo Liu Three-dimensional capacitor structure
TWI297951B (en) * 2006-01-09 2008-06-11 Taiwan Semiconductor Mfg Improved interdigitated capacitive structure for an integrated circuit

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5646619A (en) * 1995-04-26 1997-07-08 Lucent Technologies Inc. Self-calibrating high speed D/A converter
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
JP2000010000A (ja) * 1998-06-24 2000-01-14 Olympus Optical Co Ltd 結像光学系
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
JP2002299555A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 集積回路およびその製造方法
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6548400B2 (en) 2001-06-29 2003-04-15 Texas Instruments Incorporated Method of fabricating interlevel connectors using only one photomask step
US6437431B1 (en) 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
JP3987703B2 (ja) * 2001-10-12 2007-10-10 Ｎｅｃエレクトロニクス株式会社 容量素子及びその製造方法
JP3977053B2 (ja) * 2001-10-30 2007-09-19 富士通株式会社 容量素子及びその製造方法
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE10217565A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US7132851B2 (en) * 2003-07-11 2006-11-07 Xilinx, Inc. Columnar floorplan
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
TW200807729A (en) * 2006-06-02 2008-02-01 Kenet Inc Improved metal-insulator-metal capacitors
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
TWI320964B (en) * 2006-12-29 2010-02-21 Ind Tech Res Inst Face center cube capacitor and manufacture method thereof
JP2008226998A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 半導体集積回路
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
TWI283057B (en) * 2003-01-15 2007-06-21 Infineon Technologies Ag Method for production of an integrated circuit arrangement, in particular with a capacitor arrangement, as well as an integrated circuit arrangement
TWI297951B (en) * 2006-01-09 2008-06-11 Taiwan Semiconductor Mfg Improved interdigitated capacitive structure for an integrated circuit
US20070187739A1 (en) * 2006-02-16 2007-08-16 Li-Kuo Liu Three-dimensional capacitor structure

Also Published As

Publication number Publication date
KR20110102346A (ko) 2011-09-16
CN102224567A (zh) 2011-10-19
TW201027575A (en) 2010-07-16
EP2347435A1 (en) 2011-07-27
WO2010059336A1 (en) 2010-05-27
CN102224567B (zh) 2013-12-18
EP2347435B1 (en) 2018-12-26
US20100127348A1 (en) 2010-05-27
KR101252989B1 (ko) 2013-04-15
JP5540007B2 (ja) 2014-07-02
JP2012509595A (ja) 2012-04-19
US8362589B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
TWI409838B (zh) 具有纜線平板的整合電容器
TWI415245B (zh) 具有交互連接側翼的整合電容器
US7994609B2 (en) Shielding for integrated capacitors
US8207592B2 (en) Integrated capacitor with array of crosses
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
US7994610B1 (en) Integrated capacitor with tartan cross section
TWI451558B (zh) 整合電容器之遮蔽