TWI392063B - 製造電荷捕獲介電質之方法及製造矽-氧化物-氮化物-氧化物-矽（ｓｏｎｏｓ）型非揮發性半導體裝置之方法 - Google Patents
製造電荷捕獲介電質之方法及製造矽-氧化物-氮化物-氧化物-矽（ｓｏｎｏｓ）型非揮發性半導體裝置之方法 Download PDFInfo
- Publication number
- TWI392063B TWI392063B TW095132104A TW95132104A TWI392063B TW I392063 B TWI392063 B TW I392063B TW 095132104 A TW095132104 A TW 095132104A TW 95132104 A TW95132104 A TW 95132104A TW I392063 B TWI392063 B TW I392063B
- Authority
- TW
- Taiwan
- Prior art keywords
- tantalum nitride
- layer
- oxide layer
- nitride film
- nitrogen
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 249
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 72
- 229910052757 nitrogen Inorganic materials 0.000 claims description 65
- 229910052732 germanium Inorganic materials 0.000 claims description 61
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 61
- 239000007789 gas Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 43
- 238000005229 chemical vapour deposition Methods 0.000 claims description 34
- 150000004767 nitrides Chemical class 0.000 claims description 31
- 125000004122 cyclic group Chemical group 0.000 claims description 23
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 19
- 229910052707 ruthenium Inorganic materials 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 15
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 13
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 229910052703 rhodium Inorganic materials 0.000 claims description 7
- 239000010948 rhodium Substances 0.000 claims description 7
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 7
- YMEKHGLPEFBQCR-UHFFFAOYSA-N 2,2,3,3,5,5-hexachloro-1,4-dioxane Chemical compound ClC1(OC(C(OC1)(Cl)Cl)(Cl)Cl)Cl YMEKHGLPEFBQCR-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 150000001412 amines Chemical class 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- QCLQZCOGUCNIOC-UHFFFAOYSA-N azanylidynelanthanum Chemical compound [La]#N QCLQZCOGUCNIOC-UHFFFAOYSA-N 0.000 claims 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000001179 sorption measurement Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 97
- 238000002955 isolation Methods 0.000 description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 229910052758 niobium Inorganic materials 0.000 description 7
- 239000010955 niobium Substances 0.000 description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000010926 purge Methods 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 235000019270 ammonium chloride Nutrition 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Description
本發明係關於一種製造能捕獲電荷之介電質之方法及一種製造矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性半導體裝置之方法。更特定言之，本發明係關於一種製造包括一富矽氮化物薄膜之電荷捕獲介電質之方法及一種使用包括該富矽氮化物薄膜之該電荷捕獲介電質製造SONOS型非揮發性半導體裝置之方法。
一般而言，非揮發性半導體裝置可分為浮閘型非揮發性半導體裝置類或浮阱型非揮發性半導體裝置類。特定言之，該浮阱型非揮發性半導體裝置包括一矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性半導體裝置。
該浮閘型非揮發性半導體裝置包括一穿隧氧化層、一浮閘、一介電層及一在一單位晶胞內於一半導體基板上形成之控制閘。浮閘型非揮發性半導體裝置儲存充當自由載子之電荷於浮閘中。若在浮閘與半導體基板之間安置之該穿隧氧化層具有缺陷，則儲存於浮閘中之全部電荷可能丟失。因此，穿隧氧化層相對較厚以防止電荷自穿隧氧化層丟失。然而，上述相對厚之層需要高的操作電壓，以致施加該高操作電壓之電路組成可能變得複雜。因此，該浮閘型非揮發性半導體裝置在整合程度方面有其限制。
SONOS型非揮發性半導體裝置包括一電荷捕獲介電質及一在一單位晶胞內於該電荷捕獲介電質上形成之單電極。該電荷捕獲介電質具有多層結構，其中形成第一氧化矽層、氮化矽層及第二氧化矽層。SONOS型非揮發性半導體裝置藉由儲存電子在安置於該單電極與該半導體基板之間的電荷捕獲介電質中形成的阱中之方法來進行程式設計。該第一氧化矽層可相對較薄，因為該等電子係儲存於在該氮化矽層中形成之深阱中。
當該第一氧化矽層相對較薄時，SONOS型非揮發性半導體裝置可在低的操作電壓下驅動，以使施加該操作電壓之電路組成可簡單化。因此，SONOS型非揮發性半導體裝置具有有高度整合能力的優點。
SONOS型非揮發性半導體裝置之一實例揭示於美國專利第6,501,681號中。然而，在該SONOS型非揮發性半導體裝置中，當清除儲存於氮化矽層中之電子時，該等電子不可完全清除，因為在清除期間所儲存電子不能完全轉移至半導體基板中。特定言之，當清除所儲存電子時，雖然在氮化矽層中儲存之電子以福勒－諾德漢(Fowler－Nordheim)穿隧法穿過第一氧化矽層以轉移至半導體基板中，但是在單電極中產生之電子經由第二氧化矽層轉移至氮化矽層中，使得電子不可完全清除。
另外，一種製造SONOS型非揮發性半導體裝置之方法揭示於日本專利特許公開申請案第2002－217317號中。在該製造SONOS型非揮發性半導體裝置之方法中，一充當一較低介電層之氧化矽(SiO2
)層形成於一半導體基板上。接著，一儲存電荷之氮化矽層藉由原子層沈積(ALD)法使用矽烷(SiCl4
)氣體及六氯二矽烷(Si2
Cl6
)氣體形成於該氧化矽層上。一上介電層及一閘電極形成於該氮化矽層上以完成該SONOS型非揮發性半導體裝置。
然而，在製造SONOS型非揮發性半導體裝置之上述方法中，氮化矽層乃藉由ALD方法形成以減少該氮化矽層之潛伏時間且提高其界面特性。因此，難以形成具有高陷阱密度之氮化矽層。此外，由於當氨氣流動速率提高時形成氮化矽層，因此該SONOS型非揮發性半導體裝置在改良清除速度之能力方面有其限制(該清除速度為移除在氮化矽層中之捕獲電子之速度)。亦即，由於該氮化矽層不包含富矽氮化物，因此該SONOS型非揮發性半導體裝置在改良其清除速度之能力方面受到限制。
例示性實施例提供一種製造包括一富矽氮化物之電荷捕獲介電質之方法，以便使該電荷捕獲介電質可具有高的電子陷阱密度，且可允許在該電荷捕獲介電質中之電子易於清除。
例示性實施例提供一種製造具有包括富矽氮化物之電荷捕獲介電質之矽－氧化物－氮化物－氧化物－矽(SONOS)型半導體裝置之方法，以便使該電荷捕獲介電質可具有高的電子陷阱密度，且可允許在該電荷捕獲介電質中之電子易於清除。
根據本發明之一態樣，提供一種製造電荷捕獲介電質之方法。在該製造電荷捕獲介電質之方法中，製備一包括氧化矽之第一氧化層。一氮化矽(Six
Ny
)層藉由循環化學氣相沈積(CVD)法使用矽源物質及氮源氣體形成於該第一氧化層上。在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.7至約1.5範圍內。一第二氧化矽層形成於該氮化矽層上。
在一例示性實施例中，在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.85至約1.5範圍內。
在一例示性實施例中，該矽源物質可包括六氯二矽烷(Si2
Cl6
)與八氯三矽烷(Si3
Cl8
)中之一者。
在一例示性實施例中，該氮源氣體可包括氨氣(NH3
)、胺氣(4NH2
)及其混合物中之一者。
在一例示性實施例中，該循環CVD法可在約400℃至約700℃之溫度下進行。
在一例示性實施例中，在該氮化矽層中，當y為約4.0時，x不小於3，較佳在約3.0至約6.0範圍內，且更佳在約3.5至約5.5範圍內。
在一例示性實施例中，在形成氮化矽層期間，氣態矽源物質可引至第一氧化層上。該矽源物質可經化學吸附至該第一氧化層之表面上。可移除未經化學吸附至該第一氧化層之表面上的剩餘矽源物質。該氮源氣體可引至第一氧化層上。一初步氮化矽層可藉由氮源氣體與經化學吸附之矽源物質之間的化學反應形成。
在一例示性實施例中，可重複形成該氮化矽層至少5次。
在一例示性實施例中，該第二氧化層可包括金屬氧化物。
根據另一態樣，提供一種製造電荷捕獲介電質之方法。在該製造電荷捕獲介電質之方法中，製備一包括氧化矽之第一氧化層。一第一氮化矽(Sia
Nb
)薄膜形成於該第一氧化層上。在該第一氮化矽薄膜中矽相對於氮之第一組份比率(a/b)在約0.7至約0.85範圍內。一第二氮化矽(Sic
Nd
)薄膜藉由循環CVD法使用矽源物質及氮源氣體形成於第一氮化矽薄膜上。在該第二氮化矽薄膜中矽相對於氮之第二組份比率(c/d)在約0.85至約1.5範圍內。一第二氧化層形成於該第二氮化矽薄膜上。
在一例示性實施例中，該第一氮化矽薄膜之厚度可為第一氮化矽薄膜與第二氮化矽薄膜之總厚度的約5%至約60%。
在一例示性實施例中，該第二氮化矽薄膜之厚度可為第一氮化矽薄膜與第二氮化矽薄膜之總厚度的約40%至約95%。
在一例示性實施例中，該製造電荷捕獲介電質之方法可進一步包括在該第二氮化矽薄膜上形成一第三氮化矽(Six
Ny
)薄膜。在該第三氮化矽薄膜中矽相對於氮之第三組份比率(x/y)可在約0.7至約0.85範圍內。
在本發明之一例示性實施例中，該第一及第二氮化矽薄膜可以原位法形成。
根據另一態樣，提供一種製造SONOS型非揮發性半導體裝置之方法。在該製造SONOS型非揮發性半導體裝置之方法中，一包括氧化矽之第一氧化層形成於一半導體基板上。一氮化矽(Six
Ny
)層藉由循環CVD法使用矽源物質及氮源氣體形成於該第一氧化層上。在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.7至約1.5範圍內。一第二氧化層形成於在氮化矽層上。一導電層形成於在該第二氧化層上。一包括一電荷捕獲介電質及一在該電荷捕獲介電質上之導電圖案之閘結構藉由相繼蝕刻該導電層、該第二氧化層、該氮化矽層及該第一氧化層形成。該電荷捕獲介電質具有一多層結構，其中一第一氧化層圖案、一氮化矽層圖案及一第二氧化層圖案相繼形成於該半導體基板上。源極/汲極區域藉由摻雜雜質至與該閘結構相鄰之基板上在與閘結構相鄰之半導體基板之表面部分形成。
根據另一態樣，提供一種製造SONOS型非揮發性半導體裝置之方法。在該製造SONOS型非揮發性半導體裝置之方法中，一包括氧化矽之第一氧化層形成於一半導體基板上。一第一氮化矽(Sia
Nb
)薄膜形成於該第一氧化層上。在該氮化矽層中矽相對於氮之第一組份比率(a/b)在約0.7至約0.85範圍內。一第二氮化矽(Sic
Nd
)薄膜藉由循環CVD方法使用矽源物質及氮源氣體形成於該第一氮化矽薄膜上。在該氮化矽層中矽相對於氮之第二組份比率(c/d)在約0.85至約1.5範圍內。一第二氧化層形成於該第二氮化矽薄膜上。一導電層形成於該第二氧化層上。一包括一電荷捕獲介電質及一在該電荷捕獲介電質上形成之導電圖案之閘結構藉由相繼蝕刻該導電層、該第二氧化層、該氮化矽層及該第一氧化層形成於該電荷捕獲介電質上。該電荷捕獲介電質具有一多層結構，其中一第一氧化層圖案、一氮化矽層圖案及一第二氧化層圖案相繼形成於該半導體基板上。源極/汲極區域藉由摻雜雜質至與該閘結構相鄰之基板上在與閘結構相鄰之半導體基板之表面部分形成。
根據該等實施例，用於形成SONOS型非揮發性半導體裝置之包括富矽氮化物之電荷捕獲介電質不僅可具有良好的電荷儲存能力亦可允許儲存於電荷捕獲介電質中之電荷易於清除。因此，根據例示性實施例之SONOS型非揮發性半導體裝置可具有極大提高的輸入及清除速度。
下文參考其中展示本發明之例示性實施例之附圖更充分描述本發明。然而，本發明可以多種不同形式表達且不應解釋為限制於本文所述的例示性實施例。相反，提供此等例示性實施例以使本發明更詳細且完整，且將向熟習此項技術者充分傳達本發明之範疇。在該等圖中，出於清晰之目的，可將層及區域之尺寸及相對尺寸放大。
應瞭解，當一元件或層稱為在另一元件或層"上"、"連接"另一元件或層或"耦接"另一元件或層時，該元件或層可直接在另一元件或層上、連接另一元件或層或耦接另一元件或層或可存在插入之元件或層。相反，當一元件稱為"直接"在另一元件或層"上"、"直接連接"另一元件或層或"直接耦接"另一元件或層時，則不存在插入之元件或層。全文中類似數字係指類似元件。本文中所用術語"及/或"包括一或多種相關列出項之任何組合或所有組合。
應瞭解，儘管術語第一、第二、第三等在本文中可用於描述各種元件、組份、區域、層及/或部分，但此等元件、組份、區域、層及/或部分不應限制於此等術語。此等術語僅用於區別一元件、一組份、一區域、一層或一部分與另一區域、另一層或另一部分。因此，下文討論之第一元件、第一組份、第一區域、第一層或第一部分在不脫離本發明之教示下可規定為第二元件、第二組份、第二區域、第二層或第二部分。
出於簡單描述的目的，本文可使用諸如"在...之下"、"在...下面"、"下面的"、"在...之上"、"上面的"及其類似術語的空間相關術語來描述圖中所示之一元件或部件相對於另一(另一些)元件或部件之關係。應瞭解該等空間相關術語除包括圖中所示之方位外還意欲涵蓋在使用或操作中裝置之不同方位。舉例而言，若運轉圖中之裝置，則描述為在其他元件或部件"下面"之元件將隨後經定向為在其他元件或部件之"上"。因此，例示性術語"在...下面"可涵蓋"在...之上"與"在...下面"的兩個方位。該裝置可經另外定向(以90度旋轉或在其他方位)且本文使用之空間相關性描述詞相應地得以解釋。
本文所用術語僅出於描述特定例示性實施例之目的且並非意欲限制本發明。除非上下文中清晰指出，否則本文所用單數形式"一"及"該"意欲還包括複數形式。應進一步瞭解：當術語"包含("comprises"及/或"comprising")"用於本說明書中時，其說明存在所規定的部件、整體、步驟、操作、元件及/或組份，但並不排除存在或添加一或多種其他部件、整體、步驟、操作、元件、組份及/或其群。
本文參考本發明之理想化例示性實施例(及中間結構)之示意圖之橫截面圖描述本發明之例示性實施例。同樣，由於(例如)製造技術及/或公差，因此預期得到示意圖之形狀之變化。因此，本發明之例示性實施例不應解釋為限制於本文中所示區域之特定形狀而欲包括由於(例如)製造產生之形狀之偏差。舉例而言，所示為矩形之植入區域通常將具有圓形或曲線形特徵及/或在其邊緣處之植入密集度梯度而非自植入區域至非植入區域之二元改變。類似地，藉由植入形成之掩蔽區域導致在該掩蔽區域與經由發生植入之表面之間的區域中之某種植入。因此，圖中所示之區域實際上為例示性的且其形狀並非意欲說明一裝置之區域的實際形狀且並非意欲限制本發明之範疇。
除非另外定義，否則本文中所用全部術語(包括技術及科學術語)具有熟習本發明所屬技術者一般理解之相同意義。應進一步瞭解：諸如彼等在普通使用之詞典中定義之術語應解釋為具有與相關技術之上下文中之意義一致的意義，且除非本文中清楚定義，否則不應將其解釋為一理想化或過度正式化的意義。
圖1為說明根據一例示性實施例之電荷捕獲介電質之橫截面圖。
參看圖1，可用於形成矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性半導體裝置之電荷捕獲介電質50具有一多層結構，其中一第一氧化層15、一氮化矽層20及一第二氧化層30相繼形成。
特定言之，該第一氧化層15可充當一在電子穿隧中提供能量障壁之穿隧層。
該第一氧化層15可包括氧化矽。第一氧化層15可具有約20至約50之厚度，較佳具有約20至約40之厚度，更佳具有約25至約35之厚度，且最佳具有約30之厚度。第一氧化層15可相對較薄，因為SONOS型非揮發性半導體裝置藉由儲存電子於在電荷捕獲介電質50中形成之陷阱中進行程式設計。
該氮化矽層20可充當一儲存電子之層。
具有以Six
Ny
表示之組份之氮化矽層20可包括富矽氮化物。Six
Ny
係指x個數目的矽原子及y個數目的氮原子。包括富矽氮化物之氮化矽層20可藉由循環化學氣相沈積(CVD)法使用矽源物質及氮源氣體形成。
特定言之，在氮化矽層20中矽相對於氮之組份比率(x/y)可在約0.7至約1.5範圍內，較佳在約0.85至約1.3範圍內，且更佳在約0.9至約1.2範圍內。此外，當y為約4.0時，x較佳在約3.0至約6.0範圍內且更佳在約3.5至約5.5範圍內。
氮化矽層20可具有約50至約100之厚度，較佳具有約60至約90之厚度，更佳具有約65至約80之厚度，且最佳具有約70之厚度。
該第二氧化層30可充當一隔離自SONOS型非揮發性半導體裝置之電極(未圖示)施加之電壓的電壓障壁。第二氧化層30可包括氧化矽或金屬氧化物。
圖2為說明製造圖1中之電荷捕獲介電質之方法的工藝流程圖。
參看圖1及圖2，在步驟S110中，第一氧化層15形成於一半導體基板(未圖示)上。
特定言之，第一氧化層15可藉由CVD法、負壓CVD法、低壓CVD法、電漿增強CVD法或熱氧化法形成。在一例示性實施例中，第一氧化層15藉由該熱氧化法形成。
形成第一氧化層15之熱氧化法可於約900℃至約1200℃之溫度下進行。特定言之，熱氧化過程中之溫度緩慢升至上述約900℃至約1200℃之溫度以使半導體基板可不經受快速的溫度變化。此外，在藉由熱氧化法形成第一氧化層15後而保持溫度在自上述溫度約±1℃以下之範圍時，該溫度緩慢下降。在熱氧化法中，可提供氧氣(O2
)或水蒸氣(H2
O)至半導體基板上以使該氧氣或該水蒸氣可充當熱氧化之反應物質。
在例示性實施例中，可形成第一氧化層15使其厚度為約20至約50，較佳約25至約40，更佳約25至約35，且最佳為30。第一氧化層15可相對較薄，因為該SONOS型非揮發性半導體裝置藉由儲存電子於在電荷捕獲介電質50中形成之陷阱中進行程式設計。
在步驟S120中，包括富矽氮化物之氮化矽(Six
Ny
)層20可形成在第一氧化層15上。
特定言之，氮化矽層20可藉由循環CVD法使用矽源氣體及氮源氣體形成。在該氮化矽層中矽相對於氮之組份比率(x/y)可在約0.7至約1.5範圍內。
一般而言，包括富矽氮化物之氮化矽層20可藉由CVD法使用二氯矽烷(SiH2
Cl2
)及氨氣(NH3
)形成。然而，需要可使用之二氯矽烷(SiH2
Cl2
)的量增加以藉由CVD法形成氮化矽層20。可使用之二氯矽烷(SiH2
Cl2
)之量的增加導致產生反應副產物氯化銨(NH4
Cl)鹽。該氯化銨(NH4
Cl)鹽可在該半導體基板上充當粒子。因此，在本例示性實施例中，包括富矽氮化物之氮化矽層20可藉由循環CVD法形成。
下文中，將詳細描述藉由循環CVD法形成氮化矽層的方法。
可提供矽源物質至形成於裝載在一腔室中之半導體基板上之第一氧化層上，其中循環CVD法可進行約0.5 s至約5.0 s。在一例示性實施例中，可提供該矽源物質歷時約1.0 s。可使用一液體輸送系統(LDS)供給該矽源物質。
用於形成包括富矽氮化物之氮化矽層之矽源物質的實例為六氯二矽烷(Si2
Cl6
)及八氯三矽烷(Si3
Cl8
)。在一例示性實施例中，可使用可為液態六氯二矽烷(Si2
Cl6
)之蒸氣化形式之氣態六氯二矽烷(Si2
Cl6
)作為矽源物質。
因此，該矽源物質之某些部分化學吸附(亦稱為"經化學吸附(chemisorbed)")在第一氧化層之表面上，且該矽源物質之其餘部分物理吸附(亦稱為"經物理吸附(physisorbed)")在該第一氧化層之表面上或在該腔室中浮動。
可提供第一淨化氣體至該腔室中。舉例而言，該第一淨化氣體可為氮源氣體、諸如氬氣之惰性氣體，等等。可提供該第一淨化氣體歷時約1.0 s至約30 s。因此，浮動在腔室中或在物理吸附在該第一氧化層表面上之矽源物質的部分可自該腔室移除，且化學吸附在第一氧化層之表面上之矽源物質的部分未被移除。
可提供氮源氣體至腔室內。氮源氣體之實例為氨氣(NH3
)及胺氣(4NH2
)。此等氣體可單獨或以其混合物形式使用。可提供該氮源氣體歷時約0.5 s至約5.0 s。由於提供氮源氣體至腔室內，因此其可與化學吸附在第一氧化層之表面上之矽源物質反應以形成富矽氮化物。
可提供第二淨化氣體至腔室中。該第二淨化氣體之種類及該第二氣體之供給時間可與第一淨化氣體之彼等種類及供給時間大體相同。由於提供該第二淨化氣體至腔室內，因此其移除未與矽源物質發生化學反應之部分氮源氣體。因此，一具有給定厚度之包括富矽氮化物之初步氮化矽(Six
Ny
)層(未圖示)可形成於第一氧化層15上。
在該初步氮化矽層中矽相對於氮之組份比率(x/y)可在約0.7至約1.5範圍內，且較佳在約0.9至約1.2範圍內。此外，當y為約4.0時，x較佳在約3.0至約6.0範圍內，且更佳在約3.5至約5.5範圍內。
可重複形成初步氮化矽層至少5次到10次。因此，包括複數個初步氮化矽層之氮化矽層20可形成於第一氧化層15上。該氮化矽層20包括富矽氮化物(Six
Ny
)，其中矽相對於氮之組份比率(x/y)可在約0.7至約1.5範圍內。此外，可根據形成初步氮化矽層之重複次數控制氮化矽層20之厚度。
用於形成氮化矽層20之循環CVD法較佳可在約400℃至約700℃之溫度下進行，且更佳在約450℃至約650℃之溫度下進行。或者，在形成初步氮化矽層期間，可藉由供給另外的矽烷(SiCl4
)氣體形成具有更高矽含量之富矽氮化物。
在一例示性實施例中，可形成氮化矽層20使其厚度為約50至約100，較佳約60至約90，更佳約65至約80。且最佳約70。
在步驟S130中，第二氧化層30可形成於包括富矽氮化物之氮化矽層20上。
特定言之，可使用金屬氧化物或氧化矽形成第二氧化層30。當使用金屬氧化物形成第二氧化層30時，可藉由CVD法形成第二氧化層30。當使用氧化矽形成第二氧化層30時，可藉由自由基氧化法形成第二氧化層30。
在一例示性實施例中，可形成第二氧化層30使其厚度為約100至約200，較佳約120至約180。更佳約130至約170，且最佳約150。
圖3為說明根據另一實施例之SONOS型非揮發性半導體裝置之橫截面圖。
參看圖3，該SONOS型非揮發性半導體裝置包括具有一在一半導體基板200上形成之一電荷捕獲介電質50及一電極55之閘結構60。舉例而言，該半導體基板200可包括一矽基板、一絕緣矽(SOI)基板、一鍺基板、一絕緣鍺(GOI)基板、一矽－鍺基板及一藉由選擇性磊晶生長(SEG)法形成之磊晶薄膜基板。
一隔離層205可在半導體基板200之上部形成以在半導體基板200中界定一主動區及一場區。該隔離層205可包括一場氧化層或一溝渠隔離層。
摻雜雜質之源極/汲極區域230a及230b在半導體基板200之表面部分形成。特定言之，源極/汲極區域230a及230b在與於半導體基板200上形成之閘結構60相鄰之半導體基板200之表面部分形成。
用於形成源極/汲極區域之雜質可包括諸如磷、砷等週期表之第V族中的物質作為n型雜質。此等物質可單獨或以其混合物形式使用。在一例示性實施例中，該等雜質藉由離子植入法摻雜至半導體基板200上。
一通道區域236可在其上可形成閘結構60之半導體基板200之表面部分在源極/汲極區域230a與230b之間形成。
閘結構60包括電荷捕獲介電質50及於電荷捕獲介電質50上形成之電極55。如先前實施例所述，電荷捕獲介電質50具有相繼形成於半導體基板200上之一第一氧化層圖案15、一氮化矽層圖案20及一第二氧化層圖案30。該氮化矽(Six
Ny
)層圖案20包括富矽氮化物，且在氮化矽層20中矽相對於氮之組份比率(x/y)在約0.7至約1.5範圍內，且較佳在約0.85至約1.3範圍內。
下文中，將以實例詳細描述在一單位晶胞內使用包括閘結構60之SONOS型非揮發性半導體裝置進行程式設計且清除數據。
在此實例中，當使用該SONOS型非揮發性半導體裝置程式設計數據時，半導體基板200可接地且可施加一正電壓至電極55。接著，一電場在半導體基板200與閘結構60之電極55之間形成以產生穿過電荷捕獲介電質50之第一氧化層圖案15之福勒－諾德漢電流。因此，在置於源極/汲極區域230a與230b之間的通道區域236中移動之電子經由第一氧化層圖案15之能量障蔽穿隧以轉移至包括富矽氮化物之氮化矽圖案20內。儲存於氮化矽層圖案20中之電子藉由電荷捕獲介電質50之第二氧化層圖案30之能量障壁阻礙其轉移至電極55內。因此，該等電子在氮化矽層圖案20中捕獲使得可在SONOS型非揮發性半導體裝置中程式設計數據。
當在SONOS型非揮發性半導體裝置中清除數據時，半導體基板200可接地且可施加一負電壓至電極55。接著，在半導體基板200與閘結構60之電極55之間以與程式設計數據時形成之電場相反方向形成一電場，以產生以與程式設計數據時形成電流相反之方向穿過電荷捕獲介電質50之第一氧化層圖案15之福勒－諾德漢電流。因此，儲存於電荷捕獲介電質50中之電子經由第一氧化層圖案15之能量障壁穿隧以轉移至半導體基板200中。因此，數據可在SONOS型非揮發性半導體裝置中清除。
製造SONOS型非揮發性半導體裝置之方法圖4A至圖4E為說明製造根據一實施例之圖3中之SONOS型非揮發性半導體裝置之橫截面圖。
參看圖4A，一隔離層205可在半導體基板200之上部形成以在半導體基板200中界定一主動區及一場區。在一例示性實施例中，根據整合程度可形成一溝渠隔離層作為隔離層205。
參看圖4B，一包括氧化矽之第一氧化層15a可在具有隔離層205之半導體基板200上形成。第一氧化層15a與圖3中所示之電荷捕獲介電質50之第一氧化層圖案15相對應。在一例示性實施例中，第一氧化層15a可藉由熱氧化法形成。
在一例示性實施例中，可形成第一氧化層15a使其厚度為約20至約50，較佳約20至約40，更佳約25至約35，且最佳約30。第一氧化層15可相對薄，因為SONOS型非揮發性半導體裝置藉由儲存電子於在電荷捕獲介電質中形成之陷阱中進行程式設計。
參看圖4C，一包括富矽氮化物之氮化矽(Six
Ny
)層20a可形成於包括氧化矽之第一氧化層15a上。該氮化矽層20a與圖3中所示之電荷捕獲介電質50之氮化矽層圖案20相對應。在一例示性實施例中，氮化矽層20a可藉由循環CVD法使用矽源物質及氮源氣體形成。
特定言之，該循環CVD法可使用六氯二矽烷(Si2
Cl6
)及八氯三矽烷(Si3
Cl8
)作為矽源物質且使用氨氣(NH3
)及胺氣(4NH2
)作氮源氣體於約400℃至約700℃的溫度下進行。
在氮化矽層20a中矽相對於氮之組份比率(x/y)可在約0.7至約1.5範圍內，較佳在約0.85至約1.3範圍內，且更佳在約0.9至約1.2範圍內。此外，當y為約4.0時，x較佳在約3.0至6.0範圍內，且更佳在約3.5至約5.5範圍內。
一包括金屬氧化物之第二氧化層30a可形成於氮化矽層20a上。該第二氧化層30a與圖3中所示之電荷捕獲介電質50之第二氧化層圖案30相對應。在一例示性實施例中，包括金屬氧化物之第二氧化層30a可藉由CVD法形成。
參看圖4D，摻雜能產生電洞作為電荷載子之雜質的導電層55a可形成於第二氧化層30a上。導電層55a與圖3中所示之閘結構60之電極55相對應。
參看圖4E，導電層55a、第二氧化層30a、包括富矽氮化物之氮化矽層20a及第一氧化層10a使用蝕刻遮罩相繼圖案化，藉此形成包括在半導體基板200上形成之電荷捕獲介電質50及電極55之閘結構60。電極捕獲介電質50包括於半導體基板200上相繼形成之第一氧化層圖案15、氮化矽層圖案20及第二氧化層圖案30。代替上述平坦類型，閘結構60可形成為其他類型，諸如垂直型、大頭針型等。
使用閘結構60作為遮罩將雜質植入半導體基板200之表面部分上以在與半導體基板200上形成之閘結構60相鄰之半導體基板200之表面部分形成源極/汲極區域230a及230b。因此，由於形成源極/汲極區域230a及230b，一通道區域236可形成於半導體基板200之表面部分處之源極/汲極區域230a與230b之間形成。
因此，在一單位晶胞中具有包括電荷捕獲介電質50及電極55之閘結構60之SONOS型非揮發性半導體裝置得以完成。
圖5說明根據另一例示性實施例之電荷捕獲介電質之橫截面圖。
參看圖5，較早所述之電荷捕獲介電質50可用於形成SONOS型非揮發性半導體裝置，且該電荷捕獲介電質50具有一多層結構，其中一第一氧化層115、一氮化矽層120及一第二氧化層130可相繼形成。該氮化矽層120具有一第一氮化矽薄膜122及一於該第一氮化矽薄膜122上形成之包括富矽氮化物之第二氮化矽薄膜124。
特定言之，該第一氧化層115可充當一提供能量障壁用於電子穿隧之穿隧層。
第一氧化層115可包括氧化矽。第一氧化層115之厚度可為約20至約50。第一氧化層115之厚度可根據SONOS型非揮發性半導體裝置之程序設計水平及清除效率改變。
氮化矽層120可充當一儲存電子之儲存層。
在一例示性實施例中，氮化矽層120具有如下結構：其中第一氮化矽薄膜122(Sia
Nb
，其中a/b表示第一組份比率)及包括富矽氮化物之第二氮化矽薄膜124(Sic
Nd
，其中c/d表示第二組份比率)相繼堆疊。第一氮化矽薄膜122包括氮化矽，且第二氮化矽薄膜124包括矽含量相對高之富矽氮化物。
特定言之，在第一氮化矽薄膜122中矽相對於氮之第一組份比率(a/b)較佳在約0.7至約0.85範圍內，更佳在約0.7至約0.8範圍內，且最佳為約0.75。另一方面，在第二氮化矽薄膜122中矽相對於氮之第二組份比率(c/d)較佳在約0.85至約1.5範圍內，更佳在約0.9至約1.3範圍內，且最佳為約1.0。此外，當d為約4.0時，c較佳在約3.0至6.0範圍內，且更佳在約3.5至約5.5範圍內。當進行程式設計時，用於形成SONOS型非揮發性半導體裝置之第一氮化矽薄膜122改良在富矽氮化物薄膜124中捕獲之電子的保持力。
在另一例示性實施例中，氮化矽層120可具有一包括與彼等第一氮化矽薄膜122之材料及組份大體相同之材料及組份之第一氮化矽薄膜、一第二氮化矽薄膜及一第三氮化矽薄膜相繼堆疊的結構。
該第二氧化層130可充當一隔離自SONOS型非揮發性半導體裝置之電極(未圖示)施加之電壓的電壓障壁。第二氧化層130可包括氧化矽或金屬氧化物。
圖6為說明製造圖5中所示之實施例之電荷捕獲介電質的方法之工藝流程圖。
參看圖5及圖6，在步驟S210中，第一氧化層115形成在一半導體基板(未圖示)上。形成第一氧化層115之方法可與形成圖1及圖2中所示之第一氧化層15之方法大體相同。
在步驟S220中，一包括氮化矽之第一氮化矽(Sia
Nb
)薄膜122可形成在第一氧化層115上。特定言之，第一氮化矽薄膜122可藉由循環CVD法使用矽源氣體及氮源氣體形成。在氮化矽薄膜122中矽相對於氮之第一組份比率(a/b)較佳在約0.7至約0.85範圍內，更佳在約0.7至約0.8範圍內，且最佳為約0.75。當進行程式設計時，用於形成SONOS型非揮發性半導體裝置之第一氮化矽薄膜122改良在富矽氮化物薄膜124中捕獲之電子的保持力。第一氮化矽薄膜122之形成及特徵與圖5中所示之第一氮化矽薄膜的形成及特徵相同。因此，關於此方面之任何進一步說明將予以省略。
在步驟S230中，在一例示性實施例中，一包括富矽氮化物之第二氮化矽(Sic
Nd
)薄膜124可藉由循環CVD法使用矽源氣體及氮源氣體形成於第一氮化矽薄膜122上。在第二氮化矽薄膜124中矽相對於氮之第二組份比率(c/d)可在約0.85至約1.5範圍內。形成第二氮化矽薄膜124之方法可與形成圖1及圖2中所示之氮化矽層20的方法相同。此外，當藉由循環CVD法形成第二氮化矽薄膜124時，可提供矽烷(SiCl4
)氣體至腔室內。
因此，具有第一氮化矽薄膜122及包括於第一氮化矽薄膜122上形成之富矽氮化物之第二氮化矽薄膜124的用於捕獲電子之氮化矽層120可形成在第一氧化層115上。
第一氮化矽薄膜之第一厚度為第一氮化矽薄膜及第二氮化矽薄膜122及124之總厚度的約5%至約60%，較佳為該總厚度的約25%至約45%，且更佳為總厚度的約30%至約40%。另一方面，第二氮化矽薄膜之第二厚度為第一氮化矽薄膜及第二氮化矽薄膜122及124之總厚度的約40%至約95%，較佳為該總厚度的約60%至約75%，且更佳為總厚度的約65%至約70%。
第一氮化矽薄膜及第二氮化矽薄膜124可藉由原位法形成。
在另一例示性實施例中，一第三氮化矽薄膜可另外形成在第二氮化矽薄膜124上。此處，該第三氮化矽薄膜可使用與形成第一氮化矽薄膜122大體相同之方法形成。
一第二氧化層130可形成在氮化矽層120上，且可使用金屬氧化物來形成。該第二氧化層130可使用與形成圖1中之第二氧化層30大體相同之方法形成。
圖7為說明根據另一例示性實施例之SONOS型非揮發性半導體裝置之橫截面圖。
參看圖7，該SONOS型非揮發性半導體裝置包括一具有在一半導體基板400上形成之一電荷捕獲介電質150及一電極155之閘結構160。該電荷捕獲介電質150包括一第一氧化層圖案115、一第一氮化矽薄膜圖案122、一包括富矽氮化物之第二氮化矽薄膜圖案124及一第二氧化層圖案130。
第一氮化矽(Sia
Nb
)薄膜圖案122包括氮化矽，且在第一氮化矽薄膜圖案122中矽相對於氮之第一組份比率(a/b)在約0.7至約0.85範圍內，且較佳在約0.7至約0.8範圍內。第一氮化矽薄膜122之第一厚度為第一氮化矽薄膜及第二氮化矽薄膜122及124之總厚度的約5%至約60%，較佳為該總厚度的約25%至約45%，且更佳為總厚度的約30%至約40%。
另一方面，第二氮化矽(Sic
Nd
)薄膜圖案124包括氮化矽，且在第二氮化矽薄膜圖案124中矽相對於氮之第二組份比率(c/d)可在約0.85至約1.5範圍內，且較佳在約0.9至約1.3範圍內。第二氮化矽薄膜圖案124之第二厚度為第一氮化矽薄膜及第二氮化矽薄膜122及124之總厚度的約40%至約95%，較佳為約60%至約75%，且更佳為約65%至約70%。
或者，電荷捕獲介電質150可進一步包括一形成於第二氮化矽薄膜圖案124上之第三氮化矽薄膜圖案(未圖示)。
摻雜雜質之源極/汲極區域430a及430b在半導體基板400之表面部分形成。特定言之，源極/汲極區域430a及430b在與半導體基板200上形成之閘結構160相鄰之半導體基板的表面部分形成。
通道區域436可在其上形成閘結構160之半導體基板400之表面部分處之源極/汲極區域430a與430b之間形成。
隔離層405及源極/汲極區域430a及430b可與圖3之實施例中所示之SONOS型非揮發性半導體裝置之彼等隔離層及源極/汲極區域大體相同。
圖8A至圖8D為說明製造圖7中之SONOS型非揮發性半導體裝置之方法的橫截面圖。
參看圖8A，一隔離層405可在半導體裝置400之上部形成以在半導體基板400中界定一主動區及一場區。
參看圖8B，一包括氧化矽第一氧化層115a可在具有隔離層405之半導體基板400上形成。該第一氧化層115a與圖7中所示之電荷捕獲介電質150之第一氧化層圖案115相對應。
一包括氮化矽之第一氮化矽(Sia
Nb
)薄膜122a可形成於包括氧化矽之第一氧化層115a上。矽相對於氮之第一組份比率(a/b)可在約0.7至0.85範圍內。形成第一氮化矽薄膜122a之方法可與形成圖5及圖6中所示之第一氮化矽薄膜122之方法大體相同。
一包括富矽氮化物之第二氮化矽(Sic
Nd
)薄膜124a可藉由循環CVD法在第一氮化矽薄膜122a上形成。矽相對於氮之第二組份比率(c/d)可在約0.85至約1.85範圍內。形成第二氮化矽薄膜124a之方法可與形成圖5及圖6中所示之第二氮化矽薄膜124之方法大體相同。
因此，一包括第一氮化矽薄膜122a及第二氮化矽薄膜124a之氮化矽層120a可形成於第一氧化層115a上。
一包括金屬氧化物之第二氧化層130a可形成於氮化矽層120a上。該第二氧化層130a與圖7中所示之電荷捕獲介電質150之第二氧化層圖案130相對應。包括金屬氧化物之第二氧化層130a可藉由CVD法形成。
參看圖8C，一導電層155a可形成於第二氧化層130a上。該導電層155a與圖7中所示之閘結構160之電極155相對應。
參看圖8D，導電層155a、第二氧化層130a、包括第一及第二氮化矽薄膜122a及124a之氮化矽層120a及第一氧化層110a使用蝕刻遮罩相繼圖案化，藉此形成包括在半導體基板400上形成之電荷捕獲介電質150及電極155的閘結構160。電荷捕獲介電質150包括相繼形成於半導體基板400上之第一氧化層圖案115、氮化矽層圖案120及第二氧化層圖案130。
使用閘結構160作為遮罩將雜質植入半導體基板400之表面部分上以在與半導體基板400上形成之閘結構160相鄰之在半導體基板的表面部分形成源極/汲極區域430a及430b。因此，由於形成源極/汲極區域430a及430b，一通道區域436可在半導體基板400之表面部分處之源極/汲極區域430a與430b之間形成。
因此，在一單位晶胞中具有包括電荷捕獲介電質150及電極155之閘結構160之SONOS型非揮發性半導體裝置得以完成。
比較包括一具有一藉由習知CVD法形成之氮化矽層之第一電荷捕獲介電質之第一SONOS型非揮發性半導體裝置的數據清除特性與包括一具有圖5中所示之含富矽氮化物之氮化矽薄膜之第二電荷捕獲介電質之第二SONOS型非揮發性半導體裝置的彼等數據清除特性。評估結果揭示於圖9中。
圖9為展示第一及第二SONOS型非揮發性半導體裝置之電壓變化相對於電壓的圖，樣本A表示第一SONOS型非揮發性半導體裝置，且樣本B表示第二SONOS型非揮發性半導體裝置。
樣本A表示隨著施加至樣本A之電壓增加，在電荷捕獲介電質之氮化矽層中儲存之電子之電荷量的數據清除特性變化很小。亦即，隨著施加電壓增加，儲存於氮化矽層中之電子並未清除，量反而增加。
另一方面，樣本B表示隨著施加至樣本B之電壓增加，在包括電荷捕獲介電質之富矽氮化物之氮化矽薄膜中儲存之電子之電荷量的數據清除特性顯著降低。亦即，隨著施加電壓增加，儲存於氮化矽層中之電子快速地清除。
根據本發明，當使用包括電荷捕獲介電質之SONOS型非揮發性半導體裝置時，在電荷捕獲介電質中捕獲之電子可充分清除以使數據清除處理可適當且有效地進行。因此可更廣泛使用SONOS型非揮發性半導體裝置。
以上描述為說明性的且不應解釋為限制於其中。儘管已描述少數例示性實施例，但熟習此項技術者應易於瞭解在本質上不脫離新穎教示及優點的情況下，在該等例示性實施例中可能存在許多更改。因此，所有此等更改意欲包括在申請專利範圍所定義之範疇內。在申請專利範圍中，裝置加功能之子句意欲涵蓋實現所述功能之本文所述之結構，且不僅包含結構等價物亦包含等效結構。因此，應瞭解，以上描述為說明性的且不應解釋為限制於所揭示之特定例示性實施例中，且對所揭示例示性實施例以及其他例示性實施例之更改意欲包括於隨附申請專利範圍之範疇內。本發明藉由以下申請專利範圍及包括於其中之申請專利範圍之等價物來定義。
15．．．第一氧化層/第一氧化層圖案
15a．．．第一氧化層
20．．．氮化矽層/氮化矽層圖案
20a．．．氮化矽層
30．．．第二氧化層/第二氧化層圖案
30a．．．第二氧化層
50．．．電荷捕獲介電質
55．．．電極
55a．．．導電層
60．．．閘結構
115．．．第一氧化層/第一氧化層圖案
115a．．．第一氧化層
120．．．氮化矽層/氮化矽層圖案
120a．．．氮化矽層
122．．．第一氮化矽薄膜/第一氮化矽薄膜圖案
122a．．．第一氮化矽薄膜
124．．．第二氮化矽薄膜/第二氮化矽薄膜圖案
124a．．．第二氮化矽薄膜
130．．．第二氧化層/第二氧化層圖案
130a．．．第二氧化層
150．．．電荷捕獲介電質
150a．．．電荷捕獲介電質
155．．．電極
155a．．．導電層
160．．．閘結構
200．．．半導體基板
205．．．隔離層
230a、230b．．．源極/汲極區域
236．．．通道區域
400．．．半導體基板
405．．．隔離層
43oa、430b．．．源極/汲極區域
436．．．通道區域
圖1為說明根據一實施例之電荷捕獲介電質之橫截面圖；圖2為說明製造圖1中之電荷捕獲介電質之方法的工藝流程圖；圖3為說明根據圖1之實施例之矽－氧化物－氮化物－氧化物－矽(SONOS)型非揮發性半導體裝置的橫截面圖；圖4A至圖4E為說明製造圖3中之SONOS型非揮發性半導體裝置之方法的橫截面圖；圖5為說明根據另一實施例之電荷捕獲介電質之橫截面圖；圖6為說明製造圖5中之電荷捕獲介電質之方法的工藝流程圖；圖7為說明根據圖5之實施例之SONOS型非揮發性半導體裝置之橫截面圖。
圖8A至圖8D為說明製造圖7中之SONOS型非揮發性半導體裝置之方法的橫截面圖；且圖9為展示第一及第二SONOS型非揮發性半導體裝置之電壓變化相對於電壓之圖。
115．．．第一氧化層/第一氧化層圖案
120．．．氮化矽層/氮化矽層圖案
122．．．第一氮化矽薄膜/第一氮化矽薄膜圖案
124．．．第二氮化矽薄膜/第二氮化矽薄膜圖案
130．．．第二氧化層/第二氧化層圖案
150．．．電荷捕獲介電質
Claims (18)
- 一種製造電荷捕獲介電質之方法，該方法包含：製備包括氧化矽之第一氧化層；藉由循環化學氣相沈積(CVD)法使用矽源物質及氮源氣體在該第一氧化層上形成氮化矽(Six Ny )層，其中在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.7至約1.5範圍內，其中該形成氮化矽層包含：引入氣態之該矽源物質至該第一氧化層上；化學吸附該矽源物質至該第一氧化層之表面上；移除未化學吸附至該第一氧化層之表面上之剩餘矽源物質；引入該氮源氣體至該第一氧化層上；及藉由該氮源氣體與該經化學吸附之矽源物質之間的化學反應形成一初步氮化矽層；及在該氮化矽層上形成第二氧化層。
- 如請求項1之方法，其中該矽源物質包含六氯二矽烷(Si2 Cl6 )及八氯三矽烷(Si3 Cl8 )中之一者。
- 如請求項1之方法，其中該氮源氣體包含氨氣(NH3 )、胺氣(4NH2 )及其混合物中之一者。
- 如請求項1之方法，其中該循環CVD法在約400℃至約700℃之溫度下進行。
- 如請求項1之方法，其中重複形成該氮化矽層至少5次。
- 如請求項1之方法，其中該第二氧化層包含金屬氧化物。
- 一種製造電荷捕獲介電質之方法，該方法包含： 製備包括氧化矽之第一氧化層；在該第一氧化層上形成第一氮化矽(Sia Nb )薄膜，其中在該第一氮化矽薄膜中矽相對於氮之第一組份比率(a/b)在約0.7至約0.85範圍內；藉由循環CVD法使用矽源物質及氮源氣體在該第一氮化矽薄膜上形成第二氮化矽(Sic Nd )薄膜，其中在該第二氮化矽薄膜中矽相對於氮之第二組份比率(c/d)在約0.85至約1.5範圍內，其中該形成第二氮化矽薄膜包含：引入氣態之該矽源物質至該第一氮化矽薄膜上；化學吸附該矽源物質至該第一氮化矽薄膜之表面上；移除未化學吸附至該第一氮化矽薄膜之表面上之剩餘矽源物質；引入該氮源氣體至該第一氮化矽薄膜上；及藉由該氮源氣體與該經化學吸附之矽源物質之間的化學反應形成一初步氮化矽層；及在該第二氮化矽薄膜上形成第二氧化層。
- 如請求項7之方法，其中該第一氮化矽薄膜之厚度為該第一氮化矽薄膜及第二氮化矽薄膜之總厚度的約5%至約60%。
- 如請求項7之方法，其中該第二氮化矽薄膜之厚度為該第一氮化矽薄膜及第二氮化矽薄膜之總厚度的約40%至約95%。
- 如請求項7之方法，其進一步包含在該第二氮化矽薄膜 上形成第三氮化矽(Six Ny )薄膜，其中在該第三氮化矽薄膜中矽相對於氮之第三組份比率(x/y)在約0.7至約0.85範圍內。
- 如請求項7之方法，其中該第一氮化矽薄膜及第二氮化矽薄膜經原位形成。
- 一種製造矽-氧化物-氮化物-氧化物-矽(SONOS)型非揮發性半導體裝置之方法，該方法包含：在一半導體基板上形成包括氧化矽之第一氧化層；藉由循環CVD法使用矽源物質及氮源氣體在該第一氧化層上形成氮化矽(Six Ny )層，其中在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.7至約1.5範圍內，其中該形成氮化矽層包含：引入氣態之該矽源物質至該第一氧化層上；化學吸附該矽源物質至該第一氧化層之表面上；移除未化學吸附至該第一氧化層之表面上之剩餘矽源物質；引入該氮源氣體至該第一氧化層上；及藉由該氮源氣體與該經化學吸附之矽源物質之間的化學反應形成一初步氮化矽層；在該氮化矽層上形成第二氧化層；在該第二氧化層上形成導電層；藉由相繼蝕刻該導電層、該第二氧化層、該氮化矽層及該第一氧化層形成一包括一電荷捕獲介電質及一在該電荷捕獲介電質上之導電圖案之閘結構，其中該電荷捕 獲介電質具有多層結構，其中第一氧化層圖案、氮化矽層圖案及第二氧化層圖案相繼形成於該半導體基板上；及在與該閘結構相鄰之該半導體基板之表面部分形成源極/汲極區域。
- 如請求項12之方法，其中在該氮化矽層中矽相對於氮之組份比率(x/y)在約0.85至約1.5範圍內。
- 如請求項12之方法，其中該矽源物質包含六氯二矽烷(Si2 Cl6 )與八氯三矽烷(Si3 Cl8 )中之一者，且其中該氮源氣體包含氨氣(NH3 )、胺氣(4NH2 )及其混合物中之一者。
- 如請求項12之方法，其中該循環CVD法在約400℃至約700℃之溫度下進行。
- 一種製造SONOS型非揮發性半導體裝置之方法，該方法包含：在一半導體基板上形成包括氧化矽之第一氧化層；在該第一氧化層上形成第一氮化矽(Sia Nb )薄膜，其中在該氮化矽層中矽相對於氮之第一組份比率(a/b)在約0.7至約0.85範圍內；藉由循環CVD法使用矽源物質及氮源氣體在該第一氮化矽薄膜上形成第二氮化矽(Sic Nd )薄膜，其中在該氮化矽層中矽相對於氮之第二組份比率(c/d)在約0.85至約1.5範圍內，其中該形成第二氮化矽薄膜包含：引入氣態之該矽源物質至該第一氮化矽薄膜上；化學吸附該矽源物質至該第一氮化矽薄膜之表面上； 移除未化學吸附至該第一氮化矽薄膜之表面上之剩餘矽源物質；引入該氮源氣體至該第一氮化矽薄膜上；及藉由該氮源氣體與該經化學吸附之矽源物質之間的化學反應形成一初步氮化矽層；在該第二氮化矽薄膜上形成第二氧化層；在該第二氧化層上形成導電層；藉由相繼蝕刻該導電層、該第二氧化層、該氮化矽層及該第一氧化層形成一包括一電荷捕獲介電質及一在該電荷捕獲介電質上之導電圖案之閘結構，其中該電荷捕獲介電質具有多層結構，其中第一氧化層圖案、氮化矽層圖案及第二氧化層圖案相繼形成於該半導體基板上；及藉由摻雜雜質至與該閘結構相鄰之該基板上在與該閘結構相鄰之該半導體基板之表面部分形成源極/汲極區域。
- 如請求項16之方法，其中該第一氮化矽薄膜之厚度為該第一氮化矽薄膜及第二氮化矽薄膜之總厚度的約5%至約60%，且其中該第二氮化矽薄膜之厚度為該第一氮化矽薄膜及第二氮化矽薄膜之總厚度的約40%至約95%。
- 如請求項16之方法，其進一步包含一在該第二氮化矽薄膜上形成之第三氮化矽(Six Ny )薄膜，其中在該第三氮化矽薄膜中矽相對於氮之第三組份比率(x/y)在約0.7至約0.85範圍內。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080525A KR100672829B1 (ko) | 2005-08-31 | 2005-08-31 | 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200715485A TW200715485A (en) | 2007-04-16 |
| TWI392063B true TWI392063B (zh) | 2013-04-01 |
Family
ID=37804792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095132104A TWI392063B (zh) | 2005-08-31 | 2006-08-31 | 製造電荷捕獲介電質之方法及製造矽-氧化物-氮化物-氧化物-矽（ｓｏｎｏｓ）型非揮發性半導體裝置之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7510935B2 (zh) |
| JP (1) | JP5235287B2 (zh) |
| KR (1) | KR100672829B1 (zh) |
| TW (1) | TWI392063B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066074A (zh) * | 2011-10-21 | 2013-04-24 | 华东师范大学 | 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法 |
| US11251189B2 (en) | 2009-02-09 | 2022-02-15 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194511A (ja) * | 2006-01-23 | 2007-08-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP4936790B2 (ja) * | 2006-05-22 | 2012-05-23 | 株式会社東芝 | 半導体装置 |
| US20080079061A1 (en) * | 2006-09-28 | 2008-04-03 | Advanced Micro Devices, Inc. | Flash memory cell structure for increased program speed and erase speed |
| KR100890040B1 (ko) * | 2006-10-23 | 2009-03-25 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| JP2008182035A (ja) * | 2007-01-24 | 2008-08-07 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| KR101402102B1 (ko) * | 2007-03-23 | 2014-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제작 방법 |
| US8329535B2 (en) * | 2007-06-11 | 2012-12-11 | Macronix International Co., Ltd. | Multi-level-cell trapping DRAM |
| JP2009004510A (ja) | 2007-06-20 | 2009-01-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8012830B2 (en) * | 2007-08-08 | 2011-09-06 | Spansion Llc | ORO and ORPRO with bit line trench to suppress transport program disturb |
| US7981745B2 (en) * | 2007-08-30 | 2011-07-19 | Spansion Llc | Sacrificial nitride and gate replacement |
| US8455268B2 (en) * | 2007-08-31 | 2013-06-04 | Spansion Llc | Gate replacement with top oxide regrowth for the top oxide improvement |
| KR100881136B1 (ko) | 2007-10-31 | 2009-02-02 | 주식회사 하이닉스반도체 | 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법 |
| WO2009069421A1 (ja) * | 2007-11-28 | 2009-06-04 | Murata Manufacturing Co., Ltd. | 弾性波装置 |
| KR101008982B1 (ko) * | 2007-12-21 | 2011-01-17 | 주식회사 하이닉스반도체 | 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 |
| JP5155070B2 (ja) * | 2008-09-02 | 2013-02-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP5416936B2 (ja) * | 2008-09-02 | 2014-02-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5384291B2 (ja) | 2008-11-26 | 2014-01-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP5703354B2 (ja) * | 2008-11-26 | 2015-04-15 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| JP5566845B2 (ja) * | 2010-10-14 | 2014-08-06 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6035007B2 (ja) * | 2010-12-10 | 2016-11-30 | 富士通株式会社 | Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 |
| JP2013089724A (ja) * | 2011-10-17 | 2013-05-13 | Elpida Memory Inc | 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法 |
| JP5356569B2 (ja) * | 2012-04-05 | 2013-12-04 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理方法並びに基板処理装置 |
| JP5646569B2 (ja) | 2012-09-26 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| KR20140059107A (ko) * | 2012-11-07 | 2014-05-15 | 주식회사 유피케미칼 | 실리콘 질화물 박막 제조 방법 |
| US10573511B2 (en) | 2013-03-13 | 2020-02-25 | Asm Ip Holding B.V. | Methods for forming silicon nitride thin films |
| US9331184B2 (en) * | 2013-06-11 | 2016-05-03 | United Microelectronics Corp. | Sonos device and method for fabricating the same |
| KR102066743B1 (ko) * | 2014-01-09 | 2020-01-15 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성방법 |
| JP6089015B2 (ja) * | 2014-10-17 | 2017-03-01 | 株式会社東芝 | 半導体装置 |
| WO2017040623A1 (en) | 2015-09-01 | 2017-03-09 | Silcotek Corp. | Thermal chemical vapor deposition coating |
| US10087521B2 (en) | 2015-12-15 | 2018-10-02 | Silcotek Corp. | Silicon-nitride-containing thermal chemical vapor deposition coating |
| US9905430B1 (en) * | 2016-08-24 | 2018-02-27 | United Microelectronics Corp. | Method for forming semiconductor structure |
| WO2020252306A1 (en) | 2019-06-14 | 2020-12-17 | Silcotek Corp. | Nano-wire growth |
| US20210261790A1 (en) * | 2021-05-03 | 2021-08-26 | Silcotek Corp. | Coated systems for hydrogen |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981403A (en) * | 1997-11-24 | 1999-11-09 | Lucent Technologies, Inc. | Layered silicon nitride deposition process |
| US6268299B1 (en) * | 2000-09-25 | 2001-07-31 | International Business Machines Corporation | Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability |
| US6642573B1 (en) * | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145078A (ja) * | 1991-11-22 | 1993-06-11 | Kawasaki Steel Corp | 半導体不揮発性記憶素子とその製造方法 |
| JPH08293563A (ja) * | 1995-04-25 | 1996-11-05 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| US6501681B1 (en) * | 2000-08-15 | 2002-12-31 | Advanced Micro Devices, Inc. | Using a low drain bias during erase verify to ensure complete removal of residual charge in the nitride in sonos non-volatile memories |
| JP4617574B2 (ja) * | 2001-01-16 | 2011-01-26 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| KR100426817B1 (ko) | 2002-01-28 | 2004-04-14 | 삼성전자주식회사 | 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법 |
| US20050145181A1 (en) * | 2003-12-31 | 2005-07-07 | Dickinson Colin J. | Method and apparatus for high speed atomic layer deposition |
| JP2005184029A (ja) * | 2005-02-18 | 2005-07-07 | Renesas Technology Corp | 不揮発性記憶素子及び半導体集積回路装置 |
| JP2007043147A (ja) * | 2005-07-29 | 2007-02-15 | Samsung Electronics Co Ltd | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 |
| JP2007250582A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| JP4580899B2 (ja) * | 2006-06-08 | 2010-11-17 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
-
2005
- 2005-08-31 KR KR1020050080525A patent/KR100672829B1/ko active IP Right Grant
-
2006
- 2006-08-30 JP JP2006233367A patent/JP5235287B2/ja active Active
- 2006-08-31 US US11/468,944 patent/US7510935B2/en active Active
- 2006-08-31 TW TW095132104A patent/TWI392063B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981403A (en) * | 1997-11-24 | 1999-11-09 | Lucent Technologies, Inc. | Layered silicon nitride deposition process |
| US6268299B1 (en) * | 2000-09-25 | 2001-07-31 | International Business Machines Corporation | Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability |
| US6642573B1 (en) * | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251189B2 (en) | 2009-02-09 | 2022-02-15 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
| US11950412B2 (en) | 2009-02-09 | 2024-04-02 | Longitude Flash Memory Solutions Ltd. | Gate fringing effect based channel formation for semiconductor device |
| CN103066074A (zh) * | 2011-10-21 | 2013-04-24 | 华东师范大学 | 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007067412A (ja) | 2007-03-15 |
| JP5235287B2 (ja) | 2013-07-10 |
| US20070048957A1 (en) | 2007-03-01 |
| KR100672829B1 (ko) | 2007-01-22 |
| TW200715485A (en) | 2007-04-16 |
| US7510935B2 (en) | 2009-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392063B (zh) | 製造電荷捕獲介電質之方法及製造矽-氧化物-氮化物-氧化物-矽（ｓｏｎｏｓ）型非揮發性半導體裝置之方法 | |
| US6818558B1 (en) | Method of manufacturing a dielectric layer for a silicon-oxide-nitride-oxide-silicon (SONOS) type devices | |
| US20070120179A1 (en) | SONOS type non-volatile memory devices having a laminate blocking insulation layer and methods of manufacturing the same | |
| KR100615093B1 (ko) | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 | |
| US9553175B2 (en) | SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| KR100771923B1 (ko) | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 | |
| US7115949B2 (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
| CN111180525B (zh) | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 | |
| CN104769724B (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP2002217317A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20130075804A1 (en) | High density semiconductor memory device and method for manufacturing the same | |
| US20090032861A1 (en) | Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus | |
| US20070007583A1 (en) | Gate structure and related non-volatile memory device and method | |
| WO2006095890A1 (ja) | 半導体装置およびその製造方法 | |
| US9406519B2 (en) | Memory device structure and method | |
| TWI594327B (zh) | 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法 | |
| KR100811272B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US20070063255A1 (en) | Non-volatile memory device and method of manufacturing the same | |
| US6969689B1 (en) | Method of manufacturing an oxide-nitride-oxide (ONO) dielectric for SONOS-type devices | |
| US7449398B2 (en) | Methods of forming silicon nano-crystals using plasma ion implantation and semiconductor devices using the same | |
| US20130256779A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US20100148181A1 (en) | Nanocrystal silicon layer structures formed using plasma deposition technique, methods of forming the same, nonvolatile memory devices having the nanocrystal silicon layer structures, and methods of fabricating the nonvolatile memory devices |