TWI382289B - 電路保護裝置及其製造方法 - Google Patents

電路保護裝置及其製造方法 Download PDF

Info

Publication number
TWI382289B
TWI382289B TW097113215A TW97113215A TWI382289B TW I382289 B TWI382289 B TW I382289B TW 097113215 A TW097113215 A TW 097113215A TW 97113215 A TW97113215 A TW 97113215A TW I382289 B TWI382289 B TW I382289B
Authority
TW
Taiwan
Prior art keywords
sheet
hole
protection device
filled
internal electrode
Prior art date
Application number
TW097113215A
Other languages
English (en)
Other versions
TW200900891A (en
Inventor
In-Kil Park
Tae-Hyung Noh
Kyu-Cheol Jang
Myung-Ho Lee
Gyeong-Tae Kim
Sang-Hwan Lee
Original Assignee
Innochips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070035674A external-priority patent/KR100876206B1/ko
Priority claimed from KR1020070035672A external-priority patent/KR100845948B1/ko
Application filed by Innochips Technology Co Ltd filed Critical Innochips Technology Co Ltd
Publication of TW200900891A publication Critical patent/TW200900891A/zh
Application granted granted Critical
Publication of TWI382289B publication Critical patent/TWI382289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H01F27/402—Association of measuring or protective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0107—Non-linear filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thermistors And Varistors (AREA)
  • Filters And Equalizers (AREA)

Description

電路保護裝置及其製造方法
本發明是關於一種電路保護裝置及其製造方法，且更特定而言，本發明是關於一種藉由將螺線管型共模雜訊濾波器(solenoid-type common mode noise filter)以及靜電放電(electro static discharge，下文中稱為“ESD”)保護裝置層疊於一起而形成為單個複合裝置的電路保護裝置，且本發明是關於一種製造電路保護裝置之方法。
近些年來，諸如行動電話、家用電器、PC、PDA、LCD以及導航儀等電子裝置已逐漸數位化且高速操作。因為此種電子裝置對於外界刺激較為靈敏，所以，當由於外界在電子裝置之內部電路中引起小的異常電壓以及高頻雜訊時，電子裝置之電路可能會受到損害，或者電子裝置之信號可能會失真。
電路中產生之切換電壓、功率電壓中含有之功率雜訊、不必要之電磁信號、電磁雜訊以及類似因素皆會引起上述之異常電壓以及雜訊。人們將濾波器用作防止在電路中引起此種異常電壓以及高頻雜訊之構件。
在一般的差動信號傳輸系統中，除了用於消除共模雜訊的共模雜訊濾波器之外，亦應單獨使用諸如二極體以及變阻器(varistor)之被動組件，來防止輸入/輸出端子處可能會產生的ESD。若在輸入/輸出端子處使用單獨的被動組件來對付ESD，則會令安裝面積增大、令製造成本提高、 且會產生信號失真或類似的現象。
舉例而言，為了使用變阻器來防止ESD，將變阻器之一端連接至輸入/輸出端子，並將變阻器之另一端連接至接地端子，且藉此保護電子裝置中之電子組件。然而，變阻器在未向電子裝置施加瞬態電壓的正常操作狀態下充當電容器。由於電容器之電容以高頻率變化，所以，當在高頻或高速資料輸入/輸出端子或類似者處使用變阻器時，可能會產生信號失真或類似的現象。
本發明之一態樣提供一種電路保護裝置，其中將共模雜訊濾波器以及ESD保護裝置實施為單個複合裝置，用以解決以上問題，且本發明之一態樣亦提供一種製造該電路保護裝置之方法。
本發明之另一態樣提供一種電路保護裝置，其藉由將共模雜訊濾波器以及ESD保護裝置層疊及壓縮於一起而實施為複合裝置，以便解決以上問題，在共模雜訊濾波器中，在多個薄片之中央處形成用磁性材料填充之孔，且圍繞各孔而形成線圈圖案(coil pattern)，且ESD保護裝置形成有用ESD保護材料來填充之孔，且本發明之另一態樣亦提供一種製造該電路保護裝置之方法。
本發明之又一態樣提供一種電路保護裝置，其藉由將共模雜訊濾波器以及ESD保護裝置層疊及壓縮於一起而實施為單個複合裝置，共模雜訊濾波器具有圍繞磁心 (magnetic core)之螺紋形狀的線圈，磁心是藉由將在多個薄片上形成的磁性層層疊於一起而形成，且ESD保護裝置具有嵌入在多個薄片中的ESD保護材料，且本發明之又一態樣亦提供一種製造電路保護裝置之方法。
本發明之再一態樣提供一種電路保護裝置，其藉由將共模雜訊濾波器以及用ESD保護材料來填充之ESD保護裝置層疊及壓縮於一起而實施為單個複合裝置，且本發明之再一態樣亦提供一種製造電路保護裝置之方法，其中，藉由將多個薄片層疊於一起且接著穿過孔而將內部電極(internal electrode)彼此連接以圍繞磁性層而捲繞來製造線圈單元(coil unit)，且將線圈單元插入至藉由將多個薄片層疊於一起而形成之線圈插入單元的線圈單元插入空間(coil unit insertion space)中。
根據本發明之一態樣，提供一種電路保護裝置，其包括：共模雜訊濾波器，其具有多個薄片，每一薄片形成為視情況而包括線圈圖案、內部電極、用傳導材料來填充之孔、以及用磁性材料來填充之孔；以及ESD保護裝置，其具有多個薄片，每一薄片形成為視情況而包括內部電極以及用ESD保護材料來填充之孔。
電路保護裝置可更包括：位於共模雜訊濾波器與ESD保護裝置之間的絕緣薄片；以及形成於共模雜訊濾波器之頂部的上覆蓋層及形成於ESD保護裝置之底部的下覆蓋層。
電路保護裝置可更包括：第一外部電極，其被形成而連接至共模雜訊濾波器以及ESD保護裝置之內部電極中的一些內部電極；以及第二外部電極，其被形成而連接至ESD保護裝置之內部電極中的一些內部電極，其中第一外部電極連接於輸入端子/輸出端子與電路之間，且第二外部電極連接至接地端子。
共模雜訊濾波器可包括：第一薄片，其上面形成有用磁性材料來填充之第一孔；第二薄片，其上面形成有第一線圈圖案、第一內部電極、用傳導材料來填充之第一孔、以及用磁性材料來填充之第二孔；第三薄片，其上面形成有第二線圈圖案、第二內部電極、用傳導材料來填充之第二孔及第三孔、以及用磁性材料來填充之第三孔；以及第四薄片，其上面形成有第三內部電極及第四內部電極，以及用磁性材料來填充之第四孔，其中第一線圈圖案穿過用傳導材料來填充之第一孔以及第二孔而連接至第三內部電極，且第二線圈圖案穿過用傳導材料來填充之第三孔而連接至第四內部電極。
共模雜訊濾波器可包括：第一薄片，其具有用磁性材料來填充之至少一個第一孔；第二薄片，其中至少一個第一線圈圖案形成為自暴露於第二薄片外部之至少一個第一內部電極到至少一個第一孔，至少一個第一孔形成於待用傳導材料來填充之預定區域處，第一線圈圖案圍繞用磁性材料來填充之至少一個第二孔；第三薄片，其中至少一個第二線圈圖案形成為自暴露於第三薄片外部之至少一個第 二內部電極到至少一個第二孔，至少一個第二孔形成於待用傳導材料來填充之預定區域處，其中第二線圈圖案圍繞用磁性材料來填充之至少一個第三孔，且用傳導材料填充之至少一個第三孔形成為與第三薄片上之至少一個第二孔隔開；以及第四薄片，其中形成用至少一種磁性材料填充之第四孔，形成至少一個第三內部電極，至少一個第三內部電極穿過用傳導材料填充之第一孔以及第三孔而連接至第一線圈圖案且暴露於外部，且形成至少一個第四內部電極，至少一個第四內部電極穿過用傳導材料來填充之第二孔而連接至第二線圈圖案且暴露於外部。
第一線圈圖案以及第二線圈圖案可形成為圍繞用磁性材料填充之第一至第四孔的螺旋形狀。
ESD保護裝置之薄片可包括：第一薄片，其具有多個第一內部電極，多個第一內部電極自預定區域延伸直至暴露於第一薄片外部而形成，且彼此隔開；第二薄片，其具有多個第一孔，多個第一孔彼此隔開一預定距離，且用ESD保護材料來填充；第三薄片，其具有第二內部電極以及第三內部電極，第二內部電極以及第三內部電極分別形成於頂表面以及底表面上，且穿過對應於多個第一孔之部分；第四薄片，其具有多個第二孔，多個第二孔形成於對應於多個第一孔之位置處，且用ESD保護材料來填充；以及第五薄片，其具有多個第四內部電極，多個第四內部電極自對應於多個第一孔以及第二孔之位置延伸直至暴露於第五薄片外部而形成。
上部覆蓋層及下部覆蓋層、共模雜訊濾波器以及ESD保護裝置可由非磁性薄片形成。
ESD保護材料可包括將有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的混合物。
ESD保護材料可藉由進一步將變阻器材料或絕緣陶瓷材料與混合物混合而製備。
根據本發明之另一態樣，提供一種電路保護裝置，其包括：共模雜訊濾波器，共模雜訊濾波器包括圍繞磁性材料之線圈圖案、以及連接至線圈圖案之內部電極；以及ESD保護裝置，ESD保護裝置以及共模雜訊濾波器層疊及接合於一起，ESD保護裝置包括填充於孔中之ESD保護材料、以及連接至ESD保護材料之內部電極。
共模雜訊濾波器以及ESD保護裝置可藉由將同一材料之薄片層疊於一起而形成。
磁性材料可填充於穿過薄片的孔中。
ESD保護裝置之電容可小於或等於1微微法拉。
根據本發明之再一態樣，提供一種製造電路保護裝置之方法，其包括：製備多個非磁性薄片；視情況在多個非磁性薄片中形成多個孔；視情況用磁性材料、傳導材料或ESD保護材料來填充多個非磁性薄片的孔；視情況在多個非磁性薄片上形成內部電極或線圈圖案；將非磁性薄片層疊及壓縮於一起，且隨後對層疊作切割；以及燒結此層疊，且隨後形成待連接至內部電極之外部電極。
如上所述，根據本發明，藉由將螺線管型共模雜訊濾波器以及ESD保護裝置層疊於一起而將電路保護裝置形成為單個裝置，且將電路保護裝置安置於電子裝置之電路與輸入/輸出端子之間，從而可使用單晶片裝置來同時防止電子裝置之共模雜訊以及ESD。
如上所述，根據本發明，提供一種電路保護裝置，其藉由將共模雜訊濾波器以及ESD保護裝置層疊及壓縮於一起而實施為單個複合裝置，共模雜訊濾波器具有圍繞磁心之螺紋形狀的線圈，磁心是藉由將在多個薄片上形成的磁性層層疊於一起而形成，且ESD保護裝置具有嵌入在多個薄片中的ESD保護材料，且亦提供一種製造電路保護裝置之方法，或者一種藉由將共模雜訊濾波器以及用ESD保護材料填充之ESD保護裝置層疊及壓縮於一起而製造電路保護裝置的方法，其中，藉由將多個薄片層疊於一起且將內部電極圍繞填充於孔中之磁性層而捲繞來製造線圈單元，且將線圈單元插入至藉由將多個薄片層疊於一起而形成之線圈插入單元的線圈單元插入空間中。
將如上述方式實施之電路保護裝置安置於電子裝置之電路與輸入端子/輸出端子之間，從而可使用單晶片裝置來同時防止電子裝置之共模雜訊以及ESD。因此，與使用多個分離裝置來防止共模雜訊以及ESD的習知技術相比，以單晶片形式來製造電路保護裝置，從而令其具有緊密之組態，這樣可防止電子裝置之尺寸增大，且可顯著減小安裝 面積，而且可藉由實施低電容ESD保護裝置來防止輸入信號/輸出信號失真，藉此可增強電子裝置的可靠性。
下文中，將參照附圖來詳細說明本發明之例示性實施例。
圖1為繪示根據本發明第一例示性實施例之電路保護裝置之組裝狀態的透視圖，且圖2為電路保護裝置的分解透視圖。
參照圖1以及圖2，藉由將多個絕緣薄片層疊於一起而形成根據本發明第一例示性實施例的電路保護裝置，所述多個絕緣薄片自上往下包括：上覆蓋層100、共模雜訊濾波器200、ESD保護裝置300以及下覆蓋層400。電路保護裝置更包括：外部電極500(500a、500b、500c及500d)，其連接至共模雜訊濾波器200之內部電極中的一些內部電極以及ESD保護裝置300之內部電極中的一些內部電極；以及外部電極600(600a及600b)，其連接至ESD保護裝置300之內部電極中的一些內部電極。同時，可藉由將多個薄片層疊於一起而形成上覆蓋層100以及下覆蓋層400中之每一者。且上層100及下層400、共模雜訊濾波器200以及ESD保護裝置300之多個薄片由非磁性薄片形成。
藉由將薄片210、220、230及240層疊於一起而組態該共模雜訊濾波器200，所述薄片視情況而形成有內部電極、線圈圖案、用磁性材料填充之孔以及用傳導材料填充 之孔。
在薄片210之預定區域、較佳為薄片210之中央區域處形成一孔210a。用磁性膏(magnetic paste)填充此孔210a。磁性膏包括鐵素體(ferrite)、鎳基(Ni-based)、鎳-鋅基(Ni-Zn-based)、及鎳-鋅-銅基(Ni-Zn-Cu-based)材料以及類似的材料。
薄片220形成有內部電極221、線圈圖案222、孔220a以及孔223。孔220a形成於薄片220的對應於薄片210之孔210a的中央區域處，且用諸如鐵素體、鎳基、鎳-鋅基或鎳-鋅-銅基材料的磁性膏來填充。孔223朝向薄片220之一條邊且與孔220a隔開一預定距離，且用傳導膏(conductive paste)填充。藉由自線圈圖案222延伸直至暴露於薄片220之一條長邊之預定區域處而形成內部電極221。線圈圖案222自內部電極221朝向孔223而形成為螺旋形狀。
薄片230形成有內部電極231、線圈圖案232、以及多個孔230a、233及234。孔230a形成於薄片230的對應於孔210a以及220a的中央區域處，所述孔210a及220a分別形成於薄片210及220上。用諸如鐵素體、鎳基、鎳-鋅基或鎳-鋅-銅基材料的磁性膏來填充孔230a。孔233形成於薄片230的對應於薄片220之孔223的預定區域處，且用傳導膏來填充孔233。孔234形成於相對於孔230a之與孔233相對的位置處，且用傳導膏來填充孔234。藉由自線圈圖案232延伸直至部分地暴露於薄片230之一條 長邊之預定區域處而形成內部電極231，且內部電極231與形成於薄片220上的內部電極221隔開一預定距離。線圈圖案232自內部電極231朝向孔234而形成為螺旋形狀。
薄片240形成有多個內部電極241及242以及孔240a。孔240a形成於薄片240的對應於孔210a、220a及230a的中央區域處，所述孔210a、220a及230a分別形成於薄片210、220及230上。用諸如鐵素體、鎳基、鎳-鋅基或鎳-鋅-銅基材料的磁性膏來填充孔240a。多個內部電極241及242形成為延伸至薄片240之另一條長邊，所述另一條長邊是與暴露出分別形成於薄片220及230上之內部電極221及231的一條長邊相對。內部電極241形成為自薄片240的對應於孔223及233之預定區域延伸直至暴露於薄片240之另一條長邊處的直線形狀。內部電極242形成為自薄片240的對應於孔234之預定區域延伸直至暴露於薄片240之另一條長邊處的直線形狀。
同時，薄片210、220、230及240中之每一者由非磁性薄片形成。用絲網印刷(screen printing)方法由傳導膏分別形成內部電極221、231、241及242以及線圈圖案222及232。此外，可採用濺鍍(sputtering)方法、蒸鍍(evaporation)方法、溶膠-凝膠塗覆(sol-gel coating)方法或類似的方法。用磁性膏來填充各孔210a、220a、230a及240a中之每一者，且用傳導膏來填充各孔223、233及234中之每一者。因此，線圈圖案222以及內部電極241穿過孔223及233而連接，且線圈圖案232以及內部電極 242穿過孔234而連接。因此，形成螺線管型共模雜訊濾波器，其中傳導圖案之線圈圍繞填充於孔210a、220a、230a及240a中的磁性膏之磁心。
藉由將多個薄片310、320、330、340及350層疊於一起而組態ESD保護裝置300，每一所述薄片視情況而形成有內部電極以及孔。
多個內部電極311及312形成於薄片310之底表面上。多個內部電極311及312形成為自薄片310之底表面之中央部分延伸直至暴露於薄片之一條長邊處的直線形狀，且彼此隔開。
薄片320形成有多個孔323及324。多個孔323及324分別形成於對應於多個內部電極311及312的位置，所述多個內部電極311及312自薄片310之中央部分延伸而形成。亦即，多個孔323及324形成於薄片320之中央部分處，且彼此隔開。此外，用ESD保護材料來填充多個孔323及324中之每一者。
內部電極331及332分別形成於薄片330之頂表面以及底表面上。內部電極331及332形成於薄片330之頂表面以及底表面上彼此對應的位置處，以便具有穿過對應於薄片320之孔323及324的形成位置直至暴露於薄片330之一條短邊以及另一條短邊的中央部分處的直線形狀。
薄片340形成有多個孔343及344，所述孔343及344分別形成於對應於薄片320上形成之多個孔323及324的位置處。此外，用ESD保護材料填充多個孔343及344中 之每一者。
多個內部電極351及352形成於薄片350上。多個內部電極351及352形成為延伸至薄片350之另一條長邊，所述另一條長邊是與薄片310的暴露出內部電極311及312的一條長邊相對。內部電極351形成為自薄片350的對應於孔323及343之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。此外，內部電極352形成為自薄片350的對應於孔324及344之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。內部電極351及352彼此隔開一預定距離。
同時，用絲網印刷方法由傳導膏形成內部電極311、312、331、332、351及352中之每一者。此外，可採用濺鍍方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似的方法。用ESD保護材料來填充孔323、324、343及344中之每一者。此處，ESD保護材料可包括將諸如聚乙烯醇(polyvinyl alcohol，PVA)或聚乙烯醇縮丁醛(polyvinyl butyral，PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之傳導材料混合的混合物。此外，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
上述ESD保護材料是以傳導材料以及絕緣材料以預定比率混合之狀態而存在。亦即，傳導顆粒分佈於絕緣材料內。因此，若向內部電極施加低於預定值之電壓，則得以維持絕緣狀態；而若向內部電極施加高於預定值之電 壓，則將於傳導顆粒之間產生放電，從而減小對應的內部電極之間的電壓差。
同時，共模雜訊濾波器200之內部電極221以及ESD保護裝置300之內部電極351連接至外部電極500a，且共模雜訊濾波器200之內部電極231以及ESD保護裝置300之內部電極352連接至外部電極500b。共模雜訊濾波器200之內部電極241以及ESD保護裝置300之內部電極311連接至外部電極500c，且共模雜訊濾波器200之內部電極232以及ESD保護裝置300之內部電極312連接至外部電極500d。此外，內部電極331及332中之每一者的一條邊以及另一條邊分別連接至外部電極600a及600b。
如上所述，根據本發明第一例示性實施例之電路保護裝置是ESD保護裝置以及螺線管型共模雜訊濾波器之複合裝置，所述螺線管型共模雜訊濾波器具有圍繞磁心之傳導圖案線圈，所述磁心用填充於穿過多個層疊式薄片垂直形成之孔中之磁性膏形成，在所述電路保護裝置中，外部電極500連接於電子裝置中使用之系統與1通道式輸入端子/輸出端子之間，且外部電極600連接至接地端子，從而能移除共模雜訊，且使輸入端子/輸出端子中引起之靜電流動至接地端子，如圖3之等效電路圖所示。亦即，將具有圍繞磁心之線圈的層疊式共模雜訊濾波器安置於電源與系統之間，用以有效地防止共模雜訊。此外，將ESD保護裝置連接至輸入端子/輸出端子與系統之間的接地端子。因此，若向電路保護裝置之兩端施加高於預定值之不當電 壓，則將於ESD保護材料中之傳導顆粒之間產生放電，從而使電流流動至接地端子，這樣會減小對應的電路保護裝置之兩端之間的電壓差。在此狀態下，由於電路保護裝置之兩端並不彼此導電，所以可將輸入信號不受失真地傳輸至輸入端子/輸出端子。亦即，即使產生靜電，仍可將靜電穿過對應的保護電路裝置而放電至接地端子，這樣可保護該電路，且將系統所接收及發射之信號保持原樣。
在以上述方式組態之電路保護裝置中，由於ESD保護裝置之用ESD保護材料填充之通孔的寬度較窄(數微米至數百微米)，所以可將ESD保護裝置之電容調整成例如小於或等於10微微法拉，較佳小於或等於1微微法拉。因此，在電路保護裝置中，不會改變使用高頻之輸入端子/輸出端子處的電容，且不會產生由電容變化引起的信號失真。
下文中，將參照圖4來描述根據本發明第一例示性實施例之前述電路保護裝置的製造方法，其中藉由將共模雜訊濾波器以及ESD保護裝置層疊於一起而形成所述電路保護裝置。
Sl10：製備混合有非磁性材料的多個矩形薄片。為此，藉由以下方式製備原材料：將熱膨脹係數類似於鐵素體之材料(例如，B2 O3 -SiO2 基玻璃、Al2 O3 -SiO2 基玻璃以及其它陶瓷材料)與包括Al2 O3 、玻璃粉以及類似材料之組合物混合，且隨後對該混合物與諸如乙醇之溶劑進行一種球研磨(ball milling)達24小時。隨後，藉由以下方式製備漿料：量出約占原材料6重量%之有機黏合劑作為添 加劑；將有機黏合劑溶解於甲苯/乙醇基溶劑中，且將其放入原材料內；且使用小球研磨機將放入有添加劑之原材料研磨及混合達24小時。此後，藉由刮刀(doctor blade)方法或類似方法來使用漿料製造出具有所要厚度的薄片。
S120：在選定薄片之預定區域中來形成孔。亦即，在待用於共模雜訊濾波器200之每一薄片210、220、230或240之預定區域中形成多個孔。更特定而言，分別在薄片210及240之中央部分處形成孔210a及240a；分別在薄片220之中央部分處、以及在朝向薄片220之一條邊與中央部分隔開之位置處形成孔220a及223；且分別在薄片230之中央部分處以及在朝向薄片230之一條邊及另一條邊與中央部分隔開之位置處形成孔230a、233及234。在ESD保護裝置300之薄片320及340上形成孔323、324、343及344。使用雷射打孔(laser punching)或機械打孔(mechanical punching)方法或類似的方法來將孔形成為具有數微米至數百微米的尺寸。
S130：用磁性膏來填充孔210a、220a、230a及240a，所述孔210a、220a、230a及240a分別形成於待用於共模雜訊濾波器200之薄片210、220、230及240之中央部分處，且用諸如Pd、Ag/Pd或Ag之傳導膏來填充各個形成於薄片220及230上之孔223、233及234。此外，用ESD保護材料來填充各個形成於薄片330及340上待用於ESD保護裝置的孔323、324、343及344。ESD保護材料可由將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有 機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的材料來形成。同時，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
S140：於選定薄片上形成所要內部電極以及線圈圖案，以便實施共模雜訊濾波器200，且於選定薄片上形成內部電極，以便實施ESD保護裝置300。亦即，例如用絲網印刷方法將諸如Pd、Ag/Pd或Ag之傳導膏印刷於多個薄片上，所述多個薄片上具有用傳導膏或ESD保護材料填充之孔，藉此來形成用於實施共模雜訊濾波器200的內部電極以及線圈圖案，且形成用於實施ESD保護裝置300的內部電極。
S150：藉由以下方式來製造矩形六面體層疊：將用於上覆蓋層100的多個薄片、具有預定內部電極、線圈圖案以及孔之薄片210、220、230及240、薄片310、320、330、340及350、以及用於下覆蓋層400的薄片層疊於一起；以200至700千克力/平方公分(kgf/cm2 )之壓力來壓縮各個層疊後之薄片；隨後以所要之單位晶片尺寸來切割該層疊。可進一步將虛設薄片插入至上覆蓋層100與薄片210之間以及薄片350與下覆蓋層400之間。
S160：在熔爐中在230至350℃之溫度下將薄片層疊連續地燃毀(burnt-out)達20至40小時，以便移除黏合劑(binder)成份，且隨後在700至900℃之溫度下將其燒結達20至40小時。此處，由於在根據本發明之電路保護裝 置中，用於共模雜訊濾波器的薄片與用於ESD保護裝置的薄片相同，所以可同時燒結所述薄片，且因此可簡化電路保護裝置之製造過程。
S170：在熔爐中在燒結後之薄片疊層之外表面上形成外部電極500及600，且隨後在600至800℃之溫度下將其燒結達30分鐘至2小時，且藉此完成根據本發明第一例示性實施例之電路保護裝置。此處，將外部電極500連接至共模雜訊濾波器200之內部電極221、231、241及242以及ESD保護裝置300之內部電極311、312、351及352。亦將外部電極600連接至ESD保護裝置300之內部電極331及332。
圖5為繪示根據本發明第二例示性實施例之電路保護裝置之組裝狀態的透視圖，且圖6為電路保護裝置的分解透視圖。與根據本發明第一例示性實施例之連接於系統與1通道式輸入端子/輸出端子之間的電路保護裝置相比，根據本發明第二例示性實施例之電路保護裝置連接於系統與2通道式輸入端子/輸出端子之間，且不同之處在於，在共模雜訊濾波器200之一個薄片上形成兩個內部電極、兩個線圈圖案、兩個用磁性膏填充之孔、以及兩個用傳導膏填充之孔，且形成八個外部電極500。
藉由將多個薄片210、220、230及240層疊於一起而組態該共模雜訊濾波器200，每一所述薄片視情況而形成有內部電極、線圈圖案、用磁性材料來填充之孔、以及用傳導材料來填充之孔。
孔210a及210b彼此隔開地形成於薄片210之預定區域中、較佳為薄片210之中央區域中。用磁性膏來填充孔210a及210b。磁性膏包括鐵素體、鎳基、鎳-鋅基、及鎳-鋅-銅基材料以及類似的材料。
薄片220形成有多個內部電極221及226、多個線圈圖案222及227以及多個孔220a、220b、223及228。孔220a及220b形成於薄片220上之中央區域中對應於孔210a及210b的位置處，所述孔210a及210b形成於薄片210上且用磁性膏來填充。孔223及228分別與孔220a及220b隔開一預定距離且用傳導膏來填充。內部電極221及226分別形成為自線圈圖案222及227延伸直至暴露於薄片220之一條長邊之預定區域處，且內部電極221及226彼此隔開一預定距離。線圈圖案222及227分別形成為自內部電極221及226至孔223及228的螺旋形狀，且線圈圖案222及227相隔開而不會彼此重疊。
薄片230形成有多個內部電極231及236、多個線圈圖案232及237，以及多個孔230a、230b、233、234、238及239。孔230a及230b形成於薄片230上之中央區域中對應於孔210a及210b以及孔220a及220b的位置處，所述孔210a及210b以及孔220a及220b分別形成於薄片210及220上且用磁性膏來填充。孔233及234與孔230a隔開一預定距離、相對於孔230a以對稱方式形成，且用傳導膏填充。孔238及239與孔230b隔開一預定距離、相對於孔230b以對稱方式形成，且用傳導膏填充。不難看出，孔 230a、230b、233、234、238及239彼此隔開一預定距離。內部電極231及236形成為分別自線圈圖案232以及237延伸直至暴露於薄片230之一條長邊的預定區域處，且彼此隔開一預定距離。線圈圖案232及237分別形成為自內部電極231及236至孔234及239的螺旋形狀，且隔開所述線圈圖案232及237，從而令其不會彼此重疊。
薄片240形成有多個內部電極241、242、243及244以及多個孔240a及240b。孔240a及240b分別形成於薄片240之中央區域中對應於孔210a及210b、孔220a及220b以及孔230a及230b的位置處，所述孔210a及210b、孔220a及220b以及孔230a及230b分別形成於薄片210、220及230上且用諸如鐵素體、鎳基、鎳-鋅基或鎳-鋅-銅基材料之磁性材料來填充。多個內部電極241、242、243及244形成為延伸至薄片240之另一條長邊，所述另一條長邊與暴露分別形成於薄片220及230上之內部電極221及226以及內部電極231及236的一條長邊相對。內部電極241形成為自薄片240的對應於孔223及233之預定區域延伸直至暴露於薄片240之另一條長邊處的直線形狀。內部電極242亦形成為自薄片240的對應於孔234之預定區域延伸直至暴露於薄片240之另一條長邊處。內部電極243形成為自薄片240的對應於孔228及238之預定區域延伸直至暴露於薄片240之另一條長邊處的直線形狀。內部電極244亦形成為自薄片240的對應於孔239之預定區域延伸直至暴露於薄片240之另一條長邊處。
同時，用濺鍍方法、絲網印刷方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似方法由傳導膏分別形成多個內部電極221、226、231、236、241、242、243及244以及多個線圈圖案222、227、232及237。用磁性膏分別填充孔210a、210b、220a、220b、230a、230b、240a及240b，且用傳導膏分別填充孔223、228、233、234、238及239。因此，線圈圖案222穿過孔223及233而連接至內部電極241，且線圈圖案232穿過孔234而連接至內部電極242。此外，線圈圖案227穿過孔228及238而連接至內部電極243，且線圈圖案237穿過孔239而連接至內部電極244。因此，形成雙重螺線管型共模雜訊濾波器，其中兩個線圈分別圍繞兩個磁心。
藉由將多個薄片310、320、330、340及350層疊於一起而組態成ESD保護裝置300，每一所述薄片視情況而形成有內部電極和孔。
多個內部電極311、312、313及314形成於薄片310之底表面上。多個內部電極311、312、313及314形成為自薄片310之底表面之中央部分延伸直至暴露於薄片310之一條長邊的直線形狀，且彼此隔開。
薄片320a形成有多個孔325、326、327及328，所述孔325、326、327及328分別形成於對應於多個內部電極311、312、313及314的位置處，所述內部電極311、312、313及314是藉由自薄片310之中央部分延伸而形成。亦即，多個孔325、326、327及328彼此隔開地形成於薄片 320之中央部分處。此外，用ESD保護材料填充多個孔325、326、327及328中之每一者。
內部電極331及332分別形成於薄片330之頂表面以及底表面上。內部電極331及332形成於薄片330之頂表面以及底表面上彼此對應的位置處，以便具有穿過薄片330的分別對應於在薄片320中形成孔325、326、327及328之位置的位置直至暴露於薄片330之一條短邊以及另一條長邊的中央部分處的直線形狀。
薄片340形成有多個孔345、346、347及348，所述孔345、346、347及348分別形成於對應於在薄片320上形成之多個孔325、326、327及328的位置處。此外，用ESD保護材料填充多個孔345、346、347及348中之每一者。
多個內部電極351、352、353及354形成於薄片350上。多個內部電極351、352、353及354形成為延伸至薄片350另一條長邊，所述另一條長邊與薄片310的暴露多個內部電極311、312、313及314的一條長邊相對。
同時，用ESD保護材料填充多個孔325、326、327、328、345、346、347及348中之每一者。此處，ESD保護材料可包括將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的混合物。此外，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
上覆蓋層100以及下覆蓋層400、共模雜訊濾波器200之多個薄片210、220、230及240、以及ESD保護裝置300之多個薄片310、320、330、340及350由非磁性薄片形成。
根據此例示性實施例，在單個晶片中實施兩個複合裝置。然而，本發明不限於此，而是，複合裝置之數目可以為三個或三個以上。
如上所述，根據本發明第二例示性實施例之電路保護裝置是ESD保護裝置以及共模雜訊濾波器之複合裝置，所述共模雜訊濾波器具有圍繞磁性膏之磁心的傳導圖案之線圈，所述磁性膏填充於穿過多個層疊式薄片而垂直形成之孔中，在所述電路保護裝置中，外部電極500連接於電子裝置中使用之系統與2通道式輸入端子/輸出端子之間，且外部電極600連接至接地端子，從而能移除共模雜訊，且使輸入端子/輸出端子中引起之靜電流動至接地端子，如圖7之等效電路圖所示。在此狀態下，由於電路保護裝置之兩端並不彼此導電，所以可將輸入信號不受失真地傳輸至輸入端子/輸出端子。亦即，即使產生靜電，仍可將靜電穿過對應保護電路裝置放電至接地端子，這樣會保護電路，且將系統所接收及發射之信號保持原樣。
在以上述方式組態之電路保護裝置中，由於ESD保護裝置之用ESD保護材料填充之通孔的寬度較窄(數微米至數百微米)，所以可將ESD保護裝置之電容調整成例如小於或等於10微微法拉，較佳小於或等於1微微法拉。因此，在電路保護裝置中，不會改變使用高頻之輸入端子/輸出端 子處的電容，且不會產生由電容變化所引起的信號失真。
此外，雖然通道數目增加，但由於可使用一個電路保護裝置來防止穿過許多通道而輸入之共模雜訊以及ESD，因而可減少電路保護裝置之數目，且因此可減小電子裝置之尺寸。
根據本發明第一例示性實施例以及第二例示性實施例，將電路保護裝置形成為ESD保護裝置以及共模雜訊濾波器的複合裝置，在所述共模雜訊濾波器中線圈圍繞磁心而捲繞，其中，磁心由垂直地形成於彼此層疊之多個薄片上之孔中所填充的磁性膏形成，且線圈由傳導圖案形成。然而，電路保護裝置不限於此，而是可以各種形式改變或修改。下文中將描述根據另一例示性實施例之電路保護裝置。
圖8為根據本發明第三例示性實施例之電路保護裝置的分解透視圖，且圖9(a)至圖9(f)為電路保護裝置之共模雜訊濾波器之各別薄片的平面圖。根據本發明第三例示性實施例，電路保護裝置形成為ESD保護裝置以及共模雜訊濾波器的複合裝置，在所述共模雜訊濾波器中，圍繞磁心朝向上部以及下部形成螺紋形狀的線圈，其中藉由將形成於多個薄片中之磁性層層疊於一起而組態磁心。此外，繪示根據本發明第三例示性實施例之電路保護裝置之組裝狀態的透視圖與圖1相同，且將參照圖1進行描述。
參照圖1以及圖8，藉由將多個絕緣薄片層疊於一起而形成根據本發明第三例示性實施例的電路保護裝置，且 所述電路保護裝置包括：上覆蓋層100、共模雜訊濾波器200、ESD保護裝置300以及下覆蓋層400。電路保護裝置可更包括：外部電極500(500a、500b、500c及500d)，其連接至共模雜訊濾波器200之內部電極中的一些內部電極以及ESD保護裝置300之內部電極中的一些內部電極；以及外部電極600(600a及600b)，其連接至ESD保護裝置300之內部電極中的一些內部電極。此外，上覆蓋層100、共模雜訊濾波器200、ESD保護裝置300以及下覆蓋層400之多個薄片可由非磁性薄片形成。同時，上覆蓋層100以及下覆蓋層400之多個薄片可由磁性薄片形成。
藉由將薄片210、220、230、240、250及260層疊於一起而組態共模雜訊濾波器200，每一所述薄片視情況而形成有傳導材料之內部電極、用以填充開口之磁性材料之磁性層以及用傳導材料填充之孔。參照圖8以及圖9，下文中將描述關於所述圖之細節。
薄片210由非磁性薄片所形成，從而充當覆蓋薄片220之頂部以及保護薄片220上之內部電極以及孔的覆蓋薄片。
薄片220由非磁性薄片所形成，且具有多個延伸至外部的內部電極221(221a至221d)、多個孔222(222a至222k)、以及多個內部電極223(223a至223d)，所述內部電極223選擇性地連接多個孔。多個孔222a至222k形成為薄片220之中央區域上的兩條線並隔開，從而令其面朝彼此。舉例而言，第一條線中之六個孔222a至222f以及 第二條線中之五個孔222g至222k形成為面朝彼此。更具體而言，除了第一條線中之孔222a以及第二條線中之孔222g及222k之外，將孔222b至222f形成為面朝彼此。第一條線中之孔222a至222f以及第二條線中之孔222g至222k可以相同間隔而形成，或者可以不規則間隔而形成，從而令其不會彼此接觸。當然，雖然多個孔222a至222k以對稱方式形成為面朝彼此，但本發明不限於此。亦即，多個孔222a至222k可形成為z字形圖案。將多個內部電極221a至221d形成為，令兩個內部電極221a及221b暴露於薄片220之一條長邊處，且兩個內部電極221c及221d暴露於薄片220之另一條長邊處。亦即，將內部電極221a形成為自孔222b延伸直至暴露於薄片220之一條長邊處，且將內部電極221b形成為自孔222a延伸直至暴露於薄片220之一條長邊處且與內部電極221a隔開一預定距離。將內部電極221c形成為自孔222f延伸直至暴露於薄片220之另一條長邊處，且將內部電極221d形成為自孔222k延伸直至暴露於薄片220之另一條長邊處且面朝內部電極221b。多個內部電極223a至223d分別連接第一條線中之孔222c至222f以及第二條線中之孔222g至222i。亦即，內部電極223a連接孔222c及222g、內部電極223b連接孔222d及222h、內部電極223c連接孔222e及222i，且內部電極223d連接孔222f及222j。同時，由傳導膏形成多個內部電極221a至221d以及多個內部電極223a至223d，且用傳導膏填充多個孔222a及222k。
薄片230形成有多個孔232(232a至232k)以及磁性層234。多個孔232a至232k形成為對應於在薄片220上形成且用傳導膏填充之多個孔222a至222k。磁性層234形成於面朝彼此形成之多個孔232a至232k之兩條線之間。可藉由以下方式形成磁性層234：移除薄片230之對應部分，且隨後用磁性膏或磁性薄片來填充所移除之部分。磁性膏可包括鐵素體、鎳基、鎳-鋅基及鎳-鋅-銅基材料以及類似的材料，且磁性薄片包括由此種材料形成之薄片。
多個孔242(242a至242k)以及磁性層244亦以與薄片230相同之圖案而形成於薄片240上。此外，多個孔252(252a至252k)以及磁性層254以與薄片230相同之圖案而形成於薄片250上。因此，本文中將不再對其贅述。雖然在本實施例中共模雜訊濾波器組態成具有三個分別用磁性層形成之薄片，但本發明不限於此。亦即，共模雜訊濾波器可組態成具有四個或四個以上此種薄片。
多個內部電極263(263a至263e)形成於薄片260上且彼此隔開一預定距離，且在左下方向上傾斜而形成，從而自對應於各別薄片220、230、240及250上之第一條線中之多個孔的位置延伸至對應於所述薄片上之第二條線中之多個孔的位置。亦即，結合薄片250上形成之孔252a至252k來描述，將內部電極263a形成為自對應於孔252a之位置延伸至對應於孔252g之位置，將內部電極263b形成為自對應於孔252b之位置延伸至對應於孔252h之位 置，且將內部電極263c形成為自對應於孔252c之位置延伸至對應於孔252i之位置。將內部電極263d形成為自對應於孔252d之位置延伸至對應於孔252j之位置，且將內部電極263e形成為自對應於孔252e之位置延伸至對應於孔252k之位置。多個內部電極261a至261e由傳導膏形成。
同時，用絲網印刷方法由傳導膏分別形成在薄片220上形成之多個內部電極221a至221d及223a至223d以及在薄片260上形成之多個內部電極263a至263e。此外，可採用濺鍍方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似的方法。用傳導膏填充形成於薄片220、230、240及250上之多個孔中之每一者。因此，共模雜訊濾波器形成為具有螺紋形狀的線圈，所述線圈圍繞在薄片之短邊方向上形成的磁性層233、243及253而捲繞。
藉由將多個薄片310、320、330、340及350層疊於一起而組態ESD保護裝置300，每一所述薄片視情況而形成有內部電極以及孔。
多個內部電極311及312形成於薄片310之底表面上。多個內部電極311及312形成為以自薄片310底表面之中央部分延伸直至暴露於薄片之一條長邊處的直線形狀，且彼此隔開。
薄片320形成有多個孔323及324，所述孔323及324分別形成於對應於多個內部電極311及312的位置處，所述內部電極311及312自薄片310之中央部分延伸而形成。亦即，多個孔323及324形成於薄片320之中央部分 處，且彼此隔開。此外，用ESD保護材料填充多個孔323及324中之每一者。
內部電極331及332分別形成於薄片330之頂表面以及底表面上。內部電極331及332形成於薄片330之頂表面以及底表面上彼此對應的位置處，以便具有穿過薄片330的分別對應於在薄片320中形成孔323及324之位置的位置直至暴露於薄片330之一條短邊以及另一條短邊之中央部分處的直線形狀。
薄片340形成有多個孔343及344，所述孔343及344分別形成於對應於薄片320上形成之多個孔323及324之位置處。此外，用ESD保護材料來填充多個孔343及344中之每一者。
多個內部電極351及352形成於薄片350上。多個內部電極351及352形成為延伸至薄片350之另一條長邊，所述另一條長邊與薄片310的暴露內部電極311及312之一條長邊相對。內部電極351形成為自薄片350的對應於孔323及343之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。此外，內部電極352形成為自薄片350的對應於孔324及344之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。內部電極351及352彼此隔開一預定距離。
同時，用絲網印刷方法由傳導膏形成內部電極311、312、331、332、351及352中之每一者。此外，可採用濺鍍方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似的方法。 用ESD保護材料填充孔323、324、343及344中之每一者。此處，ESD保護材料可包括將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的混合物。此外，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
上述ESD保護材料是以傳導材料以及絕緣材料以預定比率混合之狀態存在。亦即，傳導顆粒分佈於絕緣材料內。因此，若向內部電極施加低於預定值之電壓，則得以維持絕緣狀態；而若向內部電極施加高於預定值之電壓，則將於傳導顆粒之間產生放電，藉此減小對應內部電極之間的電壓差。
同時，共模雜訊濾波器200之內部電極221a以及ESD保護裝置300之內部電極351連接至外部電極500a，且共模雜訊濾波器200之內部電極221b以及ESD保護裝置300之內部電極352連接至外部電極500b。共模雜訊濾波器200之內部電極221c以及ESD保護裝置300之內部電極311連接至外部電極500c，且共模雜訊濾波器200之內部電極221d以及ESD保護裝置300之內部電極312連接至外部電極500d。此外，內部電極331及332中之每一者的一條邊以及另一條邊分別連接至外部電極600a及600b。
如上所述，根據本發明第三例示性實施例之電路保護裝置是ESD保護裝置以及共模雜訊濾波器之複合裝置，所 述共模雜訊濾波器具有圍繞磁心之螺紋形狀線圈，所述磁心是藉由將形成於多個薄片中之磁性層層疊於一起而形成，在所述電路保護裝置中，外部電極500連接於電子裝置中使用之系統與1通道式輸入端子/輸出端子之間，且外部電極600連接至接地端子，從而能移除共模雜訊，且使輸入端子/輸出端子中引起之靜電流動至接地端子，如圖3之等效電路圖所示。亦即，將具有圍繞磁心之線圈的共模雜訊濾波器安置於輸入端子/輸出端子與系統之間，用以有效地防止共模雜訊。此外，將ESD保護裝置連接至輸入端子/輸出端子與系統之間的接地端子，因此，若向電路保護裝置之兩端施加高於預定值之不當電壓，則將於ESD保護材料中之傳導顆粒之間產生放電，從而使電流流動至接地端子，這樣會減小對應電路保護裝置之兩端之間的電壓差。此時，由於電路保護裝置之兩端並不彼此導電，所以可將輸入信號不受失真地以原樣傳輸至輸入端子/輸出端子。亦即，即使產生靜電，仍可將靜電穿過對應的保護電路裝置而放電至接地端子，這樣會保護電路，且將系統所接收及發射之信號保持原樣。
在以上述方式組態之電路保護裝置中，由於ESD保護裝置之用ESD保護材料填充之通孔的寬度較窄(數微米至數百微米)，所以可將ESD保護裝置之電容調整成例如小於或等於10微微法拉，較佳小於或等於1微微法拉。因此，在電路保護裝置中，不會改變使用高頻之輸入端子/輸出端子處的電容，且不會產生由電容變化引起的信號失真。
下文中，將參照圖10之製程流程圖來描述根據本發明第三例示性實施例之前述電路保護裝置的製造方法，其中藉由將共模雜訊濾波器以及ESD保護裝置層疊於一起而形成所述電路保護裝置。
S110：製備混合有非磁性材料的多個矩形薄片。為此，藉由以下方式製備原(raw)材料：將熱膨脹係數類似於鐵素體之材料(例如，B2 O3 -SiO2 基玻璃、Al2 O3 -SiO2 基玻璃以及其它陶瓷材料)與包括Al2 O3 、玻璃粉以及類似材料之組合物混合；隨後將混合物與諸如乙醇之溶劑進行球研磨達24小時。隨後，藉由以下方式製備漿料：量出約占原材料6重量%之有機黏合劑作為添加劑；將有機黏合劑溶解於甲苯/乙醇基溶劑中，且將其放入原材料內；且使用小球研磨機將放入有添加劑之原材料研磨及混合達24小時。此後，藉由刮刀方法或類似方法來使用漿料製造出具有所要厚度的薄片。
S120：在選定薄片之預定區域中形成多個孔，且在選定薄片上形成具有預定寬度以及長度的開口。亦即，在用於共模雜訊濾波器200之每一薄片220、230、240或250上在兩條線中形成多個對稱孔，且在以對稱方式形成於每一薄片230、240或250上之多個孔之間形成開口。在ESD保護裝置300之薄片320及340上形成孔323、324、343及344。使用雷射打孔或機械打孔方法或類似方法來將多個孔以及開口形成為具有數微米至數百微米的尺寸。
S130：用磁性膏或磁性薄片填充用於共模雜訊濾波器 200之每一薄片220、230或240之中央部分中形成的開口，藉此形成磁性層234、244及254。此處，藉由以下方式製造磁性薄片：將諸如鐵素體、鎳基、鎳-鋅基或鎳-鋅-銅基材料之磁性材料混合，而不是混合製備原材料粉末之步驟S110之非磁性材料，接著執行後續製程。以對應於開口之尺寸來切割磁性薄片，且填充各開口。
S140：用諸如Pd、Ag/Pd或Ag之傳導膏填充形成於待用於共同雜訊濾波器200之多個薄片220、230、240及250上的多個孔。此外，用ESD保護材料填充形成於待用於ESD保護裝置之薄片330及340上的孔323、324、343及344。ESD保護材料可由將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的材料形成。同時，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
S150：將內部電極形成於選定用於實施共模雜訊濾波器200以及ESD保護裝置300之薄片上。亦即，例如用絲網印刷方法將諸如Pd、Ag/Pd或Ag之傳導膏印刷於薄片220及260上，藉此形成用於實施共模雜訊濾波器200以及ESD保護裝置300的內部電極。
S160：藉由以下方式製造矩形六面體層疊：將上覆蓋層100、薄片210、220、230、240、250及260、薄片310、320、330、340及350、以及下覆蓋層200層疊於一起；以 200至700千克力/平方公分之壓力來壓縮各個層疊後之薄片；隨後以所要之單位晶片尺寸來切割層疊。可進一步將虛設薄片插入至上覆蓋層100與薄片210之間以及薄片350與下覆蓋層400之間。此外，藉由將多個非磁性薄片層疊於一起而形成上覆蓋層100以及下覆蓋層400中之每一者。
S170：在熔爐中在230至350℃之溫度下將薄片層疊連續地燃毀達20至40小時，以便移除黏合劑成份，且隨後在700至900℃之溫度下將其燒結達20至40小時。此處，由於在根據本發明之電路保護裝置中，用於上覆蓋層、共模雜訊濾波器、ESD保護裝置以及下覆蓋層的薄片相同，所以可同時燒結所述薄片，且因此可簡化電路保護裝置之製造過程。
S180：在熔爐中在燒結後之薄片層疊之外表面上形成外部電極500及600，且隨後在600至800℃之溫度下將其燒結達30分鐘至2小時，藉此完成根據本發明第三例示性實施例之電路保護裝置。此處，將外部電極500連接至共模雜訊濾波器200之內部電極221a、221b、221c及221d以及ESD保護裝置300之內部電極311、312、351及352。亦將外部電極600連接至ESD保護裝置300之內部電極331及332。
圖11為根據本發明第四例示性實施例之電路保護裝置的分解透視圖。繪示根據本發明之第四例示性實施例之電路保護裝置之組裝狀態的透視圖與圖5相同。在根據本 發明之第四例示性實施例之電路保護裝置中，共模雜訊濾波器200形成為具有分別圍繞兩個磁心而捲繞之兩個螺紋形狀的線圈。薄片220形成有四條線中之孔222及226，從而形成內部電極223及227以及內部電極221及225。內部電極223及227在右下方向上連接兩條線中之孔，且內部電極221及225延伸至外部。薄片230、240及250中之每一者形成有排列成四條線的孔232及236、242及246或252及256，以及兩個磁性層234及238、244及248或254及258，每一所述磁性層形成於兩條線中之孔之間。薄片260形成有排列成兩條線之多個內部電極263及269。形成八個外部電極500(500a至500h)以及兩個外部電極600(600a及600b)。此外，在ESD保護裝置300中，分別將四個內部電極形成於薄片310及350之底表面以及頂表面中之每一者上，將四個孔形成於薄片320及340中之每一者上，且將內部電極形成於薄片330之頂表面以及底表面上。
如上所述，根據本發明第四例示性實施例之電路保護裝置是共模雜訊濾波器以及ESD保護裝置之複合裝置，在所述電路保護裝置中，電路保護裝置之外部電極500連接至電子裝置中使用之系統以及2通道式輸入端子/輸出端子，且外部電極600連接至接地端子，如圖7所示，從而能移除共模雜訊，且使輸入端子/輸出端子中引起之靜電流動至接地端子。此外，雖然通道數目增加，但由於可使用一個電路保護裝置來防止穿過許多通道而輸入之共模雜訊 以及ESD，因而可減少電路保護裝置之數目，且因此可減小電子裝置之尺寸。
圖12為根據本發明第五例示性實施例之電路保護裝置的分解透視圖。根據本發明第五例示性實施例之電路保護裝置與圖8所示之根據本發明第三例示性實施例之電路保護裝置的不同之處在於，磁性層220a至220d、230a至230d、240a至240d、250a至250d或260a至260d是形成於薄片220至260中之每一者的四條邊上(除了共模雜訊濾波器200之覆蓋薄片210)且彼此並不連接。若磁性層如上所述形成於共模雜訊濾波器200之薄片220至260中之每一者的四條邊上，則可防止磁通之洩漏。
同時，不難看出，形成於共模雜訊濾波器200之薄片220至260中之每一者的四條邊上的磁性層，可應用於根據本發明第二例示性實施例以及第一實施例之電路保護裝置之共模雜訊濾波器的薄片。
圖13以及圖14分別為根據本發明第六例示性實施例之電路保護裝置的分解透視圖以及線圈單元的分解透視圖。繪示根據本發明第六例示性實施例之電路保護裝置之組裝狀態的透視圖與圖1的相同。
參照圖1以及圖13，藉由將多個絕緣薄片層疊於一起而形成根據本發明第六例示性實施例的電路保護裝置，所述多個絕緣薄片包括：上覆蓋層100、共模雜訊濾波器200、ESD保護裝置300以及下覆蓋層400。電路保護裝置可更包括：外部電極500(500a、500b、500c及500d)， 其連接至共模雜訊濾波器200之內部電極中的一些內部電極以及ESD保護裝置300之內部電極中的一些內部電極；以及外部電極600(600a及600b)，其連接至ESD保護裝置300之內部電極中的一些內部電極。此外，上覆蓋層100、共模雜訊濾波器200、ESD保護裝置300以及下覆蓋層400之多個薄層可由非磁性薄片形成。同時，上覆蓋層100以及下覆蓋層400之多個薄片可由磁性薄片形成。
共模雜訊濾波器200包括：覆蓋薄片210；具有例如矩形六面體形狀之結構的線圈單元700，其中線圈圍繞磁心而捲繞，所述磁心是藉由將多個薄片層疊於一起而形成；以及線圈插入單元800，其是藉由將多個薄片層疊於一起而形成以具有用於接納線圈單元的空間。
覆蓋薄片210由非磁性薄片形成，且用以保護插入有線圈單元700的線圈插入單元800。
藉由將多個薄片710至790層疊於一起而形成線圈單元700，且線圈單元700具有例如矩形六面體形狀之結構，其中用磁性材料填充各別薄片710至790之中央處形成的開口，藉此形成磁性層，且傳導材料之內部電極穿過孔而連接，從而形成圍繞磁性層之線圈。此處，為了便於說明，自底邊(base side)起以逆時針方向，將磁性層以及薄片中之每一者的邊稱為第一邊、第二邊、第三邊以及第四邊。
薄片710形成有磁性層711、用傳導膏填充之孔712、內部電極714。較佳將磁性層711形成於薄片710之中央部分中，從而垂直地穿過薄片710中央部分而鑽出具有預 定尺寸之正方形開口，且用磁性膏或磁性薄片填充所述正方形開口。磁性膏可包括鐵素體、鎳基、鎳-鋅基及鎳-鋅-銅基材料以及類似材料，且磁性薄片包括使用此種材料製造之薄片。孔712與磁性層711隔開一預定距離。舉例而言，孔712與磁性層711之第一邊的中心隔開一預定距離，且用傳導膏填充孔712。內部電極714形成為自孔712開始圍繞磁性層711的第一邊、第二邊以及第三邊，同時與磁性層711保持恆定間隙。內部電極形成為平行於磁性層711之第三邊而延伸直至暴露於薄片710之第四邊處。
薄片720形成有磁性層721、用傳導膏填充之孔722及723以及內部電極724。磁性層721形成於對應於在薄片710中形成之磁性層711的部分中，亦即，薄片720之中央部分中。孔722形成於對應於在薄片710上形成之孔712的位置處，亦即，與磁性層721之第一邊的中心隔開一預定距離的位置處，且孔723與孔722隔開一預定距離。舉例而言，孔723與磁性層721之第一邊以及第二邊所形成的頂點隔開一預定距離。用傳導膏填充孔722及723。自孔723開始，內部電極724形成為圍繞磁性層721之第二邊、第三邊以及第四邊，同時與磁性層721保持恆定間隙。內部電極724對應於磁性層721之第三邊以及第四邊所形成的頂點，且形成為暴露於薄片720之第四邊處。
薄片730形成有磁性層731、用傳導膏填充之孔732及733以及內部電極734。磁性層731形成於薄片730之 中央部分中。孔732形成於對應於在薄片720上形成之孔723的位置處，亦即，與磁性層731之第一邊以及第二邊所形成之頂點隔開一預定距離的位置處，且孔733與孔732隔開一預定距離。孔733與磁性層731之第二邊之中心隔開一預定距離。用傳導膏填充孔732及733。自孔733開始，內部電極734形成為圍繞磁性層731之第二邊、第三邊以及第四邊，同時與磁性層731保持恆定間隙。內部電極734繼續形成至對應於磁性層731之第一邊之中心的部分。亦即，內部電極734繼續形成至對應於薄片720之孔722的部分。
薄片740形成有磁性層741、用傳導膏填充之孔742及743以及內部電極744。磁性層741形成於薄片740之中央部分中。孔742與對應於在薄片730上形成之孔733的位置隔開一預定距離，亦即，與磁性層741之第二邊之中心隔開一預定距離，且孔743與孔742隔開一預定距離。孔743與磁性層741之第二邊以及第三邊所形成之頂點隔開一預定距離。用傳導膏填充孔742及743。自孔743開始，內部電極744形成為圍繞磁性層741之第三邊、第四邊以及第一邊，同時與磁性層741保持恆定間隙。內部電極744繼續形成至對應於磁性層741之第一邊以及第二邊所形成之頂點的部分。亦即，內部電極744繼續形成至對應於薄片730之孔732的部分。
薄片750形成有磁性層751、用傳導膏填充之孔752及753以及內部電極754。磁性層751形成於薄片750之 中央部分中。孔752形成於對應於在薄片740上形成之孔743的位置處，亦即，與磁性層751之第二邊以及第三邊所形成之頂點隔開一預定距離的位置處，且孔753與孔752隔開一預定距離。用傳導膏填充孔752及753。自孔753開始，內部電極754圍繞磁性層751之第三邊、第四邊、第一邊以及第二邊，同時與磁性層751保持恆定間隙。亦即，內部電極754自孔753繼續形成至薄片750之第二邊的對應於薄片740之孔742的部分。
薄片760形成有磁性層761、用傳導膏填充之孔762及763以及內部電極764。磁性層761形成於薄片760之中央部分中。孔762形成於對應於在薄片750上形成之孔753的位置處，亦即，與磁性層761之第三邊之中心隔開一預定距離的位置處，且孔763與孔762隔開一預定距離。孔763與磁性層761之第三邊以及第四邊所形成之頂點隔開一預定距離。用傳導膏填充孔762及763。自孔763開始，內部電極764形成為圍繞磁性層761之第四邊、第一邊以及第二邊，同時與磁性層761保持恆定間隙。亦即，內部電極764自孔763繼續形成至對應於薄片750之孔752的薄片760之第二邊與第三邊所形成之頂點的位置。
薄片770形成有磁性層771、用傳導膏填充之孔772及773以及內部電極774。磁性層771形成於薄片770之中央部分中。孔772形成於對應於在薄片760上形成之孔763的位置處，亦即，與磁性層771之第三邊以及第四邊所形成之頂點隔開一預定距離的位置處，且孔773與孔772 隔開一預定距離。孔773與磁性層771之第四邊之中心隔開一預定距離。用傳導膏填充孔772及773。自孔773開始，內部電極774形成為圍繞磁性層771之第四邊、第一邊、第二邊以及第三邊，同時與磁性層771保持恆定間隙。亦即，內部電極774自孔773繼續形成至對應於薄片760之孔762的薄片771之第三邊之中心的位置。
薄片780形成有磁性層781、用傳導膏填充之孔782以及內部電極784。磁性層781形成於薄片780之中央部分中。孔782形成於對應於在薄片770上形成之孔773的位置處，亦即，與磁性層781之第四邊之中心隔開一預定距離的位置處。用傳導膏填充孔782。內部電極784形成為圍繞磁性層781之第三邊、第二邊以及第一邊，同時與對應於薄片770之孔772之位置隔開，亦即，與磁性層781之第三邊與第四邊所形成之頂點的位置隔開一預定距離。內部電極784平行於磁性層781之第一邊而延伸直至暴露於薄片780之第四邊處。
磁性層791形成於薄片790之中央部分處。內部電極794自對應於薄片780之孔782的位置沿著磁性層791而形成，亦即，自磁性層791之第四邊之中心的位置至磁性層791之第三邊以及第四邊所形成之頂點，且形成為暴露於薄片790之第四邊處。
同時，用絲網印刷方法由傳導膏分別形成在薄片710至790上分別形成之多個內部電極714至794。此外，可採用濺鍍方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似方 法。將薄片710至790層疊於一起，從而令同一位置處形成之磁性層711至791成為磁心，且形成線圈圖案，從而令穿過孔而連接至彼此之內部電極圍繞磁心而捲繞。亦即，暴露於外部之內部電極714穿過孔712及722而連接至內部電極734，內部電極734穿過孔733及742而連接至薄片750之內部電極754，內部電極754穿過孔753及762而連接至內部電極774，且內部電極774穿過孔773及782而連接至暴露於外部的內部電極794。暴露於外部之內部電極724穿過孔723及732而連接至內部電極744，內部電極744穿過孔743及752而連接至內部電極764，且內部電極764穿過孔763及772而連接至暴露於外部的內部電極784。
藉由將中央部分處具有可供線圈單元插入之空間的多個薄片層疊於一起而形成線圈插入單元800。亦即，藉由將多個薄片層疊於一起而形成線圈插入單元800，每一所述薄片在其中央部分處具有開口，所述開口之尺寸與線圈單元700之尺寸相同。較佳是將線圈插入單元800形成於與線圈單元700之寬度相同的厚度處。多個內部電極811至814形成於線圈插入單元800之最上薄片上。內部電極811連接至線圈單元700之內部電極714，內部電極812連接至線圈單元700之內部電極724，且內部電極813連接至線圈單元700之內部電極794。此外，內部電極814連接至線圈單元700之內部電極784。因此，將線圈單元700插入至線圈插入單元800之插入空間820中，從而令 線圈單元700之薄片之暴露內部電極714、724、784及794的第四邊面朝上。同時，可不在線圈插入單元800之多個薄片中之最下薄片中形成線圈插入空間。
藉由將多個薄片310、320、330、340及350層疊於一起而組態ESD保護裝置300，每一所述薄片視情況而形成有內部電極以及孔。
多個內部電極311及312形成於薄片310之底表面上。多個內部電極311及312形成為自薄片310之底表面之中央部分延伸直至暴露於薄片之一條長邊處的直線形狀，且彼此隔開。
薄片320形成有多個孔323及324，所述孔323及324分別形成於對應於自薄片310之中央部分延伸而形成之多個內部電極311及312的位置處。亦即，多個孔323及324形成於薄片320之中央部分處，且彼此隔開。此外，用ESD保護材料填充多個孔323及324中之每一者。
內部電極331及332分別形成於薄片330之頂表面以及底表面上。內部電極331及332形成於薄片330之頂表面以及底表面上彼此對應的位置，以便具有穿過薄片330的分別對應於薄片320中形成各孔323及324之位置的位置直至暴露於薄片330之一條短邊以及另一條短邊之中央部分處的直線形狀。
薄片340形成有多個孔343及344，所述孔343及344分別形成於對應於在薄片320上形成之多個孔323及324的位置。此外，用ESD保護材料來填充多個孔343及344 中之每一者。
多個內部電極351及352形成於薄片350上。多個內部電極351及352形成為延伸至薄片350之另一條長邊，所述另一條長邊與薄片310的暴露內部電極311及312的一條長邊相對。內部電極351形成為自薄片350的對應於孔323及343之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。此外，內部電極352形成為自薄片350的對應於孔324及344之預定區域延伸直至暴露於薄片350之另一條長邊處的直線形狀。內部電極351及352彼此隔開一預定距離。
同時，用絲網印刷方法由傳導膏形成內部電極311、312、331、332、351及352中之每一者。此外，可採用濺鍍方法、蒸鍍方法、溶膠-凝膠塗覆方法或類似方法。用ESD保護材料填充孔323、324、343及344中之每一者。此處，ESD保護材料可包括將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的混合物。此外，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
上述ESD保護材料是以傳導材料以及絕緣材料以預定比率混合之狀態存在。亦即，傳導顆粒分佈於絕緣材料內。因此，若向內部電極施加低於預定值之電壓，則得以維持絕緣狀態；而若向內部電極施加高於預定值之電壓， 則將於傳導顆粒之間產生放電，藉此減小對應的內部電極之間的電壓差。
同時，共模雜訊濾波器200之線圈插入單元800之內部電極813以及ESD保護裝置300之內部電極351連接至外部電極500a，且共模雜訊濾波器200之線圈插入單元800之內部電極814以及ESD保護裝置300之內部電極352連接至外部電極500b。共模雜訊濾波器200之線圈插入單元800之內部電極811以及ESD保護裝置300之內部電極311連接至外部電極500c，且共模雜訊濾波器200之線圈插入單元800之內部電極812以及ESD保護裝置300之內部電極312連接至外部電極500d。此外，內部電極331及332中之每一者的一條邊以及另一條邊分別連接至外部電極600a及600b。
如上所述，根據本發明第六例示性實施例，藉由將ESD保護裝置以及共模雜訊濾波器層疊於一起而將電路保護裝置形成為單個晶片，在所述共模雜訊濾波器中，藉由穿過孔圍繞磁性層而捲繞內部電極來製造線圈單元，且將線圈單元插入至線圈插入單元之線圈單元插入空間中。在所述電路保護裝置中，外部電極500連接於電子裝置中使用之系統與1通道式輸入端子/輸出端子之間，且外部電極600連接至接地端子，如圖4之等效電路圖所示，從而能移除共模雜訊，且使輸入端子/輸出端子中引起之靜電流動至接地端子。亦即，具有圍繞磁心之線圈的共模雜訊濾波器用作電感器，用以有效地防止共模雜訊。此外，若向電路保 護裝置之兩端施加高於預定值之不當電壓，則將於ESD保護材料中之傳導顆粒之間產生放電，且有電流流動至接地端子，藉此減小對應電路保護裝置之兩端之間的電壓差。在此狀態下，由於電路保護裝置之兩端並不彼此導電，所以可將輸入信號不受失真地以原樣傳輸至輸入端子/輸出端子。亦即，即使產生靜電，仍可將靜電穿過對應保護電路裝置放電至接地端子，這樣會保護電路，且將系統所接收及發射之信號保持原樣。
在以上述方式組態之電路保護裝置中，由於ESD保護裝置之用ESD保護材料填充之通孔的寬度較窄(數微米至數百微米)，所以可將ESD保護裝置之電容調整成例如小於或等於10微微法拉，較佳小於或等於1微微法拉。因此，在電路保護裝置中，不會改變使用高頻之輸入端子/輸出端子處的電容，且不會產生由電容變化引起的信號失真。
下文中，將參照圖15之製程流程圖來描述根據本發明第六例示性實施例之前述電路保護裝置的製造方法，其中藉由將共模雜訊濾波器以及ESD保護裝置層疊於一起而形成所述電路保護裝置。
製備混合有非磁性材料的多個矩形薄片，其中(S210)。可用與參照圖10所描述之步驟S110相同的方法來製備非磁性薄片。此外，分別形成共模雜訊濾波器之線圈單元及線圈插入單元以及ESD保護裝置。下面將詳細描述所述各者之製造過程。
分別於多個選定的薄片上形成多個孔以及開口 (S221、S222及S223)。亦即，在選定用於形成線圈單元之多個非磁性薄片上形成多個孔以及開口，且在選定用於形成線圈插入單元之多個非磁性薄片上形成多個開口，所述開口之尺寸與線圈單元之尺寸相同。此外，於選定用於形成ESD保護裝置之多個非磁性薄片上形成多個孔。更具體而言，在選定用於形成線圈單元之多個非磁性薄片中之每一者上的同一位置處形成開口，且多個孔視情況而形成為與開口隔開一預定距離。開口以及多個孔可在一個非磁性薄片上彼此隔開，且可同時形成孔以及開口。在選定用於形成線圈插入單元之多個非磁性薄片之每一預定區域中形成線圈插入空間，其尺寸與將形成之線圈單元之尺寸相同。此時，可在一個非磁性薄片上形成多個線圈插入空間。視情況在選定用於形成ESD保護裝置之多個非磁性薄片上形成多個孔。此時，形成於一個非磁性薄片上之多個孔可彼此隔開。同時，可用雷射或機械打孔方法形成多個孔以及開口。
藉由用磁性膏或用磁性薄片來填充分別形成於選定用於形成線圈單元之多個非磁性薄片上的開口而形成磁性層，所述磁性薄片經切割成具有開口之尺寸(S231)。此處，磁性膏可包括鐵素體、鎳基、鎳-鋅基及鎳-鋅-銅基材料以及類似的材料。可藉由混合諸如鐵素體、鎳基、鎳-鋅基及鎳-鋅-銅基材料以及類似材料之磁性材料而非製造非磁性薄片時使用之非磁性材料來提供磁性薄片。
用傳導膏填充分別形成於選定用於形成線圈單元之多 個非磁性薄片上的多個孔(S241)，且用ESD保護材料填充分別形成於選定用於形成ESD保護裝置之多個非磁性薄片上的多個孔(S243)。此處，傳導膏可包括Pd、Ag/Pd、Ag以及類似材料，且ESD保護材料可由將諸如聚乙烯醇(PVA)或聚乙烯醇縮丁醛(PVB)之有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的材料形成。同時，可藉由進一步將諸如ZnO之變阻器材料或諸如Al2 O3 之絕緣陶瓷材料與混合物混合而獲得ESD保護材料。
可在選定用於形成線圈單元之多個非磁性薄片上分別形成內部電極(S251)，且在選定用於形成ESD保護裝置之多個非磁性薄片上分別形成內部電極(S253)。藉由使用絲網印刷方法或類似的方法來印刷諸如Pd、Ag/Pd或Ag之傳導膏而形成所述內部電極。
將選定用於形成線圈單元之各別多個非磁性薄片層疊及接著壓縮於一起(S261)，且將選定用於形成線圈插入單元之各別多個非磁性薄片層疊及接著壓縮於一起(S262)。此時，在層疊於一起以形成線圈插入單元之多個非磁性薄片中，將沒有開口之薄片用作最下薄片，從而在線圈單元緊固至線圈插入單元之後，令線圈單元之底部不暴露於外部且安全地置於最下薄片上。
以預定尺寸切割層疊及壓縮於一起以形成線圈單元之多個非磁性薄片(S271)。因此，藉由穿過孔而連接內部電極以使其圍繞構成磁心之磁性層而捲繞，形成具有線圈 之線圈單元。
調整線圈單元之方向，從而令暴露於線圈單元外部之內部電極連接至線圈插入單元之內部電極，且隨後將線圈單元插入至線圈插入單元之線圈插入空間中(S280)。
在線圈插入單元之最上薄片上形成內部電極，從而使其連接至暴露於線圈單元外部之內部電極(S290)。此處，將內部電極形成為繼續延伸至線圈單元，從而使其連接至暴露於線圈單元外部之內部電極，且形成為延伸至線圈插入單元之一個表面以及另一表面。
藉由以下方式來製造矩形六面體層疊：將線圈單元配合於線圈插入單元之多個薄片之線圈插入空間中；將選定用於形成ESD保護裝置之多個薄片以及用作上覆蓋層及下覆蓋層之多個薄片層疊於一起；以預定壓力壓縮薄片；隨後以所要之單位晶片尺寸來切割層疊(S300)。此時，可進一步將虛設的(dummy)薄片插入至上覆蓋層與共模雜訊濾波器之間，且可進一步將虛設的薄片插入至ESD保護裝置與下覆蓋層之間。
舉例而言，在熔爐中在例如230至350℃之溫度下將薄片層疊燃毀達20至40小時，以便移除黏合劑成份，且隨後在例如700至900℃之溫度下將其燒結達20至40小時(S310)。此處，由於在根據本發明之電路保護裝置中，用於上覆蓋層、共模雜訊濾波器、ESD保護裝置以及下覆蓋層的薄片相同，所以可同時燒結所述薄片，且因此可簡化電路保護裝置之製造過程。
在熔爐中在燒結後之薄片層疊之外表面上形成外部電極(S320)，且隨後在600至800℃之溫度下將其燒結達30分鐘至2小時，藉此完成根據本發明第六例示性實施例之電路保護裝置。
同時，藉由應用參照圖11所描述之本發明第四例示性實施例，可將根據本發明第六例示性實施例之如上所述製造的電路保護裝置連接至具有2個或2個以上通道的輸入端子/輸出端子。在此情況下，可在線圈插入單元800中形成至少兩個線圈插入空間820，且可分別將至少兩個線圈單元700插入至線圈插入空間820中。亦即，與圖11所示之本發明第四例示性實施例相同，在共模雜訊濾波器200中，將至少兩個線圈單元700插入至具備至少兩個線圈插入空間820之線圈插入單元中，且將內部電極形成於線圈插入單元800中以連接至暴露於線圈單元700外部的內部電極。將內部電極層疊及接合，且如圖6所示形成八個外部電極。在此情況下，雖然通道數目增加，但由於可使用一個電路保護裝置來防止穿過許多通道輸入之共模雜訊以及ESD，因而可減少電路保護裝置之數目，且因此可減小電子裝置之尺寸。
藉由應用參照圖12所描述之本發明第五例示性實施例，可在根據本發明第六例示性實施例之線圈單元之多個薄片的四條邊處形成磁性層，從而令磁性層並不彼此連接。將磁性層形成於線圈單元700之多個薄片710至790之四條邊處，藉此防止磁通洩漏。
同時，不難看出，當具有連接至多通道電路保護裝置以及ESD保護裝置300之外部電極600的內部電極331的薄片330形成為多個時，可應用在共模雜訊濾波器200內之線圈單元之多個薄片的四條邊處形成之磁性層。
100‧‧‧上覆蓋層
200‧‧‧共模雜訊濾波器
210、220、230、240、250、260、310、320、330、340、350、710、720、730、740、750、760、770、780、790‧‧‧薄片
210a、210b、220a、220b、222(222a至222k)、223、228、230a、230b、232(232a至232k)、233、234、238、239、240a、240b、242(242a至242k)、323、324、239、343、344、345、346、347、348、252(252a至252k)、256、712、722、732、742、752、762、772、782、723、733、743、753、763、773‧‧‧孔
221(221a至221d)、223(223a至223d)、226、231、 236、241、242、243、244、263(263a至263e)、269、311、312、331、332、351、352、353、354、714、724、734、744、754、764、774、784、794、811、812、813、814‧‧‧內部電極
248、253、254、258、711、721、731、741、751、761、771、781、791‧‧‧磁性層
222、227、232、237‧‧‧線圈圖案
300‧‧‧ESD保護裝置
400‧‧‧下覆蓋層
500(500a、500b、500c、500d、500e、500f、500g、500h)‧‧‧外部電極
600(600a、600b)‧‧‧外部電極
700‧‧‧線圈單元
800‧‧‧線圈插入單元
820‧‧‧插入空間
S110至S170‧‧‧根據本發明第一例示性實施例之電路保護裝置之製造方法的流程圖各步驟
S110至S180‧‧‧根據本發明第三例示性實施例之電路保護裝置之製造方法的流程圖各步驟
S210至S320‧‧‧根據本發明第六例示性實施例之電路保護裝置之製造方法的流程圖各步驟
圖1為繪示根據本發明第一例示性實施例之電路保護裝置之組裝狀態的透視圖。
圖2為根據本發明第一例示性實施例之電路保護裝置的分解透視圖。
圖3為根據本發明第一例示性實施例之電路保護裝置的等效電路圖。
圖4為說明根據本發明第一例示性實施例之電路保護裝置之製造方法的流程圖。
圖5為繪示根據本發明第二例示性實施例之電路保護裝置之組裝狀態的透視圖。
圖6為根據本發明第二例示性實施例之電路保護裝置的分解透視圖。
圖7為根據本發明第二例示性實施例之電路保護裝置的等效電路圖。
圖8為根據本發明第三例示性實施例之電路保護裝置的分解透視圖。
圖9(a)至圖9(f)為根據本發明第三例示性實施例之電路保護裝置之共模雜訊濾波器之各別薄片的平面圖。
圖10為說明根據本發明第三例示性實施例之電路保 護裝置之製造方法的流程圖。
圖11為根據本發明第四例示性實施例之電路保護裝置的分解透視圖。
圖12為根據本發明第五例示性實施例之電路保護裝置的分解透視圖。
圖13為根據本發明第六例示性實施例之電路保護裝置的分解透視圖。
圖14為根據本發明第六例示性實施例之電路保護裝置之線圈單元的分解透視圖。
圖15為根據本發明第六例示性實施例之電路保護裝置之製造方法的流程圖。
100‧‧‧上覆蓋層
200‧‧‧共模雜訊濾波器
210、220、230、240、310、320、330、340、350‧‧‧薄片
210a、220a、223、234、230a、233、240a、324、323、344、343‧‧‧孔
221、223、226、231、241、242、311、312、331、332、351、352‧‧‧內部電極
222‧‧‧線圈圖案
300‧‧‧靜電放電(ESD)保護裝置
400‧‧‧下覆蓋層

Claims (18)

  1. 一種電路保護裝置，包括：共模雜訊濾波器，其具有多個薄片，每一所述薄片形成為視情況而包括線圈圖案、內部電極、用傳導材料來填充之孔、以及用磁性材料來填充之孔；以及靜電放電保護裝置，其具有多個薄片，每一所述薄片形成為視情況而包括內部電極以及用靜電放電保護材料來填充之孔。
  2. 如申請專利範圍第1項所述之電路保護裝置，更包括：形成於所述共模雜訊濾波器之頂部的上覆蓋層，以及形成於所述靜電放電保護裝置之底部的下覆蓋層。
  3. 如申請專利範圍第1項所述之電路保護裝置，更包括：第一外部電極，其形成為連接至所述共模雜訊濾波器以及所述靜電放電保護裝置之所述內部電極中的一些內部電極；以及第二外部電極，其形成為連接至所述靜電放電保護裝置之所述內部電極中的一些內部電極，其中，所述第一外部電極連接於輸入端子/輸出端子與電路之間，且所述第二外部電極連接至接地端子。
  4. 如申請專利範圍第1項所述之電路保護裝置，其中所述共模雜訊濾波器包括：第一薄片，其上面形成有用磁性材料填充之第一孔；第二薄片，其上面形成有第一線圈圖案、第一內部 電極、用傳導材料填充之第一孔、以及用磁性材料填充之第二孔；第三薄片，其上面形成有第二線圈圖案、第二內部電極、用傳導材料填充之第二孔及第三孔、以及用磁性材料填充之第三孔；以及第四薄片，其上面形成有第三內部電極及第四內部電極、以及用磁性材料填充之第四孔，其中所述第一線圈圖案穿過用所述傳導材料來填充之所述第一孔以及所述第二孔而連接至所述第三內部電極，且所述第二線圈圖案穿過用所述傳導材料來填充之所述第三孔而連接至所述第四內部電極。
  5. 如申請專利範圍第1項所述之電路保護裝置，其中所述共模雜訊濾波器包括：第一薄片，其具有用磁性材料填充之至少一個第一孔；第二薄片，其中至少一個第一線圈圖案形成為自暴露於所述第二薄片外部之至少一個第一內部電極而朝向至少一個第一孔，所述至少一個第一孔形成於待用傳導材料填充之預定區域處，所述第一線圈圖案圍繞用磁性材料填充之至少一個第二孔；第三薄片，其中至少一個第二線圈圖案形成為自暴露於所述第三薄片外部之至少一個第二內部電極而朝向至少一個第二孔，所述至少一個第二孔形成於待用傳導材料填充之預定區域處，其中所述第二線圈圖案圍繞 用磁性材料填充之至少一個第三孔，且用傳導材料填充之至少一個第三孔形成為與所述第三薄片上之所述至少一個第二孔隔開；以及第四薄片，其中形成用至少一種磁性材料填充之第四孔，形成至少一個第三內部電極，所述至少一個第三內部電極穿過用所述傳導材料填充之所述第一孔以及所述第三孔而連接至所述第一線圈圖案且暴露於外部，且形成至少一個第四內部電極，所述至少一個第四內部電極穿過用所述傳導材料填充之所述第二孔而連接至所述第二線圈圖案且暴露於外部。
  6. 如申請專利範圍第4或5項所述之電路保護裝置，其中所述第一線圈圖案以及所述第二線圈圖案形成為圍繞用所述磁性材料填充之所述至少一個第一孔至所述至少一個第四孔的螺旋形狀。
  7. 如申請專利範圍第1項所述之電路保護裝置，其中所述靜電放電保護裝置包括：第一薄片，其具有多個第一內部電極，所述多個第一內部電極自預定區域延伸直至暴露於所述第一薄片外部而形成且彼此隔開；第二薄片，其具有多個第一孔，所述多個第一孔彼此隔開一預定距離且用所述靜電放電保護材料來填充；第三薄片，其具有第二內部電極以及第三內部電極，所述第二內部電極以及所述第三內部電極分別形成於頂表面以及底表面，且穿過對應於所述多個第一孔之 部分；第四薄片，其具有多個第二孔，所述多個第二孔形成於對應於所述多個第一孔之位置處，且用所述靜電放電保護材料來填充；以及第五薄片，其具有多個第四內部電極，所述多個第四內部電極自對應於所述多個第一孔以及所述多個第二孔之位置延伸直至暴露於所述第五薄片外部而形成。
  8. 如申請專利範圍第2項所述之電路保護裝置，其中所述上部覆蓋層及所述下部覆蓋層、所述共模雜訊濾波器以及所述靜電放電保護裝置由非磁性薄片形成。
  9. 如申請專利範圍第1項所述之電路保護裝置，其中所述靜電放電保護材料包括將有機材料與自RuO2 、Pt、Pd、Ag、Au、Ni、Cr、W及其組合選出之一種傳導材料混合的混合物。
  10. 如申請專利範圍第9項所述之電路保護裝置，其中所述靜電放電保護材料是藉由以下方式製備：進一步將變阻器材料或絕緣陶瓷材料與所述混合物混合。
  11. 一種電路保護裝置，包括：共模雜訊濾波器，其包括圍繞磁性材料之線圈圖案、以及連接至所述線圈圖案之內部電極；以及靜電放電保護裝置，其與所述共模雜訊濾波器層疊及接合於一起，所述靜電放電保護裝置包括填充於孔中之靜電放電保護材料、以及連接至所述靜電放電保護材料之內部電極。
  12. 如申請專利範圍第11項所述之電路保護裝置，其中所述共模雜訊濾波器以及所述靜電放電保護裝置是藉由將同一材料之薄片層疊於一起而形成。
  13. 如申請專利範圍第12項所述之電路保護裝置，其中所述磁性材料填充於穿過所述薄片的所述孔中。
  14. 如申請專利範圍第11項所述之電路保護裝置，其中所述靜電放電保護裝置之電容小於或等於1微微法拉。
  15. 一種製造電路保護裝置之方法，包括：製備多個非磁性薄片；視情況在所述多個非磁性薄片中形成多個孔；視情況用磁性材料、傳導材料或靜電放電保護材料來填充所述多個非磁性薄片的所述多個孔；視情況在所述多個非磁性薄片上形成內部電極或線圈圖案；將所述非磁性薄片層疊及壓縮於一起，且隨後切割所述層疊；以及燒結所述層疊，且隨後形成待連接至所述內部電極之外部電極。
  16. 一種電路保護裝置，包括：多個薄片，其彼此層疊著；第一孔，其形成於所述多個薄片之預定區域中，且用磁性材料來填充；第二孔，其形成於所述多個薄片中之至少兩個選定薄片中，形成為與用所述磁性材料來填充之所述第一孔 隔開，且用傳導材料來填充；線圈圖案，其形成為自用所述傳導材料填充之所述第二孔作為起始並圍繞用所述磁性材料填充之所述第一孔的螺旋形狀；以及內部電極，其連接至所述線圈圖案以及用所述傳導材料填充之所述第二孔，且暴露於外部。
  17. 如申請專利範圍第16項所述之電路保護裝置，其中所述選定薄片包括用所述傳導材料來填充之一個或兩個第二孔；形成於所述選定薄片中之所述兩個第二孔中的一個第二孔連接至在上薄片中形成的所述線圈圖案；以及形成於所述選定薄片中之所述兩個第二孔中的另一第二孔連接至下薄片中形成的所述內部電極。
  18. 一種電路保護裝置，包括：第一薄片，其具有用磁性材料填充之至少一個第一孔；第二薄片，其中至少一個第一線圈圖案形成為自暴露於所述第二薄片外部之至少一個第一內部電極而朝向至少一個第一孔，所述至少一個第一孔形成於待用傳導材料填充之預定區域處，所述第一線圈圖案圍繞用磁性材料填充之至少一個第二孔；第三薄片，其中至少一個第二線圈圖案形成為自暴露於所述第三薄片外部之至少一個第二內部電極而朝向至少一個第二孔，所述至少一個第二孔形成於待用傳 導材料來填充之預定區域處，其中所述第二線圈圖案圍繞用磁性材料來填充之至少一個第三孔，且用傳導材料填充之至少一個第三孔形成為與所述第三薄片上之所述至少一個第二孔隔開；以及第四薄片，其中形成用至少一種磁性材料來填充之第四孔，形成至少一個第三內部電極，所述至少一個第三內部電極穿過用所述傳導材料來填充之所述第一孔以及所述第三孔而連接至所述第一線圈圖案且暴露於外部，且形成至少一個第四內部電極，所述至少一個第四內部電極穿過用所述傳導材料來填充之所述第二孔而連接至所述第二線圈圖案。
TW097113215A 2007-04-11 2008-04-11 電路保護裝置及其製造方法 TWI382289B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070035674A KR100876206B1 (ko) 2007-04-11 2007-04-11 회로 보호 소자 및 그 제조 방법
KR1020070035672A KR100845948B1 (ko) 2007-04-11 2007-04-11 회로 보호 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200900891A TW200900891A (en) 2009-01-01
TWI382289B true TWI382289B (zh) 2013-01-11

Family

ID=39864080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097113215A TWI382289B (zh) 2007-04-11 2008-04-11 電路保護裝置及其製造方法

Country Status (4)

Country Link
US (3) US8493704B2 (zh)
JP (1) JP2010524384A (zh)
TW (1) TWI382289B (zh)
WO (1) WO2008127023A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493704B2 (en) * 2007-04-11 2013-07-23 Innochips Technology Co., Ltd. Circuit protection device and method of manufacturing the same
JP5093345B2 (ja) * 2008-05-08 2012-12-12 株式会社村田製作所 Ｅｓｄ保護機能内蔵基板
JP4835699B2 (ja) * 2009-01-22 2011-12-14 Ｔｄｋ株式会社 高速デジタル伝送回路
DE202011050261U1 (de) * 2011-05-26 2012-08-27 X-Technology Swiss Gmbh Sportbekleidungsstück
CN102982965B (zh) * 2011-09-02 2015-08-19 株式会社村田制作所 共模扼流线圈及其制造方法
KR101792269B1 (ko) * 2012-04-05 2017-11-01 삼성전기주식회사 전자부품 및 전자부품 제조방법
KR20130117397A (ko) * 2012-04-17 2013-10-28 주식회사 이노칩테크놀로지 회로 보호 소자
TWI562718B (en) * 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
KR20140066415A (ko) * 2012-11-23 2014-06-02 삼성전기주식회사 무선 충전 장치 및 이를 구비하는 전자 기기
KR101719841B1 (ko) * 2012-12-10 2017-03-24 삼성전기주식회사 공통모드필터
KR20140128057A (ko) * 2013-04-26 2014-11-05 삼성전기주식회사 박막형 칩 소자 및 그 제조 방법
KR101445741B1 (ko) * 2013-05-24 2014-10-07 주식회사 이노칩테크놀로지 회로 보호 소자
US9293913B2 (en) * 2013-08-01 2016-03-22 Tdk Corporation ESD protection component and method for manufacturing ESD protection component
WO2015107922A1 (ja) * 2014-01-15 2015-07-23 株式会社村田製作所 電気回路
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자
KR20160024262A (ko) * 2014-08-25 2016-03-04 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
KR101640909B1 (ko) * 2014-09-16 2016-07-20 주식회사 모다이노칩 회로 보호 소자 및 그 제조 방법
JP6252425B2 (ja) * 2014-10-03 2017-12-27 株式会社村田製作所 電子部品
KR101640907B1 (ko) * 2015-03-17 2016-07-20 주식회사 모다이노칩 적층칩 소자
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
KR101735599B1 (ko) * 2015-11-11 2017-05-16 주식회사 모다이노칩 회로 보호 소자
JP6546074B2 (ja) * 2015-11-17 2019-07-17 太陽誘電株式会社 積層インダクタ
KR101857265B1 (ko) * 2016-06-10 2018-05-11 주식회사 모다이노칩 복합 전자 부품
JP6489097B2 (ja) * 2016-10-31 2019-03-27 株式会社村田製作所 電子部品
KR20180092510A (ko) * 2017-02-09 2018-08-20 삼성전기주식회사 공통 모드 필터
CN110197843B (zh) * 2019-05-31 2021-10-26 武汉天马微电子有限公司 显示面板和显示装置
CN115243536B (zh) * 2022-09-22 2022-12-09 深圳鸿芯微纳技术有限公司 静电防护单元的位置确定方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229434A (ja) * 2004-02-13 2005-08-25 Tdk Corp 積層型フィルタ及び積層型フィルタアレイ
US6998939B2 (en) * 2000-03-08 2006-02-14 Matsushita Electric Industrial Co., Ltd. Noise filter and electronic device using noise filter
KR20060029258A (ko) * 2006-03-08 2006-04-05 (주) 래트론 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법
JP2006295111A (ja) * 2005-04-13 2006-10-26 Lattron Co Ltd 積層型多連バリスタ−ノイズフィルター複合素子
JP2007036158A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726991A (en) 1986-07-10 1988-02-23 Eos Technologies Inc. Electrical overstress protection material and process
US4977357A (en) 1988-01-11 1990-12-11 Shrier Karen P Overvoltage protection device and material
JP2503049B2 (ja) 1988-06-06 1996-06-05 沖電気工業株式会社 インキリボン
JP3158757B2 (ja) * 1993-01-13 2001-04-23 株式会社村田製作所 チップ型コモンモードチョークコイル及びその製造方法
US6133809A (en) * 1996-04-22 2000-10-17 Murata Manufacturing Co., Ltd. LC filter with a parallel ground electrode
US5945902A (en) 1997-09-22 1999-08-31 Zefv Lipkes Core and coil structure and method of making the same
US6054914A (en) * 1998-07-06 2000-04-25 Midcom, Inc. Multi-layer transformer having electrical connection in a magnetic core
JP2002329872A (ja) 2001-04-25 2002-11-15 Kaho Kagi Kofun Yugenkoshi 過渡過電圧保護素子の材料
KR100466884B1 (ko) 2002-10-01 2005-01-24 주식회사 쎄라텍 적층형 코일 부품 및 그 제조방법
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
JP2005026268A (ja) 2003-06-30 2005-01-27 Sumida Corporation 積層コモンモードフィルタ
JP2005044834A (ja) 2003-07-22 2005-02-17 Mitsubishi Materials Corp 積層型コモンモードチョークコイル及びその製造方法
JP2005150137A (ja) 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd コモンモードノイズフィルタ
WO2005059928A1 (ja) * 2003-12-19 2005-06-30 Murata Manufacturing Co.,Ltd. 半導体セラミック電子部品およびその製造方法
KR20050079149A (ko) 2004-02-04 2005-08-09 주식회사 쎄라텍 칩타입 바리스터 및 그 제조방법
JP2005229219A (ja) 2004-02-10 2005-08-25 Tdk Corp 積層型フィルタ及び積層型フィルタアレイ
JP2005295102A (ja) * 2004-03-31 2005-10-20 Otowa Denki Kogyo Kk フィルタ
TW200609956A (en) * 2004-05-28 2006-03-16 Matsushita Electric Ind Co Ltd Common mode noise filter
JP4670262B2 (ja) * 2004-05-28 2011-04-13 パナソニック株式会社 コモンモードノイズフィルタ
JP3962735B2 (ja) 2004-09-07 2007-08-22 Ｔｄｋ株式会社 信号伝送回路、電子機器、ケーブル、及びコネクタ
EP1662610B1 (en) * 2004-11-30 2014-03-26 TDK Corporation Surge absorption circuit
JP2006210403A (ja) 2005-01-25 2006-08-10 Mitsubishi Materials Corp 積層型コモンモードチョークコイルアレイ及び製造方法
JP2006294724A (ja) 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
JP4246716B2 (ja) * 2005-05-02 2009-04-02 Ｔｄｋ株式会社 積層型フィルタ
JP2007081012A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 静電気対策部品の特性検査方法
US8493704B2 (en) * 2007-04-11 2013-07-23 Innochips Technology Co., Ltd. Circuit protection device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998939B2 (en) * 2000-03-08 2006-02-14 Matsushita Electric Industrial Co., Ltd. Noise filter and electronic device using noise filter
JP2005229434A (ja) * 2004-02-13 2005-08-25 Tdk Corp 積層型フィルタ及び積層型フィルタアレイ
JP2006295111A (ja) * 2005-04-13 2006-10-26 Lattron Co Ltd 積層型多連バリスタ−ノイズフィルター複合素子
JP2007036158A (ja) * 2005-07-29 2007-02-08 Tdk Corp インダクタンス素子及び信号伝送回路
KR20060029258A (ko) * 2006-03-08 2006-04-05 (주) 래트론 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법

Also Published As

Publication number Publication date
US8493704B2 (en) 2013-07-23
US20100046130A1 (en) 2010-02-25
WO2008127023A1 (en) 2008-10-23
JP2010524384A (ja) 2010-07-15
US9318256B2 (en) 2016-04-19
US8865480B2 (en) 2014-10-21
US20130295694A1 (en) 2013-11-07
US20140375406A1 (en) 2014-12-25
TW200900891A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
TWI382289B (zh) 電路保護裝置及其製造方法
KR100876206B1 (ko) 회로 보호 소자 및 그 제조 방법
CN101652860B (zh) 电路保护装置及其制造方法
KR101808798B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
JP5196038B2 (ja) コイル内蔵基板
KR101862401B1 (ko) 적층형 인덕터 및 그 제조방법
CA2597058C (en) Embedded toroidal inductor
JP2637332B2 (ja) 固体複合磁性素子の製造方法
JP5991453B1 (ja) Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
JP6780589B2 (ja) 電子部品
EP3070722B1 (en) Laminated chip device
JP2006294724A (ja) 複合電子部品およびその製造方法
EP1367611A1 (en) Inductor part, and method of producing the same
JP3364174B2 (ja) チップフェライト部品およびその製造方法
TWI450642B (zh) 電路保護裝置
JPH06224043A (ja) 積層チップトランスとその製造方法
JPH11273950A (ja) 積層チップコイル部品
KR100844151B1 (ko) 회로 보호 소자 및 그 제조 방법
KR101135354B1 (ko) 회로 보호 소자 및 그 제조 방법
JP7200958B2 (ja) コモンモードチョークコイル
JP2006352018A (ja) 積層型電子部品
KR100845947B1 (ko) 회로 보호 소자 및 그 제조 방법
JP7200959B2 (ja) コモンモードチョークコイル
JP2020145220A (ja) 積層型コイル部品
KR20170126840A (ko) 적층형 소자 및 이를 구비하는 전자기기