CN115243536B

CN115243536B - 静电防护单元的位置确定方法、装置、设备及存储介质

Info

Publication number: CN115243536B
Application number: CN202211154510.5A
Authority: CN
Inventors: 潘峰; 李乐逊; 张小珏
Original assignee: Shenzhen Hongxin Micro Nano Technology Co ltd
Current assignee: Shenzhen Hongxin Micro Nano Technology Co ltd
Priority date: 2022-09-22
Filing date: 2022-09-22
Publication date: 2022-12-09
Anticipated expiration: 2042-09-22
Also published as: CN115243536A

Abstract

本申请提供了一种静电防护单元的位置确定方法、装置、设备及存储介质，该方法包括：获取目标芯片的多个采样数组，每个采样数组包括：目标芯片上多个采样候选位置的放置指示数据，放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置，对多个采样数组分别进行更新，得到更新后的多个采样数组，根据静电防护单元的预设放置条件，从多个采样数组和更新后的多个采样数组中确定满足预设放置条件的目标采样数组，根据目标采样数组，从多个采样候选位置中确定静电防护单元的目标放置位置。在本申请中，通过预设放置条件从多个采样候选位置中筛选静电防护单元的目标放置位置，从而减少了静电防护单元的放置数量，减少了资源浪费和冗余。

Description

静电防护单元的位置确定方法、装置、设备及存储介质

技术领域

本申请涉及静电防护技术领域，具体而言，涉及一种静电防护单元的位置确定方法、装置、设备及存储介质。

背景技术

在集成电路芯片的制造、运输、和使用过程中，芯片外部或者内部结构容易积累一定量的感应电荷,当电荷所产生的电压达到一定大小或芯片的引脚与地形成通路时，积累的感应电荷就会迅速发生转移，产生静电释放（ESD,Electro-Static Discharge）,其中，瞬时通过集成电路内部的浪涌电流可达到数安培，足以将芯片烧毁。

目前，为在电路层进行ESD防护，通过在电路层设置ESD钳位单元（Clamp），让Clamp和普通元件（Cell）共用一组电源，由于电流总是“倾向于”走最小阻抗的路径，而 Clamp 相较于普通 Cell具有更低的阻抗，所以当浪涌电流产生时，Clamp 相当于提供了一个低阻抗的放电通路，起到了承担电流保护其它Cell的作用。

然而，对于超大规模集成电路而言，由于存在大量元件，若每个元件单独添加ESDClamp，会造成极大的资源浪费和冗余。

发明内容

有鉴于此，本申请实施例提供了一种静电防护单元的位置确定方法、装置、设备及存储介质，以解决现有技术中资源浪费和冗余的问题。

第一方面，本申请实施例提供了一种静电防护单元的位置放置方法，包括：

获取目标芯片的多个采样数组，每个采样数组包括：所述目标芯片上多个采样候选位置的放置指示数据，所述放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置；

对所述多个采样数组分别进行更新，得到更新后的多个采样数组；

根据所述静电防护单元的预设放置条件，从所述多个采样数组和所述更新后的多个采样数组中确定满足所述预设放置条件的目标采样数组；

根据所述目标采样数组，从所述多个采样候选位置中确定所述静电防护单元的目标放置位置。

在一可选的实施方式中，所述获取目标芯片的多个采样数组之前，所述方法还包括：

在所述目标芯片所覆盖区域的边界上确定多个第一采样候选位置，相邻两个第一采样候选位置的间距为预设间距；

在所述目标芯片所覆盖区域内，确定多个第二采样候选位置，所述多个采样候选位置包括：所述多个第一采样候选位置和所述多个第二采样候选位置。

在一可选的实施方式中，所述在所述目标芯片所覆盖区域内，确定多个第二采样候选位置，包括：

根据预设缩进距离，沿着所述目标芯片所覆盖区域的边界向内缩进，直至满足预设缩进停止条件；

在缩进后的边界上确定所述多个第二采样候选位置，相邻第二采样候选位置的间距为所述预设间距。

在一可选的实施方式中，所述对所述多个采样数组分别进行更新，得到更新后的多个采样数组，包括：

对所述多个采样数组分别进行迭代更新，直至达到预设迭代停止条件，确定达到所述预设迭代停止条件时获取的采样数组为所述更新后的多个采样数组。

在一可选的实施方式中，所述预设迭代停止条件包括：迭代次数达到预设最大迭代次数。

在一可选的实施方式中，所述对所述多个采样数组分别进行迭代更新，包括：

初始化生成所述每个采样数组的粒子速度，并根据所述每个采样数组的放置指示数据，获取所述每个采样数组的粒子位置；

采用粒子群算法，根据所述粒子速度和所述粒子位置，对所述每个采样数组进行迭代更新。

在一可选的实施方式中，所述预设放置条件包括：所述静电防护单元的放置数量最少，且，所述目标芯片的覆盖区域位于所有静电防护单元的作用区域内。

第二方面，本申请实施例还提供了一种静电防护单元的位置放置装置，包括：

获取模块，用于获取目标芯片的多个采样数组，每个采样数组包括：所述目标芯片上多个采样候选位置的放置指示数据，所述放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置；

更新模块，用于对所述多个采样数组分别进行更新，得到更新后的多个采样数组；

确定模块，用于根据所述静电防护单元的预设放置条件，从所述多个采样数组和所述更新后的多个采样数组中确定满足所述预设放置条件的目标采样数组；

所述确定模块，还用于根据所述目标采样数组，从所述多个采样候选位置中确定所述静电防护单元的目标放置位置。

在一可选的实施方式中，所述确定模块，还用于：

在一可选的实施方式中，所述确定模块，具体用于：

在一可选的实施方式中，所述更新模块，具体用于：

第三方面，本申请实施例还提供了一种电子设备，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述处理器执行所述机器可读指令，以执行第一方面任一项所述的静电防护单元的位置放置方法。

第四方面，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行第一方面任一项所述的静电防护单元的位置放置方法。

本申请提供了一种静电防护单元的位置确定方法、装置、设备及存储介质，其中，该方法包括：获取目标芯片的多个采样数组，每个采样数组包括：目标芯片上多个采样候选位置的放置指示数据，放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置，对多个采样数组分别进行更新，得到更新后的多个采样数组，根据静电防护单元的预设放置条件，从多个采样数组和更新后的多个采样数组中确定满足预设放置条件的目标采样数组，根据目标采样数组，从多个采样候选位置中确定静电防护单元的目标放置位置。在本申请中，通过预设放置条件从多个采样候选位置中筛选静电防护单元的目标放置位置，从而减少了静电防护单元的放置数量，减少了资源浪费和冗余，同时实现了超大规模集成电路在静电保护方面的可行性和有效性。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的静电防护单元的位置确定方法的流程示意图一；

图2为本申请实施例提供的静电防护单元的位置确定方法的流程示意图二；

图3为本申请实施例提供的目标芯片所覆盖区域的示意图；

图4为本申请实施例提供的静电防护单元的位置确定方法的流程示意图三；

图5为本申请实施例提供的静电防护单元的位置确定装置的结构示意图；

图6为本申请实施例提供的电子设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

现有技术中，已有在电路层上进行静电释放（ESD,Electro-Static Discharge）防护方法，例如，基于直流分析电源网路方法寻找ESD放电的薄弱部位；使用统一的ESD总线；优化设置ESD钳位单元（Clamp）；使用统一的低阻接地技术避免复杂的电源网络ESD问题等。

其中，设置ESD Clamp的原理是，让 Clamp和普通Cell共用一组电源，由于电流总是“倾向于”走最小阻抗的路径，而 Camp 相较于普通 Cell具有更低的阻抗，所以当浪涌电流产生时，Clamp 相当于提供了一个低阻抗的放电通路，起到了承担电流保护其它Cell的作用。

然而，对于超大规模集成电路，设置ESD Clamp技术无法得到直接且有效地应用，主要体现在以下两点：

（1）超大规模集成电路中，有数十亿多的元件需要受到ESD保护，如果每个元件单独添加ESD Clamp，会造成极大的资源浪费和冗余。

（2）尚没有方法实现在超大规模集成电路中自动确定Clamp的放置位置，人工确定Clamp的放置位置会造成低效率低以及精度差，例如，漏掉某些Cell，使其没有ESD保护等。

基于上述问题，本申请提供了一种静电防护单元的位置确定方法，通过预设放置条件从多个采样候选位置中筛选静电防护单元的目标放置位置，从而减少了静电防护单元的放置数量，减少了资源浪费和冗余，实现了精准摆放，而且实现了自动化，减少了人工负担并提高了效率，同时这是超大规模集成电路实现ESD保护的可行且有效的方案。

下面结合几个具体实施例对本申请提供的静电防护单元的位置确定方法进行具体说明。

图1为本申请实施例提供的静电防护单元的位置确定方法的流程示意图一，本实施例的执行主体可以为电子设备，如终端、服务器等具备数据处理能力的设备。

如图1所示，该方法可以包括：

S101、获取目标芯片的多个采样数组。

每个采样数组包括：目标芯片上多个采样候选位置的放置指示数据，放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置。

其中，目标芯片可以为任意一个待放置静电防护单元的芯片，例如可以为超大规模集成电路芯片，静电防护单元可以为前述ESD Clamp。

多个采样候选位置可以为目标芯片上随机选取的位置，也可以为按照设定规则从目标芯片上选取的位置。

针对每个采样数组，多个采样候选位置分别对应一个放置指示数据，放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置，例如，多个采样候选位置个数为n，则采样数组可以为

，

，

表示第i个采样候选位置的放置指示数据，其中，放置指示数据可以采用0、1进行表示，以指示对应采样候选位置是否为静电防护单元的待放置位置，第i个采样候选位置可以记为

，如果在该位置放置静电防护单元，则记为

，如果在该位置不放置静电防护单元，则记为

，也就是说，1表示该采样候选位置为静电防护单元的待放置位置，0表示该采样候选单元不是静电防护单元的待放置位置。

S102、对多个采样数组分别进行更新，得到更新后的多个采样数组。

对多个采样数组中的放置指示数据分别进行更新，得到更新后的多个采样数组，在更新后的采样数组中对应放置指示数据被更新。其中，更新后的放置指示数据可以采用0、1进行表示。

S103、根据静电防护单元的预设放置条件，从多个采样数组和更新后的多个采样数组中确定满足预设放置条件的目标采样数组。

其中，静电防护单元的预设放置条件可以为预先设定的针对静电防护单元的放置条件。

根据该预设放置条件，对多个采样数组和更新后的多个采样数组进行筛选，以从多个采样数组和更新后的多个采样数组中确定满足该预设放置条件的目标采样数组。

在一可选的实施方式中，预设放置条件包括：静电防护单元的放置数量最少，且，目标芯片的覆盖区域位于所有静电防护单元的作用区域内。

其中，目标采样数组需要满足静电防护单元的放置数量最少，且，目标芯片的覆盖区域位于所有静电防护单元的作用区域内这两个条件，其中，首先可以从多个采样数组和更新后的多个采样数组中筛选出目标芯片的覆盖区域位于所有静电防护单元的作用区域内的所有候选采样数组，然后从所有候选采样数组中筛选出静电防护单元的放置数量最少的候选采样数组为目标采样数组。

其中，静电防护单元的作用区域可以为静电防护单元所能进行静电保护的保护区域，例如可以为以静电防护单元为中心，保护半径为R的圆形区域，如果其它cell与静电防护单元的欧式距离小于R，则可认为该cell在该静电防护单元的保护范围内，若大于R，则可认为该cell在该静电防护单元的保护范围外。

对于多个采样数组和更新后的多个采样数组，可以根据各采样数组中放置指示数据确定对应采样候选位置是否为静电防护单元的待放置位置，若对应采样候选位置为静电防护单元的待放置位置，则可以判断采样数组对应的所有静电防护单元的作用区域是否包含目标芯片的覆盖区域，即目标芯片的覆盖区域是否位于所有静电防护单元的作用区域内，若是，则将该采用数组可以作为候选采样数组，按照该方式筛选出所有候选采样数组之后，然后可以统计各候选采样数组对应的静电防护单元的放置数量，其中，静电防护单元的放置数量可以根据候选采样数组中放置指示数据确定，例如，候选采样数组为

均为1，则确定该采样数组对应的静电防护单元的数量为3。

之后，可以将所有候选采样数组中静电防护单元最少的候选采样数组作为目标采样数组，从而实现以最少的静电防护单元，使得目标芯片中所有需要保护的cell都得到有效ESD保护。

在一些实施例中，预设放置条件可以描述为如下组合优化模型：

（1）

（2）

（3）

上述表达式（1）中，

表示采样数组中第i个采样候选位置的放置指示数据，表达式（1）表示采样数组中

的和值的最小值，即静电防护单元的放置数据最少。

上述表达式（2）中，T表示目标芯片的覆盖区域，

表示第i个采样候选位置的作用区域，

表示所有

的保护范围的并集，

表示T位于所有静电防护单元的作用区域。

上述表达式（3）中，若

为0，则

为空集，若

为1，则

为以第i个采样候选位置为圆心、半径为R的圆形区域。

S104、根据目标采样数组，从多个采样候选位置中确定静电防护单元的目标放置位置。

确定出目标采样数组之后，可以根据目标采样数组中多个采样候选位置的放置指示数据，从多个采样候选位置中确定静电防护单元的目标放置位置，其中，静电防护单元的目标放置位置可以为放置指示数据所指示的静电防护单元的待放置位置。

例如，全局最优解即目标采样数组为

，若

为1，则在

对应的采样候选位置放置静电防护单元。

在本实施例的静电防护单元的位置确定方法中，首先对目标芯片的多个采样数组进行更新，得到更新后的多个采样数组，然后根据静电防护单元的预设放置条件，从多个采样数组和更新后的多个采样数组中确定满足预设放置条件的目标采样数组，再根据目标采样数组，从多个采样候选位置中确定静电防护单元的目标放置位置，从而减少了静电防护单元的放置数量，减少了资源浪费和冗余，实现了精准摆放，而且实现了自动化，减少了人工负担并提高了效率，同时这是超大规模集成电路实现ESD保护的可行且有效的方案。

下面结合图2实施例对多个采样候选位置的一种确定方法进行说明。

图2为本申请实施例提供的静电防护单元的位置确定方法的流程示意图二，如图2所示，获取目标芯片的多个采样数组之前，所述方法还包括：

S201、在目标芯片所覆盖区域的边界上确定多个第一采样候选位置。

目标芯片所覆盖区域可以为方形区域、圆形区域等，具体可以根据目标芯片形状而定，本实施例对此不做特别限定。

在目标芯片所覆盖区域的边界上可以按照预设间距来选取多个第一采样候选位置，其中，相邻两个第一采样候选位置的间距为预设间距，其中，预设间距的取值可以根据实际情况选取，

为静电防护单元的作用区域所对应的半径，本实施例对此不做特别限定。

S202、在目标芯片所覆盖区域内，确定多个第二采样候选位置。

在目标芯片所覆盖区域内，可以确定多个第二采样候选位置，其中，多个第二采样候选位置可以位于目标芯片所覆盖区域内的任意位置，可以随机选取，也可以是按照预设规则在目标芯片所覆盖区域内选取的，本实施例对此不做特别限定。

其中，多个采样候选位置包括：多个第一采样候选位置和多个第二采样候选位置。

在一可选的实施方式中，在目标芯片所覆盖区域内，确定多个第二采样候选位置，包括：

根据预设缩进距离，沿着目标芯片所覆盖区域的边界向内缩进，直至满足预设缩进停止条件；在缩进后的边界上确定多个第二采样候选位置，相邻第二采样候选位置的间距为预设间距。

其中，根据预设缩进距离，沿着目标芯片所覆盖区域的边界向内缩进，相邻缩进后的边界的距离为预设缩进距离，直至满足预设缩进停止条件，预设缩进条件例如可以为缩进次数达到预设次数、缩进后的边界为一条直线等中的至少一种。在缩进后的边界上按照预设间距来选取多个第二采样候选位置，相邻第二采样候选位置的间距为预设间距。如此，可以合理确定采样候选位置，有利于后续确定静电防护单元的目标放置位置。

预设缩进距离的取值可以根据实际情况选取，本实施例对此不做特别限定。

图3为本申请实施例提供的目标芯片所覆盖区域的示意图，如图3所示，目标芯片所为覆盖区域为T，每次将T的边界往内缩进，缩进预设缩进距离，在T的边界上可以按照预设间距确定多个第一选择位置，在缩进后的边界上可以按照预设间距确定多个第二选择位置。

下面结合图4实施例对采样数组进行更新的一种可能的实现方法进行说明。

在图1实施例的基础上，图4为本申请实施例提供的静电防护单元的位置确定方法的流程示意图三，如图4所示，对多个采样数组分别进行更新，得到更新后的多个采样数组，包括：

S301、对多个采样数组分别进行迭代更新，直至达到预设迭代停止条件，确定达到预设迭代停止条件时获取的采样数组为更新后的多个采样数组。

分别对多个采样数组中的放置指示数据进行迭代更新，直至达到预设迭代停止条件，然后将达到预设迭代停止条件时获取到的采样数组作为更新后的多个采样数组，其中，预设迭代停止条件包括：迭代次数达到预设最大迭代次数max_iter。

也就是说，将达到预设最大迭代次数时迭代得到的采样数组作为多个更新后的采样数据。

在一可选的实施方式中，对多个采样数组分别进行迭代更新，包括：

初始化生成每个采样数组的粒子速度，并根据每个采样数组的放置指示数据，获取每个采样数组的粒子位置；采用粒子群算法，根据粒子速度和粒子位置，对每个采样数组进行迭代更新。

在该步骤中，将每个采样数组作为一个粒子，初始化生成每个采样数组的粒子速度，并根据每个采样数组的放置指示数据，获取每个采样数组的粒子位置，其中，每个采样数组的粒子位置可以为每个采样数组的放置指示数据。其中，每个采样数组的粒子速度可以为10维数组，每个采样数组的粒子位置可以采用10维数组表示。

采用粒子群算法，根据粒子速度和粒子位置，可以迭代更新每个采样数组的放置指示数据，以对粒子位置进行迭代更新。关于粒子群算法具体的实现方式可以参见现有技术的相关描述。

需要说明的，在求解本申请建立的组合优化模型时，本申请使用的是一种经典的启发式算法：粒子群算法，目前，存在很多其它的启发式算法，如：遗传算法、蚁群算法、进化算法以及模拟退火等。同时，存在其它求解组合优化问题的方法，如：贪心策略、线性规划、网络流等。任何求解组合优化模型的算法都属于本申请的保护范围。

基于同一发明构思，本申请实施例中还提供了与静电防护单元的位置确定方法对应的静电防护单元的位置确定装置，由于本申请实施例中的装置解决问题的原理与本申请实施例上述静电防护单元的位置确定方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。

本申请通过静电保护单元保护半径R将ESD保护问题转换为一个区域覆盖问题，并将通过采样侯选位置将其建模为一个组合优化模型，最后通过粒子群算法求解。由此，实现了自动摆放最少的静电保护单元的ESD保护方案。这不仅达到了精准摆放，而且实现了自动化，减少了人工负担并提高了效率。同时，这是超大规模集成电路实现ESD保护的可行且有效的方案。

图5为本申请实施例提供的静电防护单元的位置确定装置的结构示意图，该装置可以集成在电子设备中。如图5所示，该装置可以包括：

获取模块401，用于获取目标芯片的多个采样数组，每个采样数组包括：目标芯片上多个采样候选位置的放置指示数据，放置指示数据用于指示对应采样候选位置是否为静电防护单元的待放置位置；

更新模块402，用于对多个采样数组分别进行更新，得到更新后的多个采样数组；

确定模块403，用于根据静电防护单元的预设放置条件，从多个采样数组和更新后的多个采样数组中确定满足预设放置条件的目标采样数组；

确定模块，403还用于根据目标采样数组，从多个采样候选位置中确定静电防护单元的目标放置位置。

在一可选的实施方式中，确定模块403，还用于：

在目标芯片所覆盖区域的边界上确定多个第一采样候选位置，相邻两个第一采样候选位置的间距为预设间距；

在目标芯片所覆盖区域内，确定多个第二采样候选位置，多个采样候选位置包括：多个第一采样候选位置和多个第二采样候选位置。

在一可选的实施方式中，确定模块403，具体用于：

根据预设缩进距离，沿着目标芯片所覆盖区域的边界向内缩进，直至满足预设缩进停止条件；

在缩进后的边界上确定多个第二采样候选位置，相邻第二采样候选位置的间距为预设间距。

在一可选的实施方式中，更新模块402，具体用于：

对多个采样数组分别进行迭代更新，直至达到预设迭代停止条件，确定达到预设迭代停止条件时获取的采样数组为更新后的多个采样数组。

在一可选的实施方式中，预设迭代停止条件包括：迭代次数达到预设最大迭代次数。

在一可选的实施方式中，更新模块402，具体用于：

初始化生成每个采样数组的粒子速度，并根据每个采样数组的放置指示数据，获取每个采样数组的粒子位置；

采用粒子群算法，根据粒子速度和粒子位置，对每个采样数组进行迭代更新。

关于装置中的各模块的处理流程、以及各模块之间的交互流程的描述可以参照上述方法实施例中的相关说明，这里不再详述。

图6为本申请实施例提供的电子设备的结构示意图，如图6所示，该设备可以包括：处理器501、存储器502和总线503，存储器502存储有处理器501可执行的机器可读指令，当电子设备运行时，处理器501与存储器502之间通过总线503通信，处理器501执行机器可读指令，以执行上述方法实施例提供的静电防护单元的位置确定方法。

本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行，所述处理器执行上述方法实施例提供的静电防护单元的位置确定方法。

在本申请实施例中，该计算机程序被处理器运行时还可以执行其它机器可读指令，以执行如实施例中其它所述的方法，关于具体执行的方法步骤和原理参见实施例的说明，在此不再详细赘述。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种静电防护单元的位置确定方法，其特征在于，包括：

根据所述目标采样数组，从所述多个采样候选位置中确定所述静电防护单元的目标放置位置；

所述获取目标芯片的多个采样数组之前，所述方法还包括：

在所述目标芯片所覆盖区域内，确定多个第二采样候选位置，所述多个采样候选位置包括：所述多个第一采样候选位置和所述多个第二采样候选位置；

对所述多个采样数组分别进行更新，得到更新后的多个采样数组，包括：

对所述多个采样数组分别进行迭代更新，直至达到预设迭代停止条件，确定达到所述预设迭代停止条件时获取的采样数组为所述更新后的多个采样数组；所述预设迭代停止条件包括：迭代次数达到预设最大迭代次数；

所述对所述多个采样数组分别进行迭代更新，包括：

初始化生成所述每个采样数组的粒子速度，并确定所述每个采样数组的放置指示数据为所述每个采样数组的粒子位置；

2.根据权利要求1所述的方法，其特征在于，所述在所述目标芯片所覆盖区域内，确定多个第二采样候选位置，包括：

3.根据权利要求1所述的方法，其特征在于，所述预设放置条件包括：所述静电防护单元的放置数量最少，且，所述目标芯片的覆盖区域位于所有静电防护单元的作用区域内。

4.一种静电防护单元的位置确定装置，其特征在于，包括：

所述确定模块，还用于根据所述目标采样数组，从所述多个采样候选位置中确定所述静电防护单元的目标放置位置；

所述确定模块，还用于：

所述更新模块，具体用于：

5.一种电子设备，其特征在于，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述处理器执行所述机器可读指令，以执行权利要求1至3任一项所述的静电防护单元的位置确定方法。

6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行权利要求1至3任一项所述的静电防护单元的位置确定方法。