CN203967089U - 静电放电保护装置的版图布局结构 - Google Patents

Abstract

本实用新型涉及一种静电放电保护装置的版图布局结构，其中包括静电放电保护元件和集成电路焊盘，所述的静电放电保护元件设置于所述的集成电路焊盘外侧，较佳地，所述的静电放电保护元件为场氧元件，所述的静电放电保护元件为方形环状，所述的静电放电保护元件环绕所述的集成电路焊盘外围一圈设置。采用该种结构的静电放电保护装置的版图布局结构，将静电放电保护元件设置在焊盘周围一圈环区域，不额外占用面积，节省了芯片面积，对于焊盘数多的电路节省芯片面积更为可观，不仅可以适用于场氧元件的布局，对于其他静电放电保护元件的版图布局也适用，场氧元件可以根据结构需要贴合焊盘一条或多条侧边进行设置，形式灵活，具有更广泛的应用范围。

Description

静电放电保护装置的版图布局结构

技术领域

本实用新型涉及集成电路技术领域，尤其涉及集成电路版图布局领域，具体是指一种静电放电保护装置的版图布局结构。

背景技术

静电放电ESD(Electro-static discharge，静电放电)在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对芯片的摧毁强度极大,有统计35％以上的芯片失效是由于ESD损伤引起的。所以芯片设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。

现有技术中的一种ESD保护器件为场氧元件，熟悉该技术领域的人员周知，该元件作ESD保护时，ESD电流通过其寄生的NPN泻放掉。当ESD脉冲加在场氧元件的一个极时，随着ESD电压的升高，寄生二极管PN反偏，会有一个电流流向p-well的电流，NPN的基极通过p-well(p阱)电阻与p-well相连，此时漏电流流过p-well电阻时会在该电阻上产生压降，该电阻上的压降就是寄生NPN管得基极电位，当该基极电位作够高时，它使NPN的B-E发生正偏，整个寄生的NPN管导通，开始泻放ESD电流。大部分ESD能量会在保护端口被泻放掉。场氧元件作为ESD保护器件的原理图如下，ESD能量通过场氧元件与GND之间泻放，通过一限流电阻保护电路内部器件。如图1所示。

ESD保护能力与场氧元件源漏面积有关，源漏面积越大，ESD保护能力越高，当然芯片的成本也相应提高。

传统ESD场氧元件设计位置如下图所示：场氧元件位于对应焊盘外面区域。如图2所示。

如上所述，ESD的保护能力与场氧元件的源漏面积有关。一般要获得ESD HBM模式2KV以上，场氧元件的面积与一个1/2PAD(焊盘)面积(90um2X90um2)大小相当，放置区域为PAD的外面区域，如图所示，芯片成本较高，特别是对于电路采用场氧元件作为ESD保护且焊盘数较多的电路来说，面积成本劣势就显得越明显。

实用新型内容

本实用新型的目的是克服了上述现有技术的缺点，提供了一种能够实现通过将静电放电保护元件设置于焊盘窗口外围环区域、不再额外占用版图面积、缩小了整个电路芯片面积、降低芯片成本、具有更广泛应用范围的静电放电保护装置的版图布局结构。

为了实现上述目的，本实用新型的静电放电保护装置的版图布局结构具有如下构成：

该静电放电保护装置的版图布局结构，其主要特点是，所述的布局结构包括静电放电保护元件和集成电路焊盘，所述的静电放电保护元件设置于所述的集成电路焊盘外侧。

较佳地，所述的静电放电保护元件为场氧元件。

较佳地，所述的静电放电保护元件贴近或贴合于所述的集成电路焊盘外侧边设置。

更佳地，所述的静电放电保护元件环绕所述的集成电路焊盘外围一圈设置。

更进一步地，所述的集成电路焊盘为方形焊盘。

再进一步地，所述的静电放电保护元件为环绕所述的集成电路焊盘外围一圈的方环形。

采用了该实用新型中的静电放电保护装置的版图布局结构，具有如下有益效果：

(1)通过将ESD保护元件设置在PAD周围一圈环区域，不额外占用面积，节省了芯片面积，对于PAD数多的电路节省芯片面积更为可观。

(2)通过ESD保护元件设置在PAD周围一圈环区域，而非PAD的中心区域，降低了焊盘焊接时对ESD元件的损伤，提升了芯片焊接时成品率。

(3)本实用新型不仅可以适用于场氧元件的布局，对于其他ESD保护元件的版图布局也适用，场氧元件可以根据结构需要贴合PAD一条或多条侧边进行设置，形式灵活，具有更广泛的应用范围。

附图说明

图1为采用场氧元件进行静电放电保护的原理图。

图2为现有技术中场氧元件和焊盘的布局示意图。

图3为本实用新型的静电放电保护装置的版图布局结构的示意图。

具体实施方式

为了能够更清楚地描述本实用新型的技术内容，下面结合具体实施例来进行进一步的描述。

本实用新型是一种ESD保护装置中场氧元件FOD(Field Oxide Device)版图布局方法，含集成电路焊盘(PAD)和ESD保护元件，特征在于ESD保护元件设置在PAD周围一圈环区域。

如图3所示，本实用新型为缩小常规集成电路焊盘与ESD器件所占芯片版图面积，而提出了一种低成本的版图设计方法，将场氧元件的位置设计在焊盘PAD窗口外围环区域，在保护芯片ESD的同时，不额外占用版图面积，缩小了场氧元件与焊盘的总体面积，进而缩小了整个芯片的版图面积，降低了芯片成本。

不偏离本实用新型的精神和范围的情况下还可以构成许多有很大差别的实施例，如对于场氧元件位置设计位于整个焊盘区域。如果场氧元件的面积较小，可以只贴合PAD的一条外侧边进行设置，根据产品布局的需要，可以增加至贴合PAD的两条侧边或者三条侧边甚至环绕整个焊盘外侧边进行设置，形式十分灵活，且不仅可以应用于场氧元件和PAD的布局，对于其他ESD保护元件的版图布局也同样适用，充分满足各种ESD保护产品的设计需要。

采用了该实用新型中的静电放电保护装置的版图布局结构，具有如下有益效果：

(1)通过将ESD保护元件设置在PAD周围一圈环区域，不额外占用面积，节省了芯片面积，对于PAD数多的电路节省芯片面积更为可观。

(2)通过ESD保护元件设置在PAD周围一圈环区域，而非PAD的中心区域，降低了焊盘焊接时对ESD元件的损伤，提升了芯片焊接时成品率。

(3)本实用新型不仅可以适用于场氧元件的布局，对于其他ESD保护元件的版图布局也适用，场氧元件可以根据结构需要贴合PAD一条或多条侧边进行设置，形式灵活，具有更广泛的应用范围。

在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (6)

1.一种静电放电保护装置的版图布局结构，其特征在于，所述的布局结构包括静电放电保护元件和集成电路焊盘，所述的静电放电保护元件设置于所述的集成电路焊盘外侧。

2.根据权利要求1所述的静电放电保护装置的版图布局结构，其特征在于，所述的静电放电保护元件为场氧元件。

3.根据权利要求1所述的静电放电保护装置的版图布局结构，其特征在于，所述的静电放电保护元件贴近或贴合于所述的集成电路焊盘外侧边设置。

4.根据权利要求3所述的静电放电保护装置的版图布局结构，其特征在于，所述的静电放电保护元件环绕所述的集成电路焊盘外围一圈设置。

5.根据权利要求4所述的静电放电保护装置的版图布局结构，其特征在于，所述的集成电路焊盘为方形焊盘。

6.根据权利要求5所述的静电放电保护装置的版图布局结构，其特征在于，所述的静电放电保护元件为环绕所述的集成电路焊盘外围一圈的方环形。