TWI361475B - - Google Patents

Download PDF

Info

Publication number
TWI361475B
TWI361475B TW097112010A TW97112010A TWI361475B TW I361475 B TWI361475 B TW I361475B TW 097112010 A TW097112010 A TW 097112010A TW 97112010 A TW97112010 A TW 97112010A TW I361475 B TWI361475 B TW I361475B
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
wiring layer
wiring
disposed
Prior art date
Application number
TW097112010A
Other languages
English (en)
Other versions
TW200908234A (en
Inventor
Makoto Mizukami
Kiyohito Nishihara
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200908234A publication Critical patent/TW200908234A/zh
Application granted granted Critical
Publication of TWI361475B publication Critical patent/TWI361475B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1361475 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶裝置，尤其係關於一種具 備積層於垂直方向之複數個記憶胞之半導體記憶裝置。 本申請案係基於並主張2007年4月1 1日所申請之先前之 曰本專利申請案第2007-104072號之優先權，該申請案之 全文以引用之方式併入本文中 【先前技術】 隨著半導體元件之高密度化，半導體元件不斷微細化。 然而，伴隨半導體元件之製造步驟中之曝光極限以及加工 極限，難以於平面方向上高密度化，業者正嘗試於垂直方 向上積層記憶胞而謀求高密度化。 然而，即便可於垂直方向上積層記憶胞，亦存在如下問 題：如何形成電性連接周邊電路與記憶胞之觸點。作為其 個解決手段，考慮有如下方法：對於積層於垂直方向之 複數個記憶胞’逐個形成通孔，於該通孔中形成觸點。 k方法於母-人形成觸點時，由於必須重複曝光步驟顯 影步驟以及加工步驟，故而會引起良率降低以及製造成本 曰加再者若记憶胞之積層數增加，則觸點數增加，並 通孔之冰度亦變深。其結果配線會因觸點之對準偏差 而短路。 又作為此種關聯技術（日本專利特開2〇〇5_85938號公 報）揭不有如下之技術：於具備積層於垂直方向之複數 個記憶胞之非揮發性半導 干等菔屺憶裝置中，防止對非選擇記 130214.doc 1361475 憶胞之誤寫入》 【實施方式】 以下’參照圖式，對本發明之實施形態加以說明。再 者，於以下之說明中，對具有相同功能及構成之要素附上 相同符號’且僅於必要時進行重複說明。 (第1實施形態） [1. NAND型快閃記憶體1〇之基本構成] 首先’對NAND型快閃記憶體10之基本構成加以說明。 圖1係本發明之第1實施形態之NAND型快閃記憶體1〇之平 面圖。圖2係沿圖1所示之π_π線之NAND型快閃記憶體1〇 之剖面圖。圖3係沿圖1所示之ΠΙ-ΙΙΙ線之NAND型快閃記 憶體10之剖面圖》 NAND型快閃記憶體1 〇具備記憶胞陣列區域以及周邊電 路區域。於記憶胞陣列區域中’設置有包含複數個記憶胞 電晶體CT之記憶胞陣列部1 1。於與記憶胞陣列部丨丨之周圍 相對應之周邊電路區域中，設置有將寫入電壓等供給至記 憶胞電晶體CT之周邊電路12-1及12-2。 於基板13中之與記憶胞陣列區域相對應之表面區域中， 設置有N型擴散區域14。作為基板13，可使用例如單結 βθ之碎（Si)。N型擴散區域14係將商濃度之n+型雜質（鱗 (P)、神（As)等）導入至基板13而形成β n+型擴散區域14成 為記憶胞陣列之共用源極線。 於N+型擴散區域14上設置有複數個閘極配線積層體 15 ’該等複數個閘極配線積層體15形成有細長圖案並排列 130214.doc 1361475 於χ方向上。各閘極配線積層體15具備因層間絕緣層16而 彼此電性分離之複數個閘極配線層17。層間絕緣層16可使 用例如氧化矽。閘極配線層17可使用多結晶矽、金屬（例 如鎢（W)、鋁（A1)、或銅（Cu))、或者該等金屬之矽化物。 所積層之複數個閘極配線層丨7之最下部及最上部分別為 NAND單元组之選擇閘極電晶體之閘極配線即選擇閘極線 SGS及SGD，配置於該等選擇閘極線之間之閘極配線層構 成記憶胞電晶體CT之控制閘極配線〇(}。又，該控制閘極 配線CG對應於字元線WL。再者，本實施形態中例示了 ι 個NAND單元組具有3根控制閘極配線之構成，但並不限定 於此，控制閘極配線之數量可為丨根以上，進而，亦可配 置3根以上之數量較多之控制閘極配線。 將成為選擇閘極線SGS、SGD之閘極配線層π之臈厚（對 應於閘極長度），設定得大於由上述選擇閘極線SGS、SCJD 所夾持之記憶胞電晶體CT之控制閘極配線CG之長度。其 原因在於，可使選擇閘極電晶體之截止特性良好。 於閘極配線積層體1 5之Υ方向之兩側面，分別設置有於 内部具有絕緣性冬電荷儲存層之閘極絕緣膜^ 8。於閘極配 線積層體15_之一方之側面，經由閘極絕緣膜1 8而設置有成 為記憶胞電晶體ct之活性層之複數個半導體支柱22。同樣 地，於閘極配線積層體15之他方之側面，經由閘極絕緣臈 1 8而設置有複數個半導體支柱22 ^失持閘極配線積層體！ 5 之2個半導體支柱2?配置成於γ方向上相對向。本實施形態 中，例如，於閘極配線積層體1 5之一個側面設置有3個半 130214.doc 1361475 導體支柱22 1¾ 3個半導體支柱22以特定間距而配置於χ方 向上。各半導體支柱22具有與開極配線積層體15相同程度 之南度。 進而，半導體支柱22自下而上依序包括N+型半導體層 22A P型半導體層22B ' 型半導體層22C、Ρ·型半導體 層22D、以及Ν+型半導體層22Ε。Ρ·型半導體層係將低濃 度之Pf雜質（蝴⑻等）導入至半導體s柱22而形成。Ν·型 半導體層係將低濃度之Ν-型雜質導入至半導體支柱22而形 成Ν型半導體層係將高濃度之Ν +型雜質導入至半導體 支柱22而形成。 Ρ型半導體層22Β形成於半導體支柱22中之與選擇閘極 線SGS相對向之部分，且作為選擇閘極電晶體st2之通道 區域而發揮功能。P-型半導體層22D形成於與選擇閘極線 SGD相對向之部分，且作為選擇閘極電晶體sti之通道區 域而發揮功能。N+型半導體層22A形成於N+型擴散區域14 與ρ型半導體層22B之間，且作為選擇閘極電晶體st2之源 極區域而發揮功能β Ν+型半導體層22E形成於p-型半導體 層22D上’且作為選擇閘極電晶體ST1之汲極區域而發揮 功能。 此處’ ρ-型半導體層22B及22D形成於選擇閘極電晶體 ST1及ST2之通道長度（圖中之縱向）之内側。其原因在於， 使得選擇閘極電晶體ST1及ST2不會成為偏置電晶體❶ Ν型半導體層22C形成於F型半導體層22Β與22D之間， 且形成於與記憶胞電晶體CT之控制閘極配線CG相對向之 130214.doc 1361475 部分。Ν·型半導體層22C作為記憶胞電晶體之活性層而 發揮功能。 於圖3所示之NAND型快閃記憶體1〇中，一個控制閘極配 線CG與N·型半導體層22C成為一個電可覆寫之非揮發性記 憶胞’其中該N·型半導體層22C經由閘極絕緣膜18而與上 述控制閘極配線CG相對向。亦即，記憶胞成為將控制閘 極配線CG之膜厚設為閘極長度（通道長度）之縱型單元，縱 向堆積複數個該記憶胞而構成NAND單元組。 圖4係表示一個記憶胞電晶體CT之構成之剖面圖。閘極 絕緣膜18係具備捕獲（trap)並儲存電荷之電荷儲存層2〇之 積層絕緣膜，積層絕緣膜之中間層對應於電荷儲存層2〇。 電荷儲存層20可使用例如氮化矽。 當將電荷自N-半導體層22C儲存至電荷儲存層2〇時，或 者當儲存於電荷儲存層20之電荷朝N-半導體層22C擴散 時’絕緣膜2 1成為電位障壁。該絕緣膜21可以使用例如氧 化石夕。絕緣膜19配置於電荷儲存層20與控制閘極配線cg 之間’防止儲存於電荷儲存層20之電荷朝閘極配線擴散。 絕緣膜19可使用例如氧化矽。 如此’閉極絕緣膜18可使用例如ΟΝΟ膜（氧化膜、氮化 膜、氧化臈之積層絕緣膜）。其中，電荷儲存層2〇亦可使 用氮化矽以外之絕緣膜，絕緣膜19及21亦可使用介電常數 尚於氧化矽之絕緣臈。 本實施形態之記憶胞係於閘極絕緣膜1 8内具備由氮化矽 成之電何储存層 20 之 MONOS(Metal Oxide Nitride 1302I4.doc 1361475
Oxide Semiconductor，金屬氮氧化物半導體）型記情胞。 於該記憶胞中’由於包含電荷儲存層2〇之閘極絕緣膜整體 上為絕緣體’故而如浮動閘極型記憶胞般，無需針對每個 單元分離浮動閘極之製程。亦即，閘極絕緣膜18只要形成 於閘極配線積層體1 5之整個側面即可，而無需圖案化。藉 此，可容易地實現縱向堆積有複數個縱型記憶胞之nand 單元組。 MONOS型記憶胞捕獲電荷（電子），並將該電荷（電子）儲 存於電％储存層20。捕獲電荷之能力可由電荷陷味密度而 表現，若電荷陷阱密度變大，則可捕獲更多之電荷。 電子自通道區域注入至電荷儲存層2〇。注入至電荷儲存 層20之電子被該電荷儲存層20之陷阱捕獲。捕獲至陷味中 之電子不容易自陷阱逃脫’會就此變得穩定。繼而，由於 s己憶胞之臨限值電壓根據電荷儲存層2〇之電荷量而產生變 化’故而利用該臨限值電廢之位準來判別資料"〇 "、資料 1 ’藉此將資料記憶至記憶胞。 NAND單元組之上部由絕緣層（未圖示）所覆蓋’於該絕 緣層上設置有於Y方向上延伸之位元線BL。繼而，位元線 BL經由觸點而電性連接於半導體支柱22(具體而言為型 半導體層22E)之上部《又，位元線bl連接於周邊電路12· 2。再者’本實施形態中，於一個閘極配線積層體丨5之兩 側面設置有半導體支柱22，一個閘極配線積層體丨5由鄰接 於Y方向之兩個NAND單元組所共用。因此，位元線bli與 位元線BL2交替連接於排列於γ方向之複數個nand單元 130214.doc •10· 1361475 圖5A係圖3所示之NAND型快閃記憶體1〇之電路圖。一 個NAND單元組由記憶胞行與一對選擇閘極電晶體sti、 ST2所構成，其中上述記憶胞行由串連連接之複數個記憶 胞電晶體CT(本實施形態中為3個記憶胞電晶體CT)構成。 選擇閘極電晶體ST1串連連接於記憶胞行之一端（汲極 側）。選擇閘極電晶體ST2串連連接於記憶胞行之他端（源 極側）。 6己憶胞電晶體CT之控制閘極配線作為於列方向上延伸 之字元線WL而發揮功能。於列方向上延伸之共用源極線 SL連接於選擇閘極電晶體ST2之源極端子。為對選擇閘極 電晶體STI、ST2之接通/斷開進行控制而設置有選擇閘極 線SGD、SGS。選擇閘極電晶體ST1、ST2作為如下的閘極 而發揮功能，該閘極於資料寫入及資料讀出時，用以將特 定之電位供給至NAND單元組内之記憶胞電晶體CT。將複 數個該NAND單元組配置為矩陣狀而構成記憶胞陣列。 然而，如圖2所示，朝下挖掘基板丨3之記憶胞陣列區域 而形成開口部23，記憶胞陣列部丨丨形成於該開口部23内。 亦即’基板1 3於記憶胞陣列區域與周邊電路區域之間具有 階差。周邊電路12-1及12-2配置於與周邊電路區域相對應 之基板13之上表面。換言之’配置有周邊電路^胃丨及^之 之周邊電路區域之基板13上表面對應於周邊電路丨^丨及！；^ 2之底面。或者’亦可將半導體層僅積層於與周邊電路區 域相對應之基板，藉此’於基板上形成由半導體層包圍之 130214.doc 1361475 記憶胞陣列用之開口部。於該情形時，於半導體層上配置 有周邊電路，於開口部内配置有記憶胞陣列部丨i。 因此，記憶胞陣列部11之底面設定得低於周邊電路丨2_ i 及12-2之底面。又，與周邊電路區域相對應之基板13之上 表面’設定於與閘極配線積層體15之上表面大致相同之位 置。 閘極配線積層體15中所含之複數個閘極配線層17分別由 第1配線部分17A與第2配線部分17B構成，第1配線部分 17A於水平方向上延伸，該第2配線部分17B於與基板13之 主平面垂直之方向上延伸’且自上述第1配線部分丨7A之一 端延伸至基板13之上表面為止。又，第1配線部分17A與第 2配線部分1 7B由相同之層所構成。亦即，第1配線部分 1 7A及第2配線部分1 7B之Y方向之長度分別與閘極配線積 層體15之寬度（γ方向之長度）相同。 於閘極配線積層體15之上表面（對應於第2配線部分1 7B 之上端）設置有數量與閘極配線層17相對應之觸點34。觸 點34經由配線3 5而電性連接於周邊電路12-1。 如此，閘極配線層1 7之上端使用相同之層構造而引出至 基板13之上表面為止。又’形成有周邊電路之基板13之上 表面，配置於與閘極配線積層體15之上表面大致相同之位 置°因此’無需先前之觸點，該觸點係於閘極配線積層體 中開出通孔’並將導電體埋入至該通孔中而形成者。其結 果’易於連接閘極配線層17與周邊電路12-1。 又’如圖5B所示，亦可使第2配線部分17B之寬度寬於 130214.doc 12 可使觸點34之間隔 第1配線部分17A之寬度。藉由該構造 較寬。 [2. NAND型快閃記憶體1〇之動作] 其次，對以上述方式構成之NANDs快閃記憶體丨〇之次 料寫入動作、資料讀出動作、以及資料刪 二 於貪料寫入時，對所選擇之記憶胞（選擇記憶胞）之字元 線WL施加正之寫人電壓Vpgm，對非選擇記憶胞之字元^ WL施加正之中間電壓Vpass(<Vpgm)。繼而，重〇及極側之 選擇閘極線SGD施加電源電壓vcc而使選擇閘極電晶體 sti成為接通狀態，對源極側之選擇閘極線sgs施加接地 電壓vss(o v)而使選擇閘極電晶體ST2成為截止狀態。繼 而，根據將要寫入之資料，對選擇位元線]51^施加〇 v或者 VCC(例如 3 V)。 藉此，選擇閘極電晶體ST1以及NAND單元組内之非選 擇記憶胞成為導通狀態，位元線電壓傳遞至選擇記憶胞之 通道區域，記憶胞之臨限值電壓產生偏移。 例如當寫入資料”0"時，對位元線BL施加〇 Ve繼而，於 記憶胞之通道區域與控制閘極配線CG之間產生高電場， 因此，電子注入至電荷儲存層2〇，臨限值電壓朝正方向偏 移。 另一方面，當寫入資料”丨”時，記憶胞之臨限值電壓不 會變化而處於維持（维持刪除狀態）之狀態，即便對記憶胞 之控制閘極配線CG施加正之高電壓Vpgm，電子亦不會注 130214.doc -13- 1361475 入至電荷儲存層20。因此，對位元線BL施加電源電壓 VCC。繼而，於寫入之初期，利用電源電壓VCC而對記憶 胞之通道區域進行充電之後，對選擇字元線WL施加寫入 電壓Vpgm，對非選擇字元線WL施加中間電壓Vpass。
繼而’通道電位因控制閘極配線CG與通道區域之電容 輛&而上升，但没極側之選擇閘極線Sgd與位元線BL均為 電源電壓VCC，因此，選擇閘極電晶體ST1成為截止狀 態。亦即，選擇記憶胞之通道區域成為浮動狀態。藉此， 電子幾乎不會注入至記憶胞，臨限值電壓不會產生變化。 於資料讀出時，對選擇閘極線SGD、SGS施加使選擇閘 極電晶體ST 1、ST2成為接通狀態之正電壓，對選擇字元 線WL施加例如〇 v，對非選擇字元線WL施加使選擇記憶 胞成為接通狀態之讀出電壓Vread。源極線儿為〇 v。例如 預先將位元線BL充電至特定之電壓vbl之後，該位元線 BL保持為浮動狀態。
藉此，選擇閘極電晶體ST1、ST2以及非選擇記憶胞成 為導通狀態，因此，由位元線BL之電壓來決定選擇記憶胞 之&«限值電壓為正還是為負，可藉由對該電壓進行檢測而 讀出資料。 以由複數個NAND單元組構成之區塊為單位，對資料進 行刪除。刪除資料時，使選擇閘極線8(}〇、SGS&及位元 線BL處於浮動狀態，對所選擇之區塊内之所有字元線乳 也力0V對^^半導體層22C施加正之刪除電壓Vera。藉 此，選擇區塊内之由電荷儲存層2〇保持之電子㈣至通道 130214.doc 1361475 區域。其結果，該等記憶胞之臨限值電壓朝負方向偏移。 另-方面，使非選擇區塊内之所有字元線WL、選擇閘 極線SGD、SGS、以及位元線BL處於浮動狀態。藉此，於 非選擇區塊中，字元線WL之電壓因與通道區域之電容輕 合而上升至刪除電塵Vera附近，因此無法進行刪除動作。 [3· NAND型快閃記憶體10之製造方法] 其次，對NAND型快閃記憶體1〇之製造方法之一例加以 說明。首先’如圖6所示，使用微影步驟以及
Ion Etching，反應式離子蝕刻）法，於與記憶胞陣列區域相 對應之基板13内，形成具有與閘極配線積層體15之高度相 同程度之深度之開口部23。繼而，將N+型雜質導入至與 記憶胞陣列區域相對應之基板13内，形成N+型擴散區域 14。 繼而，如圖7所示，於基板13之整個面上堆積阻擋層 31，形成階梯狀之阻擋層31 ^該阻擋層31可使用例如氮化 矽。阻擋層3 1作為除去堆積於周邊電路區域之閘極配線積 層體時之阻擋物而發揮功能，並且作為將N+型擴散區域 14與閘極配線層1 7電性分離之層間絕緣層〗6而發揮功能。 繼而，如圖8所示’於阻擋層31上依序堆積有閘極配線 層17以及層間絕緣層丨6 β同樣地，重複該堆積步驟，藉由 層間絕緣層16而形成彼此電性分離之複數個閘極配線層 1 7 °藉此’形成階梯狀之閘極配線積層體。 繼而’如圖9所示，於最上層之層間絕緣層16上堆積阻 擋層32，形成階梯狀之阻擋層32。該阻擋層32可以使用例 1302I4.doc •15· 1361475 如氮化矽。繼而，如圖10所示，使用微影步驟以及RIE 法’選擇性地對阻擋層3 2進行姓刻，除去周邊電路區域之 阻擋層3 2、與層間絕緣層16之側面之阻擋層3 2。 繼而，如圖11所示，例如藉由CMP(Chemical Mechanical Polishing，化學機械研磨）法，將阻擋層31及32作為阻擋 物而使裝置之整個面平坦化。藉此，除去位置高於基板13 之上表面之閘極配線積層體，從而周邊電路區域之上表面 與記憶胞陣列區域之上表面處於相同位置。 繼而’如圖12所示，使用微影步驟以及RIE法，垂直地 對閘極配線積層體進行姓刻加工，於N +型擴散區域14上 形成複數個閘極配線積層體15，該等複數個閘極配線積層 體15形成有細長圖案並排列於X方向上。再者，圖12中僅 表示有一個閘極配線積層體1 5。 再者，當欲形成圖5B之構造時，於微影步驟中，亦可形 成蝕刻遮罩，使得第2配線部分17B之寬度寬於第丨配線部 分17A之寬度。 繼而，如圖13所示，於閘極配線積層體15之¥方向之兩 側面分別形成閘極絕緣膜1 8 ^該閘極絕緣膜丨8由〇N〇膜 (氧化膜、氮化膜、氧化膜之積層絕緣膜）構成。 繼而，如圖1 4所示，使用磊晶成長法，於基板丨3上，以 埋入閘極配線積層體15間之方式而形成半導體層（N+型半 導體層22A、P-型半導體層22Β、Ν·半導體層22(：、p-型半 導體層22D、N+型半導體層22E)。具體而言，重複地堆積 非晶矽並重複地導入雜質，藉此，形成N +型半導體層 130214.doc -16- 1361475 22A、P型半導體層22B、N-半導體層22C、p-型半導體 22D、以及N+型半導體層22E。藉此，於基板^上形成晶 轴與基板13—致之半導體層。 繼而，使用微影步驟以及RIE法，選擇性地對半導體層 進行蝕刻，針對每個NAND單元組分離半導體層。藉此， 於閘極配線積層體75之兩側面，經由閘極絕緣膜丨8而形成 與Y方向相對向之複數個半導體支柱22之對。 其後，开> 成連接於閘極配線層1 7以及半導體支柱22之配 線。如此，形成圖1至圖3所示之NAND型快閃記憶體1 〇。 該NAND型快閃记憶體1 〇係積層有陣列之三維構造，因 此，與二維排列者相比較，可實現更高密度化。 [4.觸點34之配置例] 其次’對電性連接閘極配線積層體丨5中所包含之閘極配 線層17與周邊電路12-1之觸點34之配置例加以說明。閘極 配線層17之上端連接於周邊電路12_丨。因此，於閘極配線 積層體15之上表面設置有觸點34’該觸點34將連接於周邊 電路12 -1之配線3 5與閘極配線層1 7電性連接。 圖1 5係用以說明觸點3 4之配置例之閘極配線積層體丨5之 平面圖。本實施形態中，例如，閘極配線層丨7之寬度為 nm’層間絕緣層16之寬度為7〇1^，觸點直徑為1〇〇nm。 如圖15所示，連接於複數個閘極配線層17之複數個觸點 34配置為鋸齒形。又，連接於觸點34之配線35自觸點“於 Y方向上被引出之後’於X方向上延伸而連接至周邊電路 12-1。以上述方式將觸點34配置為鋸齒形，藉此，可減小 130214.doc 閘極配線積層體75之寬度W(Y方向之長度）。 圖、6係用以說明觸點3 4之其他配置例之閘極配線積層體 15之平面圖。複數個觸點34配置為隨著於γ方向上前進而 逐步接近周邊電路12q。亦即，配置為相對於χ方向傾 斜繼而，連接於觸點34之配線35自觸點34於X方向上延 伸而連接至周邊電路12-1。於該配置例之情形時由於配 線35為直線，故而易於形成配線。 圖17係用以說明配線35之其他配置例之閘極配線積層體 75之平面圖。複數個觸點34與圖15同樣地配置為鋸齒形。 繼而，連接於觸點34之配線35自觸點34於丫方向上延伸而 連接至周邊電路12-1 ^再者，於該配置例之情形時，周邊 電路1 2· 1配置為相對於閘極配線積層體丨5而鄰接於γ方 向。 於該配置例中，由於配線35為直線，故而易於形成配 線。又’藉由將觸點34配置為鋸齒形，可減小閘極配線積 層體15之寬度W(Y方向之長度）。 為實現記憶胞之高密度化，當然，有利的是使閘極配線 層17以及層間絕緣層丨6薄膜化。即便當使用本實施形態之 構造來使層間絕緣層16變薄時，亦可抑制因配置觸點34 時，由與閘極配線層17之對準偏差引起之短路。又，藉由 減小觸點直徑’亦可期待同樣之效果。 [5·半導體支柱22之其他構成例] 其次，對半導體支柱22之其他構成例加以說明。圖丨8係 用以說明半導體支柱22之其他構成例之沿m_in線之 130214.doc • 18- 1361475 NAND型快閃記憶體1 〇的剖面圖。 圖1 8之NAND型快閃記憶體10係閘極配線積層體ΐ5與半 導體支柱22為1 : 1之關係之構成例。於閘極配線積層體μ 之-側面設置有㈣絕緣膜18 以經由該閘極絕緣膜_ 與閘極配線積層體15之一側面相對向之方式，設置有半導 體支柱22 »如此，使用閘極配線積層體15、閘極絕緣膜 18、以及半導體支柱22各一個，構成一個NAND單元組。、 鄰接於Y方向之N A N D單元組係經由絕緣層3 3而配置。 於圖18之構成例之情形時，鄰接於¥方向之nand單元組 連接於相同之位元線BL。 圖1 9之NAND型快閃記憶體1 〇係半導體支柱22與閘極絕 緣膜1 8為1 : 1之關係之構成例。於閘極配線積層體1 $之γ 方向之兩側面分別設置有閘極絕緣膜丨8。以經由該等閘極 絕緣膜18而分別與閘極配線積層體15之兩側面相對向之方 式，設置有半導體支柱22。進而，鄰接於γ方向之半導體 支柱22經由絕緣層33而配置。藉由該構成，可提高nand 單元組之積體度。 於圖18以及圖19所示iNAND型快閃記憶體1〇中，沿 II線之剖面圖與圖2相同。因此，即便於使用圖18以及圖19 所不之NAND型快閃記憶體丨〇之情形時，亦可獲得與上述 基本構成同樣之效果。 [6·選擇閘極電晶體之其他構成例] 其次，對選擇閘極電晶體ST1、ST2之其他構成例加以 說明。圖20係用以說明選擇閘極電晶體ST1、ST2之其他 130214.doc 1361475 構成例之沿ΙΙΜΠ線之NAND型快閃記憶體丨〇的剖 於圖3所示之選擇閘極電晶體ST1、8丁2中，將p_型半導
電晶體ST1 效電晶體）。 狀態’若施加正偏壓，則與P.型半導 之界面反轉為N型而成為接通狀態。 另一方面，於圖20所示之選擇閘極電晶體ST1、st2 中，將Ν·型半導體層用作通道區域。亦即，圖⑽所示之半 導體支柱22之整體由Ν-半導體層所構成。因此，圖2〇所示 之選擇閘極電晶體ST1、ST2係低降型FET。該選擇間極電 晶體ST1、ST2於未施加偏壓時處於接通狀態，若施加負 偏壓’則通道區域因空乏化而夾斷，&而成為斷開狀態。 由此，即便於使用圖20所示之選擇閘極電晶體ST1、 ST2之情形時，藉由接通或斷開電壓，亦可進行與圖3所示 之NAND型快閃記憶體相同之動作。 圖21係用以說明選擇閘極電晶體ST1、ST2之其他構成 例之沿III-III線之NAND型快閃記憶體i 〇的剖面圖。 於控制閘極配線CG之側面設置有由〇N〇膜形成之閘極 絕緣膜18。另一方面，於選擇閘極線SGD及s(}s之側面設 置有單層之閘極絕緣膜21(氧化矽膜）。 於圖21之構成例中，可使選擇閘極電晶體STi、§丁2之 閘極絕緣膜變薄。it而’由於該間極絕緣膜設為不含氮化 膜20之膜，故而於氮化膜中無電荷陷阱，從而可抑制臨限 130214.doc •20· 丄361475 值變動。藉此’可提高選擇閘極電晶體ST1、ST2之動作 特性。 於圖20及圖21所示之NAND型快閃記憶體1〇中，沿Ππ 線之剖面圖亦與圖2相同。因此，即便於使用圖2〇及圖2 i 所示之NAND型快閃記憶體10之情形時，亦可獲得與上述 基本構成同樣之效果。 如以上之詳述’根據本實施形態，NAND型快閃記憶體 10由於具有積層有記憶胞之三維構造，故而與二維地排列 記憶胞者相比較，可實現更高密度化。 又’由於可使與周邊電路區域相對應之基板13之上表面 之位置、與閘極配線層1 7之上端之位置大致相同，故而無 需用以將閘極配線引出至記憶胞陣列之上表面之觸點。藉 此’易於形成連接周邊電路12-1與閘極配線層丨7之配線。 亦即’不依賴於縱向堆積之記憶胞之積層數，即可藉由一 次之加工而於閘極配線積層體丨5上形成所有之觸點。其結 果，可抑制良率之降低，且可減少製造成本。 又，由於用以連接周邊電路12-1與閘極配線層1 7之觸點 形成於閘極配線積層體15之上表面，故而藉由一次之加工 便可自由地配置該觸點。因此，例如’藉由將觸點配置為 鑛齒形’可減小閘極配線積層體丨5之寬度。藉此，可縮小 NAND型快閃記憶體10之Y方向之尺寸。 (第2實施形態） 第2實施形態中’以閘極配線積層體15之寬度（X方向之 長度）朝上變大之方式，使閘極配線積層體15之周邊電路 130214.doc 21 1361475 12-1側之側面傾斜。藉此，增大閘極配線層i7之上表面之 面積。 圖22係本發明之第2實施形態之NAND型快閃記憶體]〇之 剖面圖。再者，圖22係沿圖】所示之線切斷所得之剖 面圖。 閘極配線積層體15之周邊電路121側之侧面以閘極配 線積層體15之X方向之長度朝上變大之方式，相對於基板 13之主平面之垂直方向傾斜。亦即，構成閘極配線層π之 第1配線部分17A及第2配線部分17B中，第i配線部分17A 於水平方向上延伸，第2配線部分17B以自第丨配線部分 17A之一端接近周邊電路12_丨之方式而於傾斜方向上延 伸0 使閘極配線積層體1 5之剖面形狀如圖22所示，藉此可增 大閘極配線層1 7之上表面之面積。藉此，與形成於閘極配 線層1 7之上端之觸點3 4之接觸面積變大’因此，觸點形成 步驟變得更為容易。具體而言，可增大觸點直徑，又，可 增大相對於觸點形成步驟中之對準偏差之餘裕。 (第3實施形態） 第3實施形態中，將鄰接之兩個閘極配線積層體連接， 該兩個閘極配線積層體共用一根配線，藉此可減少配線之 數量。 圖23係本發明之第3實施形態之NAND型快閃記憶體1〇之 平面圖。圖24係沿圖23所示之ΙΙ-Π線之NAND型快閃記憶 體10之剖面圖。圖25係沿圖23所示之III-III線之NAND型 I30214.doc -22- 1361475 快閃記憶體l 〇之剖面圖。 ρ型半導體基板13上設置有閘極配線積層體15。間極配 線積層體15之平面形狀呈υ字形。亦即，間極配線積層體 15由分別於X方向上延伸之第〗積層體15_〗及第2積層體ΐ5_ 2、以及於Υ方向上延伸且連接第〗積層體15_丨與第2積層體 15-2之第3積層體15-3所構成。 於第1積層ϋ 1S-1之γ方向之兩側面分別設置有閉極絕緣 膜18。於閘極配線積層體15_!之一方之側面，經由閘極絕 緣膜1 8而設置有成為記憶胞電晶體c τ之活性層之複數個半 導體支柱22。又，於閘極配線積層體丨5_丨之他方之側面， 經由閘極絕緣膜18而設置有複數個半導體支柱22。夾持閘 極配線積層體15-1之兩個半導體支柱Μ配置成於γ方向上 相對向。鄰接於Υ方向之半導體支柱22經由絕緣層33而配 置。 同樣地，於第2積層體15-2之Υ方向之兩側面分別設置有 閑極絕緣膜1 8。於閘極配線積層體15_2之—方之側面，經 由閘極絕緣膜1 8而設置有複數個半導體支柱22。又，於閘 極配線積層體15-2之他方之側面，經由閘極絕緣膜18而設 置有複數個半導體支柱22。夾持閘極配線積層體15_2之兩 個半導體支柱22配置成於Υ方向上相對向。鄰接於γ方向 之半導體支柱22經由絕緣層33而配置。 本實施形態之NAND型快閃記憶體1 〇中，於半導體支枉 22之上部設置有一個選擇.閘極電晶體st。亦即，一個 NAND單元組由三個記憶胞電晶體ct與一個選擇閘極電晶 I30214.doc -23· 1361475 體st所構成。當於記憶胞行之兩端配置有選擇閘極電晶體 ST1及ST2時，選擇閘極電晶體ST1及ST2同時處於接通狀 態或者斷開狀態。因此，如本實施形態所述，即便當相對 於S己憶胞行而配置一個選擇閘極電晶體ST時，亦不存在動 作上之問題。 再者’如圖23所示’第1積層體15-1中所含之選擇閘極 線SG、與第2積層體15_2中所含之選擇閘極線SG電性分
離。亦即，第3積層體15-3中不含有選擇閘極線Sg。 圖23至圖25中例示有於選擇閘極線sg之下方設置單層 之閘極絕緣膜21之情形，但設置於選擇閘極線SG之下方之 閘極絕緣臈亦可為由積層膜（〇1^〇臈）形成之閘極絕緣膜 18。 '
其次，對NAND型快閃記憶體10之製造方法之一例加以 說明。首先，如圖26所示，使用微影步驟以及RIE法，於 與記憶胞陣列區域相對應之基板13内，形成具有與閘極配 線積層體15之高度相同程度之深度之開口部23。 繼而，交替地堆積複數層層間絕緣層16與間極配線層 17此時，與第1實施形態同樣地，於最下層與最上層堆 積其後之平坦化步驟時將要使用之阻擋層（未圖示繼 而’例如藉由CMP法，除去位置高於基板13之上表面之閉 極配線積層體。藉此，周邊電路區域之上表面與記憶胞陣 列區域之上表面處於相同位置。 繼而’如® 27所示，使職影步驟以及RIE法，垂直地 對間極配線積層體進行㈣加工，形成^字形之間極配 130214.doc -24- 1361475 線積層體15再者’為使第丨積層體15_丨與第2積層體Η—〗 分別包含已電性分離之選擇閉極線犯，以將閉極配線層 1 7(SG)分離為兩個之方式而進行上述钱刻加工。亦即，藉 由該蝕刻加工’於積層體15_3之側面露出閉極配線層 17(SG)之下方之層間絕緣層16。 繼而，如圖28所示，於第丨積層體15“之丫方向之兩側面 分別形成閘極絕緣膜18。同樣地，於第2積層體15 2之γ方 向之兩側面分別形成閘極絕緣膜18。該閘極絕緣膜18之整 個側面可為ΟΝΟ膜，控制閘極配線CG之側面可為由〇N〇 膜形成之閘極絕緣臈！8，且選擇閘極線3(}之側面可為單層 之閘極絕緣膜21。 繼而，如圖29所示，使用磊晶成長法，於p型半導體基 板13上，以埋入至積層體之間之方式而形成半導體層 半導體層22C、Ρ·型半導體層22D、N+型半導體層22EP 具體而言，重複地堆積非晶矽並重複地導入雜質，藉此形 成N·型半導體層22C、ρ·型半導體層22D、以及N+型半導 體層22E。藉此，於基板13上形成晶軸與基板13一致之半 導體層。 繼而’使用微影步驟以及RIE法，選擇性地對半導體層 進行蝕刻，針對每個NAND單元組分離半導體層。藉此， 於第〗積層體15-1之兩側面，經由閘極絕緣膜丨8而形成複 數個半導體支柱22。又，於第2積層體15_2之兩側面，經 由閘極絕緣膜1 8而形成複數個半導體支柱22。 繼而，將絕緣體埋入至半導體支柱22間，形成絕緣層 i30214.doc -25- 1361475 33(未圖示）。其後，形成連接於閘極配線層17以及半導體 支柱22之配線。由此，形成圖23至圖25所示之N AND型快 閃記憶體10 » 如以上之詳述’根據本實施形態’相鄰接之兩個閘極配 線積層體1 5-1及1 5-2可共用連接於閘極配線層丨7之配線。 藉此，可減少用以連接閘極配線積層體與周邊電路之觸點 以及配線之數量》 (第4實施形態） 第4實施形態係第3實施形態之變形例，且係藉由使作為 活性層之半導體層呈U字形，而於記憶胞行之兩端連接有 選擇閘極電晶體ST1、ST2之NAND單元組之構成例。 圖3 0係本發明之第4實施形態之NAND型快閃記憶體1〇之 平面圖。圖3 1A係沿圖30所示之ΙΙΙ-ΙΠ線之NAND型快閃記 憶體10之剖面圖。再者，圖3〇所示之沿π_π線之NAND型 快閃記憶體10之剖面圖與圖24相同。 成為記憶胞電晶體CT及選擇閘極電晶體ST 1、ST2之活 性層之半導體層42呈U字形。換言之，形成於第1積層體 15-1與第2積層體15-2之間之複數個半導體支柱中，鄰接於 Y方向之兩個半導體支柱之下部彼此連接，形成U字形之 半導體層42。 進而’半導體層42包括u字形之N_半導體層42C、分別 认置於該N半導體層42C之上端之兩個p-型半導體層42B、 、以及分別設置於ρ·型半導體層42B、42〇上之N+型半 導體層42A、42E。 130214.doc •26· 1361475 N半導體層42C形成於與記憶胞電晶體CT之控制閘極配 線CG相對向之部分，且作為記憶胞電晶體CT之活性層而 發揮功能。P-型半導體層42B形成於與選擇閘極線sgd相 對向之部分’且作為選擇閘極電晶體ST1之通道區域而發 揮功能。P•型半導體層42D形成於與選擇閘極線SGS相對 向之部分，且作為選擇閘極電晶體ST2之通道區域而發揮 功能。N+型半導體層42A作為選擇閘極電晶體訂丨之汲極 區域而發揮功能。N+型半導體層42E作為選擇閘極電晶體 ST2之源極區域而發揮功能。 於P型半導體基板13内之半導體層42之下方設置有N+型 擴散區域41。又，N +型擴散區域41對應於半導體層“而 5史置。亦即，鄰接於χ方向之兩個半導體層42電性分離。 又’於u字形之半導體層42之内側設置有絕緣層44。 於N型半導體層42A上設置有位元線BL。於N+型半導 體層42E上設置有源極線SL。由此，構成一個NAND單元 組。 又’如圖31B所示，於相鄰接之u字通道中切斷積層構 造之上部之位元線BL，藉此，可防止於連接於非選擇之記 憶胞行之N+型擴散區域41與！>型半導體基板13之間產生接 面漏電，其中上述非選擇之記憶胞行鄰接於進行寫入或讀 出之選擇記憶胞行。亦即，若接通選擇記憶胞行之選擇閘 極線SGD ’則非選擇記憶胞行之選擇閘極線sGd亦接通， 於非選擇記憶胞行之N+型擴散區域41與p型半導體基板13 之間產生之漏電流流入至位元線BL，從而引起引線干擾。 130214.doc •27· !361475 因此，藉由於相鄰接之υ字通道中切斷積層構造之上部之 位兀線BL，而切斷選擇記憶胞行與非選擇記憶胞行之位元 線BL。藉此’可防止於非選擇記憶胞行中產生之漏電流流 入至選擇記憶胞行之位元線BL。 其次，對NAND型快閃記憶體10之製造方法之一例加以 說明。首先，與第3實施形態同樣地，於ρ型半導體基板13 上形成U字形之閘極配線積層體15。 繼而，如圖32所示，於第！積層體15_丨之¥方向之兩側面 分別形成氧化矽膜19以及氮化矽臈20。同樣地，於第2積 層體15-2之Υ方向之兩側面分別形成氧化矽膜19以及氮化 矽膜20。 繼而，如圖33所示，對氧化矽膜19以及氮化矽膜2〇進行 回蝕，使得氧化矽膜19以及氮化矽膜2〇之上表面之位置與 最上層之控制閘極配線CG之上表面大致相同。 繼而，如圖34所示，於氮化矽膜2〇之側面以及選擇閘極 線SGD、SGS之側面形成氧化矽膜21。藉此，於控制閉極 配線CG之側面形成由〇Ν〇膜形成之閘極絕緣膜18。另一 方面，於選擇閘極、線SGD及SGS之側面形成單層之間極絕 緣膜21。 繼而，如圖35所示，於ρ型半導體基板13上形成使半導 體層42形成區域露出之遮罩層（未圖示），將該遮罩層作為 遮罩而將N+型雜質導入至P型半導體基板邮。藉此，於 P型半導體基板13内，形成數量與半導體層42之數量相對 應之複數個N型擴散區域41 ^其後除去遮罩層。 130214.doc -28- 1361475 繼而，如圖36所示，使用磊晶成長法，於p型半導體基 板13上，以埋入至第1積層體15_丨與第2積層體15·2之間之 方式，依序形成Ν·型半導體層42_1、Ρ·型半導體層422、 以及Ν+型半導體層42-3。具體而言，重複地堆積非晶矽並 重複地導入雜質’藉此形成Ν-型半導體層42_丨、.ρ_型半導 體層42-2、以及Ν+型半導體層42-3。 繼而，如圖37所示’使用微影步驟以及RIE法，選擇性 地對半導體層42(由N·型半導體層42-1、P·型半導體層42_ 2、以及N +型半導體層42-3構成）進行蝕刻，針對每個 NAND單元組分離半導體層42。繼而’將絕緣體埋入至相 鄰接之半導體層42間’由此，於p型半導體基板13上之半 導體層42間形成絕緣層》 繼而，如圖38所示，使用微影步驟以及rIE法，於各半 導體層42内形成開口部43。藉此，形成呈U字形之半導體 層42。繼而，如圖39所示，將絕緣體埋入至開口部43内， 由此，於U字形之半導體層42之内側形成絕緣層44。其 後’形成連接於閘極配線層1 7以及半導體層42之配線。藉 此’形成圖30以及圖31A所示之NAND型快閃記憶體1〇。 如以上之詳述’根據本實施形態，可構成於記憶胞行之 兩端連接有選擇閘極電晶體ST1、ST2之NAND單元組。進 而’可減少用以連接閘極配線積層體與周邊電路之觸點以 及配線之數量。 再者，上述各實施形態所示之閘極配線積層體1 5當然亦 可用於NAND型快閃記憶體以外之記憶體。具體而言，可 130214.doc •29· 將圖4所示之記憶胞電晶體CT替換為圖4〇所示之 PRAM(phase change RAM，相變化隨機存取記憶體）或者 圖4 1所示之ReRAM(resistance RAM，電阻式隨機存取4己降、 體）等。又，除了記憶體以外，亦可使用於積層構造之邏 輯元件。 熟習此項技術者將易於瞭解額外優勢及修改。因此本 發明之較廣泛形態不限於本文所展示且描述之特定細節及 代表性實施例。因此’於不脫離如附加申請專利範圍及其 等效物所界定之一般發明性概念之精神或範嘴之情況下， 可進行各種修改。 【圖式簡單說明】 圖1係本發明之第1實施形態之NAND型快閃兮己,障體1 〇之 平面圖。 圖2係沿圖1所示之Π_π線之NAND型快閃記憶體1〇之剖 面圖。 圖3係沿圖i所示之m-nz線之NAND型快閃記憶體1〇之 剖面圖。 圖4係表示記憶胞電晶體CT之構成之剖面圖。 圖5A係圖3所示之NAND型快閃記憶體1〇之電路圖。 圖5 B係表示第i實施形態之N A N D型快閃記憶體7 〇之其 他構成例之平面圖。 圖6係表示第丨實施形態之NAND型快閃記憶體1〇之製造 步驟之沿II-II線之剖面圖。 圖7係表示接續圖6iNAND型快閃記憶體1〇之製造步驟 130214.doc -30- 之沿II-II線的剖面圖。 圖8係表示接續圖7之NAND型快閃記憶體1〇之製造步驟 之沿IMI線的剖面圖。 圖9係表示接續圖8之NAND型快閃記憶體1〇之製造步驟 沿II-II線的剖面圖。 圖10係表示接續圖9之NAND型快閃記憶體1〇之製造步驟 之沿II-II線的剖面圖。 圖11係表示接續圖10之NAND型快閃記憶體1 〇之製.造步 驟之沿II-II線的剖面圖》 圖12係表示接續圖π之NAND型快閃記憶體丨〇之製造步 驟之立體圖。 圖13係表示接續圖12之NAND型快閃記憶體1〇之製造步 驟之立體圖。 圖14係表示接續圖13iNAND型快閃記憶體1〇之製造步 驟之立體圖。 圖15係用以說明觸點34之配置例之閘極配線積層體。之 平面圖。 圖1 6係用以說明觸點34之其他配置例之閘極配線積層體 15之平面圖。 圖17係用以說明觸點34之其他配置例之閘極配線積層體 1 5之平面圖。 圓1 8係用以說明半導體支柱22之其他構成例之沿ιπ·πι 線之NAND型快閃記憶體1〇的剖面圖。 圖19係用以說明半導體支柱22之其他構成例之沿 線之NAND型快閃記憶體1〇的剖面圖。 1302l4.doc 1361475 圖20係用以說明選擇閘極電晶體STl、ST2之其他構成 例之沿III-III線之NAND型快閃記憶體10的剖面圖。 圖21係用以說明選擇閘極電晶體ST1、ST2之其他構成 例之沿IIMII線之NAND型快閃記憶體1 〇的剖面圖。 圖22係本發明之第2實施形態之NAND型快閃記憶體1〇之 沿11 -11線之剖面圖。 圖23係本發明之第3實施形態之NAND型快閃記憶體10之 平面圖。 圖24係沿圖23所示之II-II線之NAND型快閃記憶體1〇之 剖面圖。 圖25係沿圖23所示之ΙΙΙ-ΙΠ線之NAND型快閃記憶體1〇 之剖面圖。 圖26係表示第3實施形態之NAND型快閃記憶體1〇之製造 步驟之立體圖。 圖27係表示接續圖26之nanD型快閃記憶體1〇之製造步 驟之立體圖。 圖28係表示接續圖27之nand型快閃記憶體1〇之製造步 驟之立體圖。 圖29係表示接續圖28iNAND型快閃記憶體丨^之製造步 驟之立體圖' 圖30係本發明之第4實施形態之_D型快閃記憶體此 平面圖。 圖3 1 A係沿圖3〇所示之m_m線之_〇型快閃記憶體 之剖面圖。 I30214.doc -32· 1361475 圖3 1B係表示第4實施形態之NANDfi快閃記憶體ι〇之其 他構成例之剖面圖。 圖32係表示第4實施形態之NAND型快閃記憶體ι〇之製造 步驟之沿III-III線的剖面圖。 圖33係表示接續圖32iNAND型快閃記憶體丨〇之製造少 驟之沿III-III線的剖面圖。 圖34係表示接續圖33之NAND型快閃記憶體⑺之製造少 驟之沿ΙΙΙ-ΠΙ線的剖面圖。
圖35係表示接續圖342NAND型快閃記憶體1〇之製造少 驟之沿III-III線的剖面圖。 圖36係表示接續圖35iNAND型快閃記憶體1〇之製造夕 驟之沿III-III線的剖面圖。 圖37係表示接續圖36之NAND型快閃記憶體丨〇之製造少 驟之平面圖。
圖38係表示接續圖37之NAND型快閃記憶體1〇之製造步 驟之沿III-III線的剖面圖。 圖39係表示接續圖38之NAND型快閃記憶體丨〇之製造步 驟之沿ΙΠ-ΙΙΙ線的剖面圖。 圖40係表示PRAM之記憶體元件之圖。 圖41係表示ReRAM之記憶體元件之圖。 【主要元件符號說明】 1〇 NAND型快閃記憶體 11 記憶胞陣列部 12-1 ' 12-2 周邊電路 130214.doc •33 1361475 13 基板 14、41 N+型擴散區域 15 閘極配線積層體 15-1 第1積層體 15-2 第2積層體 15-3 第3積層體 16 層間絕緣層 17 閘極配線層 17A 第1配線部分 17B 第2配線部分 18 閘極絕緣膜 19、21 絕緣膜 20 電荷儲存層 22 半導體支柱 22A、22E、42-3、42A、42E N+型半導體層 22B、22D、42-2、42B、42D p_型半導體層 22C、42-1、42C N_型半導體層 23 開口部 31、32 阻擋層 34 觸點 35 配線 42 半導體層 BL1、BL2 位元線 CT 記憶胞電晶體 130214.doc -34- 1361475
CG
ST1 ' ST2 SL
SGD、SGS、SG W WL1 〜WL3 控制閘極配線 選擇閘極電晶體 源極線 選擇閘極線 寬度 字元線
130214.doc 35·

Claims (1)

1361475 十、申請專利範圍： ι_ 一種半導體記憶裝置，其包括： 基板，其係具有階差，該階差包含第1上表面、與高 於上述第1上表面之第2上表面； 記憶胞陣列，其係設置於上述第1上表面；及 周邊電路，其係設置於上述第2上表面，且將電氣信 號供給至上述記憶胞陣列； 上述記憶胞陣列包含積層體，該積層體係具有複數個 第1配線層與分別連接於上述第1配線層之複數個第2配 線層，上述第1配線層經由絕緣膜而積層於上述第1上表 面且於第1方向上延伸，上述第2配線層於上方向上延伸 且各自由絕緣膜所分離。 2 _如請求項1之半導體記憶裝置，其中 上述第1配線層與上述第2配線層分別由相同之層所構 成。 3. 如請求項2之半導體記憶裝置，其中 上述第2配線層之寬度與上述第1配線之寬度相同。 4. 如請求項1之半導體記憶裝置，其中 上述積層體之上表面係與上述第2上表面相同之位 置。 5. 如請求項1之半導體記憶裝置，其中更包括： 分別設置於上述第2配線層上端之複數個觸點。 6. 如請求項5之半導體記憶裝置，其中 上述觸點配置為鋸齒形。 130214.doc 1361475 7. 如請求項5之半導體記憶裝置，其中 上述觸點係對於上述第1方向傾斜而配置。 8. 如請求項1之半導體記憶裝置，其中 上述第2配線層以上述積層體之上述第丨方向之長度朝 上變長之方式，於傾斜方向上延伸。 9. 如請求項1之半導體記憶裝置，其令更包括： 第1絕緣膜，其係以與上述第i配線層接觸之方式設置 於上述積層體之侧面； 電荷儲存層，其係設置於上述第！絕緣膜之側面； 第2絕緣臈，其係設置於上述電荷儲存層之側面；及 活性層，其係設置於上述第2絕緣膜之側面； 上述第1配線層為控制閘電極。 10. 如請求項1之半導體記憶裝置，其中更包括： 第1絕緣膜，其係以與上述第i配線層接觸之方式，設 置於上述積層體之面向與上述第1方向垂直側之一方之 側面； 第1電荷儲存層，其係設置於上述第丨絕緣膜之側面； 第2絕緣臈，其係設置於上述第丨電荷儲存層之側面； 第1活性層，其係設置於上述第2絕緣膜之側面； 第3絕緣臈，其係以與上述第i配線層接觸之方式，設 置於上述積層體之面向與上述第1方向垂直側之另一方 之側面； 第2電荷儲存層，其係設置於上述第3絕緣膜之側面； 第4絕緣臈，其係設置於上述第2電荷儲存層之側面； I30214.doc 1361475 及 第2活性層’其係設置於上述第4絕緣膜之側面； 上述第1配線層為控制閘電極。 11. 一種半導體記憶裝置，其包括： • 基板，其係具有階差，該階差包含第1上表面、與高 . 於上述第1上表面之第2上表面； 記憶胞陣列，其係設置於上述第1上表面；及 周邊電路’其係設置於上述第2上表面，且將電氣信 • 號供給至上述記憶胞陣列； 上述記憶胞陣列包括： 第1積層體’其係包含複數個第1配線層，上述複數個 第1配線層係經由絕緣膜而積層於上述第i上表面且於第 1方向上延伸； 第2積層體，其係包含複數個第2配線層，上述複數個 第2配線層係鄰接於與上述第1積層體之上述第1方向正 交之第2方向’且經由絕緣膜而積層於上述第1上表面， • 於上述第1方向上延伸；及 複數個第3配線層，其係連接上述第1配線層與上述第 • 2配線層’且於上方向上延伸，且各自由絕緣膜所分 離。 12. 如請求項11之半導體記憶裝置，其中 上述第1配線層、上述第2配線層以及上述第3配線層 分別由相同之層所構成。 13. 如請求項12之半導體記憶裝置，其中 1302I4.doc 上述第3配線層之上述第2方向之長度係與上述第2方 向上之自上述第1積層體之端至上述第2積層體之端為止 之長度相同。 14. 15. 16. 17. 18. 19. 如請求項11之半導體記憶裝置，其中 上述第3配線層之上端係與上述第2上表面相同之位 置。 如請求項11之半導體記憶裝置，其中更包括： 分別設置於上述第3配線層上端之複數個觸點。 如請求項15之半導體記憶裝置，其中 上述觸點配置為鋸齒形。 如請求項15之半導體記憶裝置，其中 上述觸點係對於上述第1方向傾斜而配置。 如請求項11之半導體記憶裝置，其中 上述第3配線層以朝上離開上述第1積層體之方式於傾 斜方向上延伸β 如請求項11之半導體記憶裝置，其中更包括： 第1絕緣膜，其係以與上述第1配線層接觸之方式設置 於上述第1積層體之側面； 第1電荷儲存層，其係設置於上述第i絕緣膜之侧面； 第2絕緣臈，其係設置於上述第1電荷儲存層之側面； 第1活性層，其係設置於上述第2絕緣膜之側面； 第3絕緣膜，其係以與上述第2配線層接觸之方式設置 於上述第2積層體之側面； 第2電荷儲存層，其係設置於上述第3絕緣臈之側面； 130214.doc 1361475 第4絕緣膜，其係設置於上述第2電荷儲存層之側面；及 第2活性層，其係設置於上述第4絕緣膜之侧面； 上述第1配線層以及上述第2配線層為控制閉電極。 2〇_如請求項Π之半導體記憶裝置，其中更包括： 第1絕緣膜’其係以與上述第1配線層接觸之方式設置 於上述第丨積層體之上述第2積層體側之側面； 第1電荷儲存層’其係設置於上述第丨絕緣膜之側面； 第2絕緣膜，其係設置於上述第1電荷儲存層之側面； 第3絕緣膜’其係以與上述第2配線層接觸之方式設置 於上述第2積層體之上述第1積層體側之側面； 第2電荷儲存層，其係設置於上述第3絕緣膜之側面； 第4絕緣膜，其係設置於上述第2電荷儲存層之側面；及 活性層’其係具有呈U字形且設置於上述第2絕緣膜及 上述第4絕緣膜之側面； 上述第1配線層以及上述第2配線層為控制閘電極。 130214.doc
TW097112010A 2007-04-11 2008-04-02 Semiconductor memory device TW200908234A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104072A JP4445514B2 (ja) 2007-04-11 2007-04-11 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW200908234A TW200908234A (en) 2009-02-16
TWI361475B true TWI361475B (zh) 2012-04-01

Family

ID=39853560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112010A TW200908234A (en) 2007-04-11 2008-04-02 Semiconductor memory device

Country Status (4)

Country Link
US (1) US8183624B2 (zh)
JP (1) JP4445514B2 (zh)
KR (1) KR100975681B1 (zh)
TW (1) TW200908234A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676271B (zh) * 2017-09-19 2019-11-01 日商東芝記憶體股份有限公司 半導體記憶裝置
TWI830219B (zh) * 2018-08-07 2024-01-21 日商鎧俠股份有限公司 半導體裝置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006086667A2 (en) * 2005-02-09 2006-08-17 Avi Bio Pharma, Inc. Antisense composition and method for treating muscle atrophy
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4675996B2 (ja) * 2008-09-10 2011-04-27 株式会社東芝 不揮発性半導体記憶装置
JP5388537B2 (ja) * 2008-10-20 2014-01-15 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5364342B2 (ja) * 2008-11-10 2013-12-11 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101573697B1 (ko) * 2009-02-11 2015-12-02 삼성전자주식회사 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5383241B2 (ja) * 2009-02-16 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2010192569A (ja) * 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
JP2010278233A (ja) 2009-05-28 2010-12-09 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8164134B2 (en) * 2009-06-09 2012-04-24 Samsung Electronics Co., Ltd. Semiconductor device
KR101759926B1 (ko) * 2009-07-23 2017-07-21 삼성전자주식회사 메모리 반도체 장치, 그 제조 방법 및 동작 방법
US8541832B2 (en) 2009-07-23 2013-09-24 Samsung Electronics Co., Ltd. Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same
KR20110024939A (ko) * 2009-09-03 2011-03-09 삼성전자주식회사 반도체 소자
KR101028994B1 (ko) * 2009-09-07 2011-04-12 주식회사 하이닉스반도체 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법
KR101603731B1 (ko) * 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
JP2011100921A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
US20130009274A1 (en) * 2009-12-31 2013-01-10 Industry-University Cooperation Foundation Hanyang University Memory having three-dimensional structure and manufacturing method thereof
KR101660488B1 (ko) * 2010-01-22 2016-09-28 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
KR101663566B1 (ko) 2010-03-03 2016-10-07 삼성전자주식회사 3차원 반도체 기억 소자 및 그 형성 방법
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
KR101160185B1 (ko) * 2010-04-26 2012-06-26 서울대학교산학협력단 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
KR101624978B1 (ko) 2010-05-18 2016-05-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101692451B1 (ko) * 2010-05-24 2017-01-04 삼성전자주식회사 메모리 반도체 장치 및 그 동작 방법
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US8237213B2 (en) * 2010-07-15 2012-08-07 Micron Technology, Inc. Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101825539B1 (ko) 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR101907446B1 (ko) * 2011-04-27 2018-10-12 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20120131682A (ko) * 2011-05-26 2012-12-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101807250B1 (ko) 2011-07-11 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101808822B1 (ko) * 2011-08-04 2017-12-14 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20130045622A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR102003529B1 (ko) 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US8912089B2 (en) 2012-09-05 2014-12-16 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device including a stacked body comprising pluralities of first and second metallic conductive layers
US8884356B2 (en) 2012-09-05 2014-11-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US8853769B2 (en) 2013-01-10 2014-10-07 Micron Technology, Inc. Transistors and semiconductor constructions
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US8981567B2 (en) * 2013-03-13 2015-03-17 Macronix International Co., Ltd. 3-D IC device with enhanced contact area
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
KR102083483B1 (ko) * 2013-08-12 2020-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9209199B2 (en) * 2014-03-21 2015-12-08 Intel Corporation Stacked thin channels for boost and leakage improvement
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9922991B2 (en) 2016-03-16 2018-03-20 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR20170121785A (ko) * 2016-04-25 2017-11-03 삼성전자주식회사 3차원 반도체 장치
KR20170130009A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 3차원 반도체 장치
KR102705752B1 (ko) 2017-02-03 2024-09-13 삼성전자주식회사 3차원 반도체 메모리 소자
US10170490B2 (en) 2017-03-06 2019-01-01 Micron Technology, Inc. Memory device including pass transistors in memory tiers
CN108598080B (zh) * 2017-03-13 2020-12-18 中芯国际集成电路制造(上海)有限公司 三维闪存器件及其制造方法
US10153381B1 (en) * 2017-07-05 2018-12-11 Micron Technology, Inc. Memory cells having an access gate and a control gate and dielectric stacks above and below the access gate
JP2020155485A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置およびその製造方法
US11393835B2 (en) * 2020-06-05 2022-07-19 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482263A (ja) * 1990-07-25 1992-03-16 Sharp Corp 半導体記憶装置
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
JP4226205B2 (ja) 2000-08-11 2009-02-18 富士雄 舛岡 半導体記憶装置の製造方法
US6372640B1 (en) * 2001-07-31 2002-04-16 Macronix International Co., Ltd. Method of locally forming metal silicide layers
JP2003218242A (ja) 2002-01-24 2003-07-31 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6569729B1 (en) * 2002-07-19 2003-05-27 Taiwan Semiconductor Manufacturing Company Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application
JP2005085938A (ja) 2003-09-08 2005-03-31 Fujio Masuoka メモリセルユニット、不揮発性半導体装置およびそれを備えてなる液晶表示装置
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP5100080B2 (ja) 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP4845917B2 (ja) * 2008-03-28 2011-12-28 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI676271B (zh) * 2017-09-19 2019-11-01 日商東芝記憶體股份有限公司 半導體記憶裝置
TWI830219B (zh) * 2018-08-07 2024-01-21 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
JP2008263029A (ja) 2008-10-30
KR20080092290A (ko) 2008-10-15
KR100975681B1 (ko) 2010-08-12
TW200908234A (en) 2009-02-16
JP4445514B2 (ja) 2010-04-07
US8183624B2 (en) 2012-05-22
US20080253183A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI361475B (zh)
US9859211B2 (en) Nonvolatile semiconductor memory device including pillars buried inside through holes
TWI445164B (zh) 非揮發性半導體記憶裝置
JP5481564B2 (ja) 不揮発性記憶装置およびその製造方法
TWI452678B (zh) 半導體記憶裝置
US9893076B2 (en) Access transistor of a nonvolatile memory device and method for fabricating same
US7683404B2 (en) Stacked memory and method for forming the same
US8884355B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
JP5430890B2 (ja) 半導体記憶装置
KR101780274B1 (ko) 비휘발성 메모리 장치
TWI549264B (zh) 非揮發性半導體記憶裝置
US20190259439A1 (en) Semiconductor device
US20130248975A1 (en) Non-volatile semiconductor memory device and its manufacturing method
TWI503927B (zh) 包含記憶體陣列的器件及其方法
JP2007149734A (ja) 半導体記憶装置およびその製造方法