TWI333259B - Edge removal of silicon-on-insulator transfer wafer - Google Patents

Edge removal of silicon-on-insulator transfer wafer Download PDF

Info

Publication number
TWI333259B
TWI333259B TW097114902A TW97114902A TWI333259B TW I333259 B TWI333259 B TW I333259B TW 097114902 A TW097114902 A TW 097114902A TW 97114902 A TW97114902 A TW 97114902A TW I333259 B TWI333259 B TW I333259B
Authority
TW
Taiwan
Prior art keywords
wafer
grinding
transfer
peripheral lip
layer
Prior art date
Application number
TW097114902A
Other languages
English (en)
Other versions
TW200915477A (en
Inventor
Maleville Christophe
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200915477A publication Critical patent/TW200915477A/zh
Application granted granted Critical
Publication of TWI333259B publication Critical patent/TWI333259B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

1333259 九、發明說明： 【發明所屬之技術領域】 本發明的實施例係有關於一種絕緣體上矽移轉 晶圓的研磨（polish)及再生（refurbishing)。 【先前技術】 在半導體元件的製造中’基材藉由形成或蝕刻 基材上的材料而作處理。基材處理的一個例子為在
一製造基材上形成一絕緣體上矽（s〇I)結構，該s〇I 結構包含覆蓋在一絕緣層上的一矽層，該絕緣層典 型者可為氧化物層。在S0I形成程序的一種作法之 中，氧化物層被形成在一第一矽晶圓的表面上，且 該表面被壓抵在一第二矽晶圓上並與其相黏合。此 二黏合晶圓可進行熱處理以強化黏合的附著性。一 或多個晶圓的外露表面被研磨掉而留下覆蓋在一矽 基材上氧化物層之上的一薄矽層。然而，此種程序 經常效率不佳，因為晶圓的機械式的研磨（grinding) J蝕刻需要相當長的時Μ。此種程序的代價相當 同，因^在研磨程序中有相當量的矽材料被浪費 掉，且每一次的新處理程序都將會需要一片新的矽 基材。 “在一種改良的S0I移轉裎序之中，一則結構 精由將一移轉晶圓盘费g a门 W興展化晶圓黏合在一起而從該移 轉晶圓被移轉至製造晶圓上， μ工’並接著使移轉晶圓與 5 1333259 製造晶圓進行脫層（de_laminating)以形成 構。則移轉晶圓可包含以離子植入之： 一石夕晶圓或石夕層），及熱成長的氧化石夕材枓(：： 法之中，移轆曰圄^人 在一種作 抒轉日日圓包含經離子植 (epitaxially)成長的一層 且絲晶 _ . _ _ 夕表面層’並覆蓋一層氢仏 石夕。在移轉晶圓上的氧化砂層的表面 (其典型者係為…晶圓)的表面接觸，且 圓被彼此黏合在一起。其 按觸且化兩片晶 將移轉晶圓與製造晶圓在離知後績的脫層步驟以 來，留下氧化物層及一部八 植入層之處分離開 矽材料，以便提供s〇I結^黏在製造晶圓上的餘留 經脫層的移轉晶圓典型 讨料，在餘留的矽材料上、具有一部分餘留的矽 造以便進行額外的s〇I 、一層氧化物層可以被再 晶圓及製造晶圓周邊的黏入枉序。然而，因為移轉 區域，所以在脫層處理之:強度典型地皆不如中心 肩邊附近形成一周緣辰。'^ 通常會在移轉晶圓的 被移轉的部分’以及餘留§、周緣I包含石夕材料之未 肩緣唇是不需要的，因為^氣化物絕緣材料。此一 晶圓之間的表面接觸，並阳匕阻礙了移轉晶圓與製造 處理中被再生利用的能力、制了移轉晶圓於後續S01 〆移轉晶圓再生以容許s〇因此’業界亟需能夠將 上的方法。 1層後續多次移轉至晶圓 在一種作法之中，移 轉層藉由對晶圓實施一次 6 1333259 又面研磨步驟（double-sided polishing step)，馨如化 學機械研磨該晶圓，而得以再生，以將氧化物材料 從晶圓的兩個面上去除掉並且將周緣唇磨掉。2〇〇ι 年9月4日頒予Kuwahara等人且讓渡予 Shih-Handotal有限公司的美國專利第6 284 628號 中所揭示的另-種作法之中，一覆蓋氧化物層係利 用化學㈣步驟加以移&。之後1在晶圓上的小 梯狀部係藉由將晶圓插入研磨轉台之命稍微研磨該 晶圓表面而加以去除。 然而’雙面研磨方法的效率很差，Μ常無法去 除掉所有的周緣唇’且其需要相當長的研磨時間， 例如’雙面研磨處理只能每分鐘去除#⑼固一微米 :物質。此種程序亦相當昂貴，因其需要大量的研 磨聚及其它消耗性的化學機械研磨塾。而且，傳统 的研磨處理會不利地將大量的 、 除掉才得以去除周緣唇，減： 的次數。相反地，如果移轉晶圓阳。〇 to匕二：周緣隆起，其高度典型約 :圓之門的接觸Γ隆起唇會阻礙移轉晶圓與製造 I! 降⑯S〇1移轉處理的品質。例 對於八有南度，，.勺50 ηηι的圓周绦 移轉晶圓而言，SOI移轉良率不隆起之可回收 晶圓的移轉良率低20%车比具有平表面之新移轉 因此’業界所期望的是能再利用及回收S0I移 1333259 轉晶圓以便得以再利用移轉基材。回收再利用一 SOI 移轉晶圓來提供沒有周緣唇的移轉晶圓，其得以提 供一平坦接觸表面亦是為業界所期盼的。 【發明内容】 . 一種研磨絕緣體上矽移轉晶圓的方法，該移轉 晶圓具有一前表面，該前表面具有在一圓形凹部周 圍的一周緣唇，該方法包含利用旋塗玻璃 · (spin-on-glass)填入該凹部來遮蔽在該晶圓的前表 面上的該圓形凹部。晶圓的前表面被曝露於一蝕刻 劑中，用以在圓形凹部被旋塗玻璃遮蔽住時優先地 將周緣唇蝕刻掉。旋塗玻璃被去除，且移轉晶圓的 前表面被進一步研磨。 在另一種作法之中，一絕緣體上矽移轉晶圓的 前表面用篩孑L尺寸（mesh size)在約 2000至約 8000 之間的顆粒加以研磨（grind)，然後予以姓刻。移轉 晶圓的後表面係經钱刻以去除氧化物層，晶圓的前 _ 表面則更進一步進行研磨（ρ ο 1 i s h)。 又一種作法之中，一絕緣體上矽移轉晶圓的前 表面被曝露在一敍刻劑溶液中，該姓刻劑溶液具有 能夠相對於在圓形凹部處的蝕刻優先地將周緣唇钱 刻掉的成分。在曝露於該蝕刻劑溶液中之後，研磨 移轉晶圓的前表面。 在又另一種作法之中，在移轉晶圓的前表面上 8 的周緣唇在沒有磨到圓形凹部的情況下被研磨掉。 繼而研磨移轉晶圓的前表面。 一在又另一種作法之中，移轉晶圓被壓抵住具有 :邊緣的—研磨墊而旋轉，同時，一研磨漿被供應 % _轉aa圓與研磨墊之間。相對於研磨墊在圓形凹 ^處所保持的壓力而言，研磨墊的邊緣對移轉晶圓 =緣唇保持-較高壓力，使得研磨塾優先將移轉 曰曰圓的周緣唇磨掉。 導引ίγ —種方法之中，_流體喷流以—角度被 °移轉晶圓周緣唇的基部，用以將周緣唇蝕 刻掉。然後研磨移轉晶圓的前表面。 餘 【實施方式】 之蒋ί ΐ使用在層移轉程序(譬如絕緣體上矽(s〇 之移轉處理）之銘錢S m 1Α圖中。對於 〇2的一個例子被顯示於 έ] ^ ^ ΧΛ. S 01移轉程序而言，移轉晶圓1 ( 包含矽材料1〇5， 四 地可以包含一石夕矣/圓103，且選擇 的組態之中，面a ι〇4。例如，在第1A圓所； 一石夕層104，H晶®1 102包含石夕材料1〇5,其具； 層104。然而晶長在石夕晶圓103上之石夕表1 並非必要，且移轉曰：是，提供-層石夕表面層 面層104的石夕材：：圓102可等效地包含沒有N 移轉晶圓1〇2的\ 05 ’如第1B-C圖中所示。例如 2的發材料可包含一裸石夕晶圓1〇3，如負 9 1B及1C圖所示。一絕緣層1〇6直接形成在裸矽晶 圓103的一表面107上，如第1B圖中所示，或被形 成在—磊晶生長的矽層1〇4上，如第1A圖中所示， 或交替地形成。絕緣層106可包含氧化矽，且亦可 包含其它絕緣材料，譬如是幻2〇3，A1N，sic，及 中的至少其離子植人層⑽藉由將氯或 :匕離子’譬如氧離子’植入到該矽材料⑻中而 成在石夕材'料105内之所要的深度。離子植 二：108亦可因為晶圓102的傾斜而在晶圓1〇2的 斜，如圖中所示。雖然此實施例係以具 Γ120絕二層106底下的1材料層105之移轉晶 】12〇為例，但應瞭解的{，類似地移轉其它層結 Ϊ明 絕緣層覆鍺結構，亦是可行的，因此本 &月不應、只被侷限於絕緣體上矽結構的移轉之上。 表面=多：程序典型地包含將移轉晶圓1〇2的前 製造晶圓110的表面116接觸，B 圖:：。製造晶圓110可以是1晶圓， 經 :研：的裸石夕晶圓，或可包含其它材料，譬如像是 被形成在製造晶圓110的表邑面緣二，氧化石夕層，可 取代在移轉晶® 1〇2上的 16處（未#出），用來 之外所再増加者。相接觸表H406或在絕緣層106 起以形成-絕緣體上被黏合r 製造晶圓11 G的絕緣層i G6 〃匕3層覆蓋在 U6上的矽材料105。 10 1333259 移轉晶圓i〇2從製造晶圓u〇上被脫層下來， 以便形成留在製造晶圓11 〇上的絕緣體上矽結構 120，如第1C圖所示。移轉晶圓1〇2可藉由將離子 植入層108活化（其將該移轉晶圓1〇2之位在該層 108上的部分脫層開來）而被脫層或劈裂開來。在一 種作法之中’離子植入層1 〇 8係藉由將黏合的移轉 晶圓及製造晶圓1 0 2，11 〇加熱到至少約1 〇 〇 〇的 温度（此溫度會改變離子植入層1 〇 8内的結晶構 造），以在離子植入層108之處將移轉晶圓1〇2與製 造晶圓H0脫層開來。當移轉晶圓1〇2已被除去之 後，包含被移轉矽材料105及絕緣層1〇6在内之剩 下來的絕緣體上矽結構1〇2即可以被進一步處理， 例如，熱處理及研磨，如2〇〇1年9月4日頒給
Kuwahara等人且讓予Shih_Hand〇tai有限公司的美 國專利第6,284,628號中所掘-土 ^ 、 观〒所揭不者，該專利内容被併 於本文中供參昭。; ia 〇 . '經過脫層的移轉晶圓102，其典 型者包含剩餘下來的矽材料 ^ λ ^ 1ΛΟ 町矽材枓105,其先前係位在離子 植入層108後面。又，因盔软絲β .因為移轉晶圓1 02的邊緣1 1 8 典型地並未強固地盥製生曰 脫厗的铉θ ® U〇黏合，所以經過 脫層的移轉圓1 〇 2亦血创±士 近包含有-周緣唇圓形凹部122附 m。周緣唇U2可包人周；餘留下來的石夕材料 s周邊、€緣材料106及位在仍 黏分在移轉晶圓丨02 105。例如，石夕梯狀 日108上之矽材料 梯狀部126可包含剩下來的，未被移 11 轉的矽晶圓材料，如第1 126 -fr π* ^ ^ 弟1C圖所不。或者，矽梯狀部 亦可包含從形成在— 的矽層104所餘留下來的^ 上之磊晶生長 112可勺a 矽材料(未示出）中。周緣唇 夕1丨26其在晶圓102的表面114 範圍係約在1〇奈米至5〇〇奈米之間。周 =:可包含絕緣部分12…梯狀部126上 梯狀部126的側邊齊平，如第ic圖所示，且 可包含範圍在約1〇夺平5的 we 不木至約200奈米之間的厚度。 周緣唇1 12的寬度可在約丨 田a e 隹、0 1公釐至約5公釐之間。 周緣唇11 2亦可包含傾钭的 只斜的形狀，如第2A圖所示， 唇112的表面在晶圓 ⑽102的周邊處向下傾斜，這是 晶圓在S0I移轉程序之前已有傾斜的關係。周 皮:112會阻礙到移轉晶圓1〇2於後續仙移轉程 s的再利用，因為唇112會妨礙移轉晶圓與製造 曰日圓之間的平滑且平均的垃 二 十勺的接觸。而且，移轉晶圓102 鉍：面114會包含有需要進行再生的已受損或粗 ，區，。因此’將移轉晶圓1〇2再生並移除周緣唇 疋有需要的，以便回收整備移轉晶圓102並供使 用在後續的SOI移轉程序之中。 而且，移轉晶圓1 〇2亦可包含絕緣材料之餘留 下來的側層及背層128，13〇,在移轉晶圓1〇2的再 Ϊ用之前將它們去除掉是有需要的。Mb，在某些 貫施例中，移轉晶_ 1G2會曝露在―㈣劑溶液中 以去除掉一或多個絕緣材料的側層及背層128， 丄： 130。或老，一 *v、夕， S夕個絕緣材料的側層及背層128， 130可被保留在移轅s 去除1 M S轉日日圓 上，而在周緣唇112的 云除、7C成之後再子本私 予去除。能夠去除掉絕緣材料的蝕 刻劑溶液可以是_锸祕w ^ 種心性〉谷液，譬如HF溶液，其且 有約0.5 °/◦至約1 〇 %體積濃度。 遮罩方法
在一種作法之中，去除周緣唇112的方法包含 在$外路的周緣唇112去除掉之前將圓形凹部m 遮蔽起來。在帛2A®巾，移轉晶目1〇2並沒有爲晶 生長的的矽層102,因此周緣唇112即具有一矽梯狀 部1 ’它包含了源於一裸矽晶圓i 〇3之未被移轉的 矽晶圓材料105。此種方法的一種作法之中，圓形凹 邛122至少被部分地填入包含適當遮罩材料的遮罩 1 3 3。遮罩1 3 3最好是包含一抗蝕刻材料，譬如旋塗 玻璃，它可被方便地施用到圓形凹部1 2 2上且對钱 刻溶液表現良好抗蝕性。抗蝕刻材料包括由 Honeywell Electronic Materials 所販售的
Accuglass®及由Dow Corning公司所販售的Fox® Flowable Oxide。在一種作法之中，旋塗玻璃遮罩133 可藉由將包含懸浮在溶劑中之氧化石夕的溶液旋轉塗 佈至圓形凹部122上而形成。旋塗玻璃遮罩133可 藉由加熱到至少約700 °C，甚至達到至少900 °C， 的溫度而加以回火，以便將遮罩1 3 3平坦化。提供 一平坦化的遮罩133可提升對於在遮罩層底下之材 13 1333259 料的均勻遮蔽及保護。 當遮罩133已形成之後，周緣唇112可被曝露 於一蝕刻劑中，該蝕刻劑可在不過度地蝕刻該遮罩 1 3 3的情況下優先將周緣唇i丨2蝕刻掉，以便將周緣 唇112從移轉晶圓1〇2上去除掉，如第2B圖所示。 用來優先將周緣唇11 2蝕刻掉之適當的蝕刻劑的一 個例子為包含驗性，如K〇H溶液，的化學溶液。適 當的化學姓刻劑的其它例子包括nh4〇h及四曱基銨 氫化物（TMAH)兩者之至少其中之一。在一種作法之 中’周緣唇1 1 2係藉由將移轉晶圓丨〇2的前表面浸 泡到一種溶液中而加以去除的，該溶液包含約丨〇 % 至約60%重量百分比，譬如4〇%重量百分比，的〖OH 濃度’同時將該溶液的溫度保持在至少約艺，譬 如在約50。(：至約80。(：之間，甚至是約90 t。該 化學蝕刻劑藉由利用一種比遮罩丨3 3被蝕刻的速率 還快的速率姓刻該外露的周緣唇而將之去除掉。而 且’因為離子植入層1〇8係朝向移轉晶圓1〇2的周 邊延伸’所以周緣唇丨丨2得以相對鬆散地被保持在 移轉晶圓1 02上’使得它比被遮蔽的區域更容易被 钱刻及去除。周緣唇丨丨2被曝露溶液中持續一段足 以將周緣唇11 2去除掉的時間，譬如約3 〇秒至約5 分鐘的時間。當周緣唇丨丨2已被充分地蝕刻之後， 遮罩133即可從移轉晶圓102上被去除掉，以便露 出底下的矽材料105，如第2C圖所示。遮罩133可 1333259 :由將移轉晶冑102的前表面m =料，刻掉的化學餘刻劑中而被去除夂二 ^速=取好是周料112周邊部分135被㈣的速 。一種適當的蝕刻劑可包含一酸性溶液，如hf溶 二？、它適當的强刻劑包含了含有以NH4F緩衝的 办液緩衝液.的氧化物蝕刻溶液（B〇E)，及可包含 〇3及醋馼的一種混合蝕刻溶液（MAE)等兩者 在一種作法之中，包含旋塗玻璃的 3係藉由將周緣唇m的前表面114浸泡在 齊二溶液中而被去除掉的，該㈣劑溶液包含
So八/至約1〇%體積的HF，且其浸泡持續約2 :刀鐘的時間。遮罩移除步驟讓移轉晶圓的前表 ’又周緣唇112 ,存在，如第2C圖所示。該化 丨:能夠將絕緣材料剩下來的一或多個側層 =層128’ 13〇與遮罩層133 _起去除掉，以提供 選擇性㈣方:如第2D圖所示。 曰圓二另：Γ乍法之中’周料112藉由將移轉 曰曰圓 的則表面曝露在相對於該圓形凹 m周緣# 112钱刻掉的钱刻劑溶液中而被去 除掉❹，餘刻劑溶液能夠敍刻離子植 112的速率比蝕刿左m Α 乃緣唇 “丄ί 部122内的石夕材料的逮率 快。在移轉曰曰圓102的周邊上的離子植入層 革 典型地會有晶格損傷，這讓在清潔層 15 唇Π2比在晶圓102的其它區域的周緣唇ιι2更容 易利用某些蝕刻劑成分加以去除。周緣唇i 12可利 用經選擇的蝕刻劑成分來進行蝕刻，直到周緣唇112 已充份被去除時為止，以便提供具有實質平坦前表 面Π4之移轉晶圓102，如第2C圖所示。用來去除 周緣唇11 2之適當化學蝕刻劑可以是一種鹼性蝕刻 齊J /合液，如KOH。適當的化.學蝕刻劑亦可包含四甲 基銨氫化物（TMAH)及乙二胺（EDA)兩者中之至少其 一。最好是，蝕刻劑溶液被選擇具有鹼基成分，其 濃度可以相對於離手植入圓形凹部122優先地·將被 離子植入的周緣唇112(其離子植入深度在約1〇〇奈 米至約2微米的範圍之間）蝕刻掉。例如，該蝕刻劑 溶液對於該被離子植入的周緣唇112蝕刻速率為對 於圓形凹部122的姓刻速率的約1 ·5倍至約3倍之 間在一種作法之中’周緣唇1丨2可藉由將移轉晶 圓1 〇2的則表面11 4浸泡在一蝕刻劑溶液中而去除 掉其中5亥钮刻劑溶液包含約1 0 %至約6 0 %重量百 刀比的KOH濃度且溫度被保持在至少約它，譬 如40 C至約80 t間，甚至為至少9〇它，並持續 浸泡約30秒至約3分鐘的時間。 在種作法之中’移轉晶圓102的前表面114 可被曝露在一湓达& _ 奋液中’該溶液的濃度被選擇足以將 ’絕緣體。P分1 24從周緣唇11 2上去除掉，以露出 周緣唇112的剩餘矽梯狀部分126。例如，前表面 16 1333259 114可被浸入到一溶液中，該溶液選擇性地蝕刻在前 表面11 4上的絕緣材料的速率比蝕刻在該表面上的 矽材料的速率要高。一種適當的選擇性蝕刻劑可以 是可去除氧化物的蝕刻劑，譬如HF溶液，其濃度在 約3%至約10%體積濃度之間。在—種作法之中，用 來敍刻晶圓1 0 2岫表面π 4之適當濕式餘刻工具可 以是Applied Materials公司所製造的〇asis濕式蝕 刻工具。絕緣材料的背層1 3 〇可在蝕刻步驟期間被 保留’例如藉由讓移轉晶圓1 〇 2的後表面不與用來 去除前面絕緣材料之蝕刻、劑溶液接觸，以使背層13〇 不被钱刻。被保留的背層130的厚度可以是在約1〇〇 nm至約300 nm之間。一旦絕緣材料已從前表面上 被去除掉並露出周緣唇112的矽梯狀部分126之 後，移轉晶圓1 〇2即可被浸泡到蝕刻溶液中，該溶 液可選擇性地蝕刻晶圓102之離子植入區域譬如 周緣唇112之離子植入矽梯狀部分126。該選擇性蝕 刻離子植入區域的溶液可包含上述選擇性蝕刻溶液 中之至少其中之一，譬如濃度約丨〇至約6〇%重量百 分比的KOH溶液。絕緣材料之被保留下來的背層】3〇 可防止移轉晶圓i 〇2的後表面在離子植入周緣唇m 被選擇性蝕刻溶液蝕刻去除掉時被過度蝕刻。因 此，此程序即可藉由減少移轉晶圓1〇2之後表面的 過度姓刻來延長移轉晶圓1 0 2之使用壽命。 微小顆粒研磨方法 17 1333259 在另-種作法之中，周緣唇112可藉 目 當微小的顆粒研磨晶圓102的前表面114而= 除2該等相當微小的顆粒能夠在不傷及前表面u 或曰曰圓1 02底下結晶結構的情況下將周緣唇m 4 除掉。該些顆粒的適當尺寸可以是約2〇〇〇 ^ 之間的篩孔尺寸，其對應的是平均顆粒尺寸不0 1 0微米的顆粒。此等相當微小的顆粒可研磨前； 114直到周緣唇112從移轉晶圓1〇2的前表面^， 被去除掉時為止。 在種作法之中，前表面114可利用其上附 了相當微小顆粒之研磨輪丨32來進行研磨，如第 圖所示。該等顆粒可在壓頂住前表面114或 3 壓頂住周緣唇112並且轉動的一研磨表面134上， 以便研磨周緣唇112並將其去除掉。適當的研磨 132可包含鑽石，氮化硼立方晶體或其它研磨材料^ 的至；其中之一，它們都被固定在研磨表面134上。 例如，研磨輪132可包含微小的研磨顆粒，它 懸浮在至少一樹脂且玻螭化的矩陣中，且甚至 屬黏著劑懸浮在研磨表面134上，例如由 Gobaln及Asahi Glass有限公司所製造的研磨輪。二 種研磨漿亦被供應至周緣唇112與研磨輪 間，以便促進唇的去除，其係例如包含在一溶液 矽微粒的漿液，該溶液包含K〇H及甲基銨氫 土士 ^ ^ .丨、θ Μ 兩 18 1333259 移轉晶圓102在研磨程序期間可被保持在一支 擇件136 _L，例如—真空炎頭。支撑件13 轉晶圓1〇2保持不動，並讓研磨輪⑴抵著前表面 ⑴轉動。或者，支料136可抵著一固定不動：研 磨表面134而轉動移轉晶圓1〇2，或者研磨輪 及移轉晶® 102兩者各朝相反方向轉動。在—種作 法之中’移轉晶® 102被保持不動，&含有相舍微 小顆粒之一研磨輪132在壓抵住前表面114 ^同 時，以約300 rpm至約9〇〇 rpm的速率轉動。 在此研磨程序中，絕緣材料的背面層13〇之保 留亦是有需要的，以便抑制移轉晶圓102被來自支 撐件136的污染物質所污染。背面層13〇可於支柃 件.136與移轉晶圓102的矽部分之間提供一阻^ 層，用以抑制污染微粒’譬如金屬支擇件物質微粒， 之擴散到移轉晶圓102的矽部分中。最好是，當 面絕緣材料層130已被去除掉（如，藉由浸泡到:蝕 刻溶液中）之後，其所得之移轉晶圓1〇2的後表面US 之金屬污染程度應少於約lxl0”原子/cm2,譬如低 於5xl01()原子/cm2。背面層13〇及絕緣材料的其它 部分，兩者中之至少其-可在包含氫I酸之溶液的 蝕刻後處理中被去除掉。 選擇性研磨方法 ，周緣唇 該選擇性 在另一種再生移轉晶圓1〇2的方法中 112可藉由一選擇性研磨處理而被去除掉， 19 丄幻3259 :f處理可在不研磨到圓形凹部122的情況下將移 :晶圓1。2前表面114上的周料二磨兄：將： 方法可讓周緣唇112被撰摆 研磨掉該 或磨損在圓形凹部122 = 掉，而不傷及 合在後續_移：==了方法可提供適 表面114。 #知序中使用之-個大致平坦的前 第4圖顯示利用能在不研磨到圓形凹部12 況:磨掉周緣唇112之研磨4 142來實施選擇性 二磨私序的例子。研磨工具142包含—粗糙化表面 ，八抵住周緣唇112而研磨以將它磨掉。例如， 研磨工具142可於一圓筒形研磨頭146上包含隆起 部或其它突起來的微粒或特徵結構，它將抵著周緣 唇Π2進行研磨。在一種作法之中，研磨工具142 甚至可包含相當微小的顆粒，譬如尺寸在約2微米 至約6微米之間的顆粒，其可相當溫和地研磨周緣 唇1 12。研磨工具142可被作成能夠選擇性地研磨移 轉aa圓102的周緣唇112而不會研磨到圓形凹部122 的形狀及大小。例如，研磨工具142可包含一研磨 頭146，其被設計成可繞著移轉晶圓1〇2的圓周轉 動’且可包含一研磨表面144’其寬度被作成只延伸 周緣唇11 2的大小。 在一種作法之中，研磨工具142包含一研磨表 面144’其為一研磨帶145’其上具有研磨顆粒。研 磨帶145可藉由饋供新帶145至研磨頭丨46而連續 20 回放到研磨頭146上並因而維持其研磨性能。研磨 帶145亦可具橫跨整個研磨頭U6的寬度，其被作 成可容納周緣唇U2但不會研磨到圓形凹部122的 大小。研磨工* 142亦可包含價測或定位軟體，其 被設計來決定研磨頭146在晶圓1〇2上的位置，用 以將研磨頭定置在周料112 h _㈣合的研磨 =具可包含由Strasbaugh所製造的7af機 ==由 Mlpox Internatic)nal 公司所製造㈤ nme 68 機。研㈣146最好是以足以將周緣唇112研 :掉又不會誘發微型裂痕或在圓形凹冑122上造成 速率轉動。例如’研磨頭146的一個適 田的轉速可以小於約35〇〇 至35〇Gfpm之間。 胃如約在250〇rpm 期ηΪ一？作法之中，移轉晶圓在選擇性研磨程序 =一支料136所固持。-背面絕緣層130可 在tr…以便抑制 曰絲Γ 7染情形。支撐件⑶可以 ::轉動支樓件’它能夠使移轉晶圓1〇2在研磨工 轉動，以使周緣，112位在研磨工丄 在非轉動弋的？作法之中’移轉晶圓1〇2可被保持 =動式的支撐件上，且研磨工具142可繞著移 =。二的周邊轉動1以選擇性地去除掉周緣 序期間於相同咬、相反二f件13亦可以在研磨程 J次相反方向上同步轉動，以便提供所 21 1333259 要的研磨特徵。 選擇性CMP方法 在又另—種方法中，周緣唇112可利用一種改 良的化學機械研磨方法加以去除，該方法包含將移 轉晶圓102的前表面114抵著一研磨墊152而轉動， 同時相對於被保持在研磨墊152之中央墊區域154 的壓力，施加一較高的壓力於研磨墊1 52位在移轉 晶圓102的周緣唇112上方的周邊部分15〇上，如 第5圖的例子所示。此在壓力上的差異讓周緣唇i j 2 付以較咼的速率從移轉晶圓1 〇 2上被優先研磨掉， 且不會過度研磨圓形凹部1 22。例如，施加到研磨聲 152周邊部分150上的壓力比施加在中央墊區域154 上的壓力至少大了約14k Pa (每平方英对2碎），甚 至是至少大了約34 kPa (5 PSI)。在一種作法之中， 施加在周邊區域150上的壓力是在約7 kPa (1 PSi) 至約 83 kPa (12 PSI)之間，譬如約 55 kPa (8 PSI)， 而施加在中央墊區域154上的壓力則在約3 kPa (〇.5 PSI)至約 34 kPa (5 PSI)之間’譬如約 14 kPa (2 PSI)。能夠施加不同壓力至墊152上之適當研磨續 153包含了由Applied Materials公司所製造的Titan Head，Titan Profiler Head 及 Contour Head。適當的 墊152則可包含聚胺曱酸醋（p〇lyUrethane)塾。 一研磨漿可在研磨處理期間被供應到移轉晶圓 102與研磨頭152之間。該研磨漿能夠化學地及物理 22 1333259 地磨掉周緣唇 112 ’以將唇從移轉晶圓 102上去除 掉。例如’研磨漿可包含有含於一化學蝕刻劑中之 漿顆粒，該化學姓刻劑係諸如KOH及NH4OH其中
的至少一種。這些漿顆粒可包含煙燦（fumed)的及膠 狀石夕兩者中之至少其_，且可具有約5〇爪2/公克至 約200 m2/公克之特定表自積。在一種作法之中，研 磨漿被優先地供應至該墊的周邊區域15〇與移轉晶 圓102的周緣唇112之間，以便將周緣唇ιΐ2研磨 掉，且不會過度磨損或傷及在圓形凹部122内的材 料。
在另-種作法之中，墊+ 152是由相當沒有撓 性的材料所形成，其係為施加不同壓力至一研磨墊 152上的另一個例子。墊子152可以是未具足夠撓性 者，以在墊子152被壓靠晶圓1〇2的該周緣唇ιΐ2 時使墊子152的中央區域不會變形或彎曲至晶圓 102的圓形凹部122内，因此而可以抑制凹部内的材 料被研磨及移除掉的情形。該片相當不撓曲且硬質 的研磨墊152,因此而提供在選擇性去除周緣唇ιΐ2 的情況下仍實質得以不研磨或移除晶圓丨〇2其它部 分之能力。適當的研磨墊包含了由R〇del U s A公司 製造的Rodel Subaw 1200或R〇del®研磨墊。 在選擇性研磨程序期間，移轉晶圓1〇2可被保 持在能夠緊靠著研磨墊152轉動的支撐件136上。 或者’支樓件136是為不可轉動的，而研磨塾152 23 1333259 則可以轉動以研磨晶圓1〇2，或者研磨墊i52及支撐 :136兩者都是可轉動的。最好是，f面絕緣層13〇 f研磨期間被保留下來，以便抑制晶圓1〇2被來自 晶圓支撐件136的污染物質所污染的情形。 流體喷流喷灑方法 在又另一種方法中，周緣唇i丨2可藉由將一流 體噴机1 5 6導引到周緣唇1 1 2的底部i 5 8而姓刻周 緣唇112以便將之去除。流體噴流156可包含，例 如，加壓水的喷流，該加壓水係瞄準周緣唇i丨2的 底部158離子植入層108所在的區域’用以將該部 分的周緣唇112從移轉晶圓1〇2上鬆開。流體喷流 156可使該層108上的微型裂痕及氣隙加寬並擴 大，以便使周緣唇1 12由移轉晶圓丨〇2上斷裂開來。 流體噴流156包含高到足以將周緣唇112去除掉的 壓力，譬如在約690 kPa (1〇〇 psi)至約1 3790 kPa (200 PSI)之間，如約 13970 kPa (200 PSI)。流體喷 流156可以與前表面114的法線方向17〇夾角約5 度至約40度的角度’譬如約2〇度的角度而朝向移 轉晶圓1 02導引’以便去除掉周緣唇丨丨2。在一種作 法之中’一或多道的流體噴流丨5 6及移轉晶圓1 〇2 可在流體喷流1 5 6被朝向周緣唇112的底部1 5 8導 引時旋轉。此轉動可讓周緣唇丨12從移轉晶圓1〇2 的所有面上產生鬆動，增進整體唇去除效率。流體 喷流156可由一旋轉臂（未不出）加以轉動’旋轉臂可 24 1333259
在移轉晶圓1 02的一個圓形路徑上轉動流體噴流噴 嘴160。移轉晶圓102可藉遺放置在一可轉動的支俨 件136上而被轉動。在此種作法中，移轉晶圓 最好是保留一絕緣材料的背面層1 3 〇以便抑制移轉 晶圓102的污染。旋轉流體喷流156及移轉晶圓1〇2 兩者中之至少其一的適當轉速為約1〇 rprn至約5〇〇 rPm之間的轉度，譬如約1 〇〇 rpm。此流體嘴流移除 方法可在不過度地蝕刻或傷及圓形凹部丨22的情况 下將整個周緣唇11 2去除掉。 ' 龟用緣唇
法而從移轉晶圓1 02上去除掉之後，一或多道後辱 的化學機械研磨處理即可實施，用以將移轉晶圓1〇 的前表面114及後表面138兩者之至少其一加以崎 $及平坦化《化學機械研磨處理亦可將任何殘留的 背面及側邊絕緣層13〇，128，譬如被保留下來用以 f制固持於—支標# 136上日曰日® 1〇2之污染的背面 絕緣層130纟除掉。一個適當的&學機械研磨 可包含將一研磨襞施力口至一研磨$與移_曰曰曰圓1〇, 之所需表面之間，並將該所需表面抵靠著一研磨塾 轉動。例如，％磨漿可為在一溶液 狀矽兩者之至少其—，立中兮Ή γ ‘，，、旳夂膠 … 再 异Τ通，谷液係為KOH及 ΝΗ4〇Η兩者之至少盆一。此外，北工 t , 王夕其 此外，背面絕緣層130及 任何的側邊絕緣片】9 8奸葬由监1。 啄層128可措由將此些層蝕刻掉而去 除’譬如使用包含的酸性化4¾ W + HF的鮫陈化學溶液。經再生的移 25 1333259
轉晶圓102最好县a A 日f含了不具有周緣唇112 十坦刖表面114，J昝併L | ^ 實貝上未有任何微小的 水的尺寸範圍内的 卢较絲 β遺緣下滑（roll-off)或邊 衣。移轉晶圓1〇2 i曰取好疋沒有會影響該經處 造日日圓的電子特性 的金屬巧染物，例如，移 1 0 2所包含的金麗、_ 2 屬3染物程度應小於1 x 1 〇 /cm。經再生的移鲑 轉日日圓102可藉由實施離子 驟及絕緣層形成步驟而·士 $μ 驟而被再處理’以便形成 ，洁構’該 S ΟI结播/iEi 、構便可以被移轉到一製造晶 > 第1A至1C圖所示。經再生以提供大 刖表面U4之改良S〇I移轉晶圓102,對於在 圓ho形成s〇T6士 μ 、-、。構提供了增進的效果。例 據本發明上述方法淋$ ‘々古所再生的一 SOI移轉晶圓 製造晶圓的良率上提供至少1%，甚至是至少 增進。 在種作法之中，一道前表面研磨程序 上述的再生及研磨方法，被利用來研磨晶圓 前表面114’其不會實質研磨移轉晶圓1〇2 面。例如’在一種作法之中，其周緣唇丨i 2 除之移轉晶圓1 02可以量測方法加以檢查， 1 02的側面亦被研磨。然後實施一單面研磨步 研磨晶圓1 02的前表面11 4，但不研磨晶圓 138。使用於上述步驟中之任一研磨程序可以 機械研磨處理。經研磨的晶圓10 2可被檢查 的大致 丨〇·ΐ奈 緣隆起 理之製 轉晶圓 12原子 植入步 一 SOI 圓110 致平坦 製造晶 如，依 能夠在 20%的 ，譬如 102的 的後表 已被移 且晶圓 驟，以 的背面 是化學 ，接受 26 1333259 進—步的量測’且接受進一步的清潔處理。 下 相較之 ，一般研磨程序典型地會同步研磨晶圓丨义 jb ‘的前 衣面114及後表面138。晶圓102的前表面及後表 114 ’ 138會被研磨之雙面研磨程序典型地會 备的移除率，將物質從晶圓1 〇2上去除掉。妙r ,^ 热而， 此寺雙面研磨方法亦典型不利地將大量的材料去☆ 掉’減少移轉晶圓102可被用於SOI移轉程序的: 數。藉由提供一種能夠有效研磨晶圓1〇2的前表$ 114但實質不會研磨到後表面138的方法，譬如以上 所描述的再生及研磨方法，s〇I移轉晶圓1〇2的前表 面可被有效率地再生且不會有過度的基材材料的^ 失。為了顯現此種經改良的程序，第8 A圖顯示具有 雙面研磨步驟之傳統再生方法的實施例的步驟，而 第8B圖則顯示具有單面研磨步驟之改良再生處理 的實施例的步驟。在第8 A圖中，一 S ΟI移轉晶圓 102首先接受新進晶圓102檢查及量測。該·晶圓ι〇2 的邊緣11 8被研磨以便從邊緣11 8去除掉任何過多 的、％緣材料’另外實施邊緣研磨清潔步驟，以在邊 緣研磨之後清潔晶圓1 02。然後實施一雙面研磨步 驟，譬如化學機械研磨步驟，以在相當高的速率下 同步地研磨移轉晶圓102的前表面114及後表面 138。在所要材料量已被去除掉之後實施研磨後清潔 步驟’以清潔移轉晶圓1 02，且晶圓再被檢查以決定 再生的程度《使用傳統研磨方法之一單面研磨步肆 27 要的殘留材料，接著在 102接受後續清潔’备 :可實施’以緩慢去除不想 、運之刚’再生的移轉晶圓 及最終清潔步驟。· 有欵率地 移轉晶圓 緣研磨步 面研磨步 利用上述 例如，該 該方法中 加在圓形 研磨處理 磨方法， 流噴灑方 化學機械 以去除掉 移轉晶圓 接受最後 提供了 一 示傳統方 材料’這 之下，第8B圖顯示利用一單面 再生移轉晶圓102的方法來 1〇2接受新進晶圓檢查及量測步：= 驟’以便去除掉殘留的邊緣 驟被實施來研磨晶K 102的前表面"4二 方法之一去除掉前表面114的 單面研磨步驟可包含-化學機械研磨在 研磨塾施加在周緣S 112上的壓力大於施 凹部122上的壓力。另一個例子為，單面 可包含使用選擇性研磨方法，微小顆粒研 遮罩方法，選擇性蝕刻方法，及流體噴射 法等之至少其中一種，再選擇性地接著以 研磨或其它研磨方法來研磨前表面114，藉 周緣唇11 2。在前.表面丨丨4已被研磨之後， 1 〇 2在被運送出薇前先被檢查，量測，並 凊潔處理。因此’此改良再生及研磨方法 種有效率的再生方法’其使用比第8A圖所 法還要少的步驟且不會去除掉過多的基材 至少是因為沒有背面研磨步驟的關係。此 方法所增進之效率及減少的材料浪費讓移轉晶圓 102可更有效率地被回收及再生更多次數。 28 1333259 適合研磨移轉晶圓102的一或多面之化學機 研磨設備1 00的實施例被顯示於第7A至7C圖中。 該設備100適合在周緣唇112被去除掉之後研磨晶 圓102’且亦可被用來在周緣唇112去除之前或去= 之中研磨晶圓102。大體上，研磨設備1〇〇包括容納 了多個研磨站308的一外殼3〇4,—晶圓傳送站 312，及有可獨立轉動操作的晶圓固持器320的—可 ，動轉塔316。晶圓裝載設備324包括裝盛了 一液體 冷332的一桶子326,内裝晶圓1〇2的g盒336被浸 泡在該液體浴中且該桶子係被裝附在外殼上。 例如，桶子326可包括清潔溶液或甚至可以是一部 百萬赫超音波潤洗清洗器（megasonic rinsing cleaner)，其使用超高頻音波以在研磨之前及之後清 潔晶圓102，並且亦可提供一乾燥機。—臂344沿著 一直線轨道148移動並支撐一腕部組 用來將匣盒336從一固捭站1SS & 攸固持站155移入到桶子326内 、一 E盒爪354,以及用來將晶圓從桶子326傳送至 該傳送站312的一晶圓載盤356。 轉。316具有π有槽162之一支標板则，晶圓 *、器320的軸172延伸穿過槽162,如第7Β圖所 不二圓固持H 320可獨立地轉動並於槽162内來 u，以便達到均勻研磨晶圓表面的效果。晶圓 固持器320是由久白Mi# 自的馬達176驅動，這些馬達通 *疋隱臧在料316的活動㈣178後面。在操作 29 1333259 時，一晶圓1〇2從桶早39 6允 曰 桶子326内破載入到傳送站3丨2， _一門#3 f 材固持器320,晶圓在該 處 開始疋用真空來Λ〇ι^ίϋ姓 木加以口持。轉塔3 1 6然後將晶 圓102輸送通過一车列的砠& u 3 糸列的研磨站308並最終將已研 磨晶圓102回送到傳送站312。 每一研磨站308 a-c可句杠 ±* ^ # ac』巴括一轉動平台182，它
支撐著W磨墊184,及一墊調節組件188，如第7B 圖所示。平台182及墊調節組件188都被安裝在研 磨設備内部的一台了盲1Q2 , 〇貝1以上。在研磨期間，晶圓固 持器102固持晶圓，轉動晶圓，並將晶圓壓抵住一 固定在轉動的研磨平台182上之研磨墊184，晶圓固 持器亦具有圍住該平台182的一維持環用以維持住 晶圓102，並防止它在晶圓研磨期間滑出去。當晶圓 1 0 2及研磨墊1 8 4彼此相對旋轉時供應定量的經選 定漿配方（slurry recipe)的研磨漿，譬如，該研磨漿 可包含具有膠狀二氧化矽或氧化鋁的去離子水。平 台1 8 2及晶圓固持器3 2 0可依據程序配方加以程式 規化，以便以不同的轉速及方向轉動。研磨設備1〇〇 可被用來從晶圓1 02上去除掉所需的材料量，譬如 一個量的殘留絕緣層，以及用來研磨及平坦化移轉 晶圓102的表面，以讓晶圓適合再處理及進一步的 SOI移轉程序。研磨設備1 〇〇之典型操作及一般特性 於1998年3月31曰由Guru samy等人提申之美國專 利第6,200,199號中有進一步描述，該專利的内容併 30 1333259 供為本文之參照。 本發明已參照某些較佳的實·施例作法加 明，然而其它的作法亦是可能的。例如，移轉 102可包含除了 SOI結構之外之可移轉結構。 研磨機的其它實施例及結構亦可被用來再生移 圓102。又’等效於再生方法步驟之其他步驟亦 據所描述之實施參數而被使用，這對於熟習此 者而言都將是很明顯的。因此，以下的申請專 圍的精神與範圍不應被侷限於本文中所包含之 態樣的描述中。 【圖式簡單說明】 本發明的這些特徵，作法及優點在參照 月申明專利範圍及顯示本發明的例子之附圖 會更為清楚。但應瞭解的是，每一項特徵都可 性地應用在本發明中，不限於特定圖式的内容 本發明應包括這些特徵的任何組合。圖式之中 第1 A圖為一 SOI移轉晶圓的實施例的剖面 圖，該晶圓具有蓋在矽材料上的絕緣層； 第1B圖為第1A圖中之移轉晶圓的剖面 圖，該移轉晶圓於SOI移轉程序中被黏附到一 晶圓上， 第1C圖為第1B圖的移轉及製造晶圓在移 圓從製造晶圓上被脫層（delaminated)下來之後 以說 晶圓 CMP 轉晶 可依 技藝 利範 較佳 本說 後將 一般 ，且 側視 側視 製造 轉晶 的剖 31 1333259 面側視圖，該被分開後的移轉晶圓具有一周緣唇， 且該製造晶圓具有一 SOI結構； 第2A圖為具有一周緣唇及一至少部分被一遮 罩層覆蓋的圓形凹部之移轉晶圓實施例的剖面侧視 圖； - 第2B圖為第2A圖的移轉晶圓在該周緣唇移除 之後的剖面側視圖； 第2C圖為為第2B圖在遮罩層移除之後的剖面 · 側視圖； 第2D圖為第2C圖的移轉晶圓在一絕緣層移除 之後的剖面側視圖； 第3圖為具有周緣唇之移轉晶圓的一實施例的 剖面側視圖，及包含用來研磨周緣唇之微小研磨顆 粒的一研磨輪； 第4圖為具有周緣唇之移轉晶圓的一實施例的 剖面側視圖，及能夠選擇性研磨周緣唇之一研磨工 具； · 第5圖為具有周緣唇之移轉晶圓的一實施例的 剖面側視圖，及能夠在該墊的邊緣處保持較高的壓 力來將周緣唇研磨掉的一研磨墊； 第6圖為具有周緣唇之移轉晶圓的一實施例的 剖面側視圖，及能夠將一流體喷流導引到周緣唇的 基部以將周緣唇蝕刻掉的一流體噴射喷嘴； 第7A圖為能夠研磨一移轉晶圓的一化學機械 32 1333259 研磨機的立體圖； 第7B圖為第7A圖中化學機械研磨機的部分分 解立體圖； 第8A圖為一流程圖，其顯示具有雙面研磨步驟 之再生程序的實施例；及 第8B為一流程圖，其顯示具有單面研磨步驟再 生程序的一實施例。 【主要元件符號說明】 100 化 學 機 械研磨設備 102 移 轉 晶 圓 103 矽 晶 圓 104 矽 層 105 矽 材 料 106 絕 緣 層 107 表 面 108 離 子 植 入 層 120 絕 緣 體 上矽結構 110 製 造 晶 圓 114 前 表 面 116 表 面 118 邊 緣 112 周 緣 唇 122 圓 形 凹 部 126 矽 梯 狀 部 124 絕 緣 部 分 128 側 層 130 背 層 133 遮 罩 135 周 邊 部 分 132 研 磨 輪 134 研 磨 表 面 136 支 撐 件 142 研 磨 工 具 144 表 面 146 研 磨 頭 145 研 磨 帶 152 研 磨 墊 154 中 央 墊 域 33 1333259 150 周 邊 部 分 158 底 部 170 法 向 156 流 體 喷 流 160 喷 嘴 138 後 表 面 304 外 殼 308 研 磨 站 312 晶 圓 傳 送站 320 晶 圓 固 持 器 3 1 6 轉 塔 324 晶 圓 裝 載 設備 326 桶 子 332 液 體 浴 336 匣 盒 344 臂 148 直 線 軌 道 352 腕 部 組 件 354 匣 盒 爪 155 固 持 站 356 晶 圓 載 盤 360 支 撐 板 162 槽 172 轴 176 馬 達 182 轉 動 平 台 184 研 磨 墊 188 墊 調 即 組 件 178 側 壁 192 台 頂 34

Claims (1)

  1. 乃年r月>9日修(更)正替換頁 十、申請專利範圍： 移轉晶圓具有再^表令緣，七石夕移轉晶圓的方法，該 以及-邊緣該》ί:含相對於前表面的-後表* S 的f緣以移除多餘的絕緣材料； 與後表面； &序同化研磨絕緣體上石夕移轉晶圓的前表面 移轉晶圓的_上石夕移轉晶圓的前表面以從 (d)清潔絕緣體上石夕移轉晶圓。 申請專利範圍第1項之方法，其更包含： 晶圓上4行一 m/。舰賴切賴'& 3並麵賴上矽移轉 步驟移%Yt’ μ⑽在步尋)之後以及在 相關^與步驟⑼之雙面研磨程序 研磨程序相關之一 驟(c)中絕緣體上石夕移轉晶緣之單面 機械研磨專加鮮丨項之方法，其讀面研縣序包含-化學 ⑹之ί檢如綠，㈣在步鄉)讀且在步驟 7.如申請專利範圍第1項之方法，苴更 潔絕緣體上鄉轉“上進行―量測程序，並清
TW097114902A 2004-11-26 2005-11-23 Edge removal of silicon-on-insulator transfer wafer TWI333259B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/998,289 US7402520B2 (en) 2004-11-26 2004-11-26 Edge removal of silicon-on-insulator transfer wafer

Publications (2)

Publication Number Publication Date
TW200915477A TW200915477A (en) 2009-04-01
TWI333259B true TWI333259B (en) 2010-11-11

Family

ID=36113834

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094141169A TWI364814B (en) 2004-11-26 2005-11-23 Edge removal of silicon-on-insulator transfer wafer
TW097114902A TWI333259B (en) 2004-11-26 2005-11-23 Edge removal of silicon-on-insulator transfer wafer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094141169A TWI364814B (en) 2004-11-26 2005-11-23 Edge removal of silicon-on-insulator transfer wafer

Country Status (4)

Country Link
US (3) US7402520B2 (zh)
EP (2) EP2048701A3 (zh)
JP (2) JP5455282B2 (zh)
TW (2) TWI364814B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
JP4913484B2 (ja) * 2006-06-28 2012-04-11 株式会社ディスコ 半導体ウエーハの研磨加工方法
KR100839355B1 (ko) * 2006-11-28 2008-06-19 삼성전자주식회사 기판의 재생 방법
EP2015354A1 (en) 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
US8089055B2 (en) * 2008-02-05 2012-01-03 Adam Alexander Brailove Ion beam processing apparatus
KR20110008068A (ko) * 2008-03-31 2011-01-25 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 실리콘 웨이퍼의 엣지 에칭 방법
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2359390A1 (en) * 2008-11-19 2011-08-24 MEMC Electronic Materials, Inc. Method and system for stripping the edge of a semiconductor wafer
EP2213415A1 (en) 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
EP2246882B1 (en) 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
DE102009030298B4 (de) * 2009-06-24 2012-07-12 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
EP2461359B1 (en) * 2009-07-10 2017-02-08 Shanghai Simgui Technology Co., Ltd Method for forming substrate with insulating buried layer
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2950733B1 (fr) * 2009-09-25 2012-10-26 Commissariat Energie Atomique Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
FR2953988B1 (fr) 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
FR2956822A1 (fr) * 2010-02-26 2011-09-02 Soitec Silicon On Insulator Technologies Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP2013115307A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板の製造方法
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP2016046341A (ja) * 2014-08-21 2016-04-04 株式会社荏原製作所 研磨方法
JP6086754B2 (ja) * 2013-02-25 2017-03-01 株式会社ディスコ ウェーハの加工方法
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
JP6214901B2 (ja) * 2013-04-04 2017-10-18 株式会社ディスコ 切削装置
US10464184B2 (en) * 2014-05-07 2019-11-05 Applied Materials, Inc. Modifying substrate thickness profiles
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
FR3074608B1 (fr) 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
TWI735275B (zh) * 2020-07-03 2021-08-01 聯華電子股份有限公司 半導體結構的製作方法
CN112959211B (zh) * 2021-02-22 2021-12-31 长江存储科技有限责任公司 晶圆处理装置和处理方法
FR3120159B1 (fr) 2021-02-23 2023-06-23 Soitec Silicon On Insulator Procédé de préparation du résidu d’un substrat donneur ayant subi un prélèvement d’une couche par délamination

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US616275A (en) * 1898-12-20 Reciprocating valve
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JPH09270401A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの研磨方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3321527B2 (ja) * 1996-07-22 2002-09-03 シャープ株式会社 半導体装置の製造方法
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JPH10256498A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体記憶装置及びその製造方法
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
JP3271658B2 (ja) * 1998-03-23 2002-04-02 信越半導体株式会社 半導体シリコン単結晶ウェーハのラップ又は研磨方法
US6200199B1 (en) 1998-03-31 2001-03-13 Applied Materials, Inc. Chemical mechanical polishing conditioner
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6246667B1 (en) 1998-09-02 2001-06-12 Lucent Technologies Inc. Backwards-compatible failure restoration in bidirectional multiplex section-switched ring transmission systems
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6276997B1 (en) * 1998-12-23 2001-08-21 Shinhwa Li Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
JP2000223682A (ja) 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
KR100343136B1 (ko) * 1999-03-18 2002-07-05 윤종용 이중 연마저지층을 이용한 화학기계적 연마방법
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
FR2794891A1 (fr) 1999-06-14 2000-12-15 Lionel Girardie Preparation de substrats aux techniques de collage direct
US6376378B1 (en) * 1999-10-08 2002-04-23 Chartered Semiconductor Manufacturing, Ltd. Polishing apparatus and method for forming an integrated circuit
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
KR100796249B1 (ko) * 1999-12-24 2008-01-21 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US20020164876A1 (en) * 2000-04-25 2002-11-07 Walitzki Hans S. Method for finishing polysilicon or amorphous substrate structures
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP4156200B2 (ja) * 2001-01-09 2008-09-24 株式会社荏原製作所 研磨装置及び研磨方法
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6699356B2 (en) * 2001-08-17 2004-03-02 Applied Materials, Inc. Method and apparatus for chemical-mechanical jet etching of semiconductor structures
JP2003209075A (ja) * 2002-01-15 2003-07-25 Speedfam Co Ltd ウェハエッジ研磨システム及びウェハエッジ研磨制御方法
JP3911174B2 (ja) * 2002-03-01 2007-05-09 シャープ株式会社 半導体素子の製造方法および半導体素子
FR2842648B1 (fr) 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
JP2004087522A (ja) * 2002-08-22 2004-03-18 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
JP4125148B2 (ja) * 2003-02-03 2008-07-30 株式会社荏原製作所 基板処理装置
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4492054B2 (ja) 2003-08-28 2010-06-30 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2005072070A (ja) 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP2007019323A (ja) 2005-07-08 2007-01-25 Shin Etsu Handotai Co Ltd ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5314838B2 (ja) 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
KR100839355B1 (ko) 2006-11-28 2008-06-19 삼성전자주식회사 기판의 재생 방법

Also Published As

Publication number Publication date
EP2048701A3 (en) 2009-04-29
US7402520B2 (en) 2008-07-22
US20060115986A1 (en) 2006-06-01
US20090061545A1 (en) 2009-03-05
EP1662560A2 (en) 2006-05-31
TW200915477A (en) 2009-04-01
JP2009283964A (ja) 2009-12-03
US7951718B2 (en) 2011-05-31
TW200629469A (en) 2006-08-16
EP1662560A3 (en) 2009-07-22
TWI364814B (en) 2012-05-21
US7749908B2 (en) 2010-07-06
JP2006179887A (ja) 2006-07-06
EP2048701A2 (en) 2009-04-15
EP1662560B1 (en) 2019-06-05
JP5455282B2 (ja) 2014-03-26
US20080138987A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
TWI333259B (en) Edge removal of silicon-on-insulator transfer wafer
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
JP6312976B2 (ja) 半導体ウェーハの製造方法
TW494487B (en) Semiconductor wafer and method for fabrication thereof
JP3605927B2 (ja) ウエハーまたは基板材料の再生方法
JP3770752B2 (ja) 半導体装置の製造方法及び加工装置
JP2002222780A (ja) シリコンウェハの表面ポリッシング法
TW200425222A (en) Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
JP2005277050A (ja) 基板処理方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
TWI291199B (en) Method of polishing copper layer of substrate
WO2004009289A3 (en) Rising after chemical-mechanical planarization process applied on a wafer
JP4085356B2 (ja) 半導体ウェーハの洗浄乾燥方法
WO1999051398A1 (en) Apparatus and methods for slurry removal in chemical mechanical polishing
JP2001351881A (ja) 半導体ウェーハの製造法及び両面研磨のためのキャリヤプレート
JP2010135524A (ja) 研削加工されたシリコン基盤の洗浄方法
JP2003179020A (ja) 研磨布テクスチャの転写防止方法
JP3582569B2 (ja) シリコンウェーハの裏面ゲッタリング処理方法
US6514423B1 (en) Method for wafer processing
JP2005277130A (ja) 半導体装置の製造方法
JP6843553B2 (ja) ウェハの表面処理方法
JP6717706B2 (ja) ウェハの表面処理装置
JP2004087522A (ja) 半導体ウェーハの製造方法
JPH08153695A (ja) 研磨方法およびこれに用いる研磨装置並びに研磨仕上げ装置