JP2005277050A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2005277050A
JP2005277050A JP2004087417A JP2004087417A JP2005277050A JP 2005277050 A JP2005277050 A JP 2005277050A JP 2004087417 A JP2004087417 A JP 2004087417A JP 2004087417 A JP2004087417 A JP 2004087417A JP 2005277050 A JP2005277050 A JP 2005277050A
Authority
JP
Japan
Prior art keywords
substrate
polishing
surfactant
processing method
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004087417A
Other languages
English (en)
Other versions
JP4284215B2 (ja
Inventor
Gen Toyoda
現 豊田
Atsushi Shigeta
厚 重田
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004087417A priority Critical patent/JP4284215B2/ja
Priority to TW094108796A priority patent/TWI272646B/zh
Priority to US11/088,199 priority patent/US7217662B2/en
Priority to CNA2005100716243A priority patent/CN1674224A/zh
Publication of JP2005277050A publication Critical patent/JP2005277050A/ja
Priority to US11/730,890 priority patent/US20070178701A1/en
Application granted granted Critical
Publication of JP4284215B2 publication Critical patent/JP4284215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/02Lapping machines or devices; Accessories designed for working surfaces of revolution
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

【課題】 半導体基板の周縁部に発生する表面荒れや周縁部に付着し汚染源となる膜を研磨によって除去することができ、且つこの研磨に伴い基板表面にパーティクルが付着するのを防止でき、半導体装置の信頼性や製造歩留まりの向上をはかる。
【解決手段】 被処理基板12を保持した基板保持機構11を回転させると共に、被処理基板12の周縁部に研磨材13を接触・加圧し、この接触・加圧部に純水又は研磨液を供給することにより被処理基板12の周縁部を研磨する基板処理方法であって、基板12の表面に予め界面活性剤又は水溶性高分子剤を塗布しておく。
【選択図】 図1

Description

本発明は、半導体ウェハなどの被処理基板の周縁部(ベベル部及びエッジ部)に発生する表面荒れや基板周縁部に付着して汚染源となる膜を除去するための基板処理方法に関する。
近年、半導体素子の微細化、半導体装置の高密度化に伴い、パーティクルの管理は益々重要になりつつある。パーティクルを管理する上での大きな問題の1つとして、半導体装置の製造工程中に半導体ウェハ(基板)のベベル部及びエッジ部に生じる表面荒れに起因する発塵がある。ここで、ベベル部とは、半導体ウェハの端部において断面が曲率を有する部分を意味し、エッジ部とは、ベベル部からウェハの内周側に向かった数mm程度の表面が平坦な部分を意味する。
例えば、トレンチキャパシタのトレンチ(ディープトレンチ)をSiウェハの表面に形成するRIE(Reactive Ion Etching)工程においては、エッチング中に生じる副生成物がSiウェハのベベル部及びエッジ部に付着する。そして、これがエッチングのマスクとして作用するため、Siウェハのベベル部及びエッジ部に針状突起が形成されることがある(図2(b)参照:図中の25が針状突起)。特に、マスクの開口径がサブミクロンオーダーであり、アスペクト比が数十と非常に高いディープトレンチを精度良く形成しようとした場合には、そのプロセス条件により上述した針状突起がベベル部及びエッジ部に必然的に発生してしまう。
針状突起の高さは位置によりバラツキがあるが、最大で10μm近くにもなり、Siウェハの搬送時或いはプロセス時に破損してパーティクルが発生する原因となる。このようなパーティクルは歩留りの低下につながるため、ベベル部及びエッジ部に形成された針状突起を除去する必要がある。
従来から、このような針状突起等を除去するためにCDE(Chemical Dry Etching)法が用いられている。しかし、CDE法においては、等方的なエッチングにより尖った針状部分は除去することができるが、針状突起の高さのバラツキに応じて凹凸が形成されてしまう。この種の凹凸は、次工程以降で行われるCMP(Chemical Mechanical Polishing)等の加工時にダストが溜まり易く、問題となる場合がある。さらに、CDE工程に要する1枚当たりの処理時間は通常5分以上と長く、CDE工程はスループットを下げる原因となると共に、原料コストが高いという問題を有している。
また、半導体装置の製造工程中において、ウェハのベベル部及びエッジに付着した材料膜は汚染源となる。このため、これらの材料膜を除去する必要があるが、CDEでは、これらの材料膜を簡易に除去するのは困難であった。
そこで最近、ウェハの周縁部に発生する表面荒れや周縁部に付着し汚染源となる膜を除去するために、周縁部を研磨する方法が行われている(例えば、特許文献1参照)。この方法では、ウェハを回転させると共にウェハ側面に研磨テープ等の研磨材を当てて、ウェハの周縁部を研磨する。これにより、ウェハの周縁部に発生する表面荒れや周縁部に付着し汚染源となる膜を、短時間で除去することができる。
しかしながら、この種の方法にあっては次のような問題があった。即ち、基板側面を研磨することによって、基板の主成分である微小なSi片や、研磨テープ中の研磨粒子等のパーティクル(Particle)が飛散する。特に、基板表面が疎水性の場合には、これらパーティクルが強固に付着するため、研磨終了後に基板表面の物理洗浄を施してもパーティクルは殆ど除去できない。その結果、半導体装置の信頼性や、歩留まり等の著しい劣化を招くことになる。
特開2003−234314
本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体基板の周縁部に発生する表面荒れや周縁部に付着し汚染源となる膜を研磨によって除去することができ、且つこの研磨に伴い基板表面にパーティクルが付着するのを防止でき、半導体装置の信頼性や製造歩留まりの向上等に寄与し得る基板処理方法を提供することにある。
上記課題を解決するために本発明の一態様は、次のような構成を採用している。
即ち、本発明の一態様の基板処理方法は、被処理基板の表面に界面活性剤又は水溶性高分子剤を塗布する工程と、前記基板の周縁部と研磨材とを相対的に摺動させ、該基板の周縁部を研磨する工程と、を含むことを特徴とする。
また、本発明の別の一態様は、被処理基板を保持した基板保持機構を回転させると共に、被処理基板の周縁部に研磨材を接触・加圧し、この接触・加圧部に純水又は研磨液を供給することにより被処理基板の周縁部を研磨する基板処理方法であって、前記基板の表面に予め界面活性剤又は水溶性高分子剤を塗布しておくことを特徴とする。
本発明によれば、被処理基板の周縁部の研磨に際して、予め基板表面に界面活性剤又は水溶性高分子剤を供給することにより、基板表面に界面活性剤又は水溶性高分子剤のコーティングを施すことができ、基板表面にパーティクルが強固に付着するのを未然に防止できる。このため、研磨処理後の物理洗浄等により基板表面からのパーティクルの除去が容易となり、基板表面をパーティクルの無い、若しくは極めて少ない状態に保つことができる。これにより、半導体装置の信頼性や製造歩留まりの向上等に寄与することが可能となる。
以下、本発明の実施形態を、図面を参照して説明する。
(実施形態)
図1は、本発明の一実施形態方法に使用した研磨装置の概略構成を示す斜視図である。
図中の11は、平面運動の一つとして回転運動が可能な基板保持機構であり、この基板保持機構11上に半導体ウェハ等の被処理基板12が保持される。基板保持機構11は、図示しないモータにより垂直方向の軸を中心に回転駆動されるようになっている。基板保持機構11の直径は基板12のそれよりも小さく、従って基板12の周辺部は基板保持機構11よりも外側に突出する状態になる。
基板12の周縁部の研磨に供される研磨テープ13は、水平方向に移動可能な研磨ヘッド14に装着されている。そして、研磨ヘッド14を基板12側に移動させることにより、研磨テープ13が基板12の側面に対して、接触・加圧されるようになっている。
また、図中の15は基板12上に純水を供給するための純水供給ノズルであり、回転中の基板12の表面中央部に純水を滴下することにより、遠心力によって基板12と研磨テープ13との接触・加圧部に純水を供給できるようになっている。ここで、純水の代わりに研磨液を用いることも可能である。
また、図中の16は基板12上に界面活性剤を供給するための界面活性剤供給ノズルであり、基板12の表面中央部に界面活性剤を含む薬液を滴下し、かつ基板12を回転させることにより、遠心力によって基板12の表面全体に界面活性剤を供給できるようになっている。この界面活性剤の供給により、基板表面に界面活性剤のコーティングが施される。ここで、界面活性剤の代わりに、水溶性高分子剤を用いることも可能である。
研磨テープ13としては、研磨面となるその片面(例えばPETフィルム)に、例えばダイヤモンド砥粒やSiCをウレタンタイプ接着剤で接着したものを用いることができる。研磨テープ13に接着する砥粒は、基板の種類や要求される性能に応じて選択されるが、例えば粒度#2000〜#30000のダイヤモンドや粒度#2000〜#20000のSiCを用いることができる。
界面活性剤としては、アニオン系界面活性剤:ポリカルボン酸系(例えばポリカルボン酸アンモニウム),ポリアクリル酸系(例えばポリアクリル酸アンモニウム),アルキルベンゼンスルホン酸系(例えばドデシルベンゼンスルホン酸カリウム)、カチオン系界面活性剤:ポリエチレンイミン系,第四級アンモニム塩(ポリジアルキルアンモニウムクロライド)、ノニオン系界面活性剤:アセチレンジオール系,ポリオキシエチレンアルキルエーテル,ポリビニルピロリドンがある。
水溶性高分子剤としては、セルロース系(メチルセルロース,メチルヒドロキシエチルセルロース,メチルヒドロキシプロピルセルロース,ヒドロキシエチルセルロース,ヒドロキシプロピルセルロース,カルボキシメチルセルロース,カルボキシエチルセルロース,カルボキシメチルヒドロキシエチルセルロース)、キトサン類がある。
これらの溶液は、被処理基板表面及び汚染源となるパーティクルによって適宜選択すればよい。後述するように基板表面にレジストを塗布した場合、レジストの親水化に効果があるのは、セルロース系,アセチレンジオール系,アルキルベンゼンスルホン酸系であり、これらを適宜選択すればよい。
次に、上記構成の研磨装置を用いた基板処理方法について説明する。ここでは、RIE法によりトレンチキャパシタのディープトレンチを半導体ウェハ(Siウェハ)の表面に形成したときに半導体ウェハの周縁部(ベベル部及びエッジ部)の表面に生じる荒れを除去する方法について説明する。このトレンチキャパシタは、例えばDRAMのメモリセルに使用されるものである。
まず、図2(a)に示すように、Siウェハ21上にSiO2 膜22とSiN膜23の積層膜からなるハードマスクを形成する。ここで、例えばSiO2 膜22の厚さは90nm、SiN膜23の厚さは200nmとした。
次いで、図2(b)に示すように、上記ハードマスクをマスクにしてSiウェハ21をRIE法にてエッチングしてディープトレンチ24を形成する。例えば、ディープトレンチの開口径は0.25μm、深さは7μmである。このRIE工程によって、半導体ウェハ21の周縁部の表面には、針状突起25が形成される。
より具体的には、エッチング中に生じる副生成物がSiウェハ21のベベル部及びエッジ部に付着し、これがエッチングのマスクとして作用して、Siウェハ21のベベル部及びエッジ部に針状突起25が形成される。特に、開口径がサブミクロンオーダーであり、アスペクト比が数十と非常に高いディープトレンチ24を精度良く形成しようとした場合には、そのプロセス条件により上述した針状突起25がベベル部及びエッジ部に必然的に発生してしまう。本実施形態では、この針状突起25を上述した研磨装置を用いて除去する。
研磨の前に、図2(c)に示すように、基板表面保護のためにベベル部及びエッジ部を除いてレジスト26を塗布形成する。レジスト26の材料は、例えば芳香族アジド化合物,芳香族ジアジド化合物であり、このレジスト26の形成により基板表面は疎水性となる。また、レジスト26は、後述する研磨による研磨片がトレンチ24内に入るのを防ぐ役割も果たすことになる。
図2(c)に示す構造を被処理基板12とし、この基板12を前記図1に示す研磨装置の基板保持機構11上に保持する。そして、基板保持機構11を回転させると共に、界面活性剤供給ノズル16から基板表面の中心部に界面活性剤を滴下するか、界面活性剤供給ノズル16から基板表面の中心部に界面活性剤を滴下した後、基板保持機構11を回転させる。これにより、遠心力によって界面活性剤を基板表面全体に供給し、基板表面に界面活性剤のコーティングを施す。
次いで、研磨ヘッド14を基板12の中心方向に移動させ、基板12のベベル部が研磨ヘッド14の研磨テープ13によって挟み込まれるように、研磨ヘッド14を基板12に押圧する。また、このようにすることで、デバイス形成面のエッジ部の数mmの領域を研磨することができる。そして、基板保持機構11を回転させることにより基板12を回転させ、基板12のベベル部及びエッジ部と研磨ヘッド14の研磨テープ13とを摺動させて基板12のベベル部及びエッジ部を研磨する。
このとき、純水供給ノズル15から基板12の表面に純水が連続的に滴下され、この純水は遠心力により外側に導かれて基板12の周縁部と研磨テープ13との接触・加圧部に導かれる。また、基板表面への純水の供給により界面活性剤のコーティング効果が弱くなると考えられる場合、研磨処理中に界面活性剤供給ノズル16から界面活性剤を滴下するようにしても良い。この場合の界面活性剤の滴下は連続的であっても良いし、一定時間毎等断続的に行っても良い。
上記の研磨処理により、図2(d)に示すように、Siウェハ21の周縁部は突起が無くなり、平滑面となる。
研磨が終了したら、基板表面に対しブラシスクラブや超音波洗浄等の物理洗浄処理を施し、レジスト26の表面に付着したパーティクル等を除去する。本実施形態の場合、基板表面がレジスト26で保護されているため、レジスト26上に残ったパーティクル等を化学エッチングで除去することも可能である。その後、図2(e)に示すように、酸素ガス等を用いたアッシングによりレジスト26を除去する。
図3は、ベベル部の研磨において、界面活性剤を用いることによる基板上の残留パーティクルの低減効果を示すグラフである。
界面活性剤を供給することなくベベル部の研磨を行った場合、ベベル研磨直後の疎水性膜(レジスト)表面に残留するパーティクル数は、数万個確認された。これに対し、本実施形態のように界面活性剤による表面コーティング処理を施すことにより、レジスト表面に残留するパーティクル数を、1000個弱までに低減することができた。そして、物理洗浄を付加することで、更に10個程度と大幅に低減することができる。ちなみに、従来の方法では、研磨後に物理洗浄を加えても、図3に示されるパーティクル数から殆ど低下が認められなかった。
このように本実施形態によれば、RIE法によりトレンチキャパシタのディープトレンチが形成されたSiウェハ21に対し、その周縁部の研磨処理を施す前段階として、基板表面に界面活性剤を供給してコーティングを施すことにより、研磨中に基板表面にパーティクルが強固に付着するのを未然に防止できる。このため、研磨処理後の物理洗浄等により基板表面からのパーティクルの除去が容易となり、基板表面をパーティクルの無い、若しくは極めて少ない状態に保つことができる。これによって、信頼性及び製造歩留まりの向上をはかることができる。
また、ウェハ21のベベル部及びエッジ部から針状突起25を除去した後の面は、平滑面となるので、前述したCDE法における問題が解決される。即ち、従来のCDE法では、針状突起の除去後に、針状突起の高さのバラツキに応じて凹凸が形成され、次工程以降で行われるCMP等の加工時に凹凸にダストが溜まり易いという問題があるが、本実施形態によればこの問題が解消される。
また、本実施形態に使用する研磨装置は極めて簡単な装置構成でよいため、装置単体の価格を安くすることができる。さらに、使用する原料も純水と界面活性剤だけであるので、ランニングコストを大幅に削減することができる。このように、本実施形態によればコスト削減の点で大きな利点がある。
また、研磨テープを用いた研磨により基板の周縁部等に付着し汚染源となる膜を除去することとすれば、単一の工程で除去工程を実現することができるので、従来のウェットエッチング法に比べて短時間で汚染源となる膜を除去することができ、スループットが向上する。
(変形例)
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、研磨ヘッドに装着した研磨テープとの摺動により基板周縁部を研磨したが、研磨材として研磨テープの代わりに研磨布を取り付け、純水の代わりに研磨粒子を含む研磨液を供給して基板周縁部を研磨するようにしても良い。
実施形態では被処理基板を保持した基板保持機構を回転したが、この代わりに研磨ヘッドを回転させるようにしても良い。また、被処理基板と研磨ヘッドの両方を回転させるようにしても良い。さらに、基板保持機構や研磨ヘッドの移動は必ずしも回転に限るものではなく、平面的に移動させるものであればよい。研磨ヘッドは1つに限らず、被処理基板の周辺部に沿って複数個配置しても良い。
また、実施形態では、純水又は研磨液を基板表面の中心部に滴下し、遠心力を利用して基板周縁部と研磨材との接触・加圧部に供給するようにしたが、接触・加圧部に純水又は研磨液を直接供給するようにしても良い。具体的には、回転している基板の周縁部に対し接触・加圧部の摺動方向上流側に供給するようにしても良い。
また、研磨ヘッドに弾性を持たせることにより、接触面における圧力のバラツキを少なくして研磨量を均一にすることができる。さらにこの場合、ベベル部のみではなくエッジ部に研磨材を当てることができ、ウェハ周縁部の研磨を全体にわたって均一に行うことが可能となる。さらに、研磨ヘッドを垂直面から傾けることにより、ウェハのベベル部だけではなく、エッジ部を十分に研磨することができる。
また、実施形態においては、基板としてSiウェハを用いた例を説明したが、SOIウェハ、SiGeウェハ等の他の半導体ウェハ、デバイス形成面がSiGeで形成されたSiウェハ等を用いてもよい。
さらに、基板表面保護のためにレジスト以外の有機膜を用いてもよく、研磨終了後には有機膜を全部除去することなく、汚染された表面の一部のみを除去して、有機膜の残部は後のプロセス工程における保護膜としてそのまま利用してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
本発明の一実施形態方法に使用した研磨装置の概略構成を示す斜視図。 同実施形態に係わる基板処理方法を説明するための工程断面図。 同実施形態を用いることによる基板上の残留パーティクル低減効果を示す特性図。
符号の説明
11…基板保持機構
12…被処理基板
13…研磨テープ
14…研磨ヘッド
15…純水供給ノズル
16…界面活性剤供給ノズル
21…Siウェハ
22…SiO2
23…SiN膜
24…トレンチ
25…針状突起
26…レジスト

Claims (5)

  1. 被処理基板の表面に界面活性剤又は水溶性高分子剤を塗布する工程と、
    前記基板の周縁部と研磨材とを相対的に摺動させ、該基板の周縁部を研磨する工程と、
    を含むことを特徴とする基板処理方法。
  2. 被処理基板を保持した基板保持機構を回転させると共に、被処理基板の周縁部に研磨材を接触・加圧し、この接触・加圧部に純水又は研磨液を供給することにより被処理基板の周縁部を研磨する基板処理方法であって、
    前記基板の表面に予め界面活性剤又は水溶性高分子剤を塗布しておくことを特徴とする基板処理方法。
  3. 前記界面活性剤又は水溶性高分子剤を塗布するために、前記被処理基板の表面側中央部に前記界面活性剤又は水溶性高分子剤を供給し、前記基板保持機構により前記基板を回転させることを特徴とする請求項2記載の基板処理方法。
  4. 前記研磨の処理中に、前記基板保持機構により回転している基板の表面側中央部に前記界面活性剤又は水溶性高分子剤を連続的又は断続的に供給することを特徴とする請求項2記載の基板処理方法。
  5. 前記基板として、所定のプロセス工程を経た後に周縁部以外が有機膜で保護されたものを用い、前記研磨の処理後に該有機膜の少なくとも一部を除去することを特徴とする請求項1又は2記載の基板処理方法。
JP2004087417A 2004-03-24 2004-03-24 基板処理方法 Expired - Fee Related JP4284215B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004087417A JP4284215B2 (ja) 2004-03-24 2004-03-24 基板処理方法
TW094108796A TWI272646B (en) 2004-03-24 2005-03-22 Method of processing a substrate
US11/088,199 US7217662B2 (en) 2004-03-24 2005-03-24 Method of processing a substrate
CNA2005100716243A CN1674224A (zh) 2004-03-24 2005-03-24 衬底处理方法
US11/730,890 US20070178701A1 (en) 2004-03-24 2007-04-04 Method of processing a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004087417A JP4284215B2 (ja) 2004-03-24 2004-03-24 基板処理方法

Publications (2)

Publication Number Publication Date
JP2005277050A true JP2005277050A (ja) 2005-10-06
JP4284215B2 JP4284215B2 (ja) 2009-06-24

Family

ID=35046646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004087417A Expired - Fee Related JP4284215B2 (ja) 2004-03-24 2004-03-24 基板処理方法

Country Status (4)

Country Link
US (2) US7217662B2 (ja)
JP (1) JP4284215B2 (ja)
CN (1) CN1674224A (ja)
TW (1) TWI272646B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235134A (ja) * 2006-02-24 2007-09-13 Hc Starck Gmbh & Co Kg ポリッシング剤
WO2008018580A1 (fr) 2006-08-10 2008-02-14 Kanto Kagaku Kabushiki Kaisha Composition liquide de traitement de résine photosensible positive et développeur liquide
US9138854B2 (en) 2008-03-06 2015-09-22 Ebara Corporation Polishing apparatus
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
US10043702B2 (en) 2016-09-21 2018-08-07 Renesas Electronics Corporation Manufacturing method for semiconductor device and semiconductor device
KR20180092862A (ko) 2017-02-10 2018-08-20 주식회사 다이셀 레지스트 친수화 처리제
KR20190141587A (ko) 2018-06-14 2019-12-24 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법
JP7479194B2 (ja) 2020-05-20 2024-05-08 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191890A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 負帯電性トナー及び現像剤並びに画像形成方法と画像形成装置
US7387970B2 (en) * 2003-05-07 2008-06-17 Freescale Semiconductor, Inc. Method of using an aqueous solution and composition thereof
US7939482B2 (en) * 2005-05-25 2011-05-10 Freescale Semiconductor, Inc. Cleaning solution for a semiconductor wafer
US7993485B2 (en) * 2005-12-09 2011-08-09 Applied Materials, Inc. Methods and apparatus for processing a substrate
US20070131653A1 (en) * 2005-12-09 2007-06-14 Ettinger Gary C Methods and apparatus for processing a substrate
US20070238393A1 (en) * 2006-03-30 2007-10-11 Shin Ho S Methods and apparatus for polishing an edge of a substrate
WO2008023214A1 (en) * 2006-08-23 2008-02-28 Freescale Semiconductor, Inc. Rinse formulation for use in the manufacture of an integrated circuit
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
JP2008306179A (ja) 2007-05-21 2008-12-18 Applied Materials Inc バッキングパッドを使用して基板の両面の縁部から膜及び薄片を除去する方法及び装置
JP2009004765A (ja) * 2007-05-21 2009-01-08 Applied Materials Inc 基板研磨のためにローリングバッキングパッドを使用する方法及び装置
US20080293337A1 (en) * 2007-05-21 2008-11-27 Applied Materials, Inc. Methods and apparatus for polishing a notch of a substrate by substrate vibration
TW200908123A (en) * 2007-05-21 2009-02-16 Applied Materials Inc Methods and apparatus to control substrate bevel and edge polishing profiles of films
US20080293333A1 (en) * 2007-05-21 2008-11-27 Applied Materials, Inc. Methods and apparatus for controlling the size of an edge exclusion zone of a substrate
JP5254575B2 (ja) * 2007-07-11 2013-08-07 株式会社東芝 研磨装置および研磨方法
US20100105291A1 (en) * 2008-10-24 2010-04-29 Applied Materials, Inc. Methods and apparatus for polishing a notch of a substrate
US20100105299A1 (en) * 2008-10-24 2010-04-29 Applied Materials, Inc. Methods and apparatus for polishing an edge and/or notch of a substrate
US8974268B2 (en) * 2010-06-25 2015-03-10 Corning Incorporated Method of preparing an edge-strengthened article
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719855B2 (ja) * 1991-05-24 1998-02-25 信越半導体株式会社 ウエーハ外周の鏡面面取り装置
JPH0697142A (ja) 1992-09-11 1994-04-08 Hitachi Ltd 微粒子付着抑制方法
US5690540A (en) * 1996-02-23 1997-11-25 Micron Technology, Inc. Spiral grooved polishing pad for chemical-mechanical planarization of semiconductor wafers
JP3575942B2 (ja) 1997-02-28 2004-10-13 株式会社東芝 半導体装置の製造方法
JP3111928B2 (ja) * 1997-05-14 2000-11-27 日本電気株式会社 金属膜の研磨方法
US6010964A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Wafer surface treatment methods and systems using electrocapillarity
US6685539B1 (en) * 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
JP3119358B1 (ja) * 1999-10-18 2000-12-18 株式会社石井表記 半導体ウエハーのエッジ研磨装置
JP2001345294A (ja) 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
JP2002043256A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd 半導体ウエハ平坦化加工方法及び平坦化加工装置
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US20030110803A1 (en) * 2001-09-04 2003-06-19 Nippon Sheet Glass Co., Ltd. Method of manufacturing glass substrate for magnetic disks, and glass substrate for magnetic disks
JP4085356B2 (ja) 2001-09-28 2008-05-14 株式会社Sumco 半導体ウェーハの洗浄乾燥方法
JP3949941B2 (ja) * 2001-11-26 2007-07-25 株式会社東芝 半導体装置の製造方法および研磨装置
JP4090247B2 (ja) 2002-02-12 2008-05-28 株式会社荏原製作所 基板処理装置
JP4212861B2 (ja) * 2002-09-30 2009-01-21 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いたシリコンウエハの研磨方法、並びにリンス用組成物及びそれを用いたシリコンウエハのリンス方法
JP4116583B2 (ja) * 2004-03-24 2008-07-09 株式会社東芝 基板処理方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235134A (ja) * 2006-02-24 2007-09-13 Hc Starck Gmbh & Co Kg ポリッシング剤
WO2008018580A1 (fr) 2006-08-10 2008-02-14 Kanto Kagaku Kabushiki Kaisha Composition liquide de traitement de résine photosensible positive et développeur liquide
US8323880B2 (en) 2006-08-10 2012-12-04 Kanto Kagaku Kabushiki Kaisha Positive resist processing liquid composition and liquid developer
US10137552B2 (en) 2008-03-06 2018-11-27 Ebara Corporation Polishing apparatus
US9649739B2 (en) 2008-03-06 2017-05-16 Ebara Corporation Polishing apparatus
US9138854B2 (en) 2008-03-06 2015-09-22 Ebara Corporation Polishing apparatus
US10043702B2 (en) 2016-09-21 2018-08-07 Renesas Electronics Corporation Manufacturing method for semiconductor device and semiconductor device
JP6327329B1 (ja) * 2016-12-20 2018-05-23 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
WO2018116558A1 (ja) * 2016-12-20 2018-06-28 株式会社Sumco シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
US11551922B2 (en) 2016-12-20 2023-01-10 Sumco Corporation Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
KR20180092862A (ko) 2017-02-10 2018-08-20 주식회사 다이셀 레지스트 친수화 처리제
US10466592B2 (en) 2017-02-10 2019-11-05 Daicel Corporation Agent for resist hydrophilization treatment
KR20190141587A (ko) 2018-06-14 2019-12-24 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 방법
JP7479194B2 (ja) 2020-05-20 2024-05-08 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Also Published As

Publication number Publication date
US20070178701A1 (en) 2007-08-02
US20050221615A1 (en) 2005-10-06
CN1674224A (zh) 2005-09-28
TWI272646B (en) 2007-02-01
US7217662B2 (en) 2007-05-15
TW200603213A (en) 2006-01-16
JP4284215B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
JP4284215B2 (ja) 基板処理方法
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
JP4090247B2 (ja) 基板処理装置
US5320706A (en) Removing slurry residue from semiconductor wafer planarization
US6193587B1 (en) Apparatus and method for cleansing a polishing pad
JP3949941B2 (ja) 半導体装置の製造方法および研磨装置
EP1633527B1 (en) Vacuum-assisted pad conditioning system and method utilizing an apertured conditioning disk
US7179154B1 (en) Method and apparatus for cleaning a wafer bevel edge and notch using a pin and an abrasive film cassette
US7241205B2 (en) Method of processing a substrate
US20130210323A1 (en) CMP Pad Cleaning Apparatus
JP2000117616A (ja) 半導体装置の製造方法及び加工装置
JP2008042220A (ja) 基板処理方法及び装置
TW200906541A (en) Substrate processing method
JP2002079190A (ja) 基板洗浄部材、ならびにこれを用いた基板洗浄装置および基板洗浄方法
KR101767059B1 (ko) 화학 기계적 기판 연마장치
JP7349784B2 (ja) 基板処理システム、および基板処理方法
WO2023176051A1 (ja) 基板処理方法および基板処理装置
JP2018032832A (ja) ウェハの表面処理装置
CN108496242B (zh) 用于处理具有多晶面层的半导体晶片的方法
JP2007245256A (ja) 基板処理装置及びその基板処理方法
JP2006315090A (ja) 研磨装置
JP2004172417A (ja) 半導体装置の製造方法及び研磨工具
JP2006186100A (ja) レジスト膜の除去方法
JPH11238708A (ja) 半導体装置の製造方法
JP2011171409A (ja) ウエーハの研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees