TWI329345B - Method for fabricating a semiconductor device with a finfet - Google Patents

Method for fabricating a semiconductor device with a finfet Download PDF

Info

Publication number
TWI329345B
TWI329345B TW095149209A TW95149209A TWI329345B TW I329345 B TWI329345 B TW I329345B TW 095149209 A TW095149209 A TW 095149209A TW 95149209 A TW95149209 A TW 95149209A TW I329345 B TWI329345 B TW I329345B
Authority
TW
Taiwan
Prior art keywords
hard mask
pattern
region
forming
mask pattern
Prior art date
Application number
TW095149209A
Other languages
English (en)
Other versions
TW200816325A (en
Inventor
Se-Aug Jang
Hong-Seon Yang
Tae-Hang Ahn
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200816325A publication Critical patent/TW200816325A/zh
Application granted granted Critical
Publication of TWI329345B publication Critical patent/TWI329345B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Description

1329345 九、發明說明： 【相關申請案】 本申請案主張2006年9月29曰所 請案第1 0-2006-0096463號之優先權， 入該韓國專利申請案之全部。 【發明所屬之技術領域】 本發明大體上係有關於一種用以製 方法，以及更特別地，是有關於一種用 式場效電晶體之半導體裝置的方法。 【先前技術】 因爲高度整合半導體裝置，所以二 多方面受到限制。特別是二維電晶體結 導體裝置之電流驅動能力需求。要解決 —種鰭式場效電晶體（FinFET)。因爲一 面通道，所以一 FinFET具有一非常高的 良之逆接偏壓相依性。 第1A至1C圖描述一種用以製造一 法。第1A至1C圖中之每一圖式的上if 之平面圖佈局及第1A至1C圖中之每一 沿著線1-1'之剖面圖。 參考第1A圖，在一半導體基板11 離（STI)製程以形成一界定一主動區域i 參考第1B圖，然後在半導體基板Η上 直線及一間隔圖案之鰭式罩幕14。接| 提出之韓國專利申 在此以提及方式倂 造一半導體裝置之 以製造一具有一鰭 維電晶體結構在許 構無法符合高速半 這些限制，已提出 FinFET 包括一 3- 電流驅動能力及改 •傳統FinFET之方 見圖描述一FinFET 圖式的下視圖描述 上實施一淺溝槽隔 3之場氧化層12。 形成一具有複數條 『使用鰭式罩幕1 4 1329345 以 區 層 號 要 所 然 案 以 、 製 > 7° 摻 單 複 做爲一蝕刻障蔽使場氧化層12凹入（15 A)至一預定厚度 形成一鰭式主體區域圖案15B。 參考第1C圖，然後移除鰭式罩幕14及在鰭式主動 域圖案15B上形成一閘極絕緣層16，且隨後在閘極絕緣 16上形成一閘極電極17。然後，在第1C圖中之一以符 "P"所提及的區域中形成一通閘（passing gate)。該通閘係 在沒有形成通道之區域中所形成的聞極。該通閘會影響 DRAM之一儲存節點SN，以及本身會降低裝置特性（例如 資料保留時間）。因此，最好在一FinFET之製造期間不 蝕刻在區域P中所形成之場氧化層1 2。 第2A圖描述沿著第1C圖之線11-11’的剖面圖。如 述，使用鰭式主動區域圖案15B之3個面做爲一通道。 而，因爲容易地開放用以做爲一通道之鰭式主動區域圖 15B的3個面，所以很難增加該臨界電壓至一預定位準 上。 於是，爲了增加該臨界電壓，可以在BF2、60keV 2·〇χ1013 atoms/cm3及30°傾斜之條件下使用一離子佈植 程以在鰭式主動區域圖案15B之側壁上實施側面摻雜18 以及可以可以在 BF2、20keV、0-2·0χ1013 atoms/cm3 及 傾斜之條件下在鰭式主動區域圖案15B之上面實施上面 雜19,藉以形成一磷-摻雜複晶矽閘極電極。同時，在一 元區域中使用一濃摻雜N-型（N + )複晶矽閘極電極。例如 可使用一原處（in-si tu)摻雜磷複晶矽閘極電極做爲該N + 晶砂閘極電極。 1329345 第2B圖描述在1，000個單元陣列中之單元電晶體的臨 界電壓之測量結果。特別是第2B圖描述相對於在上面摻雜 期間之上面劑量的單元臨界電壓（1K單元Vt sat)。縱使在該 上面摻雜期間使該劑量分多次給予，仍然很難增加該臨界 電壓至約0.5V以上。因此，不能使用傳統FinFET做爲一 DRAM之需要約0.8 V或更大之高臨界電壓的單元電晶體。 如果無法增加該臨界電壓至一預定位準以上，則可能在一 DRAM 中大大地使關閉漏電流特性（off leakage characteristics)劣化 〇 【發明內容】 於是，本發明之實施例提供一種用以製造一鰭式場效 電晶體（FinFET)之方法，該方法可防止因在一區域中所形 成之一場氧化層之損失而影響到一儲存節點。 本發明之其它實施例提供一種用以製造一具有一電流 驅動能力之FinFET的方法，縱使容易地開放一鰭式主動區 域圖案之3個面，該方法不會使關閉漏電流特性劣化。 依據本發明之一實施例，提供一種用以製造一半導體 裝置之方法，該方法包括：在一基板中形成一裝置隔離結 構以界定主動區域；形成一硬遮罩圖案以開放一用以界定 一主動區域圖案之區域及覆蓋該裝置隔離結構；藉由使用 該硬遮罩圖案做爲一蝕刻障蔽選擇性使在該開放區域中所 形成之裝置隔離結構凹入以形成該主動區域圖案；移除該 硬遮罩圖案；在該基板上方形成一閘極絕緣層以覆蓋至少 該主動區域圖案：以及在該閘極絕緣層上方形成一閘極電 1329345 極以覆蓋至少該主動區域圖案。 【實施方式】 本發明之一實施例提供一種用以製造一具有— _ 效電晶體（FinFET)之半導體裝置的方法。該方法可 _ —區域中所形成之一場氧化層的損失而影響一儲存 以及縱使容易地開放一鰭式主動區域圖案之3個面 法可確保一高電流驅動能力而不會使關閉漏電流 化。 ♦ 第3A至31圖描述一種依據本發明之一實施例
FinFET之方法。在第3A至31圖中，上面圖式描述該 之平面圖佈局及下面圖式描述沿著線Ι-Γ之剖面圖 參考第3A圖，在一半導體基板21上面實施一 隔離（STI)製程以形成一用以界定一主動區域23之 層22。該場氧化層22做爲一裝置隔離結構。主動 具有一島狀圖案，該島狀圖案具有一長軸及一短軸‘ 係沿著主動區域2 3之長軸方向行進。將沿著該主動 ® 短軸方向形成一凹式閘極。 參考第3B圖，在半導體基板21上方形成一碳 罩24。碳系硬遮罩24可以由一非晶質碳層所形成 具有從約1，〇〇〇A至約2,000A範圍之厚度。可以在 遮罩24下方形成一具有小於約ιοοΑ厚度之氧 (Si02)。在蝕刻該場氧化層中將使用碳系硬遮罩24 硬遮罩’以便形成一鰭式主動區域圖案。 然後’在碳系硬遮罩24上方形成一氧化物系 鰭式場 防止在 節點， ，該方 特性劣 製造一 FinFET 〇 淺溝槽 場氧化 區域2 3 1 線 Ι-Γ 區域之 系硬遮 及可以 碳系硬 化砂層 做爲一 硬遮罩 1329345 25。 氧化物系硬遮罩25可以由—氧氮化矽層（si〇N)或一氧 化砂層所形成及可以具有從約2〇〇A至約600A範圍之厚 度。接著，在氧化物系硬遮罩25上方形成—矽系硬遮罩 26。 矽系硬遮罩26可以由—非晶質矽或—複晶矽所形成及 可以具有約200Α至約400Α範圍之厚度。使用氧化物系硬 遮罩25及砂系硬遮罩26做爲一硬遮罩以蝕刻碳系硬遮罩 24»依據本發明之—實施例，該FinFET之硬遮罩具有一3 層結構硬遮罩圖案。 參考第3C圖，沉積、曝光及顯影一光阻以形成一第一 光阻圖案27。第一光阻圖案27可以形成具有複數條直線， 而在該等直線間具有一間隔圖案。然後，使用第一光阻圖 案27選擇性乾式蝕刻矽系硬遮罩26以形成一矽系硬遮罩 圖案26A。由於它相對於氧化物系硬遮罩25之乾式蝕刻選 擇率，可容易地圖案化矽系硬遮罩26。相似於第一光阻圖 案27，矽系硬遮罩圖案2 6A可以形成具有複數條直線，而 在該等直線間具有一間隔圖案。因而，藉由矽系硬遮罩圖 案26A部分暴露氧化物系硬遮罩25之表面。參考第3D圖， 移除第一光阻圖案27以暴露矽系硬遮罩圖案26 A。 參考第3E圖，沉積、曝光及顯影一光阻以形成一第二 光阻圖案28。第二光阻圖案28覆蓋場氧化層22之至少一 通閘區域。亦即，第二光阻圖案28係一島狀圖案，該島狀 圖案覆蓋沿著該長軸方向之相鄰主動區域23的相對端及 在相鄰主動區域23間所形成之場氧化層22» 更特別地，第二光阻圖案28覆蓋在相鄰主動區域23 1329345 間所形成之場氧化層22，以及第二光阻圖案28之 分重疊相鄰主動區域23之相對端。結果，第二光 28部分暴露主動區域23之上部分及相鄰於主動區ί 場氧化層22，而在主動區域23中將形成該鰭式主 圖案》此外，第二光阻圖案28覆蓋在該主動區域中 區域的一部分，而在主動區域中將形成該鰭式主動 案。 參考第3F圖，使用第二光阻圖案28做爲一蝕 以乾式蝕刻矽系硬遮罩26Α所暴露之氧化物系硬遮 隨後乾蝕刻在氧化物系硬遮罩25下方所形成之碳 罩24。在乾式蝕刻碳系硬遮罩24後，蝕刻及移除 阻圖案2 8。 當完成上述蝕刻製程後，在主動區域23上方形 疊硬遮罩圖案100。堆疊硬遮罩圖案100包括碳系 圖案24Α、氧化物系硬遮罩圖案25Α及矽系硬遮 26Α。堆疊硬遮罩圖案100之碳系硬遮罩圖案24Α 鰭式主動區域圖案所要形成之區域。然而，堆疊硬 案100之碳系硬遮罩圖案24Α及氧化物系硬遮罩圖 保留在該通閘區域中。 參考第3G圖，藉由使用堆疊硬遮罩圖案100做 刻障蔽之乾式蝕刻製程選擇性地使在該開放區域中 之場氧化層22凹入（29 Α)。因此，使該主動區域突 成一主動區域圖案29Β。該主動區域圖案29Β·係一 動區域圖案，以及以下被稱爲該鰭式主動區域圖案 兩端部 阻圖案 突23之 動區域 之通閘 區域圖 刻罩幕 罩25。 系硬遮 第二光 成一堆 硬遮罩 罩圖案 開放該 遮罩圖 案25Α 爲一餓 所配置 出以形 鰭式主 29Β。 -10- 1329345 當餓刻場氧化層22時，亦軸刻及移除砂系硬遮罩圖案26A 及氧化物系硬遮罩圖案25Α»以第3G圖中之虛線來表示所 移除之砂系硬遮罩圖案26A及氧化物系硬遮罩圖案25A。 在形成主動區域圖案2 9B後，只保留碳系硬遮罩圖案 24A。此意味著在形成主動區域圖案29B中使用碳系硬遮 罩圖案24A做爲一硬遮罩。此外，在該通閘區域上方亦保 留碳系硬遮罩圖案24A。因此，碳系硬遮罩圖案24A可防 止對應於該通閘區域之場氧化層的損失。由於該保留碳系 硬遮罩圖案24 A，只在相鄰於鰭式主動區域圖案2 9B之場 氧化層中形成一凹口 29A(見第4B圖）。 參考第3H圖，移除碳系硬遮罩圖案24A。可以藉由一 使用氧等離子之剝離製程以移除碳系硬遮罩圖案24 A。 參考第31圖，在鰭式主動區域圖案2 9B上方成一閘極 絕緣層3 0。可以使用一氮化絕緣層來形成閘極絕緣層3 0， 以便防止摻入複晶矽中之硼的穿透。閘極絕緣層3 0可以由 Si ON或Hf Si ON所形成。接著，在閘極絕緣層30上方形成 —閘極電極31。閘極電極31可以由一原處硼-摻雜複晶矽 所形成（以下稱爲一P-型複晶矽）。硼之濃度可以在約1〇19 atoms/cm3至約1021 atoms/cm3之範圍內，以及複晶砂之沉 積厚度可以在約 5 00A至約1，5 00人之範圍內。如果該 FinFET之閘極電極31係由該p-型複晶矽所形成，則硼之 濃度在所有位置上係均勻的。因此，增加一臨界電壓而不 會使關閉漏電流特性劣化。
第4A圖描述沿著第3F圖之線ΙΙ_ΙΓ的剖面圖。第4A 1329345 圖顯示在場氧化層22之通閘區域P上方形成碳系硬遮罩圖 案24八及氧化物系硬遮罩圖案25A。 第4B圖描述沿著第3G圖之線11-11'的剖面圖。在在 場氧化層22之通閘區域P上方形成碳系硬遮罩圖案24 A。 因此，只在相鄰於該鰭式主動區域圖案29B之場氧化層22 中形成凹口 29 A。防止碳系硬遮罩圖案24A所覆蓋之場氧 化層22的保留區域受到損失。碳系硬遮罩圖案24A所覆蓋 之場氧化層22的一部分影響該主動區域，而在該主動區域 處將連接一儲存節點。 第4C圖描述沿著第3H圖之線ΙΙ-ΙΓ的剖面圖。參考 第3H及4C圖，當剝離碳系硬遮罩圖案24A時，在主動區 域23中形成鰭式主動區域圖案2 9B。此外，在場氧化層22 之通閘區域P中沒有蝕刻損失之發生，以及只在相鄰於鰭 式主動區域圖案29B之區域中形成凹口 29A。在形成該鰭 式主動區域圖案中，部分蝕刻該場氧化層，因而防止對該 主動區域之影響，其中該儲存節點將連接至該主動區域。 第5A至5D圖描述一種用以依據本發明之一實施例製 造一具有該FinFET之半導體裝置的方法。半導體基板21 界定一單兀區域及一周邊區域。該單元區域係一 NMOS區 域及該周邊區域被分割成爲一NMOS區域及一 PMOS區域。
參考第5A圖，在一具有一鰭式主動區域圖案29B之 半導體基板21上方形成一閘極絕緣層3〇。在形成閘極絕 緣層30前，在該單元區域中形成鰭式主動區域圖案29B， 在此時該周邊區域具有一二維平面結構。藉由第3A至3H -12- 1329345 圖中所述之製程形成鰭式主動區域圖案2 9B。閘極絕緣層 30可以由一氮化絕緣層所形成，以便防止摻入複晶矽中之 硼的穿透。閘極絕緣層30可以由SiON或HfSiON所形成。 參考第5B圖，在閘極絕緣層30上方形成用於一閘極 電極之濃摻雜P-型（P + )複晶矽31。該P-型複晶矽31可以 是一原處硼-摻雜複晶砂（in-situ boron-doped polysilicon)。 硼之濃度可以在約1〇19 atoms/cm3至約1021 atoms/cm3之 範圍內，以及複晶矽之沉積厚度可以在約50 〇A至約1，50 〇A 之範圍內。 參考第5C圖，藉由使用一覆蓋該單元區域及該PMOS 區域之離子佈植障蔽32將磷離子Ph植入該NMOS區域之 P-型複晶矽31。調整磷離子Ph之劑量以改變P-型複晶矽 31至一N-型複晶矽。例如：當該P-型複晶矽內之硼濃度 爲102<) atoms/cm3時，藉由以1016 atoms/cm3之劑量植入 磷離子以改變該P-型複晶矽至一濃摻雜N-型（N + )複晶矽 31A。離子植入障蔽32之側面可以延伸於場氧化層22上 方。離子植入障蔽32可以是一光阻圖案。參考第5D圖， 移除離子植入障蔽32。 因爲將該等磷離子只植入該NMOS區域中，所以該濃 摻雜P-型（P + )複晶矽31保留在該單元區域及該PMOS區域 中，然而該濃摻雜N-型（N + )複晶矽31A係形成於該NMOS 區域中。結果，該單元區域之Fin FET的閘極電極及該PMOS 區域之閘極電極係由摻擁有該Ρ·型雜質之P -型複晶矽31 所形成，以及該NMOS區域之閘極電極係由摻雜有該Ν-型 -13- 1329345 雜質之N-型複晶矽31 A所形成。 如以上所述，當使用P-型複晶矽31做爲在該單元區域 中之FinFET的閘極電極時，該硼濃度在所有位置上係均勻 的。因此，該臨界電壓增加而不會使該關閉漏電流特性劣 化。 在使用該鰭式罩幕以蝕刻該場氧化層中，部分蝕刻該 場氧化層，以抑制對該主動區域（其中該儲存節點將連接至 該主動區域）之影響及改善裝置特性（例如，資料保留時 間）。再者，因爲使用該P-型複晶矽做爲該FinFET之閘極 電極，其中在該P -型複晶矽中之所有位置上均勻地摻雜P-型摻雜（例如：硼），所以可改善該電流驅動能力而不會有 該關閉漏電流特性之降低。 雖然已以幾個實施例來描述本發明，但是熟悉該項技 藝者將明顯易知在不脫離下面請求項所界定之本發明的精 神及範圍內可以實施各種變更及修改。 【圖式簡單說明】 第1A至1C圖描述一種用以製造一傳統FinFET之方 法。 第2A圖描述沿著第1C圖之線II-II·的剖面圖。 第2B圖描述在1，〇〇〇個單元陣列中之單元電晶體的臨 界電壓之測量結果。 第3A至31圖描述一種依據本發明之—實施例製造一 FinFET之方法。 第4A圖描述沿著第3F圖之線II-II1的剖面圖。 -14- 1329345 第4B圖描述沿著第3G圖之線II-ΙΓ的剖面圖。 第4C圖描述沿著第3Η圖之線II-II'的剖面圖。 第5Α至5D圖描述一種用以依據本發明之一實施例製 造一具有一 FinFET之半導體裝置的方法。 【主要元件符號說明】
11 半 導 體 基 板 12 場 氧 化 層 13 主 動 Ion 域 14 鰭 式 罩 幕 1 5 A 凹 □ 1 5B 鰭 式 主 體 丨品. 域 圖 案 16 閘 極 絕 緣 層 17 閘 極 電 極 18 側 面 摻 雜 19 上 面 摻 雜 2 1 半 導 體 基 板 22 場 氧 化 層 23 主 動 Ion 域 24 碳 系 硬 遮 罩 24 A 碳 系 硬 遮 罩 圖 案 25 氧 化 物 系 硬 遮 罩 25 A 氧 化 物 系 硬 遮 罩 圖案 26 矽 系 硬 遮 罩 26 A 矽 系 硬 遮 罩 圖 案 -15- 1329345 27 第 -- 光 阻 圖 案 28 第 二 光 阻 圖 案 29 A 凹 □ 29B 鰭 式 主 動 Inn 域圖案 30 閘 極 絕 緣 層 3 1 閘 極 電 極 (P -型複晶 矽） 3 1 A 濃 摻 雜 N -型 [(N + )複 晶砂 32 離 子 佈 植 障 蔽 100 堆 叠 硬 遮 罩 圖案 P 通 閘 丨品 域 Ph 磷 離 子
-16-

Claims (1)

1329345 十、申請專利範圍： 1. 一種用以製造一半導體裝置之方法，該方法包括： 在一基板中形成一裝置隔離結構以界定主動區域； '形成一硬遮罩圖案，以開放一用以界定一主動區域圖 •案之區域並覆蓋該裝置隔離結構； 藉由使用該硬遮罩圖案做爲一蝕刻障蔽，選擇性使在 該開放區域中所形成之裝置隔離結構凹入，以形成該主 動區域圖案； • 移除該硬遮罩圖案； 在該基板上方形成一閘極絕緣層，以覆蓋至少該主動 區域圖案；以及 在該閘極絕緣層上方形成一閘極電極，以覆蓋至少該 主動區域圖案。 2·如申請專利範圍第1項之方法，其中該主動區域包括一 鰭式主動區域圖案。 3.如申請專利範圍第1項之方法，其中該硬遮罩圖案之一 ® 部分係形成用以覆蓋該等相鄰主動區域之相對端及在該 等相鄰主動區域間所形成之裝置隔離結構。 如申請專利範圍第3項之方法，其中該硬遮罩圖案係形 成具有一3層結構硬遮罩圖案。 5.如申請專利範圍第4項之方法’其中該3層結構硬遮罩 圖案之形成包括： 形成一碳系硬遮罩及一氧化物系硬遮罩； 在該氧化物系硬遮罩上方形成一矽系硬遮罩圖案，該 -17- 1329345 砂系硬遮罩圖案具有一形成有複數條直線之圖案，而在 該等直線間具有間隔圖案； 在該矽系硬遮罩圖案上方形成一島狀罩幕圖案，以覆 盍該等相鄰主動區域之相對端及在該等相鄰主動區域間 所配置之裝置隔離結構；以及 使用該該罩幕圖案及該矽系硬遮罩圖案做爲一蝕刻障 蔽以蝕刻該氧化物系硬遮罩及該碳系硬遮罩。 6·如申請專利範圍第5項之方法，其中該矽系硬遮罩圖案 之形成包括： 在該氧化物系硬遮罩上方形成一矽系硬遮罩； 在該砂系硬遮罩上方形成~凹式罩幕，該凹式罩幕具 有一形成有複數條直線之圖案，而在該等直線間具有間 隔圖案： 使用該凹式罩幕做爲一鈾刻障蔽’触刻該砂系硬遮罩 以形成該矽系硬遮罩圖案；以及 移除該凹式罩幕》 7. 如申請專利範圍第5項之方法’其中該碳系硬遮罩包括 一非晶質碳層》 8. 如申請專利範圍第7項之方法，其中該碳系硬遮罩係形 成有從約Ι,ΟΟΟΑ至約2,〇〇〇A範圍之厚度。 9. 如申請專利範圍第5項之方法，進一步包括： 在該碳系硬遮罩與該基板間形成—氧化層至約1〇〇入 或更小之厚度。 10.如申請專利範圍第5項之方法，其中使用氧氮化矽層或 1329345 氧化矽層以形成該氧化物系硬遮罩。 11. 如申請專利範圍第10項之方法，其中該氧化物系硬遮罩 係形成有約200A至約600A範圍之厚度》 12. 如申請專利範圍第5項之方法，其中該矽系硬遮罩包括 一非晶質砂或一複晶砂。 13. 如申請專利範圍第12項之方法，其中該矽系硬遮罩係形 成有約200A至約400A範圍之厚度。 14. 如申請專利範圍第1項之方法，其中該閘極絕緣層包括 —氮化絕緣層。 15. 申請專利範圍第14項之方法，其中該氮化絕緣層包括 SiON 或 HfSiON。 16. 如申請專利範圍第1項之方法，其中該閘極電極包括摻 雜有P-型雜質之複晶矽。 口·如申請專利範圍第16項之方法，其中該p-型雜質係硼。 18.如申請專利範圍第17項之方法，其中該硼之濃度係在約 10l9atoms/cm3 至約 1021 atoms/cm3 之範圍內。 〗9·如申請專利範圍第16項之方法，其中該複晶矽係形成有 約500A至1，5 00A範圍之厚度。 20如申請專利範圍第1項之方法，其中該基板界定一形成 有該鰭式主動區域圖案之單元區域及一形成有一平面主 動區域之周邊區域，以及該閘極電極之形成包括： 形成摻雜有P-型雜質之P-型複晶矽；以及 將N-型雜質摻雜至該周邊區域中所形成之P-型複晶矽 的一部分中。 -19- 1329345 21. 如申請專利範圍第2〇項之方法，其中將該周邊區域分割 成一 NMOS區域及一 PMOS區域，以及該單元區域係一 NMOS區域’將該N-型雜質摻雜至該NMOS區域之P-型 複晶矽中。 22. 如申請專利範圍第21項之方法，其中該p_型雜質係硼且 該N-型雜質係磷。 23. 如申請專利範圍第22項之方法，其中該硼之濃度係在約 l〇l9atoms/cm3 至約 1〇21 atoms/cm3 之範圍內。 Φ 24.如申請專利範圍第20項之方法，其中該p -型複晶矽係形 成有約500A至約1，50〇Α範圍之厚度。
-20 -
TW095149209A 2006-09-29 2006-12-27 Method for fabricating a semiconductor device with a finfet TWI329345B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096463A KR100801315B1 (ko) 2006-09-29 2006-09-29 돌기형트랜지스터가 구비된 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW200816325A TW200816325A (en) 2008-04-01
TWI329345B true TWI329345B (en) 2010-08-21

Family

ID=39256153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095149209A TWI329345B (en) 2006-09-29 2006-12-27 Method for fabricating a semiconductor device with a finfet

Country Status (5)

Country Link
US (1) US7915108B2 (zh)
JP (1) JP2008091905A (zh)
KR (1) KR100801315B1 (zh)
CN (1) CN100570840C (zh)
TW (1) TWI329345B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100317194A1 (en) * 2009-06-12 2010-12-16 Nanya Technology Corporation Method for fabricating opening
JP5555211B2 (ja) 2011-09-06 2014-07-23 株式会社東芝 半導体装置及びその製造方法
US8629038B2 (en) 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
JP5856545B2 (ja) * 2012-07-06 2016-02-09 株式会社東芝 半導体装置及びその製造方法
US8722494B1 (en) 2012-11-01 2014-05-13 International Business Machines Corporation Dual gate finFET devices
US9735275B2 (en) 2015-12-18 2017-08-15 International Business Machines Corporation Channel replacement and bimodal doping scheme for bulk finFET threshold voltage modulation with reduced performance penalty
US9991118B2 (en) 2016-01-20 2018-06-05 Applied Materials, Inc. Hybrid carbon hardmask for lateral hardmask recess reduction
CN107622940B (zh) * 2017-09-01 2019-09-27 中国科学院上海技术物理研究所 一种易去胶的高能离子注入多层掩膜的制备方法
US10431686B1 (en) * 2018-09-10 2019-10-01 Qualcomm Incorporated Integrated circuit (IC) employing a channel structure layout having an active semiconductor channel structure(s) and an isolated neighboring dummy semiconductor channel structure(s) for increased uniformity
CN114868225A (zh) * 2019-12-09 2022-08-05 恩特格里斯公司 由多种阻障材料制得的扩散阻障和其相关物品与方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495852B (en) 1999-03-18 2002-07-21 Taiwan Semiconductor Mfg Forming method of MOSFET with recessed self-aligned metal silicide contact and extended source/drain junction
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
TW586164B (en) 2002-06-10 2004-05-01 Intelligent Sources Dev Corp Method of forming a nanometer-gate MOSFET device
US6884733B1 (en) * 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
JP4094379B2 (ja) * 2002-08-27 2008-06-04 エルピーダメモリ株式会社 半導体装置及びその製造方法
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
TW574746B (en) 2002-12-19 2004-02-01 Taiwan Semiconductor Mfg Method for manufacturing MOSFET with recessed channel
JP4410685B2 (ja) 2002-12-19 2010-02-03 インターナショナル・ビジネス・マシーンズ・コーポレーション フィン型ｆｅｔを形成する方法
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
KR100517559B1 (ko) * 2003-06-27 2005-09-28 삼성전자주식회사 핀 전계효과 트랜지스터 및 그의 핀 형성방법
KR100533394B1 (ko) * 2004-01-08 2005-12-06 매그나칩 반도체 유한회사 트랜지스터 제조 방법
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
JP2005259939A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
KR100607177B1 (ko) * 2004-04-06 2006-08-01 삼성전자주식회사 비대칭 채널영역을 갖는 트랜지스터를 구비하는 반도체 소자 및 그 제조방법.
KR100642632B1 (ko) * 2004-04-27 2006-11-10 삼성전자주식회사 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들
DE102005022306B4 (de) 2004-05-17 2009-12-31 Samsung Electronics Co., Ltd., Suwon Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Fin-Feldeffekttransistor (FinFET)
JP2006054431A (ja) * 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
US7274053B2 (en) 2004-11-05 2007-09-25 International Business Machines Corporation Fin device with capacitor integrated under gate electrode
KR101038308B1 (ko) * 2004-12-28 2011-06-01 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
KR100596889B1 (ko) * 2005-03-22 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20060124387A (ko) * 2005-05-31 2006-12-05 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100652419B1 (ko) * 2005-07-28 2006-12-01 삼성전자주식회사 핀형 트랜지스터의 게이트 형성 방법

Also Published As

Publication number Publication date
KR100801315B1 (ko) 2008-02-05
CN101154596A (zh) 2008-04-02
TW200816325A (en) 2008-04-01
US7915108B2 (en) 2011-03-29
JP2008091905A (ja) 2008-04-17
CN100570840C (zh) 2009-12-16
US20080081405A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
TWI329345B (en) Method for fabricating a semiconductor device with a finfet
US7394116B2 (en) Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same
KR100576361B1 (ko) 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
US20050202618A1 (en) Semiconductor device and manufacturing method of the same
US7842594B2 (en) Semiconductor device and method for fabricating the same
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US7348254B2 (en) Method of fabricating fin field-effect transistors
US8039327B2 (en) Transistor forming methods
US20190393096A1 (en) Semiconductor device and fabrication method thereof
JP3360064B2 (ja) 半導体素子の製造方法
JP2003197907A (ja) エピタキシャル層を利用するトランジスター構造及びその製造方法
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
US6498379B1 (en) Semiconductor device and method for fabricating same
CN109599366B (zh) 半导体器件及其形成方法
JP2005116952A (ja) トレンチキャパシタ及びその製造方法
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
US20060145259A1 (en) Fin field-effect transistor and method for fabricating the same
EP4358153A1 (en) Semiconductor transistor
KR100660327B1 (ko) 반도체 소자의 트랜지스터 및 그 형성방법
CN109273407B (zh) 半导体器件及其形成方法
KR100720510B1 (ko) 반도체 소자의 트랜지스터 및 그 형성방법
KR20080069427A (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR101159691B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees