CN107622940B - 一种易去胶的高能离子注入多层掩膜的制备方法 - Google Patents

Abstract

本发明公开了一种易去胶的高能离子注入多层掩膜的制备方法。所述的多层掩膜为一种具有翼缘式横截面的光致抗蚀剂多层掩膜。该掩膜的制作工艺在注入阻挡层上制备一层牺牲过渡层介质膜，然后在该过渡介质膜上制作图形化的光致抗蚀剂掩膜。采用湿法腐蚀或湿法腐蚀辅助的等离子体干法刻蚀，以光致抗蚀剂图形为掩膜，腐蚀牺牲过渡层，通过控制腐蚀速率和时间，使牺牲过渡层图形边缘相对于光致抗蚀剂掩膜缩进固定宽度，制备出具有翼缘式侧壁结构的三层复合掩膜。本发明的复合掩膜可以避免高能离子轰击下光致抗蚀剂掩膜边缘变性所导致的去胶困难，常规的去胶液浸泡即可完全去除光致抗蚀剂掩膜，避免了擦拭芯片表面带来的机械损伤，提高了芯片的表面质量。

Description

一种易去胶的高能离子注入多层掩膜的制备方法

技术领域

本发明涉及微电子工艺中的掩膜技术，具体指一种用于注入能量大于200keV的高能离子注入多层掩膜的制备方法。

背景技术

在微电子工艺中，离子注入掺杂技术具有高精度的掺杂剂量均匀性和工艺可重复性，并且离子注入为非平衡过程，使掺杂过程不受固溶度、扩散系数等因素的影响，理论上可以实现任意材料基体表面的任意浓度掺杂。离子的注入深度或平均投影射程与注入离子的原子量、注入能量及被注入基体材料的原子质量有关，即注入离子越轻、基体材料原子质量越小、离子注入能量越大，注入深度越深。而制备p-on-n型的HgCdTe红外光电二极管平面结器件，通常需要在HgCdTe这样组分原子质量很大的材料中注入原子质量较大的As离子，为了保证器件所需的杂质分布深度，必须将注入能量提高到300keV以上(通常，注入能量大于200keV为高能注入)。在这样高能量的重核离子轰击下，不仅HgCdTe基体材料表层会产生注入诱导损伤，常规的光致抗蚀剂掩膜也会发生变性甚至皲裂，从而导致非注入区的漏注和注入后掩膜无法去除干净。

目前，硅基的半导体器件工艺中通常采用图形化的硬质注入掩膜来代替光致抗蚀剂掩膜。如，京东方科技采用一次构图工艺在基板表面制备形成石墨掩膜(参考文献：一种离子注入的方法.中国发明专利,CN103972062A)；南车时代电气以二氧化硅作为第一阻挡层，在非注入区的SiO₂阻挡层上形成第二或第三层SiO₂阻挡层使注入离子停留在阻挡层内无法进入基底材料，实现选择性注入(参考文献：碳化硅离子注入掺杂掩膜结构及其制备方法.中国发明专利,CN104882369A)；华力微电子在衬底表面依次沉积非晶态碳层、硬掩膜层，在覆盖光致抗蚀剂，经过光刻和多次图形化刻蚀，制备出非晶态碳层掩膜(参考文献：一种离子注入阻挡层的制作方法.中国发明专利,CN102683184A)。硬性注入掩膜虽然不存在受攻击皲裂变性的问题，但是其工艺复杂、需多部光刻及刻蚀，引入了更大的注入区尺寸误差，并且提高了制造成本。因此，需要考虑采用现有技术以外的工艺方案来解决高能离子注入光致抗蚀剂掩膜易变性及去胶困难的问题。

发明内容

本发明的目的是提供一种易于去除的用于注入能量200keV以上的高能离子注入多层掩膜结构的制备方法。

本发明中的多层掩膜结构包括注入阻挡层1、牺牲过渡层2、图形化光致抗蚀剂掩膜层3；其结构为：底层为注入阻挡层1，中部为腐蚀出注入区的牺牲过渡层2，顶部为图形化的光致抗蚀剂掩膜层3；

所述的注入阻挡层1为40～300nm后的介质膜层，以碲镉汞衬底为例，注入阻挡层材料可为：碲化锌、碲化镉；

所述的牺牲过渡层2为与注入阻挡层1材料不同的介质膜层，厚度≤注入区尺寸误差限/注入角度正切值，以光致抗蚀剂图形为掩膜腐蚀去除牺牲过渡层2相应的注入区域，牺牲过渡层2的腐蚀剂不与注入阻挡层1反应或者对注入阻挡层1的腐蚀速率远小于牺牲过渡层2(对注入阻挡层1的腐蚀速率＜牺牲过渡层2的腐蚀速率/100)，以注入阻挡层1为碲化镉为例，牺牲过渡层2可选用二氧化硅或硫化锌，厚度为50～400nm。

本发明所述的多层复合掩膜的制备方法是指在衬底表面依次沉积注入阻挡层、牺牲过渡层，再涂覆光致抗蚀剂层，经过光刻图形化定义出光致抗蚀剂掩膜的注入区，然后采用湿法腐蚀或者湿法腐蚀辅助的等离子体干法刻蚀方法，以图形化光致抗蚀剂掩膜层为刻蚀掩膜，去除注入区内的牺牲过渡层，并且通过控制湿法腐蚀速率和时间，使牺牲过渡层图形边缘相对于光致抗蚀剂掩膜边缘缩进一定宽度，形成具有翼缘侧壁结构的多层注入掩膜。

掩膜的制备方法的工艺步骤具体如下：

1)在衬底上沉积一层注入阻挡层1薄膜，然后再沉积一层牺牲过渡层2薄膜，牺牲过渡层2的厚度≤注入区外扩误差限/tan(离子入射角度)，该牺牲过渡层2的腐蚀剂不腐蚀注入阻挡层1或对注入阻挡层1的腐蚀速率远小于牺牲过渡层2(对注入阻挡层1的腐蚀速率＜牺牲过渡层2腐蚀速率/100)。

2)将已沉积注入阻挡层1和牺牲过渡层2的芯片清洗干净并烘干，在芯片表面旋转涂覆光致抗蚀剂，并对芯片进行选择性曝光和显影，定义出光致抗蚀剂掩膜层3的注入区。

3)采用湿法腐蚀法或湿法腐蚀辅助的干法刻蚀法，以光致抗蚀剂注入区图形为刻蚀掩膜，去除注入区内的牺牲过渡层2，并通过控制湿法腐蚀速率和时间，利用横向过腐蚀，使牺牲过渡层2腐蚀图形边缘相对于光致抗蚀剂掩膜3边缘缩进0.5～3微米宽度，制备出具有翼缘式侧壁结构的三层复合掩膜。

4)将注入后的芯片浸泡在去胶液中3～6小时，去除光致刻蚀剂掩膜3，再依次湿法腐蚀去除牺牲过渡层2和注入阻挡层1。

本发明的有益效果是：

1注入阻挡层与光致抗蚀剂掩膜层之间制备了牺牲过渡层，将光致抗蚀剂掩膜层与阻挡层隔离开，防止受注入离子轰击的光致抗蚀剂掩膜变性硬化粘结在阻挡层上，难以去除。

2采用湿法腐蚀工艺，利用横向过腐蚀牺牲过渡层，使牺牲过渡层的边缘相对于光致抗蚀剂掩膜边缘缩进特定尺寸，制备出具有翼缘式侧壁结构的三层复合掩膜。由于光致抗蚀剂的曝光显影工艺特性，其掩膜图形边缘最容易受到注入离子轰击而发生严重变性，从而在后续工艺中残留在芯片表面难以去除。翼缘式侧壁结构可使光致抗蚀剂掩膜边缘部分悬空，避免了离子轰击变性导致的粘结问题。在后续的去胶工艺中极易去除。

附图说明

图1是本发明的结构示意图。

图2是本发明多层掩膜的制备和去除工艺流程图。

图3是采用传统注入阻挡层上光致抗蚀剂掩膜结构经过高能离子注入后注入区边缘残留的变性掩膜。

图4是本发明多层掩膜样品的顶视显微照片。

图5是经过去胶液浸泡若干小时后光致抗蚀剂掩膜自然剥离。

具体实施方式

下面结合附图，说明本发明的具体实施方式。

本具体实施例只是对本发明的解释，并不是对本发明的限制，本专业领域技术人员在阅读完本说明书后可根据需要对本实施例做出修改，但只要在本发明的权利要求范围内都受专利法保护。

本发明的实施例在衬底表面依次沉积注入阻挡层、牺牲过渡层，再涂覆光致抗蚀剂层，经过光刻图形化定义出光致抗蚀剂掩膜的注入区，然后采用湿法腐蚀或者湿法腐蚀辅助的等离子体干法刻蚀方法，以图形化光致抗蚀剂掩膜层为刻蚀掩膜，去除注入区内的牺牲过渡层，并且通过控制湿法腐蚀速率和时间，使牺牲过渡层图形边缘相对于光致抗蚀剂掩膜边缘缩进一定宽度，形成具有翼缘侧壁结构的多层注入掩膜，如附图1所示。

实施例1：

在衬底上热蒸发沉积一层40nm厚的碲化镉薄膜作为注入阻挡层，然后再热蒸发沉积一层70nm厚的硫化锌薄膜作为牺牲过渡层，根据牺牲过渡层硫化锌的厚度≤注入区外扩误差限/tan(离子入射角度)，对于0.1μm的注入区外扩误差、注入倾角为7°来说，硫化锌层的厚度小于800nm就满足条件。

将已沉积注入阻挡层和牺牲过渡层的芯片清洗干净并烘干，在芯片表面旋转涂覆光致抗蚀剂AZ1500，并对芯片进行选择性曝光和显影，定义出光致抗蚀剂掩膜注入区。

以光致抗蚀剂注入区图形为刻蚀掩膜，用纯盐酸在0℃温度下，腐蚀注入区3～4秒，去除注入区内的硫化锌层，并利用横向过腐蚀，使硫化锌层腐蚀图形边缘相对于光致抗蚀剂掩膜边缘缩进1微米宽度(如图4所示)，制备出具有翼缘式侧壁结构的三层复合掩膜(如图1所示)。

将离子注入后的芯片在去离子水中漂洗10-15分钟，干燥氮气吹干，然后浸泡在去胶液AZ700中3～6小时后，光致刻蚀剂掩膜脱离芯片表面，很容易去除干净，无需擦拭且无残留(如图5所示)，再依次纯盐酸腐蚀3～5秒去除硫化锌层，用HNO₃：HF：K₂Cr₂O₇的水溶液腐蚀1～2秒去除注入阻挡层碲化镉。最后，用去离子水漂洗10分钟后，干燥氮气吹干芯片。最终得到表面洁净无残留光致抗蚀剂掩膜的注入后芯片，经过精洗就可以进行退火、腐蚀、钝化等手续工艺。

实施例2：

在衬底上热蒸发沉积一层300nm厚的碲化镉薄膜作为注入阻挡层，然后再热蒸发沉积一层300nm厚的硫化锌薄膜作为牺牲过渡层，根据牺牲过渡层硫化锌的厚度≤注入区外扩误差限/tan(离子入射角度)，对于0.1μm的注入区外扩误差、注入倾角为7°来说，硫化锌层的厚度小于800nm就满足条件。

将已沉积注入阻挡层和牺牲过渡层的芯片清洗干净并烘干，在芯片表面旋转涂覆光致抗蚀剂AZ5200，并对芯片进行选择性曝光和显影，定义出光致抗蚀剂掩膜注入区。

以光致抗蚀剂注入区图形为刻蚀掩膜，用纯盐酸在0℃温度下，腐蚀注入区4～6秒，去除注入区内的硫化锌层，并利用横向过腐蚀，使硫化锌层腐蚀图形边缘相对于光致抗蚀剂掩膜边缘缩进1微米宽度(如图4所示)，制备出具有翼缘式侧壁结构的三层复合掩膜(如图1所示)。

将离子注入后的芯片在去离子水中漂洗10-15分钟，干燥氮气吹干，然后浸泡在去胶液AZ700中3～6小时后，光致刻蚀剂掩膜脱离芯片表面，很容易去除干净，无需擦拭且无残留(如图5所示)，再依次纯盐酸腐蚀5～8秒去除硫化锌层，用HNO₃：HF：K₂Cr₂O₇的水溶液腐蚀4～7秒去除注入阻挡层碲化镉。最后，用去离子水漂洗10分钟后，干燥氮气吹干芯片。最终得到表面洁净无残留光刻胶掩膜的注入后芯片，经过精洗就可以进行退火、腐蚀、钝化等手续工艺。

实施例3：

在衬底上热蒸发沉积一层200nm厚的碲化镉薄膜作为注入阻挡层，然后再热蒸发沉积一层70nm厚的硫化锌薄膜作为牺牲过渡层，根据牺牲过渡层硫化锌的厚度≤注入区外扩误差限/tan(离子入射角度)，对于0.1μm的注入区外扩误差、注入倾角为7°来说，硫化锌层的厚度小于800nm就满足条件。

将已沉积注入阻挡层和牺牲过渡层的芯片清洗干净并烘干，在芯片表面旋转涂覆光致抗蚀剂AZ5200，并对芯片进行选择性曝光和显影，定义出光致抗蚀剂掩膜注入区。

以光致抗蚀剂注入区图形为刻蚀掩膜，以Ar:CH₄:H₂混合气体为刻蚀气体，采用感应耦合等离子体(ICP)刻蚀工艺刻蚀去除注入区内的硫化锌层，然后用纯盐酸在0℃温度下，横向腐蚀1～2秒，使硫化锌层腐蚀图形边缘相对于光致抗蚀剂掩膜边缘缩进1～2微米宽度(如图4所示)，制备出具有翼缘式侧壁结构的三层复合掩膜(如图1所示)。

将离子注入后芯片在去离子水中漂洗10-15分钟，干燥氮气吹干，然后浸入去胶液AZ700中3～6小时后，光致刻蚀剂掩膜脱离芯片表面，很容易去除干净，无需擦拭且无残留(如图5所示)，再依次纯盐酸腐蚀3～4秒去除硫化锌层，用HNO₃:HF:K₂Cr₂O₇的水溶液腐蚀3～6秒去除注入阻挡层碲化镉。最后，用去离子水漂洗10分钟后，干燥氮气吹干芯片。最终得到表面洁净无残留光刻胶掩膜的注入后芯片，经过精洗就可以进行退火、腐蚀、钝化等手续工艺。

图3是采用常规的阻挡层上光致抗蚀剂注入掩膜工艺在离子注入、去胶及去除阻挡层后，光致抗蚀剂掩膜边缘在高能离子轰击作用下发生变性，并粘结在芯片表面无法去除干净。

图4是所制备的具有翼缘式侧壁结构的注入掩膜的顶视显微照片。从图中可以看出，光致抗蚀剂掩膜下的牺牲过渡层边缘相对于光致抗蚀剂掩膜边缘缩进约1微米。通过精确控制牺牲过渡层的腐蚀速率和腐蚀时间，获得了缩进距离均匀的翼缘式复合注入掩膜结构。

图5为离子注入后的芯片在经过去离子水清洗并吹干后，在去胶液AZ700中浸泡约4小时后，无需擦拭清理，光致抗蚀剂掩膜自行脱落，显微镜观察芯片表面无光致抗蚀剂掩膜残留。

Claims (1)

1.一种易去胶的高能离子注入多层掩膜的制备方法，所述的多层掩膜结构为：底层为注入阻挡层(1)，中部为牺牲过渡层(2)，顶部为图形化的光致抗蚀剂掩膜层(3)，其特征在于：所述的多层掩膜的制备方法包括如下步骤：

1)在衬底上沉积一层注入阻挡层(1)薄膜，然后再沉积一层牺牲过渡层(2)薄膜，牺牲过渡层(2)的厚度≤注入区外扩误差限/tan(离子入射角度)；牺牲过渡层(2)的腐蚀剂不腐蚀注入阻挡层(1)或对注入阻挡层(1)的腐蚀速率远小于牺牲过渡层(2)，即对注入阻挡层(1)的腐蚀速率＜牺牲过渡层腐蚀速率/100；

2)将已沉积注入阻挡层(1)和牺牲过渡层(2)的芯片清洗干净并烘干，在芯片表面旋转涂覆光致抗蚀剂，并对芯片进行选择性曝光和显影，定义出注入区的光致抗蚀剂掩膜层(3)；

3)采用湿法腐蚀法或湿法腐蚀辅助的干法刻蚀法，以光致抗蚀剂注入区图形为刻蚀掩膜，去除注入区内的牺牲过渡层(2)，并通过控制腐蚀速率和时间，利用湿法横向过腐蚀，使牺牲过渡层(2)腐蚀图形边缘相对于光致抗蚀剂掩膜(3)边缘缩进0.5～3微米宽度，制备出具有翼缘式侧壁结构的三层复合掩膜；

4)将注入后的芯片浸泡在去胶液中3～6小时，去除光致刻蚀剂掩膜(3)，再依次湿法腐蚀去除牺牲过渡层(2)和注入阻挡层(1)。