TWI315099B - Semiconductor device and method of fabricating the same - Google Patents
Semiconductor device and method of fabricating the same Download PDFInfo
- Publication number
- TWI315099B TWI315099B TW095114492A TW95114492A TWI315099B TW I315099 B TWI315099 B TW I315099B TW 095114492 A TW095114492 A TW 095114492A TW 95114492 A TW95114492 A TW 95114492A TW I315099 B TWI315099 B TW I315099B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- electrode
- region
- metal electrode
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 238000002955 isolation Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 229910052744 lithium Inorganic materials 0.000 claims 1
- 210000004508 polar body Anatomy 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 208000037998 chronic venous disease Diseases 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 241000282994 Cervidae Species 0.000 description 1
- 241000729176 Fagopyrum dibotrys Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003023 Mg-Al Inorganic materials 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000005577 anthracene group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000006138 lithiation reaction Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1315099 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法。 【先前技術】 之车為顯示如日本公開專利公報第腿-246873號中所說明 f衣置結構之剖面圖。該轉體裝f具有在第-導電型(N iL Λ體^域31上形y特基二極體之肖特基電極⑽論y 难暂二^以及由圍繞著該宵特基二極體之第二導電型(p型) 方U摻雜半導體層34,而所形成之該摻 i特肖特基能障二極體(Sch〇ttky barrier diode)之 ΐΪϊίίΓ^ 32間的距離不藉定夕鑠s ,士乓加,或避免濩環與肖特基電極 表絕緣層。"义’、,寺標唬44代表厚氧化膜,而52代 之陽障;有形成於半導體基板上且彼此相隔 離。然而如日來看,較佳的方式為儘量縮短距 體裝置,其具有形‘肖特旁明之半導 避免地加寬肖特基電極32 (陽極)^之體層34,無可 此舉半導。 面上係具有形成於其“:== = 5 1315099 於肖4寸基電極32時’空乏層(depleti〇n㈣沉)將於p型護 導體區域31間的接面處。形成於?型護環33_ ί 接面處的空乏層一直生長到部分重疊於缺陷 之逆向漏電流增加,且難以實現高電«特 中,報第Η1:2·號所說明之料體裝置 屮鸱、笔Α责厂豆s 係以與肖特基電極32接觸之方式形成。因 33間之全部半導體區,34,形成於隔離絕緣膜44與護環 雜半導體層34之效鹿if而丨,f緣膜48位於其間。由於掺 型護環33與N型半導@ '二16 P她effect) ’此允許形成於P 缺=增;層-直延伸至 障二極體心帽特基能 利公報第邮2_號所揭露之Λ體装尺置 = 努力曰中本公開專 【發明内容】 根據本發明,係提供了一 板,具有形成在其表面部分中之置’包括:—半導體基 二極體之金屬電極,形成於該第—導—賴基能障 ϋ沿著該金屬電極之周圍而形第二導電型 刀中,一隔離絕緣膜,沿 道二冷電3L區域之表面 二導電型區域相隔而形成於該第域之周圍並與該第 便將该金輕極_於抑 區域之表面部分中,以 6 1 電極與該隔離絕緣_之部分料ϊ,覆蓋落於該金 電極之末端部分接觸。 v歧基板表面,並與該金屬 該第二導電型區域在此可 2 膜限制了金屬電極之末端部分“^域。在本發明中,該絕緣 置,此情形可使金屬電極形成 1315099 型區域及隔離絕緣膜相關之期望位置。該金屬電極 半導體基板之間成,此情形可確保金屬電極與 π 的為特基接觸’而不使該金屬電極與开π 抑制缺ρ $座,域與隔離絕緣膜間之界面處的缺陷層重疊,、‘可 此舉可:ί 導電型區域上而形成金屬電極, 有效地抑制缺半導體基板間咖基接觸,並 電場濃度。 電。亦可減少至金屬電極之末端部分的 該絕緣膜及金屬電極係以相 其它構件,故產生了縮小半導置,其間未設置 ,間的距離,故亦可改善“電極與對;極 離膜係彼此遠 區域與第—導雷咖祕 檀牛¥體衣置,俾使弟二導電型 隔離絕緣膜保持距二可;接面平面可與 域的-部如型緣臈間之第-導電型區 “;層;;:==而產生於第-導電型區域 二極體。,、了㈣㈣㈣朗耐現高刻'特基能障 根據本發明,提供了一 置的製造方法,包含:在半導極體之半導體裝 ,或中及在肖特細章二極以形成的第-導電 隔離絕緣臈,其係以盘金屬帝二° ^成區域附近形成一 二導電型區域,且二二圍 u洛於_ __與 7 1315099 半導體基板表面;以及利 成區域中形成一金屬電極。/、G、·膜作為遮罩,在該金屬電極形 在此處理中,形成第二 、 驟中的任一個可在另—個型區域之步驟及形成絕緣膜之步 中,可使用絕緣膜作為遮罩:二在半導體裝置之製造方法 處,此可在關於第二導命 屬電極形成在所期望之位置 金屬電極。 电""或及隔離絕緣膜之期望位置處形成 ' 本發明因此可抑制肖特其&_ __ .實現高壓肖特基能障二極體 早—極體中的逆向漏電流,藉以 > 【實施方式】 在此將參考舉例性之每 術之人士將瞭解可使 ^本發明。那些熟悉此項技 瞭解本發明並不褐限於用^許f其它的實施例並 以下段落將參考附圖來】:二出之貫施例。 有圖示中,任何相似元發明實施例。吾人應注意在所 省略掉重複之說日月。、予相同之茶考標號’允許因簡明而 以下實施例將論及舉例性 而第二導電型為P型。顺之例子,其中弟一導電型為N型,
I (第一實施例) 以铸體裝置之結構的剖面圖。 分中之第-導電型半導體基板102,具有形成於其表面部 能障二極(第—_區域);—_ 域104上方;—第一導146,形成於第一導電型半導體區 於第-導電型4;;== 108,沿著護環114之月 之表面H以及—隔離絕緣膜 型半導體區域104 與護環114相隔開而形成於第—導電 4 〇4之衣面部分中,以便使陽極H6與其它區域= 8 1315099 ^,以及1%極形成遮罩(an〇de_f〇rming mask) ii〇a,覆蓋落於 陽極1/6與隔離絕緣膜1〇8間之一部分中的半導體基板之表面, 並與巧極I46之末端部分相接觸。半導體裝置1〇〇更包括一隔離 ^緣膜106、一陰極形成遮罩腿、一接觸區域116、一第二絕緣 膜124以及-陰極148。在此實施例中,第一導電型半導體區域 域116係由N型雜質擴散區域所構成。護環114則 “二i^ ϊ ΐ相反之第三導電型。本實施例之護環114係以P 型雜質擴散區域來設置。 置。及陰鄉錢罩議係⑽緣膜來設 (silicide electrode) 120 eleCtmde)12;及一筮陰極148包括一第二矽化物電極(silicide 為石夕基板。 # 一金屬雜132。此實施例之半導體基板1〇2 設置==隔離絕緣賴相隔開之方式 相距更遠之方式加以設置。7第物—係以與隔離絕緣膜刚 以便於將其末端部分設置錢環ϋ物電極⑽依财式設置, 緣膜1〇8間之區域^放3=_置_之護環與隔離絕 空乏層。將護環Π4設置成盘隔離^域104間的接面處將產生 絕不重疊於缺陷層之程度成其gif膜⑽相隔至允許空乏層 -導電型半導體區域104間的接面·^層係形成於護環1U與第 導電型半導體區域谢與隔離絕緣g Z該缺陷層係形成於第-之外端部分與隔離絕緣膜1〇8之太1 08間的界面上。護環114 146與陰極148間所施加之電壓^而:卩分間的距離也依據陽極 之雜質濃度、護環114及其它條件而導電型半導體區域104 在第一導電型半導體區域104中同。 τ二乏層之最大寬度ln以下列 9 1315099 方矛,式表示之,使用第一導電型半導體區域1〇4之雜質濃度Ν〇、 f % 114之雜質濃度NA、價電數q、半導體之介電常數ε、真空 ^電常數ε〇、第一導電型半導體區域1〇4與護環114間的擴散位 能Φ〇以及陽極146與陰極148間所施加之最大電壓值ν (作者 Pimikawa 之「Handoutai Debaisu (半導體裝置)」第 1〇 版,c〇r〇na 出版有限公司,1991年2月20曰,第36頁):
解到可在弟一導電型半導體區域104與隔離絕緣膜 ⑽間的界面上以大於ln與缺陷層寬度之總和來決定距離。其 =許形成在護環1M與第—導電型半導體區域綱間之接面處 陷層。具有該結構將可減少透過缺陷層之 逆向電因^現了高電壓㈣基能障二極體。 體f 間所施加之最大電壓值v —般依據半導 帝100之使用目的而改變,一般設為15至5〇v。並 電尘半導體區域1G4之雜質濃度N及護環 =導體裝”。之使用目的而改變,而一 至 · — ’ Na=5E16 至 5E2〇 at〇ms •咖·3。 濩%< 114之外端部分與隔離絕緣膜108之末端部分 d2可具體地調整為d2,.5 " 間的距離 10':空乏層將不再與隔氟絕緣膜顺間之界:上 ί*故可•逆向電㈣漏,因而實現了高《«特基能障ϋ 導體;二:下。其可縮小半 =轉。亦可將肖特基能障二極體:電流 第-矽化物電極120之末端部分 距離山並無特別之限制n ^2^*,卜力而部分間的 要。亥弟一矽化物電極120係維持落於 10 1315099 護環114上即可’而該距離典型上可設為o.i "诅。 此實現了第一矽化物電極120之末端部分可永遠設置在護環n 上之結構。 如圖2所示,在此實施例中陽極146之第一金屬電極13〇具 有一延伸部分130a,設置為延伸於第二絕緣膜124上。在此^ i列ΐ以足以避免即使將高電壓施加於陽極146與陰極148間位於 濩裱114與隔離絕緣膜ι〇8間之第一導電型半導體區域1〇4 電極效應影響之厚絲形成第二絕緣膜124,其巾該場電極 因於延伸部分130a。 〜'之 第二絕緣膜124與陽極形成遮罩n〇a之總厚度( 型;"將依據包含該等構件之絕緣膜的介電常數二變 可设為勘nm以上,較佳地設為則nm以上。其可避 免弟-導電型半導體區域104受場電極 ^ 電麗時第-導電型半導體區域104中空乏因加 極效應起因於第:金屬電極⑽之延伸部、中该場電 尤其在f 半導體區域1()4與纟^ 面平面上方之區域中,可將金屬電極齡至hiG8,的接 免在第—導電型半導體區域1G 3中二、可避 108。 τ工之層彍政接近於隔離絕緣膜 雖然未圖示,半導體裝置1〇〇可包括— ^方之多層配線結構。第—金屬電極m之延$ = 層配線結構中之金屬層形成於相同的層中。可Ϊ夕 相同之層級的範圍,將任何電性地影響第一導1、、=中金屬層 之構件排除於第一導電型半導, ^'半V脰區域104 接面平面上方的區域之外域104與隔離絕緣膜108間的 热特別地限定第二絕緣膜12 為勘0 nm以下。其可促進諸如第二值,而典型上可設 極132之金屬電極的填充形成。 "電極130及第二金屬電 1315099 之水如圖1所示半導體裝置獅之結構沿線Μ切割 ,此實施例中第—硬化物電極12()係根據於平面圖中之矩形 護環114沿著第—矽化物電極120周圍形成,以圍 ΐΐΤιΓ〜^'與護環114她開之方式來設置隔離絕緣膜108。 離絕緣膜⑽_區域覆蓋著陽極形成遮罩ll〇a。 ^甘、電極120設置成與陽極形成遮罩110a接觸,而不允 陽極形成鮮聰重疊。換句話說,第一雜物 觸t 末端部分與雜形成鮮11Ga之末端部分係互相接 體裝I %、从至6C及7顯示製造本發明半導 第-體基板102上方形成作為n型雜質擴散區域之 中N型雜質t^=1〇4(圖4A)。第一導電型半導體區域104 T ^雜負之表面濃度可調整為1E15 a cm ,此確保了产好之宵特基接觸。 幻atoms techntilf^i ^'7^^ (self-aligning isolation 106 isolation, STI)處理切片卹了错由夂溝隔離(shallow trench locos) f(1〇Cai 〇xidati〇n 〇f silicon5 絕緣麵及隔離絕緣膜1〇8。此處,隔離 處理中,係將陽極146上可由乳化賴組成。在後續 之間。在隔離絕_⑽4離所示之兩隔離絕緣膜1〇8 基於稍後將形& >二/、隔良遇緣膜106之間形成陰極148。可 咐♦雜物電極 外端部分與隔離絕緣膜則之末^!===餅:114之 絕緣膜108間之距離。在製造半導離i2來設計兩隔離 考量處理變異來設計出各自的t脰衣置_之處理步驟中,可 12 1315099 iS 置第一絕緣膜110’以便將其作為在第-導電型半ΐ 膜生長之材料來配置第-絕緣膜則,並=能 成於其中之區域中妨赚物膜生長之厚度來ί成;ί (thermal oxidation process) «on, CVD) ^: 會妨礙在半導體基板102表面上、 ^^玄、、、。構,可此 中之區域之石夕化反應(siliddation):、有 緣膜110形成於其 成陽=====膜T籍以形 :ΐ;=案i光阻層112的先阻二始本=地透 來選擇性地移除第-絕緣膜11G,藉以七 技術 許第—導電型半導體區域ΚΗ外露於允 122之該區域。因而形成陽極形成遮、 石夕化物电極 1勘。因為陽極形成遮罩_係罩a及陰極形成遮罩 :+,上形成第一糊電==度=! 層)及接觸區域116 (為心)。首^處成f袞114 (為P+ 形成離子佈植區域中之開口的光阻層形“半欲 1315099 接著透過作為遮罩之光阻層來執行離子佈植。 山在此形成護環114以便將其外端部分與隔離絕緣膜1〇8之末 端=分間的距離調整至如上所述之也。形成護環114亦以便於允 極开》成遮罩ll〇a之末端部分落於其上。換句話說,如圖2所 不,形成護環114以便以相等於山距離之長度重疊於陽極形成遮 罩 110a。 /、接下來,典型地以濺鍍或CVD在整個半導體基板1〇2表面上 形成金屬膜118 (圖5C)。在此實施例中,金屬臈118可由Ti、 C〇、Nl等所構成。接著執行退火(annealing)以便繼續進行半導 ,^板(為矽基板)與金屬膜118間之梦化反應。在此係依據金 巧118之種類大約地设定退火溫度,而典型地在$⑻。◦與大約 800°C之範圍間選擇。在此實施例中形成陽極形成遮罩u〇a、及陰 極=成遮罩ll〇b以便作為如上所述金屬矽化物形成之遮罩,因二 在第-導電型半導體區域1〇4與金屬膜118的接觸區域中以自動 對準法(self-aligned manner)形成第一矽化物電極12 化物電極122 (圖6A)。 ,、 7 接下來,在半導體基板102之整個表面上方形成第二 m (圖6B)。如上所述,以足以減少第一導電型半導體區域ι〇4 上之電性影_厚度來形成第二絕賴124,其巾該電性影塑 於務後形成之第-金屬電極13〇的延伸部分13〇a。典型地士 二絕緣膜124與陽極形成遮罩丨丨0a之總厚度形成至2〇〇 以 更具體地,可將第二絕緣膜124與陽極形成遮罩u〇a之 成至500 nm以上。其可抑制電壓施加下於第 $ ^ 104中空乏層的擴散。 电生牛V肢&域 接下來’藉由-般微影技術來麵性地移除第 (® 6C) 〇 ^ , 遮罩之产阻層I26,透敎該遮罩可選擇性地移除第 腹 124。第二絕緣膜124在此可具有與先前在圖5八戶斤示處理步驟中 所形成之陽極形成遮罩llGa及陰極形成遮罩11%相同的圖安。 14
1315099 換句話§兒’係依據與圖5A所示异陌爲]9 士 層以。接著透過作為遮罩且 刻之韻,術來選擇性地移除第二絕緣膜;。以或乾式姓 接者藉由;賤鍵或CVD在半導轉其技ΊΓΠ + ± 屬膜128 (圖7)。可藉由能豹禮^之i個表面上形成金 «-功彳卜铷m μ 夠確保與诸如弟一矽化物電極120及 膜Υ28。兮材料之可每^化物膜有良好歐姆接觸之材料設置金屬 腠128 „該+材枓之了具把例子包括TiN、w、Al、Cu等。 128 if开藉么光it及乾式蝕刻處理來選擇性地移除金屬膜 •r it t 1_極130及第二金屬電極132。因此便獲得 了如圖1所不所设置的半導體裝置1〇〇。 -下2 裝置100在將電壓施加於肖特基能障二極 此其可抑制逆向職漏,因而實現= ㈣體基板之表面上,陽極146之位置係受到陽極形 Λ =限制。其可將陽極146設置於與護環114及隔離絕 緣膜^08相關之期望位置。亦可減小半導體裝置1〇〇的尺寸。又 可儘量將陽極146與陰極148之間的距離最小化,並維持抑制上 述逆向電流洩漏之所需距離,因此便可改善順向電流效率。 (第二實施例) 此實施例與第一實施例之不同處在於陽極146及吟極Μ 配置。 衣 < 圖8Α至9Β為頒示製造此貫施例之半導體裝置之處理步驟 剖面圖。 首先,根據參考圖4Α及圖4Β之第一實施例中所描述的類似 步驟來形成設置為如圖4Β之結構。接著分別藉由光阻處理及離子 佈植來形成護環114 (為Ρ+層)及接觸區域η6 (為n+層)(圖 8Α)。在此形成護壤Η*以便域保如弟一貫施例所述外端部分與隔 15 1315099 ;=开的距離士。形成護環114亦以便於允 末端部分落於其上。換句話說,如圖2所 成濩架m以便以相等於山距離之長度重疊於陽極形成遮 也藉Λ熱氧化處理* CVD處理在半^^體基板 102 =個表面上方形成第三絕緣膜⑽(圖 =厚度可設為相愼極職縣 Γ而度。第三絕緣膜140之厚度典型地可調整至^= 。谓nm以上。第三絕緣膜⑽之厚度例如可設為 來,藉由一般微影技術來選擇性地移除第三絕緣膜140 7 θ 、>)。更具體地,以形成具有預定圖案、作為遮罩之光阻声 緣膜H阻ί理來開始該處理,透過該遮罩可選擇性地移除第三^ 同·^安·^*阻層142在此係依據與第—實施例所示光阻層112相 料來形成。接著透過作為遮罩之光阻層142,藉由諸如渴式 坎乾式蝕刻之蝕刻技術來選擇性地移除第三絕緣膜140。 屬腔藉由賴《CVD在半導體基板102之整個表面上形成金 、(圖9A)。可使用TiN、W、Al、Cu等來設置金屬膜144。 來,藉由光阻處理及乾式侧來選擇性地移除金屬臈144 稭以形成%極146及陰極148 (圖9B)。 此1施例亦成功的獲得類似於第一實施例的效果。 先如·!又落參照此專具體的實施例已說明了本發。 範性目的,因此那些熟悉此項技術之人士將容易 鉉兮二元件及各自處瑝步驟之組合具有各種可能的修改,並瞭 解§亥夺修改亦落於本發明之範圍内。 ” &圖10為顯示第一實施例中所說明之半導體裝置1〇〇之另一示 ^生結構的剖關。第—實施例顯示出其中在陽極146之第-石夕 電極120之整個表面上形成第一金屬電極13〇之該結構,而 '、汴僅在護環114形成位置上方形成第一金屬電極13〇。 16 1315099 上述實施例已描述該示範性例子··將第一導電型定義為n型 並將第二導電型定義為P型,而亦允許將第一導電型定義為p型 並而將第二導電型定義為N型。在此例中,可使用例如Mg、Mg-A1 合金等來配置第一實施例中的陽極146(第一石夕化物電極120及第 一金屬電極130)及第二實施例中的陽極146。 吾人瞭解本發明不侷限於以上實施例,而在不偏離本發明之 範圍及精神下可進行修改及變化。 【圖式簡單說明】
日的藉^町制並配合關將可更加明白本發明之上述触他 目的、優點及特性,其中: 〜丄、/、,、他 ^為顯示根據本發明-實施例半導體裝 圖2為顯示如圖i所示半導許 二…構的韻圖, 域的放大剖面圖; 、凌置°處衣與隔離絕緣膜間之區 圖4乂至:巧A1:半巧二結,水平剖面圖; 施例製造轉體裝置之處理步 為顯示根據本發明實 圖8A至%,9八至犯為顧:^圖, 導體裝置之處理步驟的剖面圖、’| π Μ本發明另-實施例 製造半 圖10為顯不圖1所示半導體 圖, 力不靶性結構的剖面 圖11為顯示習用丰霉雜缺罢 • ® 12 、—衣置之、、告構的剖面圖;以月 口 U馮不思地顯示如圖n =,以及 剖面圖。 斤不+蜍體裝置結構之部分放大 【主要元件符號說明】 31〜第一導電型半導體區域 32〜肖特基電極 .33〜護環 17 1315099 34〜摻雜半導體層 44〜裝置隔離絕緣膜 45〜厚氧化膜 48〜絕緣膜 52〜絕緣膜 100〜半導體裝置 102〜半導體基板 104〜第一導電型半導體區域 106〜隔離絕緣膜 108〜隔離絕緣膜 110〜第一絕緣膜 110a〜陽極形成遮罩 110b〜陰極形成遮罩 112〜光阻層 114〜護環 116〜接觸區域 118〜金屬膜 120〜第一矽化物電極 122〜第二矽化物電極 124〜第二絕緣膜 126〜光阻層 128〜金屬膜 130〜第一金屬電極 130a〜第一金屬電極之延伸部分 132〜第二金屬電極 140〜第三絕緣膜 142〜光阻層 144〜金屬膜 146〜陽極 18 1315099 148〜陰極
19
Claims (1)
- I3lfc^:州難輸㈣針_制#邮(錢線) 十、申請專利範圍^ 98^5"159^ 1. 一種半導體裝置,包含: 一半導體基板; 二Ιϊίίΐ區域,形成在該半導體基板的表面部分中. 上;纟特基_二極體之金屬電極,形成於該第—導電型區域 導電型中沿著該金屬電極之周圍而形成在該第- 雷絕緣膜’沿著該第二導電型區域之周圍並轉第1 電赃域相隔而形成在該第-導電型區域之表面iff第一導 該金屬電極與其它區域隔離;以及狀表面‘中,以便將 緣朗之-部二 二隔離絕 申請專利範圍第i項之半導體裝置,其中, β “第-導電型區域之表面部分之該第二導^_ 、洛於 膜間之-部分上方具有„上之厚 域與該隔離絕緣 3. 如申晴專利範圍第丨項之半導體裝置,1 了化物膜,其係以與該半導體基板相接觸二包含 该絕緣膜相接觸之方式加以設置。 /成且以與 4. 如申請專利範圍第2項之半導體裝置,.其中, -石夕化物膜’其係以與該半導體基板相接觸之方开;私匕含 該絕緣膜相接觸之方式加以設置。 乂成,且以與 20 J315099 % 5.如申請專利範圍第1項之半導體裝置,更包含: 一 5玄為特基3bP早一極體之對向電極,形成在該第一導電型區 域上, 其中,該隔離絕緣膜係設置於該金屬電極與該對向電極之 間,以便允許將電壓施加於該金屬電極與該對向電極之間。 6.如申請專利範圍第2項之半導體裝置,更包含: 一該肖特基能卩早二極體之對向電極,形成在該第一導電型區 域上, 〇B 其中,該隔離絕緣膜係設置於該金屬電極與該對向電極之 Φ 間,以容許將電壓施加於該金屬電極與該對向電極之間。 匕言肖特基能障二 八一禋牛導體裝置的製造方法,祓千寺瓶农 極體,該半導體裝置的製造方法包含: 在形成於半導體基板之表面部分的第一導電 ,能障二極體之金屬電極形成區域附近形成一隔離 隔離絕緣膜係以與該金屬電極形成區域相隔開之^ ^ 電極形成區域與其它區域隔離; 式使該金屬沿著該金屬電極形成區域之周圍形成一第二導雷 與該隔離絕緣膜相隔開; 今電型&域,且 形成一絕緣膜,覆蓋並接觸落於該+屬 離絕緣膜間之-部分中的該半導體基板^^,成區域與該隔 其中,該絕緣膜的厚度足以防止落於該金屬雷 J膜間之-部分中的該半導體基板受到二場電『絕 屬電緣膜作為遮罩,觸金屬電極形趣域中形成一金 ’其中: 如申請翻範㈣7狀轉體裝置㈣造方法 21 •1315099 該半導體基板為碎基板;且 該形成金屬電極之步驟更包含: 於該半導體基板之整個表面上形成金屬材料層;以及 允許該半導體基板之該金屬電極形成區域的表面與該金屬材 料反應而產生石夕化物。22
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131531A JP2006310555A (ja) | 2005-04-28 | 2005-04-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200707728A TW200707728A (en) | 2007-02-16 |
TWI315099B true TWI315099B (en) | 2009-09-21 |
Family
ID=37195530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095114492A TWI315099B (en) | 2005-04-28 | 2006-04-24 | Semiconductor device and method of fabricating the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060244050A1 (zh) |
JP (1) | JP2006310555A (zh) |
KR (1) | KR100733751B1 (zh) |
CN (1) | CN100576570C (zh) |
TW (1) | TWI315099B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4944460B2 (ja) * | 2005-03-30 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2008085186A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008085187A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
US7750426B2 (en) * | 2007-05-30 | 2010-07-06 | Intersil Americas, Inc. | Junction barrier Schottky diode with dual silicides |
TW200847448A (en) * | 2007-05-30 | 2008-12-01 | Intersil Inc | Junction barrier schottky diode |
US8368166B2 (en) * | 2007-05-30 | 2013-02-05 | Intersil Americas Inc. | Junction barrier Schottky diode |
KR101320516B1 (ko) * | 2007-07-20 | 2013-10-22 | 삼성전자주식회사 | 정전압 방전 보호 회로를 포함하는 반도체 소자 및 그 제조방법 |
JP5085241B2 (ja) * | 2007-09-06 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN101452967B (zh) * | 2007-11-30 | 2010-11-03 | 上海华虹Nec电子有限公司 | 肖特基势垒二极管器件及其制作方法 |
US8338906B2 (en) * | 2008-01-30 | 2012-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
US7943472B2 (en) * | 2008-01-31 | 2011-05-17 | Texas Instruments Incorporated | CoSi2 Schottky diode integration in BiSMOS process |
EP2259326B1 (en) * | 2008-03-17 | 2018-11-14 | Mitsubishi Electric Corporation | Semiconductor device |
US7781859B2 (en) | 2008-03-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diode structures having deep wells for improving breakdown voltages |
JP5255305B2 (ja) * | 2008-03-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
CN101661960B (zh) * | 2008-08-26 | 2011-05-04 | 万国半导体股份有限公司 | 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 |
JP2011035144A (ja) * | 2009-07-31 | 2011-02-17 | Sanyo Electric Co Ltd | ダイオードおよびその製造方法 |
KR101097984B1 (ko) * | 2010-03-26 | 2011-12-23 | 매그나칩 반도체 유한회사 | 샤키 다이오드 및 그 제조방법 |
US8193602B2 (en) * | 2010-04-20 | 2012-06-05 | Texas Instruments Incorporated | Schottky diode with control gate for optimization of the on state resistance, the reverse leakage, and the reverse breakdown |
US8421181B2 (en) * | 2010-07-21 | 2013-04-16 | International Business Machines Corporation | Schottky barrier diode with perimeter capacitance well junction |
US8519478B2 (en) | 2011-02-02 | 2013-08-27 | International Business Machines Corporation | Schottky barrier diode, a method of forming the diode and a design structure for the diode |
US8729599B2 (en) * | 2011-08-22 | 2014-05-20 | United Microelectronics Corp. | Semiconductor device |
US8368167B1 (en) * | 2011-09-30 | 2013-02-05 | Chengdu Monolithic Power Systems, Inc. | Schottky diode with extended forward current capability |
CN103390554A (zh) * | 2012-05-11 | 2013-11-13 | 上海华虹Nec电子有限公司 | 改善肖特基二极管击穿电压均一性的方法 |
US8860168B2 (en) * | 2012-09-04 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky isolated NMOS for latch-up prevention |
JP5492959B2 (ja) * | 2012-09-05 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103730353B (zh) * | 2012-10-10 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 钴肖特基二极管的制备方法 |
JP2013153170A (ja) * | 2013-02-12 | 2013-08-08 | Renesas Electronics Corp | 半導体装置 |
JP6296535B2 (ja) * | 2013-12-09 | 2018-03-20 | ローム株式会社 | ダイオードおよびそれを含む信号出力回路 |
CN104900718B (zh) * | 2014-03-05 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种肖特基二极管及其制造方法 |
KR102424762B1 (ko) * | 2016-09-23 | 2022-07-25 | 주식회사 디비하이텍 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
CN109148606B (zh) * | 2017-06-28 | 2022-04-12 | 联华电子股份有限公司 | 高压元件 |
TW202236589A (zh) * | 2021-01-14 | 2022-09-16 | 美商德州儀器公司 | 用於在二極體中控制傳導性調變的積體防護結構 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60201666A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置 |
US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
KR100192473B1 (ko) * | 1991-04-13 | 1999-06-15 | 구본준 | 씨모스 소자 제조방법 |
US5163179A (en) | 1991-07-18 | 1992-11-10 | The United States Of America As Represented By The Secretary Of The Air Force | Platinum silicide infrared diode |
US5614755A (en) * | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
US6784489B1 (en) * | 1997-03-28 | 2004-08-31 | Stmicroelectronics, Inc. | Method of operating a vertical DMOS transistor with schottky diode body structure |
KR20000061059A (ko) * | 1999-03-23 | 2000-10-16 | 윤종용 | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 |
US6683362B1 (en) * | 1999-08-24 | 2004-01-27 | Kenneth K. O | Metal-semiconductor diode clamped complementary field effect transistor integrated circuits |
US20060065891A1 (en) * | 2004-09-30 | 2006-03-30 | Mccormack Steve | Zener zap diode structure compatible with tungsten plug technology |
EP1691407B1 (en) * | 2005-02-11 | 2009-07-22 | EM Microelectronic-Marin SA | Integrated circuit having a Schottky diode with a self-aligned floating guard ring and method for fabricating such a diode |
-
2005
- 2005-04-28 JP JP2005131531A patent/JP2006310555A/ja not_active Withdrawn
-
2006
- 2006-04-24 TW TW095114492A patent/TWI315099B/zh not_active IP Right Cessation
- 2006-04-26 US US11/410,932 patent/US20060244050A1/en not_active Abandoned
- 2006-04-27 CN CN200610077175A patent/CN100576570C/zh not_active Expired - Fee Related
- 2006-04-28 KR KR1020060038686A patent/KR100733751B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1855551A (zh) | 2006-11-01 |
JP2006310555A (ja) | 2006-11-09 |
KR100733751B1 (ko) | 2007-06-29 |
CN100576570C (zh) | 2009-12-30 |
US20060244050A1 (en) | 2006-11-02 |
TW200707728A (en) | 2007-02-16 |
KR20060113531A (ko) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI315099B (en) | Semiconductor device and method of fabricating the same | |
TW504848B (en) | Schottky diode having increased active surface area and method of fabrication | |
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3962321B2 (ja) | 非対称フィン電界効果トランジスタ及びその製造方法 | |
JP3906020B2 (ja) | 半導体装置及びその製造方法 | |
TW471237B (en) | Display apparatus and method for fabricating the same | |
TWI247428B (en) | Semiconductor diode with reduced leakage | |
JP2003516631A (ja) | 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法 | |
JP4594113B2 (ja) | 半導体装置の製造方法 | |
TWI343120B (en) | Semiconductor device having a compressed device isolation structure | |
JPWO2010119789A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TW200929443A (en) | Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection | |
TWI257686B (en) | Semiconductor device and manufacturing method thereof | |
TW201133719A (en) | Semiconductor device and method for manufacturing the same | |
TW200807727A (en) | Improved CMOS diodes with dual gate conductors, and methods for forming the same | |
EP0077813B1 (en) | Low resistivity composite metallization for semiconductor devices and method therefor | |
WO2019189242A1 (ja) | 半導体装置 | |
TW200540933A (en) | Semiconductor device including bipolar junction transistor with protected emitter-base junction | |
TWI352235B (en) | Method for manufacturing pixel structure | |
TWI260692B (en) | Manufacturing method for forming a gate electrode pair with different work functions | |
JP3534394B2 (ja) | 相補型電界効果トランジスタ構造およびその製造方法 | |
TW201236134A (en) | Electrostatic discharge protection device and manufacturing method thereof | |
JP2004200445A (ja) | 半導体装置およびその製造方法 | |
CN113178384B (zh) | SiC基欧姆接触结构及其制造方法 | |
JP2008227498A (ja) | n型及びp型CISを含む薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |