KR20000061059A - 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 - Google Patents
매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000061059A KR20000061059A KR1019990009837A KR19990009837A KR20000061059A KR 20000061059 A KR20000061059 A KR 20000061059A KR 1019990009837 A KR1019990009837 A KR 1019990009837A KR 19990009837 A KR19990009837 A KR 19990009837A KR 20000061059 A KR20000061059 A KR 20000061059A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- epitaxial layer
- layer
- schottky diode
- buried layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 고농도로 도핑된 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법을 개시한다. 본 발명에 의한 쇼트키 다이오드는 반도체 기판과 에피택셜층의 사이에 반도체 기판보다 고농도의 매몰층을 구비한다. 본 발명의 쇼트키 다이오드는 에피택셜층의 저항을 감소하고 순방향 전압강하를 감소할 수 있다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 상세하게는 고내압을 유지하면서 에피택셜층의 저항을 감소하는 쇼트키 다이오드 및 그 제조방법에 관한 것이다.
최근 전력회로에 있어서, 고주파 동작(High Frequency Operation)을 이루기 위해서는 스위칭 성능을 향상시키는 전력 정류기(Power Rectifier)가 필요하다. 종래에는 P-i-N 정류기가 전력회로에 사용되었다. P-i-N 정류기의 스위칭 성능을 향상시키기 위하여 소자의 구조를 최적화였고, 스위칭 속도를 조절하기 위하여 라이프 타임 제어 공정(lifetime control process)을 계속 발전시켜 왔다. 하지만, 이러한 바이폴라 소자는 역방향 회복(reverse recovery)시에 제약을 받으며, 온 상태에서의 전압강하를 0.8Volt이하로 감소할 수 없는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 고주파 동작을 요하는 회로에는 쇼트키 장벽 다이오드와 같은 유니폴라 소자를 사용하여 역방향 회복을 향상시키고 순방향 전압강하(Forward Voltage Drop)를 감소시킨다.
도 1은 쇼트키 장벽 다이오드(schottky barrier diode)의 일반적인 구조를 도시한 단면도이다. 도 1을 참조하면, N+의 반도체 기판(100)위에 N-의 에피택셜층(110)이 형성되어 있으며, 에피택셜층(110)위에 전극(140)이 형성되어 있으며, P+ 가드링(120)이 형성되어 있다. 도 2는 도 1의 A-A'면을 따라 절단하여 도시한 단면도이다. 도 3은 도 2의 간단한 회로도이다. 에피택셜층(110)의 저항은 RD1으로 표시되며, 반도체 기판(100)의 저항은 RSUB로 표시된다.
쇼트키 다이오드에 있어서, 순방향 전압강하와 전류와의 관계는 다음 수학식1으로 나타난다.
여기서, VF는 순방향 전압강하(Forward Voltage Drop)로 단위는 Volt이며, JF는 순방향 전류밀도(Forward Current Density)로 단위는 A/cm2이며, JS는 포화전류밀도(Saturation Current Density)이며, 단위는 A/cm2이다. 또한, RS는 비저항(Specific Resistance)로서 단위는 Ω㎠이다. 이때, RS는 전류가 흘러가는 경로와 관련된 각종 저항의 합으로 계산되며, 쇼트키 다이오드에서는 에피택셜층(110)에서 발생하는 표동저항 RD1와, 반도체 기판에서 발생하는 기판저항 RSUB와, 각 층들간의 콘택저항등의 합이 되며, 다음 수학식2와 같이 표시된다.
순방향 전압강하에 가장 큰 영향을 주는 인자는 에피택셜층의 저항인 RD로서, 전체저항인 RS에 많은 영향을 미친다. 특히 고내압 소자일수록 에피택셜층의 비저항 및 두께가 증가하면서 VF의 증가가 더욱 심하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 에피택셜층의 비저항을 감소하여 순방향 전압강하를 감소할 수 있는 쇼트키 다이오드를 제공하는데 그 목적이 있다.
본 발명은 상기 문제점을 해결하기 위한 쇼트키 다이오드의 제조방법을 제공하는데 다른 목적이 있다.
도 1은 종래의 쇼트키 다이오드를 도시한 단면도이다.
도 2는 도 1의 A-A'면을 따라 절단하여 도시한 단면도이다.
도 3은 도 2에 대한 저항을 도시한 회로도이다.
도 4는 본 발명에 의하여 형성된 쇼트키 다이오드를 도시한 단면도이다.
도 5는 도 4의 B-B'면을 따라 절단하여 도시한 단면도이다.
도 6은 도 5에 대한 저항을 도시한 회로도이다.
도 7은 종래의 쇼트키 다이오드와 본 발명에 의한 쇼트키 다이오드의 전류-전압 특성곡선을 도시한 그래프이다.
도 8a 내지 도 8d는 본 발명에 의한 쇼트키 다이오드를 형성하는 공정을 순차적으로 도시한 단면도들이다.
＜도면의 주요부분에 대한 부호의 설명＞
100:반도체 기판 110:에피택셜층
120:가드링 130:절연층
140:전극 400:매몰층
상기 목적을 달성하기 위한 본 발명의 쇼트키 다이오드는, 제1도전형의 반도체 기판과, 상기 반도체 기판위에 형성되어 있으며, 상기 반도체 기판보다 저농도로 도핑된 제1도전형의 에피택셜층과, 상기 반도체 기판과 상기 에피택셜층사이의 영역에 형성되어 있는 제1도전형의 매몰층을 구비한다. 이때, 상기 매몰층은 상기 반도체 기판보다 고농도로 도핑된 것이 바람직하며, 상기 에피택셜층의 표면에 고농도로 도핑된 제2도전형의 가드링 영역을 더 구비하는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 본 발명의 쇼트키 다이오드의 제조방법은, 반도체 기판위에 산화막을 형성하는 단계와, 상기 산화막을 패터닝하여 상기 반도체 기판의 표면의 일부를 노출하는 단계와, 노출된 상기 반도체 기판으로 제1 도전형의 도펀트를 이온주입하여 매몰층 영역을 형성하는 단계와, 상기 산화막을 제거하는 단계와, 상기 매몰층 영역이 형성된 상기 반도체 기판위에 제1도전형의 에피택셜층을 형성하는 단계를 구비한다. 이때, 상기 에피택셜층을 형성하는 단계후에, 상기 에피택셜층위에 산화막을 형성하는 단계와, 상기 산화막을 패터닝하여 상기 에피택셜층의 표면의 일부를 노출하는 단계와, 노출된 상기 에피택셜층으로 제2도전형의 도펀트를 이온주입하여 가드링영역을 형성하는 단계를 더 구비하는 것이 바람직하다. 또한, 상기 매몰층 영역은 상기 반도체 기판보다 고농도의 도펀트를 이온주입하는 것이 바람직하다.
본 발명에 의해 고농도로 도핑된 매몰층을 갖는 쇼트키 다이오드는 종래의 다이오드보다 적은 에피택셜층 저항을 가지며, 그 결과 순방향 전압강하도 감소할 구 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 하지만, 본발명은 상술하는 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다. 또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 개재될 수도 있다.
도 4는 본 발명에 의한 쇼트키 다이오드를 도시한 단면도이다. 도 4를 참조하면, N형의 반도체 기판(100)위에 N형의 에피택셜층(110)이 형성되어 있으며, 반도체 기판(100)과 에피택셜층(110)의 사이에 N형의 매몰층(400)이 형성되어 있다. 반도체 기판(100)은 고농도로 도핑되어 있으며, 에피택셜층(110)은 저농도로 도핑되어 있으며, 매몰층(400)은 반도체 기판보다 더 고농도로 도핑되어 있는 것이 바람직하다. 또한, 전극(140)의 양쪽 아래의 에피택셜층(110)의 표면에 P형의 가드링(120)이 형성되어 있다. 이 가드링(120)은 역바이어스 상태에서 콘택 에지 효과(Contact Edge Effect), 즉 콘택의 모서리 부분에 형성되는 고전계로 인하여 발생하는 내압감소를 방지하기 위하여 형성하는 것이다.
도 5는 도 4의 B-B'를 따라 절단한 면을 도시한 단면도이며, 도 6은 도 5의 단면도에 대한 회로도이다. 도 6을 참조하면, 참조부호 RD2는 에피택셜층(110)의 저항이며, 참조부호 RBL은 매몰층(400)의 저항이며, 참조부호 RSUB는 반도체 기판(100)의 저항이다. 따라서, 쇼트키 다이오드의 전체 저항 RS는 다음 수학식 3 과 같이 표현된다.
이때, 매몰층(400)은 에피택셜층(110) 및 반도체 기판(100)보다 더 고농도로 도핑되어 있기 때문에, 매몰층의 저항 RBL은 매우 적은 값이 된다. 이는 종래의 쇼트키 다이오드와 비교해 볼 때, 본 발명의 RD2+RBL의 값은 종래의 에피택셜층의 저항 RD1보다 적다. 따라서, 본 발명의 쇼트키 다이오드 저항 RS는 종래의 쇼트키 다이오드의 저항 RS보다 적게 된다. 즉, 본 발명은 고농도의 매몰층을 더 구비함으로써, 종래의 쇼트키 다이오드와 동일한 수준의 내압을 유지하면서 에피택셜층의 저항을 최소화시킬 수 있다.
도 7은 쇼트키 다이오드에 대한 전류-전압 특성곡선을 도시한 그래프이다. 도 7을 참조하면, 가는 실선은 이론적인 경우를 나타낸 것이며, 굵은 실선은 본 발명에 의한 쇼트키 다이오드의 경우이며, 점선은 종래의 쇼트키 다이오드의 경우를 도시한 것이다. 이 그래프를 살펴보면, 동일한 전류가 흐를 때, 본 발명에 의한 쇼트키 다이오드가 종래의 쇼트키 다이오드보다 이론적인 경우와 더 가까운 낮은 순방향 전압강하를 가짐을 알 수 있다.
도 8a 내지 도 8d는 본 발명에 의한 쇼트키 다이오드의 제조방법을 순차적으로 도시한 단면도들이다. 이하, 이들을 참조하여 본 발명에 의한 쇼트키 다이오드의 제조방법을 상세히 기술한다.
도 8a를 참조하면, N+ 도전형의 반도체 기판(800)위에 절연층(810)을 형성한후 사진식각공정을 이용하여 패터닝하여, 반도체 기판(800)의 일부가 노출되도록 한다. 노출된 반도체 기판(800)의 표면으로 인(phosphorous)을 고농도로 이온주입하여 매몰층(820)을 형성한다. 이때, 매몰층(820)은 반도체 기판(800)보다 고농도로 도핑하는 것이 바람직하다. 매몰층(820)을 형성한 후, 절연층(810)을 제거한다.
도 8b를 참조하면, 매몰층(820)이 형성된 반도체 기판(800)위에 N형의 도펀트가 저농도로 도핑된 에피택셜층(830)을 형성한다. 이때, 고농도로 도핑된 매몰층(820)의 도펀트들의 일부가 에피택셜층(830)으로 확산되어, 에피택셜층(830)의 저항성분을 감소시킬 수 있다.
도 8c를 참조하면, 콘택이 형성될 영역의 모서리 부분에 P형의 도펀트를 고농도로 이온주입하여 가드링(840)을 형성한다. 가드링(840)은 역방향 바이어스 상태에서 콘택의 모서리 영역에 고전계가 형성되는 것을 방지하기 위한 것이다.
도 8d를 참조하면, 가드링(840)이 형성된 에피택셜층(830)위에 층간절연층(850)을 형성한 후 패터닝하여 에피택셜층(830)의 일부를 노출한다. 노출된 에피택셜층(830)위에 도전물질을 증착한 후 패터닝하여 전극(860)을 형성한다.
이상에서 살펴본 바와 같이 본 발명에 따른 고농도로 도핑된 매몰층을 갖는 쇼트키 다이오드는 에피택셜층의 저항을 감소시키고, 그 결과 순방향 전압강하를 감소시킬 수 있다.
Claims (6)
- 제1도전형의 반도체 기판;상기 반도체 기판위에 형성되어 있으며, 상기 반도체 기판보다 저농도로 도핑된 제1도전형의 에피택셜층;및상기 반도체 기판과 상기 에피택셜층사이의 영역에 형성되어 있는 제1도전형의 매몰층을 구비하는 것을 특징으로 하는 쇼트키 다이오드;
- 제1항에 있어서, 상기 매몰층은 상기 반도체 기판보다 고농도로 도핑된 것을 특징으로 하는 쇼트키 다이오드.
- 제1항에 있어서, 상기 에피택셜층의 표면에 고농도로 도핑된 제2도전형의 가드링 영역을 더 구비하는 것을 특징으로 하는 쇼트키 다이오드.
- 반도체 기판위에 산화막을 형성하는 단계;상기 산화막을 패터닝하여 상기 반도체 기판의 표면의 일부를 노출하는 단계;노출된 상기 반도체 기판으로 제1 도전형의 도펀트를 이온주입하여 매몰층 영역을 형성하는 단계;상기 산화막을 제거하는 단계; 및상기 매몰층 영역이 형성된 상기 반도체 기판위에 제1도전형의 에피택셜층을 형성하는 단계를 구비하는 것을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제4항에 있어서, 상기 에피택셜층을 형성하는 단계후에, 상기 에피택셜층위에 산화막을 형성하는 단계와, 상기 산화막을 패터닝하여 상기 에피택셜층의 표면의 일부를 노출하는 단계와, 노출된 상기 에피택셜층으로 제2도전형의 도펀트를 이온주입하여 가드링영역을 형성하는 단계를 더 구비하는 것을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제4항에 있어서, 상기 매몰층 영역은 상기 반도체 기판보다 고농도의 도펀트를 이온주입하는 것을 특징으로 하는 쇼트키 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009837A KR20000061059A (ko) | 1999-03-23 | 1999-03-23 | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009837A KR20000061059A (ko) | 1999-03-23 | 1999-03-23 | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000061059A true KR20000061059A (ko) | 2000-10-16 |
Family
ID=19577405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009837A KR20000061059A (ko) | 1999-03-23 | 1999-03-23 | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000061059A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361696B1 (ko) * | 2000-06-13 | 2002-11-22 | 주식회사 케이이씨 | 쇼트키베리어다이오드 및 그 제조방법 |
| KR100699747B1 (ko) * | 2000-11-07 | 2007-03-27 | 페어차일드코리아반도체 주식회사 | 쇼트키 다이오드의 제조 방법 |
| KR100733751B1 (ko) * | 2005-04-28 | 2007-06-29 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 디바이스 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178354A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Semiconductor device |
| KR910013576A (ko) * | 1989-12-28 | 1991-08-08 | 오오가 노리오 | 반도체 장치 및 그 제법 |
| KR970018740A (ko) * | 1995-09-29 | 1997-04-30 | 김광호 | 제너 다이오드 및 그의 제조방법 |
| KR970030873A (ko) * | 1995-11-13 | 1997-06-26 | 김광호 | 반도체장치와 그의 제조방법 |
| KR19980016287A (ko) * | 1996-08-27 | 1998-05-25 | 김광호 | 브레이크다운 전압증가시 보호회로의 제조방법 |
-
1999
- 1999-03-23 KR KR1019990009837A patent/KR20000061059A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178354A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Semiconductor device |
| KR910013576A (ko) * | 1989-12-28 | 1991-08-08 | 오오가 노리오 | 반도체 장치 및 그 제법 |
| KR970018740A (ko) * | 1995-09-29 | 1997-04-30 | 김광호 | 제너 다이오드 및 그의 제조방법 |
| KR970030873A (ko) * | 1995-11-13 | 1997-06-26 | 김광호 | 반도체장치와 그의 제조방법 |
| KR19980016287A (ko) * | 1996-08-27 | 1998-05-25 | 김광호 | 브레이크다운 전압증가시 보호회로의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361696B1 (ko) * | 2000-06-13 | 2002-11-22 | 주식회사 케이이씨 | 쇼트키베리어다이오드 및 그 제조방법 |
| KR100699747B1 (ko) * | 2000-11-07 | 2007-03-27 | 페어차일드코리아반도체 주식회사 | 쇼트키 다이오드의 제조 방법 |
| KR100733751B1 (ko) * | 2005-04-28 | 2007-06-29 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 디바이스 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175143B1 (en) | Schottky barrier | |
| KR0175277B1 (ko) | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US8350289B2 (en) | Semiconductor device | |
| US6919587B2 (en) | Low-capacitance bidirectional protection device | |
| KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
| EP0110320A1 (en) | A MOS transistor | |
| KR20000061059A (ko) | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 | |
| EP0064614B1 (en) | Improved emitter structure for semiconductor devices | |
| US11233158B2 (en) | Semiconductor power device and method for manufacture | |
| US8237239B2 (en) | Schottky diode device and method for fabricating the same | |
| US6798641B1 (en) | Low cost, high density diffusion diode-capacitor | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH03185870A (ja) | 半導体装置 | |
| JPH0227822B2 (ko) | ||
| KR0162596B1 (ko) | 반도체장치와 그의 제조방법 | |
| JP4623923B2 (ja) | 接合型ｆｅｔおよびその製造方法 | |
| JP2001036069A (ja) | ダイオード | |
| JP2005045212A (ja) | ショットキバリアダイオード及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |