KR0162596B1 - 반도체장치와 그의 제조방법 - Google Patents
반도체장치와 그의 제조방법 Download PDFInfo
- Publication number
- KR0162596B1 KR0162596B1 KR1019950041036A KR19950041036A KR0162596B1 KR 0162596 B1 KR0162596 B1 KR 0162596B1 KR 1019950041036 A KR1019950041036 A KR 1019950041036A KR 19950041036 A KR19950041036 A KR 19950041036A KR 0162596 B1 KR0162596 B1 KR 0162596B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- semiconductor device
- junction
- guard ring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 고전류의 구동시 저항성분이 p-n접합에 의해 감소되어서 고속동작특성을 갖는 반도체장치 및 그의 제조방법에 관한 것으로서, 그 방법은 제1도전형의 반도체기판(10)내에 매몰층형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 매몰층(14)을 형성하는 공정과; 상기 매몰층(14)을 포함하는 상기 반도체기판(10)상에 제2도전형의 저농도 에피택셜층(16)을 성장하는 공정과; 상기 에피택셜층(16)내에 금속접합층형성용 마스크를 사용하여 제2도전형의 저농도불순물이온을 주입하여 접합층(20)을 형성하는 공정과; 싱크영억형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 상기 매몰층(14)과의 전기적 접촉을 위한 싱크영역(24)을 형성하는 공정과; 불순물주입형성용 마스크를 사용하여 상기 제2도전형의 접합층(20)의 양측에 제1도전형의 고농도 불순물이온을 주입하여 가아드 링(28)을 형성하는 공정과; 금속전극을 형성하여, 상기 접합층(20)과 이 접합층(20)의 양측 중 적어도 일측에 있는 가아드 링(28)상에 공통적으로 애노드금속층(32a)을 형성하고 그리고 이와 동시에 상기 싱크영역(24)상에 캐소드금속층(32b)을 형성하는 공정을 포함한다. 상술한 방법에 의해 제조된 반도체장치는, 저전류에서는 턴온전압이 빠르게 나타나게 하여 고속동작특성을 갖고 그리고 턴온전압이상의 한계전압에서는 전류가 지수함수적으로 급속히 증가되게 하여 한계전압이 분명한 스위칭특성을 갖는다.
Description
제1도는 일반적인 p-n다이오드와 쇼트키 다이오드의 전압-전류특성들을 보여주고 있는 곡선도.
제2도는 종래의 쇼트키 다이오드의 구조를 보여주고 있는 단면도.
제3a도 내지 제3e도는 종래의 방법에 따라 제2도의 쇼트키 다이오드를 제조하는 공정들을 보여주고 있는 단면도.
제4도는 본 발명의 실시예에 따른 반도체장치의 구조를 보여주고 있는 단면도.
제5a도 내지 제5e도는 본 발명의 방법에 따라 제4도의 반도체장치를 제조하는 공정들을 보여주고 있는 단면도.
제6도는 제4도의 반도체장치의 전압-전류특성을 보여주고 있는 곡선도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기관 12, 18, 22, 26, 30 : 산화막
14 : 매몰층 16 : 메피택셜층
20 : 접합층 28 : 가아드 링
32a, 32b : 금속전극
본 발명은 반도체장치 및 그의 제조방법에 관한 것으로서, 구체적으로는 저전류의 구동시에는 쇼트키 다이오드의 전기적 특성을 갖고 그리고 고전류의 구동시에는 p-n 다이오드의 전기적특성을 갖는 반도체장치 및 그의 제조방법에 관한 것이다.
일반적인 쇼트키 다이오드의 전기적인 특성은, 제1도에서 실선으로 표시된 곡선A에 의하면, 약 10μA이하의 저전류(low current)에서의 턴온 전압(turn-on voltage)은 상당히 빠르게 나타나지만, 약 100μA-1mA의 고전류에서는 곡선의 기울기가 느슨하게 나타나게 된다. 이와같이, 전류-전압 특성곡선의 기울기가 느슨하게 나타나는 것은 고전류에서 쇼트키 다이오드의 저항성분이 크게 증가되어 스위칭특성이 저하되는 것을 의미하는 것이다.
한편, 일반적인 p-n다이오드의 전기적 특성은, 제1도에서 점선으로 표시된 곡선B에 의하면, 약 10μA이하의 저전류에서의 턴온 전압은 상기 쇼트키 다이오드의 턴온 전압보다 비교적 느리게 나타나지만, 약 100μA-1mA의 고전류에서는 곡선의 기울기가 가파르게 나타나게 된다. 이와같이, p-n다이오드의 전류-전압특성곡선의 기울기가 가파르게 나타나는 것은 고전류에서 p-n다이오드의 저항성분이 크게 감소되어 스위칭특성이 향상되는 것을 의미하는 것이다.
따라서, 고전류의 구동시에 종래의 쇼트키 다이오드와 p-n다이오드의 전류-전압특성은, 제1도의 곡선 A와 B에서 도시된 바와 같이, 저항성분의 증가에 따른 큰 차이점을 보이고 있다.
상술한 종래의 쇼트키 다이오드의 구조는 제2도에 도시되어 있다. 제2도에 의하면, 상시 쇼트키 다이오드는, P형 실리콘 기판(10)에 이온주입 및 확산에 의해서 형성된 N+형 매몰층(14)과, 상기 매몰층(14)상에 성장되어 있는 N형 에피택셜층(16)과, 이온주입 및 확산에 의해서 형성되어 있되 상기 에피택셜층(16)을 통하여 상기 매몰층(14)과 접촉되어 있는 N+형 싱크영역(24)과, 상기 에피택셜층(16)의 표면에 형성된 N형 접합층(20)과, 상기 접합층(20)의 양측에 형성된 가아드 링(guard ring : 28)과, 상기 접합층(20)상에만 형성된 애노드금속전극(32a)과, 상기 싱크영역(24)상에 형성된 캐소드금속전극(32b) 및, 상기 금속전극들 (32a, 32b)을 서로 전기적으로 절연시키는 산화막(30)을 포함하는 구조를 갖는다.
이러한 구조를 갖는 종래의 쇼트키 다이오드는 상기 접합층(20)과 사이에노드금속전극(32a)으로 구성되는 쇼트키 영역을 갖고 있는 구조이기 때문에, 저전류에서의 턴은 전압이 매우 빠르게 나타나지만 고전류로 갈수록 전압은 서서히 증가된다. 이것은 쇼트키 다이오드의 고전류의 구동범위에서는 저항성분이 크게 증가하기 때문이다.
이와같은 종래의 쇼트키 다이오드는, 고전류에서 저항성분이 크게 증가되는 전기적인 특성에 의해서 전류가 상승함에 따라 전압도 함께 완만하게 상승하기 때문에, 양호한 고속동작특성 또한 한계전압이 분명한 스위칭특성을 얻지 못하게 되는 문제점이 있었다.
다음은 상술한 종래의 쇼트키 다이오드를 제조하는 방법을 제3a도 내지 제3e도에 의거하여 설명한다.
제3a도를 참고하면, P형의 반도체기판(10)상에 이 기술분야에서 잘 알려진 포토리소그라피기술을 이용하여 패턴화된 산화막(12)을 형성한 다음, 상기 패턴화된 산화막(12)을 매몰층형성용 마스크로 사용하여 N+형 불순물을 주입하면 매몰층(14)이 형성된다.
이어, 제3b도에 도시되어 있는 바와같이, 상기 산화막(12)의 제거후 상기 매몰층(14)을 포함하는 반도체기판(10)상에 N형 에피택셜층(16)을 성장한 다음, 이 에피택셜층(16)상에 상기 포토리소그라피기술을 이용하여 패턴화된 산화막(18)을 형성하고, 그리고 상기 패턴화된 산화막(12)을 금속접합층형성용 마스크로 사용하여 N형 불순물이온을 주입하면 쇼트키접합층(20)이 형성된다.
제4c도에 있어서는, 사익 에피택셜층(16)상에 다시 패턴화된 산화막(22)을 형성하고 그리고 이 패턴화된 산화막(22)을 싱크영역형성용 마스크로 사용하여 N+형 불순물이온을 주입하면 상기 매몰층(14)과의 전기적 접촉을 위한 싱크영역(24)이 형성된다.
계속해서, 다시 상기 에피택셜층(16)상에 패턴화된 산화막(26)을 형성하고 그리고 이 패턴화된 산화막(26)을 가드링형성용 마스크로 사용하여 P+형 불순물이온을 주입하면, 제3d도에 도시되어 있는 바와 같이, 가아드 링(28)이 형성된다.
마지막으로 상기 패턴화된 산화막(26)을 제거한 다음, 산화막(30)을 다시 상기 에피택셜층(16)상에 성장한 다음 금속전극형성용 마스크를 사용하여 패턴닝한다. 이 패턴화된 산화막(30)을 포함하는 상기 에피택셜층(16)상에 금속층이 제3e도에 도시되어 있는 바와같이 중착되어 있다. 즉, 상기 N형 접합층(20)상에 애노드금속층(32a)이 형성되어 있고, 그리고 상기 N+형 싱크영역(24)상에는 캐소드금속층(32b)이 형성되어 있다. 이와 같이 종래의 쇼트키 다이오드는 상기 쇼트키접합층(20)과 상기 애노드금속층(32a)으로 이루어진 쇼트키 영역을 포함하고 있다.
따라서, 본 발명의 목적은, 저전류에서는 턴온전압이 빠르게 나타나게 하여 고속동작특성을 갖고 그리고 턴온전압이상의 한계전압에서는 전류가 지수함수적으로 급속히 증가되게 하여 한계전압이 분명한 스위칭특성을 갖는 반도체장치와 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 고전류구동시에 쇼트키영역의 전압을 감소시키는 반도체장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 저전류의 구동시에는 쇼트키 다이오드의 전기적특성을 갖고 그리고 고전류의 구동시에는 p-n다이오드의 전기적 특성을 갖는 반도체장치 및 그의 제조방법을 제공하는 데 있다.
상숭한 목적을 달성하기 위한 본 발명의 일특징에 의하면, 반도체장치는 제1도전형의 반도체기판(10)상에 형성된 제2도전형의 매몰층(14a)을 통하여 캐소드금속층(32b)과 접촉되는 제2도전형의 싱크영역(24)과, 상기 매몰층상에 형성된 제2도전형의 에피택셜층(16)과, 상기 에피택셜층의 표면에 형성된 제2도전형의 접합층(20) 및, 상기 접합층의 주위에 제1도전형의 가아드 링(28)을 구비하고 있고, 더욱이 애노드금속층(32a)이 상기 접합층(20)과 상기 가아드 링(28)의 적어도 일측에 공통적으로 접촉되고, 상기 접합층과 상기 가아드 링이 p-n접합을 형성하고 있는 구성을 갖는다.
이 장치에 있어서, 상기 캐소드금속층(32b)과 상기 애노드금속층(32a)은 산화막(30)에 의해서 전기적으로 격리되어 있다.
이 장치에 있어서, 상기 접합층(20)과 상기 가아드 링(28)은 p-n접합을 형성한다.
이 장치에 있어서, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합으로 보상된다.
본 발명의 다른 특징에 따른 반도체장치의 제조방법은, 제1도전형의 반도체기판(10)내에 매몰층형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 매몰층(14)을 형성하는 공정과; 상기 매몰층(14)을 포함하는 상기 반도체기판(10)상에 제2도전형의 저농도 에피택셜층(16)을 성장하는 공정과; 상기 에피텍셜층(16)내에 금속접합층형성용 마스크를 사용하여 제2도전형의 저농도불순물이온을 주입하여 접합층(20)을 형성하는 공정과; 싱크영역형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 상기 매몰층(14)과의 전기적접촉을 위한 싱크영역(24)을 형성하는 공정과; 불순물주입형성용 마스크를 사용하여 상기 제2도전형의 접합층(20)의 양측에 제1도전형의 고농도불순물이온을 주입하여 가아드 링(28)을 형성하는 공정과; 금속전극을 형성하여, 상기 접합층(20)과 이 접합층(20)의 양측중 적어도 일측에 있는 가아드 링(28)상에 공통적으로 애노드금속층(32a)을 형성하고 그리고 이와 동시에 상기 싱크영역(24)상에 캐소드금속층(32b)을 형성하는 공정을 포함한다.
이 방법에 있어서, 상기 매몰층형성용 마스크, 상기 금속접합층 형성용 마스크 또는 상크형성용 마스크는 패턴화된 산화막이다.
이 방법에 있어서, 상기 접합층(20)과 상기 가아드 링(28)은 p-n접합을 형성한다.
이 방법에 있어서, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n 접합으로부터 보상된다.
상술한 방법에 의해 제조된 반도체장치는, 저전류에서는 턴온전압이 빠르게 나타나게 하여 고속동작특성을 갖고 그리고 턴온전압이상의 한계전압에서는 전류가 지수함수적으로 급속히 증가되게 하여 한계전압이 분명한 스위칭특성을 갖는다.
이하, 본 발명의 실시예를 첨부도면 제3도 내지 제6도에 의거하여 상세히 설명한다.
제4도는 본 발명의 반도체장치의 구조를 보여주고 있고, 그리고 제2도에 도시되어 있는 종래의 쇼트키 다이오드의 구성요소와 동일한 기능을 갖는 제4도의 구성요소에 대해서는 동일한 참조번호를 병기한다.
제4도를 참고하면, 본 발명의 실시예에 따른 신규한 바도체장치는, 에피택셜층(16)의 표면에 형성된 접합층(20)과 가아드 링(28)의 일측 또는 양측에 애노드금속층(32a)이 공통적으로 접촉되고, 상기 접합층과 상기 가아드 링이 p-n접합을 형성하는 구조를 갖는다. 이와같은 반도체장치는 상기 에피택셜층(16)내에 쇼트키 다이오드와 p-n다이오드가 형성된 구조를 구비하고 있기 때문에, 고전류에서의 저항성분을 상기 p-n다이오드로 보상할 수 있어서 쇼트키 다이오드의 저항성분을 감소시킬 수 있다. 그 결과, 한계전압에서 전류가 지수함수적으로 증가하여 양호한 스위칭특성을 얻을 수 있다.
상술한 구조를 갖는 반도체장치의 제조방법을 아래에서 설명한다.
제5a도를 참고하면, P형의 반도체기판(10)상에 이 기술분야에서 잘 알려진 포토리소그라피기술을 이용하여 패턴화된 산화막(12)을 형성한 다음, 상기 패턴화된 산화막(12)을 매몰층형성용 마스크로 사용하여 N+형 불순물을 주입하면 매몰층(14)이 형성된다.
이어, 제5b도에 도시되어 있는 바와 같이, 상기 산화막(12)의 제거후 상기 매몰층(14)을 포함하는 반도체기판(10)상에 N형 에피택셜층(16)을 성장한 다음, 이 에피택셜층(16)상에 상기 포토리소그라피기술을 이용하여 패턴화된 산화막(18)을 형성하고, 그리고 상기 패턴화된 산화막(12)을 금속접합층 형성용 마스크로 사용하여 N형 불순물이온을 주입하면 쇼트키접합층(20)이 형성된다.
제5c도에 있어서는, 상기 에피택셜층(16)상에 다시 패턴화된 산화막(22)을 형성하고 그리고 이 패턴화된 산화막(22)을 싱크영역형성용 마스크로 사용하여 N+형 불순물이온을 주입하면 상기 매몰층(14)과의 전기적 접촉을 위한 싱크영역(24)이 형성된다.
계속해서, 다시 상기 에피택셜층(16)상에 패턴화된 산화막(26)을 형성하고 그리고 이 패턴화된 산화막(26)을 가드링형성용 마스크로 사용하여 P+형 불순물이온을 주입하면, 제5d도에 도시되어 있는 바와 같이, 가아드 링(28)이 형성된다.
마지막으로 상기 패턴화된 산화막(26)을 제거한 다음, 산화막(30)을 다시 상기 에피택셜층(16)상에 성장한 다음 금속전극형성용 마스크를 사용하여 패턴닝한다. 이 패턴화된 산화막(30)을 포함하는 상기 에피택셜층(16)상에 금속층이 제5e도에 도시되어 있는 바와같이 증착되어 있다. 즉, 상기N형 접합층(20)상에 애노드금속층(32a)이 형성되어 있고, 그리고 상기 N+형 싱크영역(24)상에는 캐소드금속층(32b)이 형성되어 있다. 상기 캐소드금속(32b)과 상기 애노드금속층(32a)은 산화막(30)에 의해서 전기적으로 격리 되어 있다.
본 발명의 방법에 의해서 제조된 바도체장치에 있어서, 상기 접합층(20)과 상기 가이드 링(28)은 p-n접합을 형성하고 있고, 그리고 상기 접합층(20)과 상기 애노드금속층(32a)은 쇼트키 영역을 형성하고 있다. 이와같이, 본 발명의 반도체장치는 상기 에피택셜층(16)내에 쇼트키 다이오드와 p-n다이오드가 함께 형성되어 있는 것이다.
따라서, 본 발명의 반도체장치에 의하면, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합영역으로 보상할 수 있다.
이와같은 본 발명의 반도체장치의 전기적인 특성은, 제6도에서 실선에 의해서 표시된 바와 같이, 저전류의 구동시에는 쇼트키 다이오드의 전기적 특성을 갖고 그리고 고전류의 구동시에는 p-n다이오드의 전기적 특성을 갖게 된다.
Claims (8)
- 제1도전형의 반도체기판(10)상에 형성된 제2도전형의 매몰층(14a)을 통하여 캐소드금속층(32b)과 접촉되는 제2도전형의 싱크영억(24)과, 상기 매몰층상에 형성된 제2도전형의 에피택셜층(16)과, 상기 에피택셜층의 표면에 형성된 제2도전형의 접합층(20) 및 상기 접합층의 주위에 제1도 전형의 가아드 링(28)을 구비한 반도체장치의 구조에 있어서, 애노드금속층(32a)이 상기 접합층(20)과 상기 가아드 링(28)의 적어도 일측에 공통적으로 접촉되고, 상기 접합층과 상기 가아드 링이 p-n접합을 형성하고 있는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기캐소드금속층(32b)과 상기 애노드금속층(32a)은 산화막(30)에 의해서 전기적으로 격리되어 있는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기접합층(20)과 상기 가아드 링(28)은 p-n접합을 형성하는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합으로 보상되는 것을 특징으로 하는 반도체장치.
- 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판(10)내에 매몰층형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 매몰층(14)을 형성하는 공정과; 상기 매몰층(14)을 포함하는 상기 반도체기판(10)상에 제2도전형의 저농도 에피택셜층(16)을 성장하는 공정과; 상기 에피택셜층(16)내에 금속접합층형성용 마스크를 사용하여 제2도전형의 저농도불순물이온을 주입하여 접합층(20)을 형성하는 공정과; 싱크영역형성용 마스크를 사용하여 제2도전형의 고농도불순물이온을 주입하여 상기 매몰층(14)과의 전기적접촉을 위한 싱크영역(24)을 형성하는 공정과; 불순물주입형성용 마스크를 사용하여 상기 제2도전형의 접합층(20)의 양측에 제1도전형의 고농도불순물이온을 주입하여 가아드링(28)을 형성하는 공정과; 금속전극을 형성하여, 상기 접합층(20)과 이 접합층(20)의 양측중 적어도 일측에 있는 가아드 링(28)상에 공통적으로 애노드금속층(32a)을 형성하고 그리고 이와 동시에 상기 싱크영역(24)상에 캐소드금속층(32b)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 매몰층형성용 마스크, 상기 금속접합층형성용 마스크 또는 상크형성용 마스크는 패턴화된 산화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제5항에 있어서, 상기 접합층(20)과 상기 가아드 링(28)은 p-n접합을 형성하는 것을 특징으로 하는 반도체장치.
- 제5항에 있어서, 상기 접합층(20)과 상기 애노드금속층(32a)으로 형성된 다이오드는 고전류에서의 저항성분을 상기 p-n접합으로부터 보상되는 것을 특징으로 하는 반도체장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041036A KR0162596B1 (ko) | 1995-11-13 | 1995-11-13 | 반도체장치와 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041036A KR0162596B1 (ko) | 1995-11-13 | 1995-11-13 | 반도체장치와 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030873A KR970030873A (ko) | 1997-06-26 |
| KR0162596B1 true KR0162596B1 (ko) | 1998-12-01 |
Family
ID=19433916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041036A KR0162596B1 (ko) | 1995-11-13 | 1995-11-13 | 반도체장치와 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162596B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000061059A (ko) * | 1999-03-23 | 2000-10-16 | 윤종용 | 매몰층을 갖는 쇼트키 다이오드 및 그 제조방법 |
-
1995
- 1995-11-13 KR KR1019950041036A patent/KR0162596B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030873A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615802B2 (en) | Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure | |
| US7696540B2 (en) | Structure and method for a fast recovery rectifier structure | |
| US11081598B2 (en) | Trench MOS Schottky diode | |
| KR101423065B1 (ko) | 쇼트키 다이오드 및 그 형성 방법 | |
| EP0450306A1 (en) | High-speed diode and method for producing the same | |
| EP0958610B1 (en) | A BIPOLAR SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR LAYERS OF SiC AND A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE OF SiC | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| US5430323A (en) | Injection control-type Schottky barrier rectifier | |
| CN111710729B (zh) | 齐纳二极管及其制造方法 | |
| KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
| KR100194668B1 (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| US5432360A (en) | Semiconductor device including an anode layer having low density regions by selective diffusion | |
| EP0080044A2 (en) | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device | |
| EP1022785B1 (en) | Electronic semiconductor power device with integrated diode | |
| US4089020A (en) | High power semiconductor diode | |
| US7719091B2 (en) | Diode with improved switching speed | |
| CN111697057A (zh) | 半导体结构及其制造方法 | |
| US5397716A (en) | Method of forming an insulated gate semiconductor device | |
| KR0162596B1 (ko) | 반도체장치와 그의 제조방법 | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| US10600898B2 (en) | Vertical bidirectional insulated gate turn-off device | |
| KR100505562B1 (ko) | 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법 | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102600058B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120724 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |