TWI309417B

TWI309417B - Semiconductor device

Info

Publication number: TWI309417B
Application number: TW095119383A
Authority: TW
Inventors: Dono Chiaki; Koshikawa Yasuji
Original assignee: Elpida Memory Inc
Priority date: 2005-06-01
Filing date: 2006-06-01
Publication date: 2009-05-01
Also published as: US7301844B2; CN1877737A; JP2006338759A; JP4524645B2; TW200703335A; CN100580805C; US20070008799A1

Description

1309417 九、發明說明：【發明所屬之技術領域】本發明係有關於一種半導體裝置，特導體裝置，其基於釋放或刷新記憶單元，源供應電壓VPP(下文簡稱電源供應電壓電壓位準改變雙重刷新操作模式。別有關於一種半參考内部產生電 VPP)的電源供應【先前技術】做為半導體裝置，動態隨機存取記憶體（Dynamic

Random Access Memory，下文簡稱為DRAM)具有大容量及易存取的特性，該DRAM在電荷儲存在記憶單元内時維持記憶體資訊，因此需要進行刷新操作藉由在電荷消失前讀取記憶體資訊、放大記憶體資訊以及重新儲存具原始狀態之記憶體資訊’在_中’在稱為資訊維持期間或者保存期間後’存在記憶單元之電容内的電荷會消&，保存期間每個單兀都不同’且單元和單元間也不是定數。保存期間可從短保存期間到長保存時間連續地分配，這是由於寫入記憶體單元中高電位⑻抽之電因為漏電消失’保存時間也會受沿面漏響。在譲中’大部份記憶體單早：： :憶間由具有短保存期間的— 數目有上限，二二於備援電路(備援_單元) 被釋放。一紐保存期間之記憶體單元没有 2130-8093-PF；Ahddub 5 1309417 在具短保存期間之記憶體單元存在的情況下，半導體裝置被當做具缺陷且低於標準之裝置，這會造成生產低良率及高成本，為改善這個問題，需要提出一種藉由提供大置備援電路以釋放所有具短保存期間之記憶體單元的技術，但是，在提供大量備援電路時，半導體裝置的晶片面積會增加，因此還是增加了生產成本。為了解決上述問題，下令脸> ⑽下文將描述現在已提出的多種拮 :體=這些技術，可在短週期内刷新具短保存期間之記此不需要由備援電路取代，舉例來說 =審查㈣公開號（】Pm咖7 種半導體裝置，JL内且右鉬仅U 7 — 率較別的單元、/、在間的特殊單元之刷新頻 ,TD ，，早兀间。在曰本待審查專利公門％ (JP - A) No. Η08-306184,! 开龙右^ 甲揭路了 —種半導體裝置，发且有一導引電路群用以記憶，、具 ,,虿紐保存期間的記憶體單元之 ’“康保存期間的長短，每翻記憶單元週期’針對那些具長保存期間的.的刷新期刷新操作，依據導引電路的資訊：早兀…要短週新操作。 °、、疋紐週期或長週期刷揭露了 -2^專财開號（^)，，Nq.2G()5 —1161〇6” 中询路ί一種雙重刷新，其肀單元的裝置，參考第1Α圖到第'具短保存期間之憶體體在雙重刷新中，藉由—個圖，將描述雙重刷新，線，舉例來說，在時間，點活化且刷新兩條字元線，，_〇，，，在此時，合判齡广刷新指令以刷新字元曰却斷和字元線” 成對的字 2130-8093-PF;Ahddub 6 1309417 疋線ι〇00”是否具有短資料保存期間（即字_ 線，，庸’連結到包含具短資料保存期間之記憶體元二列），假設字元線，，，，具有短資料保存期間單線’’ 0000”及” 1000”將同時被活化且刷新。疋字兀線” 1000”會被刷新兩次，即字元線，，_『，新以：字元線m身刷新時，因此具短資料保存:: 間之子70線” 1_”在為正常刷新週期的一半之短週被刷新，具短資料保存期間之字元線，，咖，，纟短週被釋出’在下文中’由於藉由列位址選擇字元線，位址” 0000”及字元線，，〇〇〇〇，，可看成相同。在第1A圖中顯示了時間分割雙重刷新模式，在時間八割雙重刷新模式下’刷新週期被分割成第一半部及第二：部’為實現雙重刷新，兩條字元線在兩個時序間活化了另 =第則中說明了平行雙重刷新模式，在平行雙重刷新模式下，為實現雙重刷新，在刷新週期内兩條字元線同時 :化’當字元線的資料保存期間長於—般資料保存期間 2 ’將不刷新字元線。上述兩種雙重刷新操作模式可基於叹δ十階段或者依據晶片遞送選擇。在上述兩種雙重刷新操作模式中’在一個刷新週期可 2條字元線，並且更進—步假設兩條㈣字元線具有短 '保存期間’在這種情況下，需要增加νρρ電源供應電、供應能力，以產生足夠的電源供應電Μ νρρ，該電壓由增加外部供應電壓在半導體裝置中產生並供應至字元線’增加的電壓量為正常刷新電壓的兩倍，因此會增加νρρ 213〇-8〇93-PF;Ahddub 7 1309417 電源供應電路的面積，這將使的晶片成本增加。如上述’半導體裝置由於具有短保存期間之記憶體單 p，會降低良率，在提供雙重刷新的情況下，由於晶片内部的電源供應電壓太低，VPP電源供應電路的面積為正常刷新操作時的兩倍，這將會增加晶片的成本。【發明内容】有鑑於此，本發明的一目的在於提供一種和由vpp電源供應電路產生的電源供應電壓之電壓位準相關的雙重刷新無作模式，具體來說，本發明的一目的在於提供一種能新具有短保存期間之記憶體單元的半導體裝置，其監測 …片内邛VPP電源供應電路產生的電源供應電壓vpp之電屬位準，參考該電壓位準改變雙重刷新操作模式並且盡量減小電壓位準的降低。根據上述’本發明提供了 —種的半導體裝置，其包括： (1) 適用雙重刷新的半導體裝置，其中參考由半導體裝置内部產生的電源供應電昼之電壓位準改變該雙重刷新的一雙重刷新操作模式。 (2) 第⑴項所述之半導體裝置包括一電壓偵側電路以及-雙重刷新控制電路，電㈣側電路用以比較内部產生的電源供應電塵之電屋位準以及做為參考電位之下限電 Μ ’並且產生一刷新控制信號’雙重刷新控制電路根據電麼债側電路送至的刷新控制信號改變雙重刷新操作模式。 ⑻第⑴項所述之半導歸置更包括—位址選擇器， 2130-8093-PF;Ahddub 8 1309417 其中當内部產生的電源供應電壓之電麼位準高於下限電壓時，在由輸入刷新指令開始的一週期内刷新由該位址選擇器選擇的-位址及以一成對位址，當内部產生的電源供應電壓之電壓位準低於下限電壓時，在由輸入刷新指令開始的週期以及次個刷新指令開始的次個週期内分別刷新由該位址選擇器選擇的位址以及成對位址。

、⑷第⑻項所述之半導體裝置，其中當内部產生的電源供應電壓之電壓位準高於下限電壓時，纟由輸入刷新指令開始之週期的一第—主都丨、,R 咕 , 刀幻弟+部以及一第二半部分別刷新該位址選擇器選擇的位址以及成對位址。 (5)第（3)項所述之半導體裝置，其中當内部產生的電源供應電壓之電壓位準傭下限電壓時，纟由輸入刷新指令開始的週期内同時刷新該位址選擇器選擇的位址以及成對位址。 (6) 第（3)項所述之半導體裝置更包括一導引電路群，籲其用以„己憶需要刷新之位址，當該位址選擇器選擇的位址對應之成對位址需要雙重刷新時，導引電路群比較該位址選擇器選擇的位址以及記憶在導引電路群内的位址以產生擊中信號。 (7) 第（6)項所述之半導體裝置更包括一刷新計數器， ’、中擊中U會送入雙重刷新控制電路’當内部產生的電源供應電壓之電壓位準低於下限電壓時，雙重刷新控制電路產生一維持信號’用以停止刷新計數器的計數操作。在能實施雙重刷新的半導體裝置中，可監測晶片内部 9 2130-8093-PF；Ahddub 1309417 vpp電源供應電路產生的電源供應電壓vpp之電壓位準並且參考該電壓位準決定最佳雙重刷新模式，因此可達成減少電源供應電壓VPP之電壓位準並改善在雙重刷新下的刷新特性。【實施方式】本發明的實施例將配合所附圖式以下文作說明。第一實施例參考第2圖及第3圖，其描述本發明的第一實施例，在本實施財，雙重刷新操作模式可選擇性地以時間分割刷新或者串列刷新實現，在vpp ^ ^ ^ ^ t 電/原供應電路產生的電源 2電壓W不低於預設電壓時，實現時間分割刷新，在麻刀Γ刷新下，制時間分割—個刷新週期，並在一個刷新週期内進行特定字元線以及1 一 ,h . unn ^ . ，、成對子疋線之刷新操。在VPP電源供應電路產生的 J /原供應電壓VPP低於箱設電壓時，實現串列刷新，在第 pp低於預 4主令〜-a et 』啊4日令週期内，進行特定子7G線之刷新操作，在下一個成對字元線之刷新操作. “令_内插入其首先，參考第2圖，其描述本 ^ 9 m ^ ^ mm ^ 月的+導體裝置，在第2圖之半導體裝置架構中，將省略同的部份，在圖中的半導體裝置導體裝置相應電路2、刷新計數g 3 、 ^ 制器1、VPP電源供導引電路群6、雙重刷新控制電路7位址緩衝器5、路9、複數列解碼器10、複數記憶體陣=器8、選擇電艘渾列1卜複數感測放 2130-8093-PF；Ahddub 10 1309417 大益12、Y(打）交換器13、行解碼器14以及i/〇(輸入/輸出）電路15。VPP電源供應電路2包括電位偵測電路16、震盪電路17以及充電泵18。控制電路1將由外部輸入端21送入的指令c〇M解碼，將控制信號送到内部電路，並且根據該指令控制半導體置的多種操作。VPP電源供應電路2增加外部供應電壓Μ，並且產生用m線驅動ϋ等内m之電源供應電壓 _ vpp(下文簡稱電源供應電壓vpp)，vpp電源供應電路2的電位偵測電路16比較從控制器i的參考電壓（下文簡稱下限電壓vPPmin)以及電源供應電壓VPP，假設電源供應電壓 vpp不高於參考電壓’電位偵測電路16送出刷新控制信號 26到震盪電路17以及雙重刷新控制電路^當收到刷新控制k號26時’震盪電路i 7會送出時脈信號到充電泵。當收到從震盪電路17傳來的時脈錢時，充電I 18増加 :卜部供應電壓以產生電源供應電壓vpp並且將電源供應電 _壓VPP送至外部電路。VPP電源供應電路2的基本架構和習知電路相同，並且包括電位摘測電路i 6，其用以比較參考電壓和電源供應電壓VPP以產生刷新控制信號26。 > 刷新计數器3計數送至内部之刷新指令REF數目，並且傳送該計算值對應之計數信號到位址選擇器4,當計算值達到預設值時，需要重設刷新計數器3以重新開始計异。當位址選擇器4收到從刷新計數器3傳至的計數信號時，位址選擇器4會自動產生刷新位址。位址緩衝器5接收仉外部輸入端22傳至的位址（MAD)或者從位址選擇器 2l30-8093-PF;Ahddub 11 1309417 傳至的位址，並且將該位址遞送到前解碼器8、複數列解碼器1 0、行解碼器14以及導引電路群6。 .導引電路群6記憶需要短週期雙刷新以及短保存期間之記憶單元的列位址，從位址緩衝器5送入導引電路群6 的位址為輸入位址，並且判斷該輸入位址是否具有成對位址，即是否具有任何列位址同時被記憶以達成雙重刷新。雙重刷新控制電路7接收從控制器丨、電位偵測電路16以及雙重刷新控制電路7傳來的信號，並且控制刷新計數器 3以及選擇電路9以其選擇到最佳雙重刷新操作模式。前解碼器8為列解碼器1 〇的一部份，並且選擇記憶體陣列 11對應的區域。選擇電路9接收前解碼器8的輸出以及雙重刷新控制電路7的控制信號ιΝΤ 27及MULTI 28，並依此控制列解碼器1 〇。根據輸入之位址信號以及選擇電路9的信號，列解碼器10分別活化記憶體陣列u的字元線，每個記憶體陣列 • 11具有以矩陣方式排列的複數記憶體單元，記憶體單元排列在字元線以及位元線的相交處上，位元線連接到感測放大器12,經由位址選擇器4選擇的γ(行）交換器13，每個感測放大器12接收從I/O電路15來的資料並且傳送資料到I/0電路15 ’ I/〇電路15經由DQ腳位23從外部電路傳送及接收資料。 3己憶體陣列11以及列解碼器1 〇分別4個區域，舉例來說，字元線的總數為8192，每個區域包含2048條字元線’從第一到第四區域分別包含字元線〜2〇47、字元 2130-8093-PF；Ahddub 12 1309417 線2048〜4095、字元線4096〜6143以及宝-& 以及子兀線6144〜8191，

在正*刷新時’根據刷新指令R 新週期内成功地活化。 ^線在恤η的每個刷舉例來說，假設連接到字元線咖之記憶體陣列且有短保存期間，字元線0003不只在 .^ 扪刷新週期内刷新，也在予疋線4099(4096 + _3)的刷新週期内刷新，在這種方式下’大約在32mn的刷新週期内刷新，其為正常刷新週期的一半’具有短保存期間之記憶體陣列可在短週期内被刷新’具有關係的字元線如字元線〇〇〇3及字 4099(4096 + 0003)的組合被稱為成對字元線。 '' 另外’字元線_3不只在它的刷新週期内刷新字元線㈣（麵侧3)、字元線伽咖购侧3)以及字兀線6147(2048*3 + 0003)的刷新週期内刷新，在這種方式下，大約在16mn的刷新週期内刷新，其為正常刷新週期的"4,具有短保存期間之記憶體陣列可在短週期内被刷新，為了實現這種雙重刷新，位址選擇器4自動產生的位址所對應之子元線需要刷新，在不个丨j k域内成對字元線需要同時刷新。因…/2短週期刷新的範例中，需要2個以上的區域’在1 / 4短调湘丨丨缸从, 巧期刷新的範例中，需要4個以上的區域，在第2圖中，列躲踩哭 a解碼态10及記憶體陣列11$被八別4塊區域，但是區域的安排方式並不限於本範圍。刀被刷新之字元線以及位元不同區域之成對字元線並未分享同樣地成對字元線，這些位元線需要在短週期内同步刷新，在下文的描述中，個％雔壬⑴& 假°又雙重刷新以1/2短週期刷新 2130-8093-PF;Ahddub 13 1309417 實現，並且假設每個字&的最大位址位元值為補數之字元和該字元為成對字元線，舉例來說，字元線” 〇〇〇3”及字元線1 003 4成對字元線，假設位址選擇旨4自動產生的位址為’，1 003” ，成對字元線將為，，〇〇〇3,，，由於藉由位址定義字元線’位元” _3”及字元線”嶋，，將^同義詞。第3圖顯示做為命令（c〇M)之刷新指令廳、經由刷新指令REFii擇的列位址⑽M _以及電源供應電壓卿。在時間點το，送入第一刷新指令ref以刷新字元線_0，，，在此時，會判斷和字元線” 〇〇〇〇”成對的字元線’’ 1 000”是否具有短資料保存期間並且要做雙重刷新，在此，成對字元線，，1 000，，具有短資料保存期間並且要做雙重刷新。在時間點T0,電源供應電壓vpp高於預設之最低電壓 VpP_，因此在時間分割刷新下，字元線，，_〇，，及成對字元線” 1〇〇°”在-個刷新週期的第-半部以及第二半部分別被刷新，在此，利用祥八步f + W用時間分割在一個週期内刷新成對位址的雙重刷新稱為時間分割刷新，在一個週期内，活化並且刷新兩條字元錄g卩空„ 子兀線即子兀線〇〇〇〇，，及成對字元線” 1_”，會造成電源供應電壓vpp的電位降低至低於最低電壓Vpplnin，因此電位侦測電路16送入的刷新控制信號26將從’’ H”位準變成，’ L”位準。在時間點T1 ’送入第二刷新指令REF以刷新字元線”讓，，’在此時，會判斷和字元線” 〇謝，，成對的字 2130-8093-PF;Ahddub 14 1309417 兀綠 i υ u 1 是否具有短資料保存期間並且新，在此，成對字元線” 10fn，，“ n文雙重刷要做蕲、具有短資料保存期間並且。但疋’在時間點T卜電源供應電壓VPP低於最低電壓刷新控制信號26為” ^ :=刷:做為雙重刷新操作模式，… 1001的刷新操作將被掷置或阻擋，字兀線_1”單獨被㈣，在料

路7送至的維持信號25,將暫停刷新計=新控制電字元:時：2，，Τ2’送入第三刷新指令REF ’通常將會刷新子7G綠 0 002 ，伸杲，报Μ德4 ㈣m “ 刷新控制電路7送至的維持#號25，刷新計數器3將停 .^ . . 刼作，那麼在不需要4算的情況下，位址選擇器址，’_”，因此將執行在第—刷新二：生别-個位本亓结” 1nn… *弟-刷新週期内被阻擋之成對線1〇01的雙重刷新操作以❹ 線”蘭，’，由於成對字元線，，刚1 ”為雙重刷新，將不需致能雙重刷新控制電路7送至的維持信號25。上述操作㈣成對字元線的雙重刷新插入下個刷新週期以實現成對字元線的刷新被稱做_列刷新。，，在時間點T3’送入第四刷新指令_以刷新字元線_2，成對字凡線1002”具有短資料保存期間並且要做雙重刷新。但是，在時間點T3，電源供m vpp 低於最低電壓V卿in且刷新控制信號26為，，位準，因此將選擇串列刷新做為雙重刷新操作 τ、八’在第四刷新週期中，成對字元線’，1 002，，的刷新操作將被阻擋，字元 2130-8093-PF;Ahddub 15 1309417 線” _2”單獨被刷新，在此時，根據雙重刷新控制電路 7送至的維持信號25，將再次暫停刷新計數器3。在第四刷新週期期間，電源供應電麼卿將回到最低電屋V咖in 值之上，因此電位债測電路16送入的刷新控回到” 1Γ位準。將 —在時間點，T4，送入第五刷新指令勝，通常將會刷新子疋線0〇〇3 ，但是’根據雙重刷新控制電路7送至的維持信號25’刷新計數器3將停止計數操作，由於位址選擇器4將產生位址” 〇〇〇2”，將執行在第四刷新週期内被阻插之成對字元線” 1 002，，的雙重刷新操作以刷新成對字几線” 1〇02”，由於成對字元線，，職，，為雙重刷新，將不需致能雙重刷新控制電路7送至的維持信號心線，，二間？，送入第六刷新指令REF以刷新字元線_3，成對字元線” 1〇〇3”具有短資料保存期間並且要做雙重刷新。在時間點T5’電源供應電壓vpp回到* 於預設的最低電壓Vppmin ’因此在時間分割刷新：線” 0003”及成對字元線” 1003”在第六刷新週期半部以及第二半部分別被刷新。如上述，針對具有短保存時間的成對字元線，根據電源供應電壓VPP高過或低於最低電壓Vppmin分別利分割刷新以及串列刷新即雙重刷新操作模式來重曰新，當電源供應電壓VPP低時選擇串列刷新，壓VPP將會回復並且減少電源供應、，、應電 vrr的下降值，因此雙重刷新操作模式將根據電源供應電壓vpp 又變’藉由 2130-8093-PF;Ahddub 16 1309417 改變雙重刷新操作模式以減少電源供應電壓vpp的下降值，具短保存期間之記憶體單元將被釋放。回到第2圖，下文將描述在每個時間點半導體裝置中每個電路方塊的操作。在時間點τ〇，送入第一刷新指令腳，控制器1產生刷新操作指令，根據刷新計數器3的計數信號，位址選擇器4產生待刷新的位址，即產生第3圖中的第一位址，，0 〇〇〇 ” , ^ ^ , X將之送至位址緩衝器5，位址緩衝器5將位址送到導引雷故继β 4导51電路群6、解碼器8以及列解碼器10。導引電路群6比較輸入位址以及導引電路群6内的位址資訊，當具有該輸入位址的成對位址之字元線需要雙重刷新’將活化擊中信號，力τ p，〜在正*刷新的範例中’將不活化擊中信號。位址” 〇〇〇 η” Λ丨7丄的例子中，成對字元線，，J 000” 需要雙重刷新，因此將活化擊翠T L號’雙重刷新控制電路 7接收活化後的擊中传k , 並輸出控制信號INT 27及MULTI 2 8到選擇電路9，控制作骑τ n g e虎INT 27及MULTI 28用以控制刷新操作模式的選擇。在第3圖的時間點το時，雷 f電源仏應電壓VPP高於預設的最低電壓Vppmin ’電位偵貝別電路16送入的刷新控制信號26為，，H”位準，因此蔣、$裡士养……" 時間分割刷新，舉例來說，藉由產生 Η 位準的括生丨丨^·咕τ 控制^说1NT 27及” η”位準的控制信號MULTI 28選擇時間分 „ oJ刷新，藉由選擇電路g及列解碼器1 〇，將活化且刷新全, 刷新子讀〇_”，接著，再活化且刷新成對字元線” l〇nn” U〇，在時間分割刷新下，字元 2130-8093-PF;Ahddub 17 1309417 線，，_〇’’及成對字元線” i〇丰邱以；》势丄在第一刷新週期的第一 ^ ψ _ ,t ^ 在此，别解碼器8產生的輪出不扣向具有成對字元線” U U 的區塊，Y日县，塊由選擇電路9所選擇，因此一疋以£ t ^ ^ . 控制1^ 唬 INT 27 及 MULTI 28 直接送到刖解碼器8。在第一刷新週期中實行兩次刷新操作’通常VPP電源供應電路的供應能量只被設 ’、仕刷新週期令實行單次刷

二乍，由於需要實行兩次刷新择#，m # 刼作因此電流消耗會超

過VPP電源供應電路的供應能吾 H

㈣應H ’造成電源供應電壓VPP 低於預設之最低«Vppmin，由於電源供應電壓聊低於預-之最低電塵Vppinin，電位领測電路16送入的刷新控制信號26將變成” L”位準，在竇并Ef 4“ + 在貫仃刷新操作時，雖然會影響半導體裝置的高速操作（耷俅卞^•冩入及讀取操作），預設之最低電麼Vppmin為電源供應電壓。在一段時間間隔之後，到逵笛- Hi丨士 β 』運第一刷新時間點Τ1，接收到第二刷新指令REF的控制1勒作El 益1暫知刷新計數器3的計數操作’刷新計數器3輸出計數作骑5，丨# u τ歡就到位址選擇器4，位址選擇器4增加位址並且指定位址”議Γ，，位址”咖「被送到位址緩衝器5，位;hi· it接f # c ~ . 双W裔诅址緩衝|§ 5發出位址到導引電路群6、前解碼器8以及列解碼器1 〇。導引電路群6比較輸入位址及寫入其内的位址資訊，在輸入位址’’ 0001”的例子中，成對位址” 1〇〇1，，需要雙重刷新’因此將活化擊中信號’雙重刷新控制電路7接收活化後的擊中#號，並輸出控制信號ΙΝτ 27及MULTI 28 18 2130-8093-PF;Ahddub 1309417 到選擇電路q，少& 壓Vppmini選㈣於電源供應電壓VPP低於最低電維持信號25並且將，由於使用串列刷新’將致能、’將之送到刷新計數器3。串列刷新和兩個刷新指令有指令並完成刷®此在送入下個刷新新資訊，在第 i 控制電路7維持串列刷字元線，，1〇〇n” m l T刷新和輸入位址相關的，因此在刷新時間點Τ1，產生且” L” 準的控制信號INT 27及具” 八

28,杳阻位準的控制信號MULTI 新字=HO1”的刷新操作時’活化並刷作，因此已：1，在刷新指令週期内，實現單-刷新操因此已降低的電源供應電壓vpp將會增加或上升。到第在間隔之後，到達第二刷新時間點T2,接收 ▲新指令REF ’但根據維持信號25,刷新計數器3 將停止計數操作’那麼位址選擇器4將不改變位址並且在改變位址的情況下送出位址，’ 0001”，因此位址”。001” 被送到位址緩衝器5 ’位址緩衝器5發出位址到導引電路群6、前解碼器8以及列解碼器1〇。導引電路群6比較輸入位址及寫入其内的位址資訊，在輸入位址” 0001，，的例子中，成對位址” ι〇〇ι，，需要雙重刷新’因此將活化擊中信號’但是雙重刷新控制電路? 選擇在前個刷新指令所選擇之串列刷新内阻擋的成對位址1001之刷新操作，因此，雙重刷新控制電路7送出具’’ H”位準的控制信·ΙΝΤ27及具” L”位準的控制信號 MULTI 28。選擇電路9選擇包括成對字元線” 1〇〇1，，的區 2130-8093-PF/Ahddub 19 •1309417 塊刷新成對字元線”·”，由於成對字元線，，_，，已刷新，將不需致能雙重刷新控制電4 7送至的維抑號二’在時間點了…完成串列刷新，並且重設雙重刷新控制電路7内的串列刷新資訊。在-段時間間隔之後，到達第二刷新時間點口，接收 2第四刷新指令腳的控制器！開始刷新計數器3的計數 ^作，刷新計數器3輸出計數信號到位址選擇器4,位址選擇器4增加位址並且指定位址，，〇〇〇2，，位址” _2” ^到位址緩衝器5，位址緩衝器5發出位關導引電路砰b、前解碼器8以及列解碼器1〇。導弓丨電路群6比較輸入位址及寫入其内的位址資訊，在輸入位址，，0002”的例子中重刷新，因此將活化擊中二雙成:…°°2” f要雙中伫號，雙重刷新控制電路7接收到選擇，並輸出控制信號1心27及_ 28 J選擇電路g，在此，由壓―in，將選擇串列刷新電源由供應電詩P低於最低電】新，由於使用串列刷新，將致能、·寺迷25並^•將之送到刷新計數器3。個刷新中’輸入位址對應之位元線”隱”在首 ==週期内刷新，成對字元線”·在下準的控制信號ΙΝΤΓ及i時間‘點⑴產生具，，L”位 28,當阻撐成對字元線”_,，L”的位準的控制信號隨1 週期内實現單個刷新操作：點…之間’在單個因此電源供應電壓VPP將會增 2130-8093-PF；Ahddub 20 1309417 加，電源供應電壓VPP將會回到最低電壓vppmin值之上，因此電位價測電路16送入的刷新控制信號⑼將回到”『位準。但是，在此時並未完成串列刷新，串列刷新還具有優先權，即位元線，，_2”在首個刷新指令週期内刷新，成對子兀線”顧”在下個刷新指令週期内刷新。在一段時間間隔之後，到達第五刷新時間點τ4,接收到第四刷新指+ REF，但根據維持信號25，刷新綱3 將停止計數操作，那麼位址選擇器4將不改變位址並且在改變位址的情況下送出位址” 〇因此位址” 0002” =到㈣緩_ 5’位址緩衝器5發出位址到導引電路群6、前解碼器8以及列解碼器1〇。導弓丨電路群6比較輸入位址及寫入其内的位址資訊， :輸入位址”咖”的例子中，成對位址”贈，需要雙重刷新，因此將活化擊中信號观仁疋雙重刷新控制電路7 :擇二;個刷新指，所選擇之串列刷新内阻擔的成對位且，，之刷新操作’因此’雙重刷新控制電路7送出跳ΤΙ2Γ準的控制信號1NT 27及具” L”位準的控制信號塊刷新,擇電路9選擇包括成對字元線，，1〇°2，，的區鬼刷新成對字元線” 1〇〇2” ， _ 刷由於成對子兀線” 1 002”已 \將不需致能雙重刷新控制電路7送至的維持信號… 到第間隔之後，到達第六刷新時間點T6,接收操 “腳的控制11 1開匈新計數器3的計數新計數器3輸出計數信號到位址選擇器4,位址增加位址並且指定位址” _3”，位址” _3” 2130-8093-PF;Ahddub 21 1309417 被送到位址緩衝器5,位址緩衝器5發出位址到導引電路群6、前解碼器8以及列解碼器1 〇。導引電路群6比較輸入位址及寫入其内的位址資訊，在輸入位址” 0003”的例子中，成對位址” 1〇〇3，，需要雙重刷新，因此將活化擊中信號’雙重刷新控制電路7接收活化後的擊中信號，並輸出控制信號ΙΝτ 27及multi μ 到選擇電路9。在此由於電源供應電壓vpp已回復到最低電壓VPPmin之上，將選擇時間分割刷新，舉例來說，可藉由產生具，’ H”位準的控制信號INT27及具” h，，位準的控制信號MULTI 28來選擇時間分割刷新，活化並且刷新字元線0003及成對字元線” 1 〇〇 3，，。在接收到第七或其後的刷新指令時，依據電源供應電麼VPP的网於或低於最低電壓來選擇雙重刷新操作模式，假設導引電路群6中比軔屮士 T比較出成對位址不需要雙重刷就不活化擊中信號，雙重刷新控制電路7產生具,，l”

位準的控制信號ΙΝΤ 27及且” τ，，>谁人 90 及八 L位準的控制信號MULTI 28，藉此來選擇正常刷新。使在2實施例中’假設VPP電源供應電路的供應能力能単個刷新指令週期内完全單個刷別限制VPP電源徂庙命A 个成要特的徂 .......的供應能力，VPP電源供應電路的i、應能力依據正堂恐丨紅n士 # a# v 寺的電流消耗成一比例，其能維得在時間分割刷新 ^ m u ^ 成的電壓下降及VPP電源供應電路所占面積之間的平銜 ^ ^ 衡意即，假設VPP電源供應電路的供連續地選擇時間分割刷新，但是，vpp電 2130-8〇93-PF;Ahddub Ο Ο 1309417 :供應電路所占的面積會增加，因此還是增加了生產成 V—、 p電源供應電路的供應能力減少時， VPP電源供應電路所占的面積會小 β 、 —割刷新的次數會比選擇串的二’互疋’選擇時間分新中，每兩個刷新指令彳數少的多，在… 的次數會拉長刷新週期。彳刷新在本實施例中，監測電源供應電壓νρρ 2考該電厂堅位準選擇雙重刷新，在電源供應電壓νρρ = 低：壓:_時，選擇時間分割刷新，在 =在-個刷新指令週期内，進行雙重刷 = 電壓聊低於預設電壓時，實現串列刷新 = =令週期内插人其成對字元線之雙重刷新。參 = 電壓VPP之Φ ’愿供應最佳刷新操作模:，=^^ 在本發明的半導體穿置中電源供應電壓的下降，因此，發明，在不需要由=路:::最佳刷新操作’根據本可於短週期内刷新且取代該記憶體單元的情況下，研具紐保存期間之記憶體單元。第二實施例在本實施γ,ι Φ圖及第4圖’其描述本發明的第二實施例，壓根據電源供應電壓VPP高於或低於最低電 ppmln >別選擇平行刷新或者串列刷新。扑八顯不做為命令（CGM)之刷新指令REF、經由刷新 " 選擇的列位址（_ Add)以及電源供在時間點τ。’送入第-刷新…EF以刷新字元 2130-8093-PF；Ahddub 23 1309417 線” 0000” ，成對字元線” 1〇且要做雙重刷新。在時間點τ。，電=資料保存期間並 .^ 原供應電壓vpp高於預最低電麼v卿in，因此在單個刷新週期内，需要同時刷新字元線” 及成對字元線，，刚〇”。 m㈣㈣㈣時㈣字元線及成料元線被稱 ==，當同時實現兩個刷新操作時，電流 =:源供應電路的供應能力，因此，電源供應電壓vpp 的電位會降低至低於預設之雷懕. 瓜电靨VpPmin，當電源供應電位偵XI雷1降低至低於預設之最低電壓Vppmin時， :位侦測電路丨6送入的刷新控制信號⑼將改變成,，L”位 =間點Π的第二刷新指令週期内，將刷新位址選擇器4產生的位址所指定之字元線” t 。在時間點T2的第一曰々週期内，將刷新成對字元線，，刚i 間點T3的第三刷新指令週期内’將刷新位址選擇生的位址所指定之字元線，，〇〇〇2” 。〇生指令週期内，將刷新成對字”點：的第四刷新入第二刷新指令腹到時間點㈣:第五^ 操作和第一實施例相同， a 7 REF的也此將$略這部份的詳述。在時間點T5，送入第六刷新指線”_3’，，成對字元線”觀”具有短資料二要做雙重刷新。在時間點T5，電源供應電壓於預設的最低電壓VPPmin，因此在時間分割刷新下，= t 0003及成對子錢1QG3”在第六刷新週期同時被 2130-8093-PF;Ahddub 24 1309417 刷新（平行刷新）。如上述’針對具有短保存時間的成對字元線，根據電、么應電壓VPP高過或低於最低電壓Vppmin分別利用平行刷新以及串列刷新即雙重刷新操作模式來達成雙重刷新，田電源供應電壓VPP低時選擇串列刷新，電源供應電壓VPP 將會回復並且減少電源供應電壓VPP的下降值，因此雙重刷新操作模式將根據電源供應電壓VPP改變，藉由改變雙重刷新操作模式以減少電源供應電壓VPP的下降值，具短保存期間之記憶體單元將被釋放。 B 1丨第2圖，下文將描述在每個時間點半導體裝置中每個電路方塊的操作。在時間點TO ’送入第一刷新指令 Ref」控制器i產生刷新操作指令，根據刷新計數器3的計數七號4立址選擇器4產生待刷新的位址，即產生第3圖中的第一位址” 〇〇〇〇，，，柏肱 U 並將之送至位址緩衝器5，位址緩衝器5將位址送到導引雷故链β . j导…電路群6、解碼器8以及列解碼器10。導引電路群6比較輸入位址以及導引電路群6内的位址資訊，在位址”剛G”的例子中，成對字元線，，_〇” 需要雙重刷新，因此將活斗般士 > 將活化擊中信號，雙重刷新控制電路 7接收活化後的擊中作妹，#认，t

° 、輸出控制信號INT 27及MULTI 28到選擇電路9，在時間點τη & * το時’電源供應電壓VPP高於預設的最低電壓Vppnlin，因此將選擇平行刷新，舉例來說，

猎由產生 L 位準的押也丨户·站T 半的控制㈣iNT27及” H ” 信號MULTI 28選擇時問芈紅& 释時間千仃刷新，字元線，，_Q”及成對 2130-8093-PF/Ahddub 25 1309417 字元線’，1 000”將同時被活化且刷新。由於時間點T1到時間點Τ4的摔作間Et 丁 1 ± J探作和第一實施例中時間點T1到時間點74 ψ , ± j f間點T5的操作和第— 貫鈿例中時間點T0的操作相同，下續眛門科士 — 下文將不描述其後幾個連、’、貝寺間點時母個電路方塊的操作。表老㈣中’監測電源供應^ vpp之電壓位準，多^坚位準選擇平行刷新或者串列刷新做在镂舌JSW & 捃斗· 八β^刷新做為雙重刷新、工，在電源供應電壓Vpp g y # Μ _ 2 時，選擇平行刷新，ί 預之最低電· νΡΡ_ 個刷新指令週期内，同時進行雙刷新：在電源供應電壓VPP低於預設電壓時，實現串列刷：τ—個刷新指令週期内插入其成對字元線之雙重操作模式，將可洁，之電壓位準，選擇最佳刷新、'將可減少電源供應電壓的下降，因此明的半導體裝置中，可撰摆夢㈣…七 j選擇喊佳刷新刼作，根據本發明，不需要由傷援電路取代該記憶體單元的情況下，可於短 ° d内刷新具&保存期間之記憶體單元。 QH ιΜ » --L·· '之實施例詳細描述之，但這些實施例並、限疋本發明的範圍，相對地，任何熟習此項技藝者，不脫離本發明之精神和範圍内，當可做些許的更動與潤【圖式簡單說明】第1A圖係說明習知時間分割雙重刷新模式的時序圖。第1B圖係說明習知平行雙重刷新模式的時序圖。 213〇-8〇93-PF；Ahddub ^ 1309417 第2圖係顯示本發明之半導丁守瑕褒置的方塊示第3圖係顧示本發明第一實、圖第#施例之雙重刷新的時序圖。第4圖係顯示本發明第二實施例之雙重刷新的時序【主要元件符號說明】 Vppmin〜下限電壓； REF〜刷新指令； ROM Add〜列位址； 3〜刷新計數器； 4〜位址選擇器； 6〜導引電路群； 8〜前解碼器； 10〜列解碼器； 12〜感測放大器； 14〜行解碼器； 16〜電位偵測電路； 18〜充電泵； 2 3〜腳位； 2 9 ~外部供應電壓； VPP〜電壓； COM〜命令； 1〜控制器； 2〜VPP電源供應電路； 5〜位址緩衝器； 7〜雙重刷新控制電路； 9〜選擇電路； 11〜記憶體陣列； 13〜Y交換器； 15〜I/O ; 17〜震盪電路； 21、22〜輸入端； 24' 25、26、27、28〜信號； ΤΟ、ΤΙ、T2、T3、T4、T5〜時間點。 2130-8093-PF；Ahddub 27

Claims

Ι3^)94Φ 719383號中文_專利範圍修正本十、申請專利範圍·· ___^彦正日期：98.1.20 L· 1月 # Η - 種半導體裝置，其適用雙重刷新，包括： ”- 電壓偵測電路’其用以比較内部產生的一電源供應電壓位準以及做為一參考電位之一下限電壓，並且產生一刷新控制信號；以及一雙重刷新控制電路，其根據該電壓偵測電路送至的 °亥刷新控制信號改變一雙重刷新操作模式；瞻其中係參考由該半導體裝置内部產生的該電源供應電 s壓位準，改變该雙重刷新的該雙重刷新操作模式。 2.如申睛專利範圍第1項所述之半導體裝置，更包括： “ 選擇器，其中當該内部產生的電源供應電壓之電壓位準高於該下限電壓時，在由輸入-刷新指令開始的二，内刷新由該位址選擇器選擇的一位址及以一成對位址：當該内部產生的電源供應電壓之電壓位準低於該下限 1壓時’在由輸人該刷新指令開始的週期以及次個刷新指 _ 7開始的-人個週期内分別刷新由該位址選擇器選擇的該位址以及該成對位址。 ;.如申明專利範圍第2項所述之半導體裝置，其中遣忒内邛產生的電源供應電壓之電壓位準高於該下限電屬時在由輸入該刷新指令開始之週期的—第—半部以及一第二半部分別刷新該位址選擇器選擇的該位址以及該成多位址。 ' 4.如申請專利範圍第該内部產生的電源供應電 *項所述之半導體裝置，其中當壓之電壓位準低於該下限電壓 2130-8093-PF2 28 月F!倏換頁 hJlSX____ 1309417 時’在由輪入該刷新指令開始的週期内同時刷新該位址# 擇器選擇的位址以及成對位址。 5.如申請專利範圍第2項所述之半導體裝置，更包括：一炫絲電路群，其用以記憶需要雙重刷新之位址，當該位址選擇器選擇的位址對應之成對位址需要雙重刷新時，該熔絲電路群比較該位址選擇器選擇的位址以及記憶在炼絲電路群内的位址以產生一擊中信號。 6·如申請專利範圍第5項所述之半導體裝置，更包括：一刷新計數器，其中該擊中信號會送入該雙重刷新控制電路，當該内部產生的電源供應電壓之電壓位準低於該下限電壓時，該雙重刷新控制電路產生一維持信號，用以停止該刷新計數器的計數操作。

2130-8093-PF2 29