CN1877737A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1877737A
CN1877737A CNA2006100923623A CN200610092362A CN1877737A CN 1877737 A CN1877737 A CN 1877737A CN A2006100923623 A CNA2006100923623 A CN A2006100923623A CN 200610092362 A CN200610092362 A CN 200610092362A CN 1877737 A CN1877737 A CN 1877737A
Authority
CN
China
Prior art keywords
refresh
address
word line
supply voltage
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100923623A
Other languages
English (en)
Other versions
CN100580805C (zh
Inventor
堂野千晶
越川康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1877737A publication Critical patent/CN1877737A/zh
Application granted granted Critical
Publication of CN100580805C publication Critical patent/CN100580805C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

在半导体器件中，内部地产生的电源电压VPP被监视。如果内部地产生的电源电压VPP低于下限电压，那么选择连续刷新作为双刷新操作模式。在连续刷新中，用于配对地址的双刷新被插入下一刷新周期中。通过连续刷新，抑制内部地产生的电源电压VPP的减小。

Description

半导体器件
本申请要求在先的日本专利申请JP2005-160948的优先权，在此将其公开内容引入作为参考。
技术领域
本发明涉及一种半导体器件，具体涉及一种其中根据刷新和解除存储单元时内部地产生的电源电压VPP(下面，将简单地称为电源电压VPP)的电源电压电平改变双刷新操作模式的半导体器件。
背景技术
作为半导体器件，具有大容量和可随机地存取的动态随机存取存储器(以下称为“DRAM”)是公知的。DRAM保持存储器信息作为存储单元的电容器中存储的电荷。因此要求通过在电荷消失之前读取存储器信息、放大存储器信息和将存储器信息还原为其初始状态而执行刷新操作。在经过一定的时间段之后，DRAM中的存储单元的电容器中存储的电荷消失，该时间段可以被称作信息保留时间或保持时间。不同的单元该保持时间是不同的和不恒定的。
该保持时间从短保持时间至长保持时间连续地分布。这主要是因为由于结泄漏，作为“高电平”写入存储单元中的电荷消失。保持时间也受表面漏泄以及与邻近的单元关系的影响。在DRAM中，大多数存储单元中的保持时间是长的，仅仅部分存储单元中的保持时间是短的。具有短保持时间的那些单元被冗余存储单元替代，该冗余存储单元将被解除。但是，由于冗余电路(亦即，冗余存储单元)的数目限制，具有短保持时间的一些存储单元可能保持存在，而不被解除。
在存在具有短保持时间的存储单元的情况下，半导体器件被拒绝，作为低于标准的缺陷产品。这导致低的生产量和高成本。鉴于上述情况，提出了由通过提供大量冗余电路解除具有短保持时间的所有存储单元的技术构成的方案。但是，在提供大量冗余电路的情况下，半导体器件不可避免地增加芯片面积。最终，生产成本增加。
为了克服上述问题，将描述目前已经提出的几种技术。根据这些技术，在短周期中刷新具有短保持时间的存储单元，以便被解除，而不被冗余电路替代。例如，日本未审查的专利申请公开(JP-A)No.H4-10297公开了一种半导体器件，其中与其他单元相比较，具有短保持时间的特定单元更频繁地被刷新。日本未审查的专利申请公开(JP-A)No.H08-206184公开了一种半导体器件，其中熔丝电路组存储具有短保持时间的存储单元的地址。根据每个存储单元的保持时间，在长周期或短周期中刷新每个存储单元。对于规定为具有长保持时间的那些存储单元，短周期刷新操作被跳过。因此，根据熔丝电路信息，执行短周期或长周期刷新操作。
日本未审查的专利申请公开(JP-A)No.2005-116106公开了双刷新，作为用于解除具有短数据保持时间的存储单元方法。参考图1A和1B，将描述该双刷新。在双刷新中，通过一个刷新命令激活并刷新两个字线。例如，假定在时刻T0提供刷新命令，以刷新字线“0000”。在这种场合，判断与字线“0000”配对的配对字线“1000”是否具有短数据保持时间(即，配对字线“1000”被连接到包含具有短数据保持时间的存储单元的阵列)。如果断定该配对字线“1000”具有短数据保持时间，那么字线“0000”和配对字线“1000”被同时激活和刷新。
配对字线“1000”被刷新两次，即当字线“0000”被刷新时和当配对字线“1000”本身被刷新时。因此，在对应于普通刷新周期的一半周期的短周期中刷新具有短数据保持时间的配对字线“1000”。通过在短刷新周期中被刷新，具有短数据保持时间的配对字线“1000”被解除。在下面的描述中，行地址“0000”和字线“0000”将被理解为具有相同的含义，因为字线由行地址选择。
作为双刷新，图1A所示的时分双刷新操作模式是公知的。在时分双刷新操作模式中，刷新周期被时间分为上半周期和下半周期，作为进行双刷新时激活两个字线的时间。此外，图1B所示的并行双刷新操作模式是公知的。在并行双刷新操作模式中，在进行双刷新时的刷新周期中，两个字线被同时激活。在配对字线具有比普通数据保持时间更长的数据保持时间的情况下，该配对字线不被刷新。在设计阶段或晶片交付时预先地选择上述双刷新操作模式的一种作为希望的操作模式。
在上述双刷新操作模式中，在一个刷新周期中激活两个字线。进一步假定两个相邻字线具有短数据保持时间。在这种场合，必须增加用于产生电源电压VPP的VPP电源电路的供电容量至普通刷新操作中需要的两倍电平，该电源电压VPP是通过提升外部电源电压在半导体器件中产生并被提供给字线的。由此，不可避免地增加VPP电源电路的面积。这导致芯片成本增加。
如上所述，因为具有短保持时间的存储单元的存在，该半导体器件具有产量被减小的问题。在应用双刷新的情况下，在芯片内显著地降低电源电压，以及VPP电源电路需要普通刷新操作所需的两倍面积。这导致芯片成本增加。
发明内容
因此本发明的目的是提供一种双刷新操作模式，其相应于由VPP电源电路产生的电源电压的电压电平。更具体地说，本发明的目的是提供一种半导体器件，通过监视由芯片内的VPP电源电路产生的电源电压VPP的电压电平、根据电压电平改变双刷新操作模式、并且抑制电压电平的减小来解除具有短保持时间的存储单元。
根据本发明的半导体器件如下：
(1)应用双刷新的半导体器件，其中根据在所述半导体器件中内部地产生的电源电压的电压电平改变所述双刷新的双刷新操作模式。
(2)根据(1)的半导体器件，包括用于将内部地产生的电源电压的电压电平和作为基准电平的下限电压相比较以产生刷新控制信号的电平检测电路，以及响应于来自电平检测电路的刷新控制信号改变双刷新操作模式的双刷新控制电路。
(3)根据(1)的半导体器件，还包括地址选择器，其中在内部地产生的电源电压的电压电平高于下限值的情况下，在由刷新命令的输入开始的周期中刷新由地址选择器选择的地址和配对地址，以及，在电源电压的电压电平低于下限电压的情况下，在由刷新命令的输入开始的周期中和在由下一个刷新命令的输入开始的周期中分别刷新由地址选择器选择的地址和配对地址。
(4)根据(3)的半导体器件，其中在内部地产生的电源电压的电压电平高于下限电压的情况下，在由刷新命令的输入开始的周期的上半周期和下半周期中分别刷新由地址选择器选择的地址和配对地址。
(5)根据(3)的半导体器件，其中在内部地产生的电源电压的电压电平高于下限电压的情况下，在由刷新命令的输入开始的周期中同时刷新由地址选择器选择的地址和配对地址。
(6)根据(3)的半导体器件，还包括存储需要双刷新的地址的熔丝电路组，在由地址选择器选择的地址的配对地址需要双刷新的情况下，该熔丝电路组将由地址选择器选择的地址和熔丝电路组中存储的地址相比较，以产生命中信号。
(7)根据(6)的半导体器件，还包括刷新计数器，其中，在内部地产生的电源电压的电压电平低于下限值的情况下，为双刷新控制电路提供命中信号和刷新控制信号，以产生用于停止刷新计数器的加数(count-up)操作的保持信号。
在可应用双刷新的半导体器件中，由芯片内的VPP电源电路产生的电源电压VPP的电压电平被监视，以及根据该电压电平决定最佳双刷新操作模式。因此，可以抑制电源电压VPP的电压电平的减小和提高双刷新中的刷新性能。
附图说明
图1A是用于描述现有的时分刷新模式的时序图；
图1B是用于描述现有的并行刷新模式的时序图；
图2是根据本发明的半导体器件的示意性框图；
图3是用于描述根据本发明的第一实施例的双刷新的时序图；以及
图4是用于描述根据本发明的第二实施例的双刷新的时序图。
具体实施方式
现在，将参考附图描述本发明的实施例。
第一实施例
参考图2和3，将描述本发明的第一实施例。在本实施例中，有选择地执行时分刷新或连续刷新，作为双刷新操作模式。在由VPP电源电路产生的电源电压VPP不低于预定电压的情况下，进行时分刷新。在时分刷新中，一个刷新周期被时间分割，并且在一个刷新周期中为特定的字线和配对字线进行刷新操作。在电源电压VPP低于预定电压的情况下，执行连续刷新，其中在一个刷新命令周期中执行用于特定字线的刷新操作，以及在下一个刷新命令周期中插入用于配对字线的刷新操作。
首先，参考图2，将描述根据本发明的半导体器件。在图2中，为了图示的简单，省略了与典型的半导体器件的结构类似的半导体器件的结构。图中所示的半导体器件包括控制器1、VPP电源电路2、刷新计数器3、地址选择器4、地址缓冲器5、熔丝电路组6、双刷新控制电路7、预解码器8、选择电路9、多个行解码器10、多个存储器阵列11、多个读出放大器12、Y(列)开关13、列解码器14、以及I/O(输入/输出)电路15。VPP电源电路2包括电平检测电路16、振荡器电路17和电荷泵电路18。
控制器1解码从外部输入端21提供的命令COM，并根据该命令发送控制信号到内部电路，以控制半导体器件的各种操作。VPP电源电路2提升外部电源电压29，并产生内部产生的电源电压VPP(下面，简单地称为电源电压VPP)，用于字线驱动器等。VPP电源电路2的电平检测电路16将来自控制器1的基准电压(在此，对应于下限电压Vppmin)和电源电压VPP相比较，如果电源电压VPP不高于基准电压，那么发送刷新控制信号26到振荡器电路17和双刷新控制电路7。提供有控制信号26的振荡器电路17发送时钟信号到电荷泵电路18。提供有来自振荡器电路17的时钟信号的电荷泵电路18提升外部电源电压，以产生电源电压VPP和将电源电压VPP提供到内部电路。VPP电源电路2具有类似于一般电路结构的基本结构，以及还包括用于比较基准电压和电源电压VPP以产生刷新控制信号26的电平检测电路16。
刷新计数器3把在其处提供的刷新命令REF的数目相加，并发送表示计数数目的计数信号到地址选择器4。当该计数数目达到预定数目时，刷新计数器3被复位，然后再次开始加数。地址选择器4提供有来自刷新计数器3的计数信号，并自动地产生将被刷新的地址。地址缓冲器5提供有来自外部输入端子22的地址(ADD)或来自地址选择器4的地址，并将该地址传递到预解码器8、行解码器10、列解码器14以及熔丝电路组6。
熔丝电路组6存储具有短保持时间和需要短周期双刷新的存储单元的行地址。熔丝电路组6提供有来自地址缓冲器5的地址作为输入地址并判断该输入地址的配对地址是否与存储为待经受双刷新的地址的行地址的任意一项一致。提供有来自控制器1、熔丝电路组6和电平检测电路16的信号的双刷新控制电路7控制刷新计数器3和选择电路9，以选择最佳双刷新操作模式。预解码器8是行解码器10的一部分并且选择存储器阵列11的各个电路块。提供有预解码器8的输出以及来自双刷新控制电路7的控制信号INT 27和MULTI28的选择电路9控制行解码器10。
响应于在其处提供的地址信号和来自选择电路9的信号，行解码器10分别激活存储器阵列11的字线。存储器阵列11的每一个具有以矩阵方式布置的多个存储单元。存储单元被布置在字线和位线的交叉点。在每个预定周期，存储单元必须被刷新。位线被连接到读出放大器(SA)12。每个读出放大器SA 12通过由列解码器14选择的Y开关(Y-SW)13将数据传送到I/O电路15和从I/O电路15接收数据。I/O电路15通过DQ管脚23将数据传送到外部电路并从外部电路接收数据。
存储器阵列11和行解码器10被分成四个电路块。例如，字线的总数等于8192以及每个电路块包括2048个字线。第一至第四块分别包括字线0000-2047，字线2048-4095，字线4096-6143以及字线6144-8191。在普通刷新中，字线响应于刷新命令REF连续地被激活并在64mn的每个刷新周期中被刷新。
例如，如果连接到字线0003的存储器阵列具有短保持时间和需要短周期刷新，那么字线0003不仅在其刷新时间被刷新，而且在字线4099(4096+0003)的刷新时间被刷新。以此方式，在对应于普通刷新周期一半的32ms的短周期中执行刷新。通过短周期刷新可以解除具有短保持时间的存储器阵列。具有字线0003和字线4099(4096+0003)的结合这种关系的那些字线可以被称作配对字线。
此外，字线0003不仅在其刷新时间可以被刷新，而且在字线2051(2048+0003)、字线4099(2048×2+0003)和字线6147(2048×3+0003)的刷新时间也可以被刷新。以此方式，在对应于普通刷新周期的1/4周期的每16ms处执行刷新。为了执行这种双刷新，在不同的电路块中包括根据由地址选择器4自动地产生的地址将刷新的字线和配对字线并且被同时刷新。因此，在1/2的短周期刷新的情况下，需要两个或更多电路块。在1/4的短周期刷新的情况下，需要四个或更多的电路块。在图2中，存储器阵列11和行解码器10被分成四个电路块。但是，电路块的布置不局限于所示的例子。
待刷新的字线和配对字线被包括于不同的电路块中，并且不共享相同的读出放大器。这些字线被同时刷新，作为短周期刷新。在以下描述中，假定双刷新被执行为1/2短周期刷新，并且最上面的地址位彼此反相的那些字线是配对字线。例如，字线“0003”和字线“1003”被配对。如果由地址选择器4自动地产生的地址是“1003”，那么配对地址是“0003”。由于字线被地址限定，地址“0003”和字线“0003”是同义的。
图3示出了作为命令(COM)的刷新命令REF、在输入刷新命令REF时选择的行地址(ROW Add)以及电源电压VPP。在时刻T0，提供第一刷新命令REF，字线“0000”被刷新。判断字线“0000”的配对字线“1000”是否具有短保持时间和经受双刷新。这里，配对字线“1000”将经受双刷新并且执行双刷新。
在时刻T0，电源电压VPP高于预定设计值Vpp的下限电压Vppmin。因此，以时分方式，在一个刷新周期的上半周期和下半周期分别刷新字线“0000”和配对字线“1000”。在此，其中以时分方式在相同的周期中刷新配对地址的双刷新被称作时分刷新。在该周期中，两个字线，即，字线“0000”和配对字线“1000”被激活和刷新。因此，电源电压VPP的电压电平被减小，变得低于下限电压Vppmin。因此，来自电平检测电路16的刷新控制信号26从“H”电平改变为“L”电平。
在时刻T1，提供第二刷新命令REF并刷新字线“0001”。判断字线“0001”的配对字线“1001”是否具有短保持时间和将经受双刷新。在此，配对字线“1001”将经受双刷新并且执行双刷新。但是，在时刻T1，电源电压VPP低于下限电压Vppmin并且刷新控制信号26具有“L”电平。因此，连续的刷新被选作为双刷新操作模式。在第二刷新周期中，字线“0001”单独被刷新，而配对字线“1001”的刷新操作被暂停或停止。此时，响应于来自双刷新控制电路7的保持信号25停止刷新计数器3。
在时刻T2，提供第三刷新命令REF。正常地，字线“0002”被刷新。但是，响应于来自双刷新控制电路7的保持信号25，刷新计数器3停止加数。因此，地址选择器4产生前一地址“0001”，而不加数。因此，在第二刷新周期中被停止的配对字线“1001”的双刷新操作被执行，以刷新配对字线“1001”。由于配对字线“1001”被双刷新，来自双刷新控制电路7的保持信号25被去激活。其中配对字线的双刷新被插入下一刷新周期中以刷新配对字线的上述操作被称作连续刷新。
在时刻T3，提供第四刷新命令REF并刷新字线“0002”。字线“0002”的配对字线“1002”将经受双刷新并且执行双刷新。但是，在时刻T3，电源电压VPP保持低于下限电压Vppmin。因此，选择连续刷新作为双刷新操作模式。在第四刷新周期中，字线“0002”单独被刷新，以及配对字线“1002”的刷新操作被停止。响应于来自双刷新控制电路7的保持信号25再次停止刷新计数器3。在第四刷新周期过程中，电源电压VPP被恢复至下限电压Vppmin的电平。因此，来自电平检测电路16的刷新控制信号26转变为“H”电平。
在时刻T4，提供第四刷新命令REF。正常地，字线“0003”被刷新。但是，响应于来自双刷新控制电路7的保持信号25，刷新计数器3停止加数。因此，地址选择器4产生地址“0002”。在第三刷新周期中被停止的配对字线“1002”的双刷新操作被插入，以刷新配对字线“1002”。由于配对字线“1002”被双刷新，来自双刷新控制电路7的保持信号25被去激活。
在时刻T5，提供第六刷新命令REF并刷新字线“0003”。字线“0003”的配对字线“1003”将经受双刷新并且执行双刷新。在时刻T5，电源电压VPP被恢复至高于预定设计值的下限电压Vppmin的电平。因此，在第六刷新周期的上半周期和下半周期中以时分方式分别刷新字线“0003”和配对字线“1003”。
如上所述，如果电源电压VPP分别高于和低于下限电压Vppmin，那么通过利用时分刷新和连续刷新作为双刷新操作模式，具有短保持时间的配对字线经受双刷新。当电源电压VPP低时，通过选择连续刷新，恢复电源电压VPP和抑制电源电压VPP的减小。因此，双刷新操作模式取决于电源电压VPP而改变。通过改变双刷新操作模式和抑制电源电压VPP的减小，具有短保持时间的存储单元被解除。
返回图2，将描述在每个时间半导体器件的每个电路块的操作。在时刻T0，提供第一刷新命令REF并且控制器1产生刷新操作命令。响应于来自刷新计数器3的计数信号，地址选择器4产生将被刷新的地址。在图3中，产生第一地址“0000”并发送给地址缓冲器5。地址缓冲器5将该地址提供给熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在具有该输入地址的配对地址的特定字线需要双刷新的情况下，命中信号被激活。在普通刷新的情况下，命中信号保持去激活。在地址“0000”的情况下，配对地址“1000”需要双刷新。因此，命中信号被激活。提供有激活的命中信号的双刷新控制电路7将控制信号INT 27和MULTI28提供给选择电路9。控制信号INT27和MULTI28是用于控制刷新操作模式的选择的信号。
在图3中的时刻T0，电源电压VPP高于预定设计值的下限电压Vppmin。来自电平检测电路16的刷新控制信号26具有“H”电平。因此，选择时分刷新。例如，通过产生“H”电平的控制信号INT 27和“H”电平的MULTI 28选择时分刷新。通过选择电路9和行解码器10，字线“0000”被激活和刷新。接着，配对字线“1000”被激活和刷新。因此，在第一刷新周期的上半周期和下半周期以时分方式分别刷新字线“0000”和配对字线“1000”。在此，预解码器8产生指示具有配对字线“1000”的非选择电路块的输出，但是该电路块被选择电路9选择。因此，控制信号INT 27和MULTI 28可以直接提供给预解码器8。
在第一刷新命令周期中，刷新操作被执行两次。通常，在一个刷新命令周期中相应于一个刷新操作设计VPP电源电路的供电容量。在此，刷新操作被执行两次。因此，电流消耗超出VPP电源电路的供电容量，以至电源电压VPP被降低至设计值的下限电压Vppmin以下。由于电源电压VPP被降低至设计值的下限电压Vppmin以下，来自电平检测电路16的刷新控制信号26被转换为“L”电平。设计值的下限电压Vppmin是进行刷新操作时的电源电压，尽管半导体器件的高速操作(写和读操作)被恶化。
在经过预定时间段之后，到达第二刷新时刻T1。提供有第二刷新命令REF的控制器1使刷新计数器3执行加数操作。刷新计数器3提供计数信号到地址选择器4。地址选择器4增加地址和指定地址“0001”。地址“0001”被发送给地址缓冲器5。地址缓冲器5发送该地址到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在输入地址“0001”的情况下，配对输入地址“1001”需要双刷新。因此，激活命中信号。提供有激活的命中信号的双刷新控制电路7将控制信号INT 27和MULTI 28传递到选择电路9。在此，由于电源电压VPP低于下限电压Vppmin，连续刷新被选择。因为连续刷新，保持信号25被激活并发送给刷新计数器3。
连续刷新涉及两个刷新命令。因此，双刷新控制电路7保持连续刷新信息，直到提供下一个刷新命令和完成刷新操作。在第一刷新命令周期中，对应于输入地址的字线“0001”被刷新。在下一刷新命令周期中，配对字线“1001”被刷新。因此，在时刻T1，产生“L”电平的控制信号INT 27和“L”电平的MULTI 28。字线“0001”被激活和刷新，同时配对字线“1001”的刷新操作被限制。在该刷新命令周期中，执行单个刷新操作，以便已经被降低的电源电压VPP被提升或增加。
在经过预定时间段之后，到达第三刷新时刻T2。提供第三刷新命令REF，但是刷新计数器3响应于保持信号25不执行加数操作。因此，地址选择器4不增加地址和没有变化地传递地址“0001”。地址“0001”被发送给地址缓冲器5。地址缓冲器5发送该地址到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在输入地址“0001”的情况下，配对输入地址“1001”需要双刷新。因此，命中信号被激活。但是，双刷新控制电路7选择配对字线“1001”的刷新操作，该配对字线在前一刷新命令下选择的连续刷新中被停止。因此，双刷新控制电路7发送“H”电平的控制信号INT 27和“L”电平的MULTI28到选择电路9。选择电路9选择包括配对字线“1001”的电路块，以便配对字线“1001”被刷新。因为配对字线被刷新，来自双刷新控制电路7的保持信号25被去激活。时刻T1和T2处的连续刷新结束并且双刷新控制电路7中的连续刷新信息被复位。
再次，预定时间段过去并且到达第四刷新时刻T3。提供有第四刷新命令REF的控制器1使刷新计数器3执行加数操作。刷新计数器3将计数信号传递到地址选择器4。地址选择器4增加地址和指定地址“0002”。地址“0002”被发送给地址缓冲器5。地址缓冲器5将该地址发送到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在输入地址“0002”的情况下，配对输入地址“1002”需要双刷新。因此，命中信号被激活。提供有激活的命中信号的双刷新控制电路7传递控制信号INT 27和MULTI 28到选择电路9。在此，电源电压VPP低于下限电压Vppmin。因此，选择连续刷新。因为连续刷新，保持信号25被激活并发送给刷新计数器3。
在连续刷新中，在第一刷新命令周期中刷新对应于输入地址的字线“0002”和在下一刷新命令周期中刷新配对字线“1002”。因此，在时刻T3，产生“L”电平的控制信号INT 27和“L”电平的控制信号MULTI 28。字线“0002”被激活和刷新，同时配对字线“1002”的刷新操作被停止。从时刻T1至时刻T3，在一个周期中执行一次刷新操作，以便电源电压VPP增加。电源电压VPP被恢复到不低于下限电压Vppmin的电平，以便来自电平检测电路16的刷新控制信号26转变为“H”电平。但是，在该时刻，连续刷新没有完成并且该连续刷新操作具有优先级。亦即，在第一刷新命令周期中，刷新字线“0002”，在下一刷新命令周期中，刷新配对字线“1002”。
在经过预定时间段之后，到达第五刷新时刻T4。提供第五刷新命令REF，但是刷新计数器3响应于保持信号25不执行加数操作。地址选择器4不增加地址并且没有变化地产生地址“0002”。地址“0002”被发送给地址缓冲器5。地址缓冲器5发送该地址到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在地址“0002”的情况下，配对地址“1002”需要双刷新。因此，命中信号被激活。但是，双刷新控制电路7选择在前一刷新周期中选择的连续刷新中被停止的配对字线“1002”的刷新操作。因此，双刷新控制电路7发送“H”电平的控制信号INT 27和“L”电平的控制信号MULTI 28到选择电路9。选择电路9选择包括配对字线“1002”的电路块，以便配对字线“1002”被刷新。因为配对字线“1002”被刷新，来自双刷新控制电路7的保持信号25被去激活。
再次，预定时间段过去并且到达第六刷新时刻T5。提供有第六刷新命令REF的控制器1使刷新计数器3执行加数操作。刷新计数器3将计数信号传递到地址选择器4。地址选择器4增加地址和指定地址“0003”。地址“0003”被发送给地址缓冲器5。地址缓冲器5将该地址发送到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在输入地址“0003”的情况下，配对地址“1003”需要双刷新。因此，命中信号被激活。提供有激活的命中信号的双刷新控制电路7将控制信号INT27和MULTI 28传递给选择电路9。在此，电源电压VPP已恢复到高于下限电压Vppmin的电平。因此，选择时分刷新。例如，通过产生“H”电平的控制信号INT 27和“H”电平的控制信号MULTI 28选择时分刷新。字线“0003”被激活和刷新。连续地，配对字线“1003”被激活和刷新。
当提供第七或后续刷新命令时，取决于电源电压VPP是高于还是低于设计值的下限电压Vppmin来选择双刷新操作模式。如果通过熔丝电路组6比较的配对地址不需要双刷新，那么命中信号不被激活。双刷新控制电路7产生“L”电平的控制信号INT 27和“L”电平的控制信号MULTI 28。因此，选择普通刷新。
在该实施例，假定设计VPP电源电路的提供容量以便满足在一个刷新命令周期中的一次刷新操作。但是，VPP电源电路的供电容量不被特别限制。VPP电源电路的供电容量被确定为相对于普通刷新下的电流消耗的比率，考虑时分刷新中的压降和VPP电源电路的安装面积之间的平衡。亦即，如果VPP电源电路的供电容量增加，那么可以连续地选择时分刷新。但是，VPP电源电路的安装面积增加并且芯片成本升高。另一方面，如果VPP电源电路的供电容量被减小，那么VPP电源电路的安装面积被减小。但是，可以以降低数目的次数来选择时分刷新，而以增加数目的次数来选择连续刷新。在连续的刷新的情况下，在每两个刷新信号处地址被加数。因此，相应于连续刷新的次数刷新周期被延长。
在该实施例中，电源电压VPP的电压电平被监视并且根据电压电平选择双刷新。如果电源电压VPP高于下限电压Vppmin，那么选择时分刷新，其中在一个刷新信号周期内以时分方式执行双刷新。如果电源电压VPP低于下限电压Vppmin，那么进行连续刷新，其中配对字线的双刷新被插入下一刷新命令周期中。通过根据电源电压VPP的电压电平选择时分刷新或连续刷新作为最佳刷新操作模式，可以抑制电源电压的电压降。因此，在根据本发明的半导体器件中，最佳刷新操作模式被选择。因此可以解除具有短保持时间的存储单元而无需通过冗余电路代替存储单元。
第二实施例
参考图2和4，将描述本发明的第二实施例。在该实施例中，当电源电压VPP高于和低于下限电压Vppmin时，分别选择并行刷新和连续刷新作为双刷新操作模式。
图4示出了作为命令(COM)的刷新命令REF、输入刷新命令REF时选择的行地址(ROW Add)以及电源电压VPP。在时刻T0，提供第一刷新命令REF并刷新字线“0000”。在此，配对字线“1000”将经受双刷新并且执行双刷新。在时刻T0，电源电压VPP高于设计值的下限电压Vppmin。因此，在一个刷新周期中，字线“0000”和配对字线“1000”被同时刷新。
因此，在一个刷新周期中同时刷新字线和配对字线被称作并行刷新。当同时进行两个刷新操作时，电流消耗超出VPP电源电路的供电容量。因此，电源电压VPP低于设计值的下限电压Vppmin。当电源电压VPP被降低至设计值的下限电压Vppmin以下，来自电平检测电路16的刷新控制信号26被转换为“L”电平。
在时刻T1的第二刷新命令周期中，由地址选择器4产生的地址选择的字线“0001”被刷新。在时刻T2的第三刷新命令周期中，配对字线“1001”被刷新。在时刻T3的第四刷新命令周期中，由地址选择器4产生的地址选择的字线“0002”被刷新。在时刻T4的第五刷新命令周期中，配对字线“1002”被刷新。从时刻T1的第二刷新命令REF的输入至时刻T4的第五刷新命令REF的输入，该操作类似于第一实施例中的那些时刻的操作，在此将省略其详细描述。
在时刻T5，提供第六刷新命令REF并刷新字线“0003”。配对字线“1003”将经受双刷新并且执行双刷新。在时刻T5，电源电压VPP被恢复到高于下限电压Vppmin的电平。因此，在第六刷新周期中，字线“0000”和配对字线“1000”被同时刷新(并行刷新)。
因此，如果电源电压VPP分别高于和低于下限电压Vppmin，那么通过利用并行刷新和连续刷新，具有短保持时间的配对字线经受双刷新。当在电源电压VPP低的情况下执行连续的刷新时，电源电压VPP被恢复并且抑制了电源电压VPP的减小。双刷新操作模式根据电源电压VPP而改变。因此，通过改变双刷新操作模式和抑制电源电压VPP的减小，具有短保持时间的存储单元被解除。
参考图2，将描述在每个时间半导体器件的每个电路块的操作。在时刻T0，提供第一刷新命令REF并且控制器1产生刷新操作命令。响应于来自刷新计数器3的计数信号，地址选择器4产生将被刷新的地址。在图4中，产生第一地址“0000”并发送给地址缓冲器5。地址缓冲器5提供该地址到熔丝电路组6、预解码器8和行解码器10。
熔丝电路组6比较该输入地址和熔丝中编程的地址信息。在地址“0000”的情况下，配对地址“1000”需要双刷新。因此，命中信号被激活。提供有激活的命中信号的双刷新控制电路7提供控制信号INT27和MULTI 28到选择电路9。在时刻T0，电源电压VPP高于预定设计值的下限电压Vppmin。因此，选择并行刷新。例如通过产生“L”电平的控制信号INT 27和“H”电平的控制信号MULTI 28选择并行刷新。通过由控制信号INT 27和MULTI 28控制选择电路9，字线“0000”和配对字线“1000”被同时激活和刷新。
这里将不再描述随后时间的各个电路块的操作，因为从时刻T1至时刻T4的操作类似于第一实施例中的从时刻T1至时刻T4的操作，时刻T5的操作类似于第一实施例中的时刻T0的操作。
在该实施例中，电源电压VPP的电压电平被监视和根据该电压电平选择并行刷新或连续刷新作为双刷新操作模式。如果电源电压VPP高于预定设计值的下限电压Vppmin，那么选择并行刷新，其中在一个刷新命令周期内同时执行双刷新。如果电源电压VPP低于下限电压Vppmin，那么进行连续刷新，其中配对字线的双刷新被插入下一刷新命令周期中。通过根据电源电压VPP的电压电平选择最佳刷新操作模式，可以抑制电源电压的电压降。因此，在根据本发明的半导体器件中，最佳刷新操作模式被选择。因此，可以解除具有短保持时间的存储单元而无需通过冗余电路代替存储单元。
尽管已经结合几个优选实施例描述了本发明，但是在所附的权利要求的范围内可以以各种其他方式修改本发明。

Claims (7)

1.一种应用双刷新的半导体器件，其中所述双刷新的双刷新操作模式根据在所述半导体器件中内部地产生的电源电压的电压电平而改变。
2.根据权利要求1的半导体器件，包括：电平检测电路，用于比较内部地产生的电源电压的电压电平和作为基准电平的下限电压以产生刷新控制信号，以及双刷新控制电路，用于响应来自电平检测电路的刷新控制信号改变双刷新操作模式。
3.根据权利要求1的半导体器件，还包括地址选择器，其中在内部地产生的电源电压的电压电平高于下限值的情况下，在由刷新命令的输入开始的周期中刷新由地址选择器选择的地址和配对地址，在电源电压的电压电平低于下限电压的情况下，在由刷新命令的输入开始的周期中和在由下一个刷新命令的输入开始的下一周期中分别刷新由地址选择器选择的地址和配对地址。
4.根据权利要求3的半导体器件，其中在内部地产生的电源电压的电压电平高于下限电压的情况下，在由刷新命令的输入开始的周期的上半周期和下半周期中分别刷新由地址选择器选择的地址和配对地址。
5.根据权利要求3的半导体器件，其中在内部地产生的电源电压的电压电平高于下限电压的情况下，在由刷新命令的输入开始的周期中同时刷新由地址选择器选择的地址和配对地址。
6.根据权利要求3的半导体器件，还包括存储需要双刷新的地址的熔丝电路组，在由地址选择器选择的地址的配对地址需要双刷新的情况下，该熔丝电路组比较地址选择器选择的地址和熔丝电路组中存储的地址以产生命中信号。
7.根据权利要求6的半导体器件，还包括刷新计数器，其中双刷新控制电路被提供命中信号和刷新控制信号以在内部地产生的电源电压的电压电平低于下限值的情况下产生用于停止刷新计数器的加数操作的保持信号。
CN200610092362A 2005-06-01 2006-06-01 半导体器件 Expired - Fee Related CN100580805C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005160948 2005-06-01
JP2005160948A JP4524645B2 (ja) 2005-06-01 2005-06-01 半導体装置

Publications (2)

Publication Number Publication Date
CN1877737A true CN1877737A (zh) 2006-12-13
CN100580805C CN100580805C (zh) 2010-01-13

Family

ID=37510137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610092362A Expired - Fee Related CN100580805C (zh) 2005-06-01 2006-06-01 半导体器件

Country Status (4)

Country Link
US (1) US7301844B2 (zh)
JP (1) JP4524645B2 (zh)
CN (1) CN100580805C (zh)
TW (1) TWI309417B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239220A (zh) * 2013-06-13 2014-12-24 华为技术有限公司 存储器刷新处理方法和装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820781B1 (ko) * 2007-02-23 2008-04-11 주식회사 하이닉스반도체 비트라인 감지증폭기를 포함하는 반도체메모리소자 및구동방법
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR20140113191A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
WO2015004714A1 (ja) * 2013-07-08 2015-01-15 株式会社 東芝 半導体記憶装置
US9368187B2 (en) 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP7098464B2 (ja) * 2018-07-24 2022-07-11 ルネサスエレクトロニクス株式会社 半導体装置
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410297A (ja) 1990-04-26 1992-01-14 Nec Corp 半導体記憶装置
US5305274A (en) * 1992-09-16 1994-04-19 Proebsting Robert J Method and apparatus for refreshing a dynamic random access memory
JP3714489B2 (ja) 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
JPH1139861A (ja) * 1997-07-16 1999-02-12 Toshiba Corp ダイナミック型半導体記憶装置
JP2000057763A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP4651766B2 (ja) * 1999-12-21 2011-03-16 富士通セミコンダクター株式会社 半導体記憶装置
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
JP4229674B2 (ja) * 2002-10-11 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100540488B1 (ko) * 2003-10-31 2006-01-11 주식회사 하이닉스반도체 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법
JP4534141B2 (ja) * 2005-02-09 2010-09-01 エルピーダメモリ株式会社 半導体記憶装置
JP4609813B2 (ja) * 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239220A (zh) * 2013-06-13 2014-12-24 华为技术有限公司 存储器刷新处理方法和装置
CN104239220B (zh) * 2013-06-13 2017-11-24 华为技术有限公司 存储器刷新处理方法和装置

Also Published As

Publication number Publication date
US7301844B2 (en) 2007-11-27
JP4524645B2 (ja) 2010-08-18
JP2006338759A (ja) 2006-12-14
TW200703335A (en) 2007-01-16
TWI309417B (en) 2009-05-01
US20070008799A1 (en) 2007-01-11
CN100580805C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
CN1877737A (zh) 半导体器件
US9672892B2 (en) Memory device and memory system including the same
JP6709825B2 (ja) Ｄｒａｍ及びその操作方法
US9627025B2 (en) Memory device and memory system including the same
US7551502B2 (en) Semiconductor device
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
US7054178B1 (en) Datapath architecture for high area efficiency
US7486584B2 (en) Semiconductor memory device and refresh control method thereof
CN1783338A (zh) 在自刷新模式下进行自动刷新的半导体存储器件
US20020154557A1 (en) Semiconductor memory apparatus
CN101075477A (zh) 半导体存储器
US20120026821A1 (en) Semiconductor device
US11037618B2 (en) Row hammer prevention circuit, a memory module including the row hammer prevention circuit, and a memory system including the memory module
CN1842875A (zh) 半导体存储器件和用于运行半导体存储器件的方法
CN104425003A (zh) 半导体器件
CN1828771A (zh) 半导体存储器件及其操作方法
US7881141B2 (en) Semiconductor device and refresh method
US9552874B2 (en) Combined memory block and data processing system having the same
US9373422B1 (en) Memory device
US8451680B2 (en) Method of driving a semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
US9368236B2 (en) Semiconductor memory apparatus and test method thereof
US6982917B2 (en) DRAM partial refresh circuits and methods
US6496428B2 (en) Semiconductor memory
US20090185439A1 (en) Architecture of highly integrated semiconductor memory device
KR100996187B1 (ko) 고집적 반도체 메모리 장치의 내부 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130906

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130906

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20160601