TWI297208B - Shared contact structure, semiconductor device and method of fabricating the semiconductor device - Google Patents

Shared contact structure, semiconductor device and method of fabricating the semiconductor device Download PDF

Info

Publication number
TWI297208B
TWI297208B TW095110011A TW95110011A TWI297208B TW I297208 B TWI297208 B TW I297208B TW 095110011 A TW095110011 A TW 095110011A TW 95110011 A TW95110011 A TW 95110011A TW I297208 B TWI297208 B TW I297208B
Authority
TW
Taiwan
Prior art keywords
layer
region
source
spacer
substrate
Prior art date
Application number
TW095110011A
Other languages
English (en)
Other versions
TW200705646A (en
Inventor
Abraham Yoo
Hee-Sung Kang
Heon-Jong Shin
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200705646A publication Critical patent/TW200705646A/zh
Application granted granted Critical
Publication of TWI297208B publication Critical patent/TWI297208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

1297208 19506pif.doc 九、發明說明： 【發明所屬之技術，域】 本毛明有關之貫施例總括為共享接觸窗結 元件以及其製造方法。本案基於大韓民國專利4= 2005-0067427號，申請日期為2〇〇5年7 二案弟 先權，該制㈣容已參考編人本㈣書。 申请優 【先前技術】 胃 由於電子產品的逐漸薄型、更輕量以及小型化 研究正在努力加強半導體元件的性能。—種 例如靜態_存取記(SRAM)，“二 憶體(DRAM)相比，已普遍降低電能消耗以及提高動作速 度。例如SRAM廣被用在中央處理器（c 式記憶體。 又局埋置 SRAM ^記憶單元可分類為二主制式；—種高負載 電阻SRA^,使用高負載電阻為負載元件；以及一種 互補金屬氧化半導體（CMOS) SRAM單元，使用一個 通道MOS (PMQS)電晶體為負載元件。該CMqs队施 單元，通常含有多個電晶體及—對的節點。—種使用共享 接觸窗結構的技術可用來有效的配置該些節點。 圖1〜會示剖面圖說明先前用的共享接觸窗結構 的製造方法。茶照目丨，該先制的共享_窗結構含有 一個隔離層13’該隔離層13在半導體基板11内界定出-個活性區域12。-個閘極19橫過該活性區域12之上方而 形成’該閘極19包括—個閘極目案(蛛_她)17及一個 而概·· 閘矽化物層〗8的噸 及在該隔離層13的护=積’該閘極19橫跨該活性區域12 在閘極19 *活性區：之區域上。-個閘介電質15介入 側壁形成，該間隔二12之間。-間隔片25在間極19的 層24連續堆積而 由—個氧化物層23與—個氮化物 】2的間隔片25之下一/個源/汲延伸區域21在活性區域 域】2的近接閘極19 成’及一源/;及區域29在活性區 高度摻雜的汲區域2处开乂成，该源/汲區域29為包含一 著。該半導體基板—源7汲矽化物層烈的順序堆積 刻終止層31與一屙;^間極19及源/汲區域29，被一蝕 普虫刻終止層31採^ 1 = 33順序堆積覆蓋。該 物層。 重對遠ILD33有银刻選擇性的氮化 又有接觸孔35穿透該ILD^ 丑 窗結構，該蝕刻終止# Ή + ^成/、子接觸 夂日刀图7 ^宜層1即暴鉻在該接觸孔35的底面。 $ ^: 的钱刻終止層31，被從擴充的接觸 ^ 5私除。_極19的上部區域亦部分暴露在該擴充的 妾觸孔35，以及該源/汲區域29的上部表面亦部分露出。 在此場合，當該蝕刻終止層31殘留在該閘極19與該源/ 汲區域的暴露之表面時，會發生加大接觸電阻。因此，該 蝕刻終止層31的移除處理，必需有足夠的處理餘度。亦 即，在擴充接觸孔35’的形成處理時，需包括有過量蝕刻 該蝕刻終止層31的處理。因此，在移除該蝕刻終止層31 時，該間隔片25亦被蝕刻，以使源/汲延伸區域21的頂面 亦部分暴露出來。又，有一個氧化物層（一個天然的氧化 1297208 19506pif.doc 物層）殘留在該閘極19及 、 氧化物層亦造成接解帝阻如、區域29的暴露之表面。該 式清潔處理或乾ϋ = _ h大。該氧化物層可用-種濕 該源/沒延伸區娀〜二：理移除，當該氧化物層清除時， 刻處理溶分被該_清潔或乾式餘 源/汲區域29之門^ 口回所不’在源/汲延伸區域21與 泉昭 ㈤的接觸區域形成-延伸孔35Ε。 觸孔L，%3共享接觸插頭39以充填該擴充的接 金屬層37及由依序堆積的—個阻障 頭39，轉胁而形成。其結果，該共享接觸插 杏，、以源/及£域29及該閘極19接觸。 、=該共享接觸插頭39形成時，該 ％ ，滿阻障金屬層37，以形成 =2) 延伸部37E，形劣—口丨邊插碩 間的漏電路徑7 一妾觸插頭39與活性區域12之 【發明内容】 古本杂明的-個實施例提供一種共享接觸窗結構，該此 =觸的結構包括：—閘極，配置在基板的活性區域上了 =弟:與第二側壁互相對面；一絕緣間隔片，覆蓋第一側 土 ’-源/越域’在活性區域的接近第_側壁亦即該 =的對侧形成；及—角部保護圖案在基板上鄰接源/及^ 域與絕緣間隔片區域形成，且被一層閘絕緣層覆蓋，以 —共享接觸插頭’貫穿該層間絕緣層’並與閘極 部，與源/汲區域接觸。 本發明的另-實施例提供一種半導體元件，該半導體 I29n 元件包含：一隔離層，配置在基板上用以界定活性區域； 及一閘極，橫跨活性區域上，有第一侧壁與第二侧壁互相 對向；及一絕緣間隔片，蓋住該第一侧壁；及一低^摻雜 的汲區域，設在活性區域的靠絕緣間隔片下面；及一高度 摻雜汲區域，可能配置在活性區域的鄰接該第一側壁及在 第二侧壁的對側，如此可與該低度摻雜區域接觸；^一源/ 汲金屬矽化物層，配設在該高度摻雜區域上方；以及一角
部保護圖案，配設在鄰接該源/汲金屬矽化物層與絕緣間严 片之處。 、 同 本發明的另一實施例為提供一種半導體元件的製造 方法，本製造方法包括··製造閘極_，在基板上設 極圖案在_圖案兩侧各別設互相對向的第—㈣與第二 側壁；及設置低度摻雜的汲區域在基板的鄰接設二則： if亥㈣側之區域;在該第-侧壁形成'絕緣f: P:片，復皿该弟-側壁；在基板的鄰接該第一貝 該 一側壁對則之區域’形成-高度摻雜的汲區域；：及‘米 接該高度摻雜區域與絕緣間隔片處形成—角部 4 與该絕緣間隔片的_個側壁接觸。 ’、^ 方、> Hr另—實施例為提供—種半導體元件的製造 門極s牵：：方法包括.百先在基板上形成閘極圖案：在 :第物設置第-側壁及“ 方鄰近第=5==^在基板的絕緣間隔片下 第二㈣，在閘师__該 郇接該源Λ及區域與該絕緣間隔片處配置 1297208 19506pif.doc 一角部保護圖案。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 以下參照所附之各實施例的圖式，更詳細說明本發 明’雖然本發明可以不同形式的實施例說明，但本發明不 雙該些實施例設定之限制。該些實施例提供透徹完整的說 明並完滿地傳達本發明的技藝之範圍。在該些圖式中，各 層的厚度與區域皆經放大使圖面更清楚。又在說明一個層 也成在其他的層或在基板上時，意義為該一層可能配設在 其他的層或在基板上，或者有一第三層可能間介於該層與 其他之層或基板之間。又在說明書中用阿拉伯數字表示各 元件。 圖4示可使用本發明之實施例的一個CMOS SRAM單 元之等效的電路圖。 參照圖4,該CMOS SRAM單元包含：一對的驅動電 晶體TD1及TD2，一對的傳輸電晶體TT1與TT2，以及 一對的負載電晶體TL1與TL2。該些驅動電晶體TD1與 TD2 ’可比照為下拉（pull down)電晶體，該些傳輸電晶 體TT1與TT2可比照為傳遞電晶體，該些負载電晶體tli 與TL2可比照為上拉（pull up)電晶體。該些驅動電晶體 TD1與丁D2以及傳輸電晶體ττΐ與TT2，可為如NMOS 電晶體；該些負載電晶體TL1與TL2，可例如為PMOS電 1297208 19506pif.doc 晶體。 該第一驅動電晶體TD1與第一傳輸電晶體TT1互相 串聯連接。該第一驅動電晶體TD1的一個源區域電氣化的 連接到接地線Vss ;該第一傳輸電晶體TT1的一個汲區域 電氣化的連接一第一位元線BL1。同樣地，該第二驅動電 曰曰體TD2及弟一傳輸電晶體TT2也互相串聯連接，該第 二驅動電晶體TD2的一個源區域電氣化連接該接地線
Vss，該第二傳輸電晶體TT2的一個汲區域電氣化的連接 一第二位元線BL2。 該第一負載電晶體丁L1的一個源區域電氣化的連接 到一個供電線Vcc，該第一負載電晶體TU的汲區域電氣 化的連接到該第一驅動電晶體TD1的汲區域。同樣地，該 第二負載電晶體TL2的源區域電氣化的連接供電線vcc， 以及該第二負載電晶體TL2的汲區域電氣化的連接第二驅 動電晶體TD2的汲區域。 該弟一負載電晶體TL1的 >及區域、第一驅動電晶體 TD1的汲極、以及第一傳輸電晶體TT1的源區域一致連接 到弟一卽點N1。又，该弟一負載電晶體丁乙2的；;及區域、 第二驅動電晶體TD2的汲極、及第二傳輪電晶體TT2的 源區域一致連接到第二節點Ν2。該第一驅動電晶體TDi 的閘極與弟一負載電晶體TL1的閘極電氣化的連接到第一 節點N2 ;該第二驅動電晶體TD2的閘極及第二負載電^ 體TL2的閘極電氣化的連接到該第一節點N1。又， 第一、第二傳輸電晶體TT1與TT2電氣化的連接到字 11 1297208 19506pif.doc
WL 為了要形成如上述的CMOS SRAM單元，在該些第一 與第二節點N1與N2間需形成一種歐姆接觸（〇hmic contact)。用一種所謂的“共享接觸窗結構，，之方法，可以 構成在該第一與第二節點N1與N2的歐姆接觸。即一種第 :共，接觸窗結構SCI (見圖4中點線包圍部分），可用 =化的連接第一負載電晶體TL1的閘極與第二負載電 Γ〇2,來車的及區域。又，可利用一個第二共享接觸窗結構 體TL1的lit負載電晶體TL2的閑極與第一負載電晶 明豆圖12繪示本發明實施例的共享接觸窗結構，說 例的：享=剖面圖。首先’參照圖12，本發明之實施 域52，今其觸南結構’包含—個在基板51内形成的活性區 晶基的結構4 半導體基板;例如矽晶圓或其他矽 區域52，t —隔離層53在基板51内形成以界定該活性 例並未限離層53為—絕緣體例如氧切層，本實施 可用為絕緣層^3絕緣層，其他的氧化物或氮化物亦 對面的ϊ ill在該活性區域52上形成，該77有互相 案57盘―門、八弟居一侧壁S1與S2,該閘極77包含一閘極圖 轉跨該^屬魏物層71 ’鱗堆卿成。該閘極77 域。有52上方，並覆蓋該隔離層53的部分區 該閘介電質155 ^5用^置在閘極77與活性區域52之間’ Μ之功用為使閘極77與該活性區域&絕緣。 12 口97?勝doc 嗜閘棰圖案w可為例如多矽晶體層，該閘金屬矽化物層 ^ <用例如石夕化钻層或石夕化鎳層；該閘介電質55可用例 如氧化矽層或高介電常數（Wgh-k)的介電質。 絕緣間隔片63可能在閘極77的第一與第二侧壁S1 與S2形成。亦即，可能在閘極77的第一側壁S1形成絕 緣間隔片63 ’另外在閘極77的第二側壁S2形成絕緣間隔 63亦可能。該絕緣間隔片63可包括··一内部間隔片61， 覆蓋該第一側壁S1 ;及一外部間隔片62，覆蓋在該内部 間隔片61的外壁。該内部間隔片61可能為例如^氣化物層； 該外部間隔片62可能為例如氮化物層、氮切層，或氣氧 化石夕層。 源"及I伸區域59可能配置在活性區域52的絕緣間隔 ^下方如圖12所示，該源/汲延伸區域59，可能配 又，二，f極77的第一侧壁S1之絕緣間隔片63下方。 離層53，可能配置在鄰近閘極77的第二側壁S2 ^ 一/彖間隔片63的下方。該源/汲延伸區域59可能為例 °一 ^有^❹型導電性之低高摻雜的汲區域。 如及區域75，配置在活性區域52内的鄰近閘極77 辟。Pb源/汲區域75配置在活性區域52内鄰近該第一侧 璧s 1，在笛一 一 w 工广丄昂—側壁S2的反對側。源/汲延伸區域59與源/ 汲區域75垃齙 65、 一镬觸。源/汲區域乃為含有一高度摻雜汲區域 源7汲金屬矽化物層72的順序積層。源/汲區域75 區域^5表面I能高於活性區域52的頂部表面；又，源7汲 时5 的頂部表面亦可能高於源/沒延伸區域59的頂部表 13 1297208 19506pifdoc 面。高度摻雜的汲區域65可 的雜質區域。在此場人，节^4 —具有N或P塑導電性 延伸區域59，具有同^的導^換雜的沒區域65與源/淡 區域6 5，為P型導電性區^性。例如，當高度摻雜的淡 低度摻雜的汲區域具“ 原/沒延伸區域59可能Ϊ 72，你u & 孓導电性’源/汲金屬矽化物屬 例如可能切化_，切化鋅#。 隔片可能配置在源/汲區域75與絕緣間 LI 。角部保護圖案⑽配置在源/汲區域乃的 而’兵、、、&緣間隔片63接觸，介戸卩#么* 分覆蓋該源/汲區域7 5，二：：该角部保護圖案8 0部 接觸。如-所示，：==在-= =:刚隔“3之側壁。角二;= 岐例如-個氮化物層’氮切層或氮氧化石夕層。 ^固钱刻終止層81及—層間絕緣層_3，可能 =積在基板51與閘極77、源/汲區域75以及 、 圖案80上面。_終止層81，可能是 = =83,刻選擇性。例如，ILDS3為—絕 層。在此场合，虫刻線止居只〗 夕 層，或氮氧切層 可用例如氮化物層、氮化石夕 共享接觸插頭89，穿過ILD83與蝕刻終止屑 成與閘極77、源/汲區域75、及該角部保護圖案肋 ^
，享接觸插頭89含有-導電層88及—阻障金屬層87，fJ 盍该導電層88的側壁及底部表面。阻障金屬層8了，。= 為一鈦層（τ〇、氮化鈦層（TiN)、鈕層d y能 ^ 、氮化 I297208d〇c 鉬層（TaN)、丄或為該些成分的組合。導電層⑽可 廣（W)。共 =接觸插頭89亦可只用導電㈣構成^ 替上述構造〜、旱接觸插頭89電氣化的連接間極 汲區域75。 如其他有關文獻所述，當共享接 伸區域59接觸時，會產生浥皙枚/— 、”源/及延 實施例，在⑽輯ΐ上m但是’本發明之上述 63油趣此，丘1 域的一端，與絕緣間隔片 圖π說明本=另圖=與絕緣間隔片63所阻隔。 的半導體元件。參關r7m=権嗎圖案 設在基板⑸上肋界^^「體;^件含有—隔離層⑸， 活性區域152的上方形152 °問極⑺在橫過 第二側面S1與：閘極177有互相對面的第-及 石夕化物層171财堆積^77由閘極圖案157與一閘金屬 極177與活性區域15^=°有一鬧介電質155插置在閘 晶層1金屬石夕化物居=。!極圖案157可能為一多石夕 層。閘介帝折s^、可此為如矽化鈷層、或矽化鎳 數的介電質。、 可此為例如氧化矽層或一個高介電常 與S2巴开fH 163可能在閘極177的第一及第二側壁S1 -側壁二即1絕緣隔離片163可能在閘極177的第 二側二S9·^、’、絕緣隔離片163亦可能在間極177的第 K幻形成。絕緣隔離片163可包含：一内部隔離片 1297208 19506pif.doc 161 復盖该第一侧壁§ j · 在内部隔離片⑹的外辟’以及—外部隔離4 162，覆蓋 層例如氧化石夕層構成，^内部隔離片161可能由氧化物 如氮化石夕層或氮氧化石夕層^離片162可能由氮化物層例 一低度摻雜的汲區域 152的絕緣隔離片163 ^_aDD) 159，酉己置在活性區域 159，可能配設在活性區二方。如圖17戶斤示，·區域 LDD區域159可能為一^ 152的靠近閘極177的兩側。 區域。 ，、有例如N或P型導電性的雜質 一源/汲區域175配 Π7之區域。如圖17所^在活性區域152内的鄰近問極 177 175 、、及卩衫175垃链、κ / °°或52。LDD區域159與源/ /及£域175接觸。源/汲區域175 域165，及-源/汲金屬石夕 冋度4相㈣ 175 θ 72順序堆積而成。源/ ，域Π5的頂#面可能高於活性㈣15 二=? 175的頂部表面可高於心二; 的頂邛表面。咼度摻雜的汲區域165 且 —^ 電性的雜質區域。在此場人，言声 、八、或型^ =P型導電性的LDD區域。源/沒金屬物’、’、 例如為一 CoSi層或NiSi層。 切層172 -個角部保護圖案180,配置在祕 部保護圖案180配置在源/汲區17 75上。角 遭亚與絕緣間隔 16 1297208 19506pif.doc 片163接觸，亦即角部保護圖案18〇覆蓋源/汲區域175的 部分，並且與絕緣間隔片163的一個侧壁接觸。又，如圖 17所不，角部保護圖案18〇可設置在閘極177兩侧的各源 /汲區域175上。角部保護圖案180可能為一絕緣層，例如 氮化矽層或氮氧化矽層。 一蝕刻終止層181及一 ILD183順次的堆積在基板151 與閘極177、该源/>及區域175與角部保護圖案wo上方。 蝕刻終止層181，可能為一絕緣層具有對ILD183的蝕刻選 擇性。例如，ILD183為一絕緣層如氧化矽層，在此情況， 蝕刻終止層181可用氮化物層，例如氮化矽層或氮氧化矽 層0 -接觸插頭189穿過該ILD183及該餘刻終止層i8i 而性成，以與源/汲區域175及角部保護圖f 18〇接觸 觸插頭189含有導電層188，及一阻障金屬層18 導電層188的側壁與底部表面。阻障金屬層187可:― ，金屬層㈤、氮化鈦（TiN)層、起(曰τ〇金=了 氮化组（TaN)層、或部分該些成份的組合。導電声us 可能為一鎢（w)金屬層。接觸插頭189亦可取θ上才、 構造，而僅由導電層188構成。接觸插頭18 = 接該源/汲區域175。 錢化的連 在接觸插頭189與LDD區域159接觸時 路徑，依照本實施例，有角部保護圖案 175上，角部保護圖案18〇配置在源/汲區域175的、域 與絕緣隔離片丨63接觸。因此，㈣__ ΐδ(^= 17 l297?9^i,doc ，離片163，可阻擔該接觸_ 1δ9與咖區域υ 的任何接觸。 足間 一再參照圖5,圖5緣示本發明的—個實 ==窗結構的製衫法之-例。Μ，在基板51内= 導:其f 53以界疋出—雜區域52。基板51可能用—半 形成：為-石夕晶圓或其他繼構。隔 53可能用一絕緣層形成，例如氧化矽層。 曰 在活性區域52形成一閘介電質55，閘介電質 ^切層或高介電常數的介電f所構成。例如，間匕 夤55可能用一種熱氧化法形成氧化矽層。 在基板51的閘介電質55上形成閘曰極圖案57。該閘極 圖案57的製程可包含在基板51與閘介電質^上形成 2層 '然後在該多石夕晶層形成圖案，該多石夕晶層 圖^序’包括：在㈣晶層形成—硬式光罩圖案(= maskpattern)58，及利用硬式光罩圖案％為飯刻光罩 等向性，刻多矽晶層。硬式光罩圖案5 8可能由一氮化 層例如氮化㊉層構成。閘極圖案57橫跨活性區域^上， 並覆蓋隔離層53的部分區域。閘極圖案5 ’ 第一與第二側壁81與幻。 相對向的 鍾^離子，可利用該硬式光罩圖案58及閘極圖案57 ，-，、才入罩膜，植入活性區域52以形成源/及延^ 59 ’源級延伸區域59，可形成-LDD區域具有3 ^域 導電性。其次，碩弋氺罢岡銮”1、士必人 以或？型 式先罩圖案58可被私除以露出閘極 外，村在該硬式光罩_ 58絲後，再於活性區 18 I297»doc 域52植入雜晳施 Γ子》成源/汲延伸區域59。如圖5所示， s:域可配置在鄰近第-側壁S1，並在第二側壁 可步成ϋρ/在閘極圖案57的第—與第二側壁S1與S2 路：、、、、、曰 1隔片63。絕緣間隔片β3含有一覆芸第一侧 壁S1的内部間F ΰ 皿弟側 壁之外部間隔广6】6匕以及—覆盍該内部間隔“1的外 例如氧化^二。隔片611能為一氧化物層， 矽層或氮氧化矽層。 ⑺戈虱化 子植子’可利用閘極11案57及絕緣間隔片63為離 .高产二?入活性區域52以形成高度摻雜的汲區域 性的ϋΐ! 域65，可利用植入具有Ν或ρ型導電 與源/汲延伸ΪΓ二在:場合’高度摻雜的及區域65 區域59呈有同的導電性。例如，在源/没延伸 入具有h性時’高度換雜的沒區域65可由植 .電性的雜質離子而形成。高度摻雜 ’如圖6所〜己置在鄰近該第1壁：=域 側壁S2的對側。 土 W及在弟一 因=源/汲延伸區域59，配置在絕緣間w μ 方，與咼度摻雜的汲區域65接觸。又，高 65，亦可用久磁L + 又^嫌的汲區域 -4:= 本實施例的方法形成，例如 ;，Γ種:ί:突出半導體基板51之表面的獅 ^即一種形成提高的源/汲區域之方法。 參照圖7’有-金屬層67及—覆蓋層69相繼堆積在 19 1297m,〇c =有閘極圖案57的基板51以及高度摻雜的汲區域&上 。金屬層67，可能由鎳、_形成或為—種包含錄或銘 ，-的合金層。覆蓋層69可能由氮化鈦（TiN)所形成。 1此場合，ml化鈦層的作用為防止金屬層67的氧化作用。 此外，該覆蓋層69的形成也可被取消。 參照圖8，對具有金屬層67的基板51實施石夕化作用 ，序，例如該魏作用程序可包括在溫度細。€到7〇〇乂 =退火處理該具有金制67的基板51。在該退火處理時， ^金屬層67與在閘極圖案57及高度摻雜的汲區域65中的 八原子發生反應。因此，在該閘極圖案5 7的表面形成一問 二屬石夕化物層7丨，並在高度摻雜的汲區域&之表面形成 勒及金屬魏物層72。然後，移除該覆蓋層69及金屬 € 67 (未與;ε夕原子發生反應之部分）。 相繼堆積的閘極圖案57與閘金屬魏物層71構成了 :極77。另外’順序堆積的高度摻雜的汲區域Μ與源級 ^屬石夕化物層72構成了源/沒區域75。在此場合，源/沒金 =化物㉟72的頂部表面’可能高於基板51與源/沒延伸 :域59的頂部表面。如前面所述，閘金屬石夕化物層π及 及金屬魏物層72可能切化钻（Q)Si)或石夕化錄 ⑸）層構成。另外，形成閘金屬石夕化物層？！及源/汲 主屬石夕化物層72的程序可以省略。亦即，閘極77可僅由
甲電體57構成，又源/汲區域75可僅用該度 65構成。 」久匕A 參照圖9，在源/汲區域75與絕緣間隔片63的鄰近形 20 doc 129猶 成角部保護圖案80。角部保護圖案80，配設在源/汲區域 75之鄰接該絕緣間隔片63的一端。在此場合，角部保護 圖案80可以與該絕緣間隔片63的一側壁接觸。角部保護 圖案80可能用氮化物層形成，例如用氮化矽層或氮氧化矽 層。角部保護圖案80可用例如化學氣相沉積法（CVD) 形成。 、 舉一個例，即在具有閘極77，絕緣間隔片63及源/ 及區域75的基板51上形成〆保角的（conformal)氮化物 層。對該氮化物層非等向性蝕刻，使源/汲區域75的頂部 表面露出，如此可形成角部保護圖案80。在此場合，角部 保護圖案80可能覆蓋絕緣間隔片63的侧壁及源/汲區域 75的接近絕緣間隔片63之邊緣。 參考圖10,在基板51與角部保護圖案8〇上形成一蝕 刻終止層81，該蝕刻終止層81可一致地形成覆蓋該些閘 極77，絕緣間隔片63、角部保護圖案80及源/汲區域75 的露出之表面。ILD83於具有蝕刻終止層81基板51上形 ，°ILD83可用氧化矽層形成，例如用_高密度電漿 氧化物層。蝕刻終止層81可用一種對ILD83具有蝕刻選 擇性的絕緣層。例如，當ILD83為氧化矽層時，該蝕刻終 止層81可用氮化物層，或例如氮化矽層、或氮氧化矽層形 成。ILD83可進行平面化以形成一平坦之頂部表面。 參照圖U，在ILD83及餘刻終止層81可被連續 化以形成一共旱接觸孔85。形成該共享接觸孔％的程序， 可包含：在ILD83上形成一光阻圖案（未圖示）。然後， 21 1297208 c ^5〇6pif.d〇 利用光阻圖案為蝕刻 述非等向性_可採用^ 4向性的_該1LD83。上 止層81之間有 種蝕刻條件：在ILD83與蝕刻終 —部分，以露出向性侧移除 ：r_：r^ 及角止層81被1叫絕緣間隔“3 63及肖部保I/、〇可施有部分亦被餘刻，所以絕緣間隔片 片63的L辟護1案8〇的尺寸可能減小。可是，絕緣間隔 刻線止叉角部保護圖案8〇的保護，因此曝露出钱 ㈣程序，可由角部保護圖案8G提供相對 柄仅j 圍pr〇cessmargin)。亦即，角部保護圖案8〇 呆持，源/題域靠近絕緣間隔片63的邊端。 接著，進行共旱接觸孔85的清潔步驟，以清除殘留 閘極77與源/汲區域75的天然氧化物層與顆粒。在清潔 =序完f後，絕緣間隔片63與角部保護圖案8〇共同形成 個阻障(barrier)以防止源/汲延伸區域59的露出。 芩照圖12，再形成一共享接觸插頭89，以充填共享 接觸孔85。例如，依次序堆積阻障金屬層87及導電層88， 以充填共旱接觸孔85並覆蓋ILD83。阻障金屬層87，可 能用鈦（丁I)層，氮化鈦層（TiN)、鈕層（Ta)、氮化 鈕（TaN)層，或由部分該些成分的組合層構成。導電層 88可能用鎢（w)層形成。阻障金屬層87及導電層88可 進行平坦化，平坦化處理可用化學機械研磨法（CMp)進 22 1297灘 doc 行，此際ILD83可作為終止層。另外，共享接觸插頭89 也可只用導電層88形成。 如上述，共享接觸插頭89以穿過ILD83及蝕刻終止 層81的方式形成，以與閘極77及源/汲區域乃保持接觸。 又，共享接觸插頭89可與角部保護圖案8〇接觸。因此， 共享接觸插頭89電氣化的連接閘極77與源/汲區域75 ; 又，共旱接觸插頭89，有角部保護圖案8〇及絕緣間隔片 63的阻隔，可防止與源/汲延伸區域59接觸。 圖13到圖17為說明本發明另一個實施例的半導體元 件之製造方法的剖面圖。參照圖13，本實施例的製造方 法，先在基板151内形成一隔離層153用以界定出活性區 域12。基板151可能用一半導體基板，例如矽晶圓或其他 的矽基構造形成。隔離層153可用一絕緣層、例如氧化矽 層構成。然後，在活性區域152上形成一閘介電質155， 再於具有閘介電質155的基板151上型成閘極圖案157， 閘極圖案157為由多矽晶層構成，橫跨在活性區域152上 方。又，閘極圖案152有互相對向的第一與第二侧壁S1 與 S2 。 、 土 利用閘極圖案157為離子植人光罩，將雜_子植入 活性區域152，形成一低度摻雜（LDD)區域159。如圖 13所示，可在閘極圖案157的各側之活 成-_域159。_域159，為—有\或匕开導 電性的雜質區域。 在閘極圖案157的第-與第二侧壁S1與S2，形成絕 23 1297·* 緣間隔片163。絕续p弓π u si的内部間隔片16卜:163包括一覆蓋在該第一側壁 壁之外部間隔片162。：:覆蓋侧 例如氧_。外部間 氮化矽層或氮氧化矽層。 A b形成，例如 ，質離子，可利用絕緣間隔片16 離子植入遮拉，植人該活性區域152，
跑區域165。高度摻雜的没區域 0型導電性的雜質離子而形成。在此場合， 與LDD區域159具有相同的導電性。例如， 二5= 具有P型導電性時，高度摻雜的汲區域
_ 口用植入具有p型導電性的雜質離子形成。如圖13所 不’ LDD區域159配置在絕緣間隔片163下方。又，L加 區域159與高度摻雜的没區士或165接觸。高度摻雜的㈣ 域165可在閘型157兩側的活性區域152内形成。又，高 度摻雜的汲區域165，可能用上述之方法以外的程序g 作，例如用一種在半導體基板上形成一突起之源/汲區域的 方法’亦即一種形成提高的源/汲區域之方法。 利用與圖7及圖8之說明同樣的方法，可在閘極圖案 157的頂部表面形成一閘金屬矽化物層ι71，及在高度摻雜 的沒區域165頂部表面形成一源/汲金屬矽化物層172。閘 金屬矽化物層171及源/汲金屬矽化物層172,可用C〇Si 層或NiSi層形成。該些順序堆積的閘極圖案157及閘金屬 矽化物層171，構成閘極177。又，該些順序堆積的高度摻 24 1297郷.- 雜的没區域165及源/汲金屬矽化物層172,構成了源/汲區 域175 °在此場合，源/汲金屬矽化物層π2的頂部表面， • 可能高於基板151及LDD區域159的頂部表面。此外， 形成閘金屬矽化物層171及源/汲金屬矽化物層172的步驟 可以省略。亦即，閘極177可僅用閘極圖案157構成，源/ 汲區域175，可僅用高度摻雜的汲區域165形成。 參照圖14，在源/汲區域175之鄰近絕緣間隔片163 φ 的一端，形成一角部保護圖案180。角部保護圖案180,可 用氮化物層例如氮化石夕層、或I氧化石夕層形成。角部保護 圖案180，可用在圖9所說明之同樣方法形成。此場合， 角部保護圖案180可覆蓋在絕緣間隔片163的外壁及源/ 汲區域175的鄰近絕緣間隔片163的部分。又，如圖14 所示，角部保護圖案180可在閘極177兩側的各源/汲區域 形成。 參照圖15,在基板151與角部保護圖案18〇上面形成 一蝕刻終止層181。又，有一 ILD183在基板151與蝕刻終 _ 止層181的上面形成。蝕刻終止層181及ILD183可用在 圖1〇說明的同樣方法形成。 參恥圖16，在ILD183與蝕刻終止層181連續被圖案 化以形成一接觸孔185，接觸孔185的形成步驟包含··在 ILD183上开》成一光阻圖案（未圖示），利用該光阻圖案為 蝕刻遮光罩以非等向性的蝕刻ILD183。該非等向性蝕刻程 序，可採用在ILD183與蝕刻終止層181之間有蝕刻選擇 性的飯刻狀態。亦即，ILD183可被非等向性㈣部分移 25 1297·- :向=1終止層181。露編刻終止層181，再經非 的侧終止層181餘刻時，絕緣_片⑹ 圖案18G有部分漏刻，因此絕緣間隔片163 ”角指護圖案180的尺寸可能減小。但是，、絕緣 163的側壁仍受角部保護贿18〇的保護。因此，露：的 蝕刻終止層181的蝕刻處理’可由角部保護圖案180供认 範圍。亦即’該角部保護圖案18〇仍二 在^源Λ及區域175的鄰近絕緣間隔 =進行接觸請的清淨處理，殘留在該 I —、與源/汲區域175的天然氧化物層及顆粒。在清淨 处理兀成後，絕緣間隔片163與角部保護圖案刚共同形 成一阻障，以避免LDD區域159的露出。 參照圖17’形成—接觸插頭189，用以充填接觸孔 ⑻。例如’依序堆積一阻障金屬層187及一導電層⑽， 觸孔m並覆蓋ILD183。阻障金屬層187，可能 ' 1層、氮化鈦（TiN)層、鈕（Ta)層、氮化钽
TaN)層、或由部分該些成分的組合層。導電層1⑽可 =鎢（w)層構成。阻障金屬層187及導電層188可進行 &坦化’平坦化卫程可用CMP法並湘ILD183為終止 运。此外，該接觸插頭189可只用導電層188構成。 ^如上述，該接觸插頭189可形成為穿過該ILD183 189刻Sf:1以與源/汲區域175接觸。又，該接觸插頭 可人角°卩保護圖案】8〇接觸。因此，接觸插頭189電 26 裏 doc 氣化的連接源/汲區域175’且受角部保護圖㈣0及絕緣 間隔片163的阻隔，可防止與咖區域159接觸。 依照上述之實施例，在源/魏的鄰接絕緣間隔片的一 $，設置角部保棚案。源你延伸區域設在活性區域内的
片之下方。又’共享接觸插頭配置成通過1LD =與=極、角部保護圖案、及源/及區域接觸。因此，由角 邑緣間隔片阻止共享接觸插頭與源/沒延伸 =:Γ丄。如此，可防止在共享接觸插頭與臟延 甲&域之間，有任何路徑的漏電流。 限定=日Γ㈣已以較佳實施例揭露如上，然其並非用以 限疋本$明，任何本領域具有通常知識者 當可作些許之更動與潤飾咖 【圖式;=後附之申請專利範圍所界定者為準。 以二:;::示習知的共享接_^^^
單元:等:用本發明之實施例的-個CM0SSRAM
槿的Γ丨5〜8112料本發_—個實麵料享接觸窗壯 構的剖面圖，用以說明其製造方法。 、子接觸A 窗結‘的气二17 :不本赍明的另-個實施例的共享接觸 傅旳4面圖，用以說明其製造方法。 【主要元件符號說明】 11 基板 、51 、 151 27 1297雛- 12、52、152 活性區域 13、53、153 隔離層 15 、 55 、 155 閘介電質 17 、 57 、 157 閘極圖案 18、7卜 171 閘矽化物層 19 、 77 、 177 閘極 2卜 59、159 源/汲延伸區域 23、6卜 161 氧化物層 丨 24、62、162 氮化物層 25 、 63 、 163 絕緣間隔片 27 、 65 、 165 高度摻雜的汲區域 28 、 72 、 172 源/沒砍化物層 29 、 75 、 175 源/ >及區域 3卜8卜181 1虫刻終止層 33、83、183 ILD，層間介電質 35 、 85 、 185 接觸孔 丨 37 、 87 、 187 阻障金屬層 38 、 88 、 188 導電層 39 、 89 、 189 共享接觸插頭 80 、 180 角部保護圖案 WL 字元線 BL1 > BL2 位元線 Vcc 供電線 Vss 接地線 28 12972服d〇c TLl、TL2 TT1、TT2 TD1、TD2 N1 > N2
SCI 負載電晶體 傳輸電晶體 驅動電晶體 節點 共享接觸窗結構
29

Claims (1)

  1. I29n 十、申請專利範圍： 1.—種共享接觸窗結構，包括·· —閘極，配置在基板的活性區域上 側面分別設有互相對向的第_側壁及第二側… —絕緣間隔片，覆蓋該第一側壁； 間隔圖案’在基板上的鄰近該源/沒區域與絕緣 了層間介電質，覆蓋在具有該角部保護圖案的該基板 上，以及 一共享接觸插頭，貫通該層間介電質，並與該些閘極、 角部保護圖案及源/汲區域接觸。 2·如申請專利範圍第i項所述的共享接觸窗結構， 包括： 再更 一源/汲延伸區域，設在活性區域内的絕緣間隔片下 方，並與該源/汲區域接觸。 3·如申請專利範圍第2項所述的共享接觸窗結構，其 中该源/汲延伸區域為一具有與該源/汲區域相同的導電性 之雜質區域。 、 4.如申請專利範圍第2項所述的共享接觸窗結構，其 中角部保護圖案的—部分，與該源/淡區域的鄰接該絕緣間 隔片之側邊重疊。 5·如申請專利範圍第1項所述的共享接觸窗結構，其 30 1297觀* 側w __間隔片之 一 4妃緣間隔片的一侧壁接觸。 6·如申請專利範圍第丨項 中角部保護圖案為氮化物層。-予接觸自結構，其 中絕、範圍第1娜 一内部間隔片，覆蓋該第一侧壁；以及 中兮二卜部間隔片，覆蓋在該内部間隔片的-個外壁，其 ' /Γ隔片為氧化物層，該外部間隔片為氮化物層了 中源_^_第1 ___結構，其 一向度摻雜的汲區域；以及 上。-源/汲金屬矽化物層，堆積在該高度摻雜的汲區域 中如申請專利範圍第1項所述的共享接觸窗結構，其 角部保護圖案，配設在該源/汲金屬矽化物層上。a 包括Μ·如申請專利範圍第1項所述的共享接觸窗結構，更 歹Η 一蝕刻終止層，設在該層間介電質與基板之間，該蝕 刻終止層為一絕緣層，該絕緣層具有對該層間 刻選擇性。 ％貝的蝕 包括： 11·如申請專利範圍第1項所述的共享接觸窗結構， 更 隔離層，配設在基板内鄰近該第二側壁，並在該閑 31 1297獨· 極的另一侧之第一側壁的相反面。 111 :二ί::圍弟1項所迷的共享接觸窗結構， 其 中共享接觸插頭包括 一導電層；以及 「3.==層體導電層的侧壁及底部表面。 -匕離層’配置在一基板並用以界定 一二::r性區域上方，並具有互相對‘ 一絕緣間隔片，覆蓋該第一侧壁； 間二雜的沒區域，配置在;活性區一 -南度摻雜的汲區域，配置在鄰近該第—側辟 性區域内，並在該第二側壁的對側，與該低度推舌 域接觸； 的及區 -源/汲金屬魏物層，配設在該高度 上；以及 的及區域 一角部保護圖案，設在鄰接該源/汲金屬矽化 絕緣間隔片之處。 α層與該 14·如申請專利範圍第13項所述的半導 部保護圖案的-部分，與該源/汲金屬雜:抵該角 緣間隔片之側邊重疊。 〕郇接該絕 15.如申請專利範圍第 角部保護圖案配置在該源/汲金屬相其中 找項絕緣 32 f.doc 12972¾ . 間片的侧邊上，並與該絕緣間隔片的—側辟 _括Λ如申請專利範_，項所述的夂=件，更包 及；=間介電質，覆蓋具有該角部保護圖案的該基板 '一接觸插頭，穿過該層間介電 .案及該源/汲金屬矽化物層。 、觸该角部保護圖 φ 17. —種半導體元件的製造方法，包括. 在基板上形成-閘極圖案，該問極 有互相對向的第一側壁及第二側壁；案的兩側分別設 在該基板内形成一低度摻雜的汲區 壁，並在該第二側壁的對側； $郇接該第一侧 形成—絕緣間隔片，覆蓋該第一側壁； 在該基板内形成一高度摻雜的汲區二] 壁，並在該第二側壁的對侧；以及 砷近該第一側 形成-角部保護圖案，鄰接該高度摻 、 ⑩、絕緣間隔片，並與該絕緣間隔片的一側壁接觸/。區域與該 方法1δί包申^專利範圍第17項所述的半導體元件的製造 在形成該閘_案之前，先在縣板⑽成—隔離 層’以界定一活性區域。 19·如申請專利範圍第17項所述的半導體元件的製造 方法其中角部保護圖案由氮化物層所形成。 20·如申請專利範圍第17項所述的半導體元件的製造 33 1297狐doc 方法，更包括： 在基板上形成一層間介電質；以及 形成一接觸插頭，穿過該層間介電質，其中該層間介 電質與接觸插頭，係在該角部保護圖案形成之後形成。 21. 如申請專利範圍第17項所述的半導體元件的製造 方法，更包括： 形成一閘金屬矽化物層，配置在該閘極圖案的頂部表 面；以及 形成一源/汲金屬矽化物層，配置在該高度參雜的汲區 域的頂部表面，其中該金屬矽化物層及該源/汲金屬矽化物 層，是在該角部保護圖案製造之前形成。 22. 如申請專利範圍第21項所述的半導體元件的製造 方法，其中形成角部保護圖案包括： 在基板上形成氮化物層，其中該基板具有該絕緣間隔 片及該源/汲金屬矽化物層；以及 非等向性的餘刻該氮化物層，直到該源/汲金屬石夕化物 層露出。 23. 如申請專利範圍第21項所述的半導體元件的製造 方法，其中接觸插頭是與該角部保護圖案及源/汲金屬矽化 物層接觸。 24. 如申請專利範圍第21項所述的半導體元件的製造 方法，其中接觸插頭是與閘金屬矽化物層、角部保護圖案、 及源/汲金屬矽化物層接觸。 25. —種半導體元件的製造方法，包括： 34 1297灘doc 在基板上形成一閘極圖案，該閘極圖案之兩側各有第 一側壁及第二侧壁； 以一絕緣間隔片覆蓋該第一側壁； 在基板的該絕緣間隔片下方，接近該第一侧壁之區域 但在該第二側壁的對侧形成一源/汲區域；以及 在鄰近該源/汲區域及該絕緣間隔片之處形成一角部 保護圖案。
    35
TW095110011A 2005-07-25 2006-03-23 Shared contact structure, semiconductor device and method of fabricating the semiconductor device TWI297208B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067427A KR100724565B1 (ko) 2005-07-25 2005-07-25 코너보호패턴을 갖는 공유콘택구조, 반도체소자, 및 그제조방법들

Publications (2)

Publication Number Publication Date
TW200705646A TW200705646A (en) 2007-02-01
TWI297208B true TWI297208B (en) 2008-05-21

Family

ID=37678294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095110011A TWI297208B (en) 2005-07-25 2006-03-23 Shared contact structure, semiconductor device and method of fabricating the semiconductor device

Country Status (3)

Country Link
US (2) US7781282B2 (zh)
KR (1) KR100724565B1 (zh)
TW (1) TWI297208B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598134B2 (en) 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8485411B2 (en) * 2007-05-16 2013-07-16 The Invention Science Fund I, Llc Gentle touch surgical stapler
JP2009111200A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 半導体装置及びその製造方法
KR101376260B1 (ko) * 2008-04-14 2014-03-20 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP2010021296A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 半導体装置の製造方法
US20110012267A1 (en) * 2009-07-17 2011-01-20 Stmicroelectronics S.R.L. Semiconductor integrated device having a contact structure, and corresponding manufacturing process
US8716798B2 (en) 2010-05-13 2014-05-06 International Business Machines Corporation Methodology for fabricating isotropically recessed source and drain regions of CMOS transistors
US8431995B2 (en) * 2010-05-13 2013-04-30 International Business Machines Corporation Methodology for fabricating isotropically recessed drain regions of CMOS transistors
US8455952B2 (en) * 2010-11-22 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer elements for semiconductor device
KR101718794B1 (ko) * 2010-12-16 2017-03-23 삼성전자주식회사 반도체 소자의 제조 방법
US8421160B2 (en) * 2011-02-25 2013-04-16 International Business Machines Corporation Structure and method to enabling a borderless contact to source regions and drain regions of a complementary metal oxide semiconductor (CMOS) transistor
US8659090B2 (en) * 2011-12-22 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory and methods for forming the same
CN102593058A (zh) * 2012-02-28 2012-07-18 上海华力微电子有限公司 Sram单元的制备法
CN102543857A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 Sram共享接触孔的形成方法
KR102003959B1 (ko) 2012-07-31 2019-07-25 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US8728927B1 (en) 2012-12-10 2014-05-20 International Business Machines Corporation Borderless contacts for semiconductor transistors
US8884344B2 (en) 2013-03-08 2014-11-11 International Business Machines Corporation Self-aligned contacts for replacement metal gate transistors
US20140273387A1 (en) * 2013-03-15 2014-09-18 Chien-Sheng Su Method Of Making High-Voltage MOS Transistors With Thin Poly Gate
US9171927B2 (en) * 2013-03-26 2015-10-27 GlobalFoundries, Inc. Spacer replacement for replacement metal gate semiconductor devices
CN104143530B (zh) * 2013-05-09 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
CN104347417B (zh) * 2013-08-05 2018-01-02 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US9728505B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structrues of novel contact feature
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10453741B2 (en) * 2016-12-13 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device contact
US10510600B1 (en) 2018-07-11 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Shared contact structure and methods for forming the same
TWI685085B (zh) * 2019-02-26 2020-02-11 華邦電子股份有限公司 記憶元件及其製造方法
CN113903665A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115547936B (zh) * 2022-12-02 2023-06-16 合肥晶合集成电路股份有限公司 半导体结构的制作方法
CN116544180B (zh) * 2023-07-03 2023-09-19 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117276202B (zh) * 2023-11-16 2024-02-20 合肥晶合集成电路股份有限公司 接触孔的形成方法及半导体结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW307046B (en) 1996-01-30 1997-06-01 Taiwan Semiconductor Mfg Manufacturing method of static random access memory stacked contact and structure thereof
JPH09293865A (ja) 1996-04-26 1997-11-11 Ricoh Co Ltd 半導体装置及び半導体製造方法
TW305061B (en) 1996-08-06 1997-05-11 Taiwan Semiconductor Mfg Manufacturing method of buried contact of MOS transistor
TW347578B (en) 1997-05-10 1998-12-11 Taiwan Semiconductor Mfg Co Ltd A semiconductor production process using in combination of self-aligned contact - multi-contact for connection between MOS transistors
KR19990010370A (ko) 1997-07-16 1999-02-18 문정환 반도체 소자의 비아 콘택홀 형성 방법
JPH11186389A (ja) 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW366562B (en) * 1998-02-03 1999-08-11 United Microelectronics Corp Manufacturing method of self-alignment contact windows
US6100569A (en) 1999-03-19 2000-08-08 United Microelectronics Corp. Semiconductor device with shared contact
US6306701B1 (en) 1999-04-20 2001-10-23 United Microelectronics Corp. Self-aligned contact process
JP2000353803A (ja) * 1999-06-10 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3307612B2 (ja) 1999-07-05 2002-07-24 日本電気株式会社 半導体装置の製造方法
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
JP2002305302A (ja) * 2001-04-06 2002-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100414220B1 (ko) * 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
KR20040016496A (ko) 2002-08-17 2004-02-25 삼성전자주식회사 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법
JP4160846B2 (ja) * 2003-03-06 2008-10-08 松下電器産業株式会社 半導体装置およびその製造方法
US6881614B2 (en) 2003-06-20 2005-04-19 Taiwan Semiconductor Manufacturing Company Shared contact for high-density memory cell design
JP2005223196A (ja) * 2004-02-06 2005-08-18 Toshiba Corp 半導体装置及びその製造方法
JP2006100378A (ja) * 2004-09-28 2006-04-13 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070018254A1 (en) 2007-01-25
KR20070013073A (ko) 2007-01-30
TW200705646A (en) 2007-02-01
KR100724565B1 (ko) 2007-06-04
US20100291746A1 (en) 2010-11-18
US7781282B2 (en) 2010-08-24
US8114730B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
TWI297208B (en) Shared contact structure, semiconductor device and method of fabricating the semiconductor device
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
TWI252539B (en) Semiconductor device and manufacturing method therefor
TWI312556B (en) Semiconductor structure and fabricating method thereof
TWI249843B (en) Semiconductor device and its manufacturing method, and electronic apparatus
KR100625057B1 (ko) 다중 임계 금속 게이트 ｃｍｏｓ 소자 제조 방법 및 공정
TW567612B (en) Memory cell, memory cell arrangement and fabrication method
TW455995B (en) Semiconductor apparatus and its manufacturing method
TWI253167B (en) Semiconductor device and method for fabricating the same
TW561532B (en) Salicided gate for virtual ground arrays
TW200534340A (en) Method and apparatus for forming an SOI body-contacted transistor
TW200842988A (en) Semiconductor device and method for manufacturing semiconductor device
JP2005086211A (ja) 導電性金属酸化物ゲート強誘電体メモリトランジスタ
TW200822298A (en) Nonvolatile memory devices and methods of fabricating the same
TW201123356A (en) Wiring structures and methods of forming wiring structures
CN101000928A (zh) 薄硅单扩散场效应晶体管及其制造方法
TW541631B (en) Method of enhanced oxidation of MOS transistor gate corners
TW533596B (en) Semiconductor device and its manufacturing method
JP2008140853A (ja) 半導体装置及びその製造方法
US7397073B2 (en) Barrier dielectric stack for seam protection
TWI306670B (en) Memory device
TW589674B (en) Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region
TW408475B (en) Semiconductor device with silicide layers and fabrication method thereof
TW512437B (en) Semiconductor device having LDD-type source/drain regions and fabrication method thereof
TW557549B (en) Method for fabricating a semiconductor product with a memory region and a logic region