TWI287794B - Internal voltage generators for semiconductor memory devices - Google Patents

Description

1287794 九、發明說明： . 【發明所屬之技術領域】 _ 一種內部電壓產生器用以於半導體記憶裝置中，產生 一高電壓 VPP或一基板電壓被顯示與被描述。 【先前技術】 當半導體記憶裝置在電力使用上變得較快速與消耗更 低，內部作業對雜訊變得非常敏感，半導體記憶裝置，特 別是 DRAM裝置，通常包含一內部電壓產生器用以產生除 φ 一外部輸入電壓外，用於內部作業之一預定位準之一內部 電壓，內部電壓產生器可產生一電壓較高於一外部高電 壓，即（，高電壓 VPP，或一電壓較低於一外部低電壓（通 常地，接地電壓），即，後偏壓電壓或基板電壓，一內部電 壓產生器藉使用一電荷激勵（Charge pumping)模式產生一預 定位準之內部電壓。 第1圖爲一方塊圖例示一傳統內部電壓產生器之外形， 內部電壓產生器 1〇〇包含一位準檢測器110、一環形振盪 φ 器120、一激勵控制器130與一電荷激勵 140。 位準檢測器1 1 0檢測內部電壓VPP之位準以產生一振盪 器驅動訊號ppe，環形振盪器120使用該振盪器驅動訊號 ppe產生一振盪訊號 osc，激勵控制器130使用該振盪訊號 osc產生一激勵控制訊號ctr，電荷激勵140對應該激勵控制 訊號ctr*產生內部電壓VPP。 此等傳統內部電壓產生器100僅具有一振盪器驅動訊號 ppe能控制該環形振盪器1 20之作業，即是，假如振盪器驅 «1287794 、 動訊號 ppe是位於HIGH位準之一期間被決定，環形振盪 • 器120之振盪訊號osc僅於該期間被產生。 .此種情形，假如位準檢測器1 1 0之電流消耗被減低以降 低待命作業中之電流消耗，一驅動電流亦被減低以降低位 準檢測器110之反應速度。 假如位準檢測器1 1 0之反應時間與振盪器驅動訊號ppe 具有HIGH位準之期間依據一主動作業被固定，環形振盪器 120繼續產生振盪訊號osc，因爲振盪器驅動訊號ppe係位 φ 於HIGH位準，雖然它變得需要停止電荷激勵，因爲內部電 壓VPP上升至一目標位準，於此情形，會有內部電壓VPP 之電壓位準不宜增加較高於目標位準之問題，因爲該電荷 激勵作業繼續。 第2圖爲一波形圖，顯示從第1圖所示之內部電壓產生 器產生之內部電壓之位準變化。 由於該位準檢測器1 1 0在一時間點之低反應速度，傳統 內部電壓產生器繼續執行電荷激勵，其係在一時間點當該 φ 激勵因爲電荷激勵作業已執行足夠而需要被停止時，於此 情形，如第2圖所示，出現一切面其中內部電壓VPP超過一 目標位準如以虛線表示之圓圈，因此，會有內部電壓 VPP 位準之變異寬度較大之問題。 【發明內容】 因此，一內部電壓產生器被揭露，其藉僅執行電荷激 勵一預定次數可減低一內部電壓VPP位準之變異寬度，甚 Ί287794 ^ - 至當一振盪器驅動訊號係位於邏輯HIGH位準時，且接著停 . 止該電荷激勵作業。 依據第一實施例，一內部電壓產生器包括一位準檢測 % 器用以檢測一內部電壓之一電壓位準以產生一振盪器驅動 訊號，一環形振盪器用以產生對應該振盪器驅動訊號之一 振盪訊號，一振盪器控制器用以產生一振盪控制訊號用以 停止使用該振盪器驅動訊號與該振盪訊號之環形振盪器之 一振盪作業，與一電荷激勵電路用以對應該振盪訊號僅執 φ 行預定次數電荷激勵，因此產生一內部電壓，且接著停止 該電荷激勵作業，其中環形振盪器停止該振盪作業，甚至 於一期間當對應該振盪控制訊號該振盪器驅動訊號被致動 之一預定時間點。 內部電壓產生器包含位準檢測器、環形振盪器，且電 荷激勵電路可包括一振盪器控制器其藉使用位準檢測器之 一輸出訊號與環形振盪器之一輸出訊號，產生一振盪控制 訊號用以停止環形振盪器之振盪作業，環形振盪器於一預 • 定時間點當位準檢測器之一輸出訊號對應該振盪控制訊號 係位於HIGH位準時，可不產生振盪訊號，電荷激勵電路對 應該振盪訊號藉僅執行一電荷激勵作業預定次數可產生一 內部電壓，甚至於一期間當位準檢測器之輸出訊號係位於 HIGH位準時，且接著停止該電荷激勵作業。 【實施方式】 第3圖爲一方塊圖例示一揭露內部電壓產生器之外形， 該內部電壓產生器300包含一位準檢測器3 10、一環形振 *1287794 盪器320、一激勵控制器330、一電荷激勵340與一振盪器 控制器400。 位準檢測器3 1 0檢測一內部電壓VPP之位準以產生振盪 器驅動訊號ppe，環形振盪器320使用該振盪器驅動訊號 ppe產生振盪訊號osc，振盪器控制器400產生振盪控制訊 號〇SC_Ctr用以在一預定時間點使用該振盪訊號osc停止振 盪作業，甚至當該振盪器驅動訊號ppe是位於HIGH位準 時，所產生之該振盪控制訊號〇sC_Ctr因此被再次輸入至該 p 環形振盪器320，環形振盪器350於一期間當振盪器驅動訊 號ppe是位於HIGH位準時之一預定時間點，並不產生振盪 訊號〇86對應該振盪控制訊號〇8〇_^1-激勵控制器3 30使用 該振盪訊號〇sc產生激勵控制訊號ctr，電荷激勵340僅於 一預定時間或預定次數執行電荷激勵對應該激勵控制訊號 ctr，因此產生內部電壓VPP，且停止該電荷激勵作業甚至 當振盪器驅動訊號ppe是位於HIGH位準時。 第4圖爲第3圖所示之環形振盪器320之一詳細電路 Φ 圖，環形振盪器320由一 NAND閘31 1與一環形結構之反相 器鏈3 1 2至3 1 7所組成。 參考第4圖，NAND閘311在該振盪控制訊號〇sc_cti: 執行NAND作業、振盪器驅動訊號ppe與回饋訊號，反相器 鏈3 12至3 14延滯NAND閘311之輸出訊號以輸出該振盪訊 號〇sc，反相器鏈315至317延滯該振盪訊號osc，且接著 將它回饋至NAND閘4 1 1之輸入。 ‘1287794 此時，振盪器驅動訊號ppe於正常次數中是位於LOW . 位準，但於一期間當電荷激勵必須被執行時轉變至HIGH位 準，振盪控制訊號〇sC_Ctr於正常次數中是位於HIGH位 準，但於一時間點當電荷激勵必須被停止時轉變至LOW位 準，因此停止一振盪作業，其後，假如振盪器驅動訊號ppe 轉變至LOW位準，振盪控制訊號osc_ctr再次轉變至HIGH 位準，且接著被起始以準備下一激勵作業。 第5圖爲第3圖所示之振盪器控制器400之一詳細電路 φ 圖，振盪器控制器400包含複數個分頻器410至430與一終 止控制器450。 參考第5圖，該複數個分頻器410至430使該振盪訊號 osc之頻率減半，且接著輸出第一振盪數目控制訊號fdl至 fd3，其周期爲二倍、四倍與八倍振盪訊號之周期，終止控 制器450輸出振盪控制訊號〇SC_ctr用以於一期間當振盪器 驅動訊號ppe是位於HIGH位準之一預定時間點，停止環形 振盪器3 20之振盪作業而對應具有不同周期之第一振盪數目 φ 控制訊號fdl至fd3。 第6圖爲第5圖所示之每一分頻器之詳細電路圖，分頻 器包含反相器41、42、轉移閘43、44、NAND閘45、反相 器46、轉移閘47、48與反相器49、50。 反相器41反相該振盪訊號osc且輸出一振盪條訊號 /osc，反相器42反相一第一振盪數目控制訊號fd<i>爲一節 點d之一訊號，轉移閘43在振盪訊號osc與振盪條訊號/osc 之控制下傳送反相器42之輸出訊號至一節點a，NAN D閘 1287794 . 45在節點a之訊號與振盪器驅動訊號ppe上執行NAND作 . 業，且接著輸出該結果至一節點b，反相器46反相節點b 之訊號，轉移閘44於振盪訊號osc與振盪條訊號/osc之控

I 制下傳送反相器46之輸出訊號至節點a，轉移閘47於振盪 訊號osc與振盪條訊號/osc之控制下傳送節點b之訊號至一 節點c，反相器49反相節點c之訊號且接著輸出所反相的訊 號至節點d，反相器50反相節點d之訊號，轉移閘48於振 盪訊號osc與振盪條訊號/osc之控制下，傳送反相器50之 φ 輸出訊號至節點c。 分頻器之作業將予以描述。 因爲振盪器驅動訊號ppe於正常時間是位於LOW位 準，節點b變成HIGH位準，假定振盪訊號osc之一初値是 位於LOW位準，轉移閘47被接通且節點b之訊號（HIGH 位準）因此被傳送至節點c，節點c之訊號經由反相器49被 傳送至節點d(LOW位準），節點d之初値，即，分頻器之輸 出訊號fd<in>之初値變成LOW位準，此時，轉移閘43被斷 φ 開且不傳送節點d之訊號至節點a，轉移閘44被接通使得一 鎖存器藉NAND閘 45，反相器46與轉移閘 44被形成，且 轉移閘48被斷開。 假如電荷激勵開始，振盪器驅動訊號ppe變成HIGH位 準，且NAND閘45單純地作爲一反相器，此時，假如振盪 訊號osc轉變至HIGH位準，轉移閘43、48被接通與轉移閘 44、47被斷開，因此，節點d之LOW位準經由反相器42， 轉移閘43與NAND閘45被傳送至節點b，第一振盪數目 -10- 1287794 控制訊號fd<i>之位準不會改變，接著，假如振盪訊號〇sc 自HIGH位準轉變至LOW位準，轉移閘43、48被斷開，且 轉移閘44、47被接通，因此，節點b之LOW位準經由反相 器49被傳送至節點d，且第一振盪數目控制訊號fd<i>轉變 至HIGH位準。 經由此作業，分頻器產生第一振盪數目控制訊號 fd<i>，其在振盪訊號osc之下降邊緣轉變，所形成之第一 振盪數目控制訊號fd<i>周期因此變成二倍、四倍或八倍振 | 盪訊號〇sc。 第7圖顯示振盪訊號osc與第一振盪數目控制訊號fdl 至fd3之一波形，第一振盪數目控制訊號fdl具有二倍振盪 訊號osc之周期，第一振盪數目控制訊號fd2具有四倍振盪 訊號osc之周期，且第一振盪數目控制訊號fd3具有八倍振 盪訊號osc之周期。 第8圖爲第5圖所示之終止控制器450之一詳細電路 圖，終止控制器450包含一振盪決策單元470，一振盪數目 馨控制器480，與一振盪控制器490，振盪決策單元470依據 保險絲之斷開，產生振盪決策訊號 f 1、f2用以決定電荷激 勵之次數。 參考第8圖，振盪決策單元470包括保險絲5 1、53、反 相器52、54、電容器Cl、C2與NM0S電晶體Nl、N2，保 險絲51具有一端連接至一電源電壓且另一端連接至一節點 e，保險絲53具具有一端連接至一電源電壓且另一端連接至 一節點f，反相器52反相節點e之一訊號且因此輸出一振盪 -11- 1287794 決策訊號fl，反相器54反相節點f之一訊號且因此輸出一 振盪決策訊號f2，NMOS電晶體N1與電容器C1並聯，且 NMOS電晶體N2並聯電.容器C2，NMOS電晶體N1被連接 於節點e與接地電壓間，且具有一閘其係被振盪決策訊號Π 輸入，NMOS電晶體N2被連接於節點f與接地電壓間，且 具有一閘其係被振盪決策訊號f 2輸入，電容器C 1被連接於 節點e與接地電壓間，且電容器C2被連接於節點f與接地 電壓間。 p 振盪決策單元470之作業將予描述，保險絲51、53於 正常次數下被連接，且被斷開假如需要的話，例如，假如 它不需控制內部電壓產生器之電荷激勵作業次數（時間）， 振盪決策訊號Π，f2二者保持LOW位準，因爲保險絲51， 53被連接，振盪器驅動訊號ppe之初値亦位於低位準，振 盪控制訊號〇sC_ctr具有HIGH位準之初値，於此情形，環 形振盪器320如先前技藝相同方式作業。 假如需要減低電荷激勵作業次數（期間），保險絲5 1、 鲁 53之一者或全部必須被斷開，振盪決策訊號fl、f2之位準 視保險絲5 1、53之斷開而定被決定，假如保險絲5 1被斷 開，振盪決策訊號fl變成HIGH位準且振盪決策訊號f2變 成LOW位準，假如保險絲52被斷開，振盪決策訊號f2變 成HIGH位準且振盪決策訊號fl變成LOW位準，保險絲 51、52二者被斷開，振盪決策訊號fl、f2二者變成HIGH 位準。 -12- 1287794 電荷激勵次數（時間）依據這些保險絲51、53之斷開可 予決定，激勵次數依據一外部輸入指令而非該保險絲51、 5 3亦可被改變。 回到參考第8圖，振盪數目控制器480作爲解碼振盪決 策訊號fl、f2，與因此產生第二振盪數目控制訊號Ml至 M3，振盪數目控制器480包含反相器55、56、NAND閘57 至59與反相器60至62。 反相器55反相振盪決策訊號fl，且反相器56反相振盪 決策訊號f2，NAND閘57於振盪決策訊號f 1與反相器56 之輸出訊號上，執行N AND作業，且NAND閘58於振盪決 策訊號f2與反相器 55之輸出訊號上，執行NAND作業， NAND閘59於振盪決策訊號 f 1、f2上執行NAND作業，反 相器60反相NAND閘57之輸出訊號且因此輸出第二振盪數 目控制訊號Ml，反相器61反相NAND閘58之輸出訊號且 因此輸出第二振盪數目控制訊號M2，反相器62反相NAND 閘59之輸出訊號且因此輸出第二振盪數目控制訊號M3。 假如預定一電荷激勵僅執行激勵一次，第二振盪數目 控制訊號Ml是位於HIGH位準，假如預定電荷激勵僅執行 激勵二次，第二振盪數目控制訊號M2是位於HIGH位準， 假如預定電荷激勵僅執行激勵六次，第二振盪數目控制訊 號M3是位於HIGH位準。 再次參考第8圖，振盪控制器490於一期間當振盪器驅 動訊號ppe是位於HIGH位準，藉使用第一振盪數目控制訊 號fdl至fd3與第二振盪數目控制訊號Ml至M3，產生振盪 -13- Ί287794 控制訊號〇sc_ctr用以停止環形振盪器之振盪作業，此振盪 控制器490包含PMOS電晶體PI、NMOS電晶體N10、鎖存 器電路63、反相器64與NMOS電晶體N3至N9。 PMOS電晶體P1與NMOS電晶體N10被以串連方式連 接於一電源電壓與一節點g間，且具有個別的閘其振盪器驅 動訊號ppe被輸入，鎖存器電路63鎖存PMOS電晶體P1與 NMOS電晶體N10之輸出訊號，反相器64反相經鎖存的訊 號且因此輸出振盪控制訊號〇sc_ctr，NMOS電晶體N3、N4 p 被串聯連接於節點g與一接地電壓間，NMOS電晶體N5、 N6亦被串聯連接於節點g與接地電壓間，NMOS電晶體 N7、N8與N9亦以串聯方式被連接於節點g與接地電壓間， NMOS電晶體N3、N4、NMOS電晶體N5、N6與NMOS電晶 體N7、N8與N9彼此並聯被連接。 振盪控制器490之作業可參考第7圖描述於下，於預定 一電荷激勵僅執行激勵一次之情形，假如第二振盪數目控 制訊號Ml被輸入爲HIGH位準，使振盪器驅動訊號ppe被 φ 輸入爲HIGH位準，NMOS電晶體N2被接通，起初，因爲 第一振盪數目控制訊號fdl爲位於LOW位準，NMOS電晶 體N4被斷開，且振盪控制訊號〇SC_Ctr保持HIGH位準，同 時，如第7圖所示於振盪訊號osc被觸發一次（一周期）後， 假如第一振盪數目控制訊號fdl變成HIGH位準，NMOS電 晶體N4被接通，且振盪控制訊號〇SC_cU被輸出爲LOW位 準，假如控制訊號〇sc_ctr變成LOW位準，環形振盪器停止 振盪作業，且電荷激勵340不再執行電荷激勵，其後’雖然 -14- 1287794 第一振盪數目控制訊號fdl轉變至LOW或HIGH位準，振盪 控制訊號〇sc_ctr保持LOW位準，於此情形，電荷激勵僅執 行電荷激勵作業一次且接著停止電荷激勵作業。 於預定一電荷激勵執行激勵二次之情形，第二振盪數 目控制訊號M2被輸入爲HIGH位準，使振盪器驅動訊號ppe 被輸入爲HIGH位準，NMOS電晶體N5被接通，如第7圖 所示於振盪訊號〇sc被觸發二次（二周期）後，假如第一振盪 數目控制訊號fd2變成HIGH位準，NMOS電晶體N6被接 p 通，且振盪控制訊號〇sc_ctr被輸出爲LOW位準，於此情 形，電荷激勵僅執行電荷激勵作業二次且接著停止電荷激 勵作業。 於預定一電荷激勵執行激勵六次情形，第二振盪數目 控制訊號M3被輸入爲HIGH位準，使振盪器驅動訊號ppe 被輸入爲HIGH位準，NMOS電晶體N7被接通，於一時間 點當第一振盪數目控制訊號fd2、fd3同時變成HIGH位準， 振盪控制訊號〇sc_ctr變成LOW位準，因此，如第7圖所示 φ 於振盪訊號〇sc被觸發六次（六周期）後，第一振盪數目控制 訊號fd2變成HIGH位準，因此，NMOS電晶體N9首先被接 通，且NMOS電晶體N8接著被接通，因此，振盪控制訊號 osC_ctr被輸出爲LOW位準，於此情形，電荷激勵僅執行激 勵六次且接著停止電荷激勵作業。 另外，電荷激勵之激勵次數經由增加較大數目之分頻 器，可藉產生較大數目之第一振盪數目控制訊號被控制， ⑧ 1 1287794 又，電荷激勵之激勵次數可於晶圓狀態或成品狀態中被改 變。 第9圖爲一波形顯示產生自第3圖所示之內部電壓產生 器之一內部電壓位準變異，從第9圖，依據本發明可見到產 生於內部電壓產生器中之內部電壓VPP在電壓位準中具有 變異寬度，其小於內部電壓VPP之變異寬度。 即是，該揭露的內部電壓產生器僅執行電荷激勵預定 次數，且於預定次數後停止該電荷激勵作業，該內部電壓 p 其中電壓位準之變異寬度是小的。 此等電荷激勵作業於一期間當振盪器驅動訊號於一主 動作業中是位於HIGH位準時經由環形振盪器之驅動被執 行，於一待命作業中，然而，甚至當該振盪器驅動訊號市 位於HIGH位準，環形振盪器之作業被停止，且該電荷激勵 作業因此被停止。 甚至於當相同的內部電壓產生器被使用於主動作業與 待命作業中之情形，且當使用於主動作業中之內部電壓產 % 生器與使用於待命作業中之內部電壓產生器被分別使用之 情形，環形振盪器之振盪作業被停止，甚至於當振盪器驅 動訊號僅於待命作業中是位於high位準之期間，且該電荷 激勵作業被停止。 如上所述，雖然一振盪器驅動訊號是位於HIGH位準， 一電荷激勵作業僅於一預定時間或預定次數被執行，且接 著其後被停止，因此，所揭露的內部電壓產生器於它們可 減低一不合要求的過度激勵期間上爲有利的。 -16- 1287794 又，因爲整個激勵期間被減少’一內部電壓vpp之位 準之變異寬度可被降低，因此，所揭露之內部電壓產生器 可產生一穩定的電壓位準。 雖然先前描述係參考較佳實施例作成’它可瞭解到改 變與修改可由業界技藝人士達成，而無需逸離本揭露與所 附申請專利範圍項之精神與範圍。 【圖式簡單說明】 第1圖爲一方塊圖例示傳統內部電壓產生器之外形。 第2圖爲一波形顯示自第1圖所示之內部電壓產生器產 生之內部電壓位準變異。 第3圖爲一方塊圖例示依據一實施例之內部電壓產生器 之外形。 第4圖爲一詳細電路圖顯示第3圖之一環形振盪器。 第5圖爲一詳細方塊圖例示第3圖之一振盪器控制器。 第6圖爲第5圖所示之每一分頻器之詳細電路圖。 第7圖爲一波形顯示自第6圖之分頻器之訊號輸出。 第8圖爲第5圖所示之終止控制器之一詳細電路圖。 第9圖爲一波形顯示從第3圖所示之內部電壓產生器產 生之內部電壓位準變異。 【主要元件符號說明】 100,300 內部電壓產生器 110,310 位準檢測器 120,320 環形振盪器 1 30,330 激勵控制器 •1287794 140,340 電 荷 激 勵 400 振 湯 器 控 制 器 450 終 止 控 制 器 470 振 盪 決 策 單 元 480 振 盪 數 巨 控 制器 490 振 盪 控 制 器

-18-

Claims (1)

1. 第94 1 1 3 1 22號「用於半導體記憶裝置之內部電壓產生器」 專利案 (2006年10月修正） 十、申請專利範圍： 1. 一種內部電壓產生器，包括： 一位準檢測器，用以檢測內部電壓之電壓位準以產生一 振盪器驅動訊號；

   一環形振盪器，用以產生一振盪訊號回應該振盪器驅動 訊號； 一振盪器控制器，用以產生一振盪控制訊號以停止使用 該振盪器驅動訊號與該振盪控制訊號之該環形振盪器之 一振盪作業；與 一電荷激勵電路，用以僅執行電荷激勵預定之次數對應 該振盪訊號，因此產生一內部電壓。

   2. 如申請專利範圍第1項之內部電壓產生器，其中，於該振 盪器驅動訊號被致動且回應該振盪控制訊號時，該環形振 盪器會在一預定時間停止振盪作業。 3·如申請專利範圍第1項之內部電壓產生器，其中，於該振 盪器驅動訊號被致動且處於待命作業中時，該環形振盪器 並不產生振盪控制訊號。 4·如申請專利範圍第1項之內部電壓產生器，其中環形振盪 器包括： 一邏輯元件，用以邏輯地結合該振盪器驅動訊號與該振 盪控制訊號；以及 1287794 反相器鏈’係被安置於環形結構中邏輯元件之一輸出終 端與一輸入終端中。 5 ·如申請專利範圍第丨項之內部電壓產生器，其中於振盪訊 號被觸發N次後，甚至於該振盪器驅動訊號被致動之期 間’該振盪器控制器不致動該振盪控制訊號。 6 ·如申請專利範圍第1項之內部電壓產生器，其中於執行電 荷激勵作業N次後，甚至於該振盪器驅動訊號被致動之 期間，該電荷激勵停止電荷激勵作業。

   7·如申請專利範圍第i項之內部電壓產生器，其中振盪器控 制器包括： 複數個分頻器，用以使振盪訊號之頻率減半，因此產生 複數個具有不同週期之第一振盪數目控制訊號；以及 一終止控制器，用以於振盪器驅動訊號被致動之期間， 不致動該振盪控制訊號以對應複數個第一振盪數目控制 訊號。 . 8 ·如申請專利範圍第7項之內部電壓產生器，其中複數個分 頻器產生第一振盪數目控制訊號，其在振盪訊號之衰減邊 緣變換。 9.如申請專利範圍第7項之內部電壓產生器，其中複數個分 頻器包括： 第一與第二轉移閘，其當該振盪訊號被接收爲HIGH位 準時被接通，且當該振盪訊號被接收爲LOW位準時被斷 開；以及 第三與第四轉移閘，其假如該振盪訊號被接收爲HIGH -2- 1237794 位準時被斷開，且假如該振盪訊號被接收爲LOW位準時 被接通。 10.如申請專利範圍第7項之內部電壓產生器，其中終止控制 器包括： 一振盪決策單元，用以產生複數個振盪決策訊號，以依 據保險絲之斷開決定電荷激勵作業數目； 一振盪數目控制器，用以解碼該振盪決策訊號以產生複 數個第二振盪數目控制訊號；以及

   一振盪控制器，於該振盪器驅動訊號被致動之期間，用 以不致動該振盪控制訊號以對應複數個第一振盪數目控 制訊號之一者與複數個第二振盪數目控制訊號之一者。 1 1 .如申請專利範圍第1 0項之內部電壓產生器，其中依據一 外部輸入指令該振盪決策單元產生複數個振盪決策訊號。 12. 如申請專利範圍第9項之內部電壓產生器，其中，若該複 數個第二振盪數目控制訊號之一者被致動且該複數個第 一振盪數目控制訊號之一者於該振盪訊號被觸發N次後被 致動，則該振盪控制器不致動該振盪控制訊號。 13. —種內部電壓產生器，包括： 一位準檢測器，其檢測內部電壓之位準； 一環形振盪器，其執行振盪作業； 一電荷激勵電路，其藉執行電荷激勵產生該內部電壓； 以及 一振盪器控制器，藉使用位準檢測器之一輸出訊號與環 形振盪器之一輸出訊號，產生一振盪控制訊號用以停止該 -3- 1287794 環形振盪器之振盪作業。 14.如申請專利範圍第1項之內部電壓產生器，其中，在位準 檢測器之輸出訊號被致動及回應該振盪控制訊號時，環形 振盪器甚至會於一預定時間停止該振盪作業。 1 5 .如申請專利範圍第1 3項之內部電壓產生器，其中，甚至 於該位準檢測器之輸出訊號被致動且處於.待命作業之期 間，環形振盪器停止該振盪作業。。 1 6 .如申請專利範圍第1 4項之內部電壓產生器，其中環形振

   一邏輯元件，用以邏輯地結合位準檢測器之輸出訊號與 振盪控制訊號；以及 反相器鏈，其被設置於一環形結構中邏輯元件之一輸出 終端與一輸入終端內。

   1 7 .如申請專利範圍第1 4項之內部電壓產生器，其中電荷激 勵電路在藉僅執行該電荷激勵作業預定次數以回應振盪 訊號以產生該內部電壓後，停止該電荷激勵作業，甚至於 在該位準檢測器之輸出訊號被致動之期間亦如此。 18.如申請專利範圍第14項之內部電壓產生器，其中振盪器 控制器於環形振盪器之輸出訊號被觸發N次後，不致動振 盪控制訊號，甚至於當位準檢測器之輸出訊號被致動之期 間亦如此。 1 9 .如申請專利範圍第1 4項之內部電壓產生器，其中振盪器 控制器包括= 複數個分頻器，用以使環形振盪器之輸出訊號頻率減 -4- 1237794 半，以產生複數個具有不同週期之第一振盪數目控制訊 號；以及 一終止控制器，用以於當振盪器驅動訊號位於HIGH位 準以回應複數個第一振盪數目控制訊號之期間時，不致動 該振盪控制訊號。 20·如申請專利範圍第19項之內部電壓產生器，其中該複數 個分頻器產生第一振盪數目控制訊號，其在環形振盪器之 輸出訊號之衰減邊緣變換。

   2 1 ·如申請專利範圍第1 9項之內部電壓產生器，其中複數個 分頻器包括= 第一與第二轉移閘，其當環形振盪器之輸出訊號被接收 爲HIGH位準時被接通，且當環形振盪器之輸出訊號被接 收爲LOW位準時被斷開；以及 第三與第四轉移閘，其假如環形振盪器之輸出訊號被接 收爲HIGH位準時被斷開，且假如環形振盪器之輸出訊號 被接收爲LOW位準時被接通。 22·如申請專利範圍第19項之內部電壓產生器，其中終止控 制器包括： 一振盪決策單元，用以產生複數個振盪決策訊號，以依 據保險絲之斷開決定電荷激勵作業數目； 一振盪數目控制器，用以解碼該振盪決策訊號以產生複 數個第二振盪數目控訊號；以及 一振盪控制器，當位準檢測器之輸出訊號被致動期間， 用以不致動該振盪控制訊號，以對應複數個第一振盪數目 - 5- 1287794 控制訊號之一者與複數個第二振盪數目控制訊號之一者。 23 ·如申請專利範圍第22項之內部電壓產生器，其中依據一 外部輸入指令，該振盪決策單元產生複數個振盪決策訊 號。

   24 ·如申請專利範圍第22項之內部電壓產生器，其中，若該 複數個第二振盪數目控制訊號之一者被致動及該複數個 第〜振盪數目控制訊號之一者於環形振盪器之輸出訊號 被觸動N次後被致動，則振盪控制器不致動振盪控制訊號。

   -6-