1285938 玖、發明說明： 【發明戶斤屬之技術領域】 發明領域 本發明係有關於半導體裝置，特別是有關於具有多層 5 配線構造的半導體裝置。 【先前技術1 發明背景 習知技術上，藉著將半導體裝置予以微細化而能達到 依據比例定律（scaling law)之動作速度的高速化。另一方 10 面，最近的高密度半導體積體電路裝置於各個半導體裝置 之間的配線上，一般使用多層配線構造，然而，相關多層 配線構造於半導體裝置被非常微細化的情形下，多層配線 構造中的配線圖案很接近而會產生配線圖案之間寄生電容 所造成配線延遲的問題。此寄生電容與配線圖案之間的距 15 離呈反比例，而與配線圖案之間之絕緣膜的介電率呈正比 例。 配線之間的絕緣膜以使用習知泛用之CVD—Si02膜、 或是於CVD — Si02膜添加氟之SiOF膜的情形下，其介電率 為3.3〜4.0範圍，因此有必要更降低絕緣膜的介電率。 20 爰此，在當作介電率低的絕緣膜方面，乃檢討著使用 以旋轉塗敷法所形成之可將介電率設成2.3〜2.5範圍之有 機絕緣膜來作為半導體裝置之配線間絕緣膜，即將有機絕 緣膜當作層間絕緣膜使用。 第1圖表示使用機絕緣膜作為層間絕緣膜之半導體裝 1285938 置100的構造。 如第1圖所不’半導體裝置100包含有形成在藉著Si基 板1上的7G件分離絕緣骐1()2而分離之元件領域上的問絕緣 膜104A、形成在该閘絕緣膜1〇4A上的閘電極1〇4、以及形 5成在該閘電極104兩側之擴散層1〇5A、1〇5B。 刚述閘電極104之側壁面以側壁絕緣膜1〇3A、1〇38來 覆蓋，亚於刖述Si基板丨上形成例如由pSG膜（磷玻璃）所構 成之插頭間絕緣咖6以覆蓋前述閘電極刚及側壁絕緣膜 103A、103B，而且於該插頭間絕緣膜1〇6上形成保護膜1〇7。 ° 於前賴顧絕_·及前·賴1G7形成連通前 述擴散層105B之接觸孔，於該接觸孔内壁形成屏障膜丨⑽， 亚且於形成前述屏障膜1〇8之該接觸孔填埋例如由w(鎢）所 構成之接觸插頭109。前述接觸插頭1〇9藉由前述屏障膜1〇8 而構造成電性連接於前述擴散層1〇5b。 5 於4述保護膜107上形成例如由有機絕緣膜所構成之 配線間絕緣膜110，而於該配線間絕緣膜11〇上形成罩蓋膜 11卜 於該配線間絕緣膜110及罩蓋膜Π1以蝕刻形成配線 溝，於該配線溝形成Cu配線112、與用以包覆該Cu配線112 20的屏障膜U2a，前述Cu配線112藉由前述屏障膜i12a而電性 連接於前述接觸插頭109。 於前述罩蓋膜111及前述Cu配線112上形成保護膜 ，並於該保護膜113上形成由例如有機絕緣膜所構成之 插頭間絕緣膜114，而且於該插頭間絕緣膜114上形成保護 1285938 膜 115。 藉_而於前述保護膜113、插頭間絕緣前4及保護 膜卿成通道孔’並於該通道孔形成&插頭丨18、與用: 包覆該Cu插頭118的屏障膜腦，前述Cu插頭崎由前述 5屏障膜118a而電性連接於前述Cu配線112。 於所述保護膜115上形成例如由有機絕緣膜所構成之 配線間絕緣膜116，而於該配線間絕緣膜116上形成罩蓋膜 117 0 於該配線間絕緣膜116及罩蓋膜117以蝕刻形成配線 10溝，於該配線溝形成Cu配線119、與用以包覆該Cu配線119 的屏障膜119a，前述Cu配線119與前述Cu插頭118連接。 以如此構造’例如由前述保護膜113、插頭間絕緣膜 114、保護膜115、配線間絕緣膜116、罩蓋膜117、Cu插頭 U8、Cii配線119、屏障膜118a及屏障膜119a所構成之配線 ι5 構造丨2〇可形成於前述Cu配線II2上。 如此一來，由於半導體裝置100在配線間絕緣膜或插頭 間絕緣膜使用低介電率之有機絕緣膜，因此能使半導體裝 f以高速來作動。 【專利文獻1】 特開平2003 — 315 66號公報 2〇 【專利文獻2】 特開平2002 — 124513號公報 但是，近年來要求高性能之半導體裝置為了要求進一 少以高速來作動，因此對於配線延遲的要求就變得嚴緊， 1285938 而導致必要更降低使用於層間絕緣膜之有機絕緣膜的介電 率0 可如此降低介電率之層間絕緣膜的材料例如有多孔質 絕緣膜。多孔質絕緣膜係藉著在膜中形成多數空孔的狀態 5 而降低膜的介電率者。 但是於例如第1圖之半導體裝置100的構造中，將有機 絕緣膜變更為多孔質絕緣膜的情形下會產生以下的問題。 由於多孔質絕緣膜在膜中存在有多數空孔，因此機械 性的強度弱。爰此，會有前述多孔質絕緣膜發生龜裂而使 10該多孔質絕緣膜破損的情形。又，多孔質絕合產生從 形成著前述多孔質絕緣膜之周圍的膜剝離的問題f 【發明内容3 發明概要 树明之目的在於提供解決上糾題之龍的半導體 15裝置。 本發明之具體的課題在於提供可防止半導體裝置之層 間絕緣膜之破損或剝離，動作速度高且穩定構造的半導體 裝置。 本發明為了解決上述課題，乃使用特徵具有基板、具 20有第1絕緣層與形成在該第i絕緣層内之第i配線層，且形成 在前述基板上之第丨轉構造、具有包含由絕龍所構成之 缓衝層的第2絕緣層與形成在該第2絕緣層内的第2配線 層且形成在前述第1配線構造上的第2配線構造、具有第3 絕緣層與形成在該第3絕緣層内的第3配線層，且形成在前 1285938 述第2配線構造上的第3配線構造，而前述緩衝層之破壞靭 性值比前述第1絕緣層及前述第3絕緣層之破壞靭性值大的 半導體裝置。 依據本發明於具有多層配線構造之半導體裝置中，以 5將使用著破壞軔性值大的絕緣膜的配線構造形成於多層配 線構造中的狀態’藉著破壞靭性值大的絕緣膜而緩和加諸 於半導體裝置之應力的影響，能防止層間絕緣膜之破損或 剝離而能形成穩定的多層配線構造。 本發明為了解決上述課題，乃使用特徵具有基板、具 10有在第1絕緣層與形成在該第1絕緣層内之第lCu配線層，且 形成在前述基板上之第1配線構造、具有包含由絕緣膜所構 成之緩衝層的第2絕緣層與形成在該第2絕緣層中的第2Cu 配線層，且形成在前述第1配線構造上的第2配線構造，而 前述緩衝層之破壞軔性值比前述第丨絕緣層之破壞靭性值 15大的半導體裝置。 · 依據本發明於具有Cu配線之多層配線構造之半導體裝 置中’以將使用著破壞靭性值大的絕緣膜的配線構造形成 於多層配線構造中的狀態，藉著破壞靭性值大的絕緣膜而 緩和加諸於半導體裝置之應力的影響，能防止層間絕緣膜 20之破損或剝離而能形成穩定的多層配線構造。 圖式簡單說明 弟1圖表示習知之具有多層配線構造之半導體裝置之 構造的斷面圖。 第2圖表示具有本發明之第1實施樣態所構成之多層配 1285938 線構造之半導體裝置之構造的斷面圖。 第3圖表示第2圖之半導體裝置之配線構造的配線間距 的一部分擴大圖。 第4圖係第2圖之半導體裝置的變形圖（之一）。 5 第5圖係第2圖之半導體裝置的變形圖（之二）。 第6圖係第2圖之半導體裝置的變形圖（之三）。 第7圖A〜第7圖P表示第2圖之半導體裝置的製造方 法。 第8圖A〜第8圖P表示第6圖之半導體裝置的製造方 10 法。 L實施方式3 較佳實施例之詳細說明 其次依據圖式來說明本發明之實施樣態。 〔第1實施例〕 15 第2圖表示低介電率，即將例如多孔質絕緣膜使用於層 間絕緣膜而降低對配線延遲的影響，而能提昇動作速度之 半導體裝置200之構成的斷面圖。 於本實施例對於配線間絕緣膜、及包含通道插頭間之 絕緣膜的層間絕緣膜，使用例如多孔質絕緣膜而降低該層 20 間絕緣膜之介電率以減少配線間的寄生電容，並以降低配 線延遲之影響的狀態而能使半導體裝置以高速作動。 參照第2圖，半導體裝置200包含形成在以Si基板1上的 元件分離絕緣膜2而分離的元件領域上的閘絕緣膜4A、形成 在該閘絕緣膜4A上的閘電極4、及形成在該閘電極4之兩側 10 1285938 的擴散層5A、5B。 月述閘電極4之側壁面以側壁絕緣膜3A、3B覆蓋，而 且於珂述Si基板上形成例如由PSA膜（磷玻璃）所構成之插 碩間絕緣膜6以覆蓋前述閘電極4及侧壁絕緣膜3A、3B，而 5且於該指頭間絕緣膜6上形成保護膜7。 於岫述插頭間絕緣膜6及前述保護膜7形成連通前述擴 散層5B的接觸孔，該接觸孔内壁形成屏障膜8，並且於形成 著前述屏障膜8之該接觸孔填埋例如由W(鎢）所構成之接觸 插頭9。前述接觸插頭9藉由前述屏障膜8而構造成電性連接 10於前述擴散層5B。 於前述保護膜7上形成例如由多孔質絕緣膜所構成之 低介電率的配線間絕緣膜1〇，而於該配線間絕緣膜上形 成罩蓋膜11。 ' 乂 於該配線間絕緣膜職罩蓋膜U以餘刻形成配線溝， I5於該配線溝形成Cu配線u、與用以包覆該Cu配線^的屏障 膜12a，前述Cu配線12藉由前述屏障膜12a而電性連接於前 述接觸插頭9。 於前述罩蓋膜u及前述Cu配線上形成保護膜u，並 於該保護膜13上形成由例如多孔質絕緣膜所構成之低介電 20率的插頭間絕緣膜14，而且於該插頭間絕緣膜14上形成保 護膜15。 ’、 雜刻而於前述保護膜I3、插頭間絕緣膜Μ及保護膜 15形成通道孔，並於該通道孔形成Cu插㈣、盘㈣包i 該Cu插頭㈣屏障膜18a，前述Cu插頭18藉由前述屏障膜 1285938 18a而電性連接於前述Cu配線12。 於所述保護膜15上形成例如由多孔質絕緣膜所構成之 配線間絕緣膜16，而於該配線間絕緣膜16上形成罩蓋膜Η。 於該配線間絕緣祕及罩蓋膜17以餘刻形成配線溝， 5於該配線溝形成Cu配線B、與用以包覆該Cu配線B的屏障 膜19a，前述Cu配線19與前述Cu插頭18連接。又，Cu配線 19與Cu插頭18以例如在以第7圖之後述内容那般地同時形 成Cu配線與Cu插頭，即藉著雙重金屬鑲嵌法而形成然 而，亦可如第6圖及第8圖之後述内容那般地藉著單金屬鑲 10 嵌法而形成。 以如此構造，例如由前述保護膜13、插頭間絕緣膜14、 保護膜15、配線間絕緣膜16、罩蓋膜π、Cu插頭18、Cu配 線19、屏障膜18a及屏障膜19a所構成之配線構造2〇可形成 於前述Cu配線12上。例如第2圖所示之半導體裝置2〇〇係將 15 該配線構造20於前述Cu配線12上形成4層，加上前述Cu配 線12而形成5層的Cu配線。 又，形成多層之配線構造20中，在最上部即在距離前 述Si基板最遠側的配線構造20上，設置著與前述配線構造 20同樣地形成的配線構造30。 2〇 但是，本實施例所示之前述配線構造30的情形，係Cu 配線與Cu插頭所構成之配線層的層間絕緣膜使用比前述配 線構造20之層間絕緣膜之破壞軔性值大者。因此，例如對 半導體裝置2〇〇施加應力的情形下，破壞軔性值大的層間絕 緣膜會成為緩衝層而達到緩和該應力影響的效果。 12 1285938 別述配線構造3 0的構造如以下所述。首先，於前述罩 蓋膜17及前述Cu配線19上形成保護膜31，於該保護膜31上 形成例如由破壞軔性值大的有機絕緣膜所構成的插頭間絕 緣膜32，並且於該插頭間絕緣膜32上形成保護膜33。 5 藉姓刻而於别述保護膜31、插頭間絕緣膜32及保護膜 33形成通道孔’並於该通道孔形成Cu插頭36、及用以包覆 該Cu插頭36的屏障膜36a，前述Cii插頭36藉由前述屏障膜 36a而電性連接於前述Cu配線19。 於前述保護膜33上形成例如由破壞靭性值大的有機絕 10緣膜所構成之配線間絕緣膜34，而於該配線間絕緣膜％上 形成罩蓋膜35。 於該配線間絕緣膜34及罩蓋膜35以蝕刻形成配線溝， 於該配線溝形成Cu配線37、與用以包覆該(：11配線37的屏障 膜37a ’ $述Cu配線37與前述Cu插頭36連接。又，Cu配線 15 ”與01插頭36以例如在以第7圖之後述内容那般地同時形 成Cu配線與Cu插頭，即藉著雙重金屬鑲嵌法而形成，然 而，亦可如第6圖及第8圖之後述内容那般地藉著單金屬鑲 彼法而形成。 以如此構造，例如由前述保護膜3卜插頭間絕緣膜”、 20保護膜33、配線間絕緣膜34、罩蓋膜％&插頭％、仏配 線37屏I1 早膜36a及屏羊膜37&所構成之配線構造％可开》成 於前述配線構造20上。 刚述配線構造30藉著使用比前述配線構造20之破壞勒 性值大的絕緣膜，而例如對半導體裝置細施加應力的情形 13 1285938 下’即使例如前述插頭間絕緣膜32或配線間絕緣臈34藉該 應力而變形，亦因破壞靭性值大而不被破瓌的狀態下成為 應力的緩衝層，並達到緩和該應力的效果。 爰此，可達到防止例如前述配線構造20之層間絕緣 5膜，即前述接頭間絕緣膜14、配線間絕緣艉16、或是接頭 間絕緣膜10等因該應力而被破壞的情形。 又’防止因前述應力而使例如前述接頭間絕緣膜14、 配線間絕緣膜16、或是接頭間絕緣膜10剝離的情形，而能 形成穩定構造的半導體裝置。 1〇 習知低介電率絕緣膜多為機械性強度小者，例如多孔 質絕緣膜於膜中具有多數空孔部，因此機械性強度特別 小’而會有因施加應力而易破損的問題。 例如於形成半導體裝置之步驟中，施加應力之CMP(化 學機械研磨）步驟或於熱處理步驟之熱收縮等負荷上，機械 15性強度小的多孔質絕緣膜會有易破損的傾向。特別是在半 導體裝置形成襯墊(pad)而藉引線焊接(wire bonding)進行連 接引線之際所產生的應力而使多孔質絕緣膜破損的情形乃 半導體裝置之製造步驟上深刻的問題。 但是’要求南速化之半導體裝置必要抑制配線延遲的 20 影響，因此有必要降低配線間的寄生電容，爰此，為了要 弄小層間絕緣膜之介電率，則使用膜中具有多孔部之多孔 質絕緣膜的技術乃為有用的技術。 本實施例能有效地防止機械性強度小而易破損之低介 電率絕緣膜，即能有效地防止例如多孔質絕緣膜之破損或 1285938 剝離，而能形成使用配線延遲少之低介電率絕緣膜的半導 體裝置。 又，使用有機絕緣膜形成前述接頭間絕緣膜32、配線 間絕緣膜34的情形下，有機絕緣膜之介電率比多孔質絕緣 5膜高，惟介電率比習知使用之SiOC膜或Si02膜低，故具有 將寄生電容抑制得小的效果。 前述配線構造30的情形係前述cu配線37的寬度W30比 前述配線構造20之前述Cu配線19的寬度W20大，而與省略圖 式之鄰接Cu配線37的距離亦比前述配線構造2〇的情形大。 10因此，前述配線構造以將層間絕緣膜使用有機絕緣膜的 狀態而能達成於前述配線構造30中必要的之層間絕緣膜的 介電率。 前述配線構造30上例如形成2層總體（global)配線構 造40。總體配線構造40係於例如保護膜41、形成在該保護 15 膜41上由Si〇2膜所構成之層間絕緣膜42、及於該層間絕緣 膜中形成Cu配線44及屏障膜44a。又，總體配線構造4〇之通 道插頭部分省略圖式。 又，總體配線構造40之配線寬度W40比前述配線構造30 大，且鄰接之配線的間隔比前述配線構造3〇大。 20 藉由保護層51而於形成2層之總體配線構造4〇上形成 由Si〇2膜所構成的的罩蓋膜52，且於該罩蓋膜52上形成例 如由A1所構成的襯塾部53。於前述襯塾部53上藉引線焊接 處理而連接引線。引線焊接處理會對半導體裝置200施加應 力，惟本實施例係形成具有破壞靭性值大的絕緣膜的配線 15 1285938 構造，故使應力影響被緩和而無低介電率之多孔質絕緣膜 所構成之層間絕緣膜被破壞的情形。 如此一來，於半導體裝置200因配線間絕緣膜或插頭間 絕緣膜可使用低介電率的多孔質絕緣膜，故能降低配線間 5的寄生電容而弄小配線延遲之影響，且能以比習知更高速 地作動半導體裝置。 又，本實施例使用於前述配線間絕緣膜1〇、前述插頭 間絕緣膜14、及前述配線間絕緣膜16的多孔質絕緣膜係使 用夕孔為氧化石夕膜而形成介電率2· 〇〜2· 5之低介電率層間 10 絕緣膜。 又，多孔質絕緣膜除了例如多孔質氧化矽膜之外，乃 能使用多孔質Si〇2膜、多孔質有機膜之其中任何者，能達 到與使用本實施例中記載之多孔質氧化矽膜同樣的效果。 又，可將習知使用之膜設為多孔質，例如將义0(::膜、 15 sl0F膜作成多孔質等那般將各式各樣的絕緣膜作成多孔質 而能將低介電率絕緣膜作為層間絕緣膜使用。 又，本實施例的情形係前述配線構造30之層間絕緣 膜，即使用於前述插頭間絕緣膜32或前述配線間絕緣膜34 之有機絕緣膜乃使用（二)烯丙醚所構成之絕緣膜。（二)烯丙 20醚之破壞勒性值為2〇〜3〇，乃表示比使用於前述配線構造 20之多孔質氧化矽膜的破壞靭性值，或使用於前述總體配 線構造40之Si〇2膜之破壞靭性值5〜1〇之值大，因此，可作 為應力緩衝層而能達到效果。 又，使用作為應力之緩衝層的有機絕緣膜除了（二）烯 16 1285938 丙醚之外，乃能使用例如苯并環丁烯，而能達到與使用（二） 稀丙醚相同的效果。 又，第3圖表示前述配線構造2〇、配線構造3〇及總體配 線構4 0之配線部的配線間距。惟圖中有關之前已說明的 5 部分則賦予相同的標號而省略說明。 參照第3圖，前述配線構造20之前述配線寬度W2〇比前 述配線構造30之前述配線寬度W30小。同樣地前述配線構 造20之前述Cu配線部19之配線間距P20比前述配線構造30 之前述Cu配線部37之配線間距P30小。 10 如此一來，下層配線例如前述配線構造20配線寬度小 而與鄰接之配線間之間隔小的配線構造，為了要弄小寄生 電容係層間絕緣膜以使用比有機絕緣膜更低介電率之絕緣 膜，例如使用多孔質絕緣膜的情形在提高半導體裝置之動 作速度上有利。 15 另一方面，前述總體配線構造40之前述配線寬度|4〇 比前述配線構造30之前述配線寬度W30大。同樣地前述總 體配線構造40之前述前述Cu配線部44之配線間距P40比前 述配線構造3 0之前述Cu配線部3 7之配線間距P3 0大。 如此構成，半導體裝置之上層配線例如於前述總體配 20 線構造40之配線的間隔大，而於配線構造層間絕緣膜所占 的比例大。因此，總體配線構造之層間絕緣膜為破壞靭性 值大者，惟要使用機械性強度小的有機絕緣膜的情形下， 因總體配線構造之機械性強度會造成問題而難以使用。爰 此，最好是使用機械性強度大的Si〇2膜、或si〇C膜作為總 17 1285938 體配線構造之層間絕緣膜。 又，例如前述總體配線構造40等之上層配線因配線的 電阻值不像下層配線那般大影響配線延遲，因此例如前述 Cu配線44亦可置換為A1配線。 5 〔第2實施例〕 其次以第3圖表示第2圖所示之半導體裝置200的變形 例。惟圖中有關之前說明的部分則賦予相同的參照標號而 省略說明。 參照第3圖，半導體裝置200之變形例的半導體裝置 10 200A形成2層包含應力之緩衝層的前述配線構造30。 如以上說明，應力之緩衝層例如包含有機絕緣膜之配 線構造並非限定於1層，而係能將多數包含應力之緩衝層的 配線構造形成在半導體裝置。本實施例的情形亦能獲得與 第1實施例記載之情形相同的效果，而比第1實施例之緩和 15 應力的效果大。 但是，如第1實施例之說明，由於半導體裝置之上層配 線例如總體配線構造之配線間隔大且層間絕緣膜所占比例 大，因此最好是使用機械性強度大的8丨02膜、或SiOC膜。 又，如前述配線構造20，下層配線例如配線寬度小而 20 與鄰接之配線間之間隔小的配線構造，為了要弄小寄生電 容係層間絕緣膜以使用比有機絕緣膜更低介電率之絕緣 膜，例如使用多孔質絕緣膜的情形在提高半導體裝置之動 作速度上有利。 〔第3實施例〕 18 1285938 其次以第4圖表示第2圖所示之半導體裝置200的其他 後:形例。惟圖中有關之前說明的部分則賦予相同的參照標 號而省略說明。 參照第4圖，半導體裝置200之其他變形例的半導體裝 5置200B乃前述配線構造3〇變更為配線構造30b。前述配線構 造30b係前述配線構造30之有機絕緣膜所構成之前述插頭 間絕緣膜32從SiOC膜變更為插頭間絕緣膜32b。 因此，半導體裝置200B被施加應力的情形下，前述配 線線間絕緣膜34具有作為緩和應力之緩衝層的作用，而本 10實施例亦可達到與第1實施例同樣的效果。 再者’本實施例之前述插頭間絕緣膜32b的機械性強度 比前述有機絕緣膜大，即以硬度大的SiOC膜而形成，因此 半導體裝置被施加應力的情形下，可弄小施加於低介電率 絕緣膜之多孔質絕緣膜所構成之前述配線間絕緣膜10、前 15述插頭間絕緣膜14及前述配線間絕緣膜16的應力。 爰此’加上以前述配線間絕緣膜34來緩和應力之效 果’則進一步防止低介電率絕緣膜之多孔質絕緣膜所構成 之珂述配線間絕緣膜10、前述插頭間絕緣膜14及前述配線 間絕緣膜16之破損的效果，或是防止剝離的效果變大。
20 又’前述插頭間絕緣膜32b可使用Si02膜，而使用SiOC 膜的情形亦能獲得同樣的效果。 又’亦可以Si〇2膜或si〇c膜形成前述配線間絕緣膜 34，且作成將插頭間絕緣膜作為有機絕緣膜的構成。 〔第4實施例〕 19 1285938 其次以第5圖表示第2圖所示之半導體裝置200的另外 其他變形例。惟圖中有關之前說明的部分則賦予相同的參 照標號而省略說明。 參照第6圖，半導體裝置200之其他變形例的半導體裝 5 置200C，其Cii配線以單金屬鑲嵌法形成。故Cu配線與Cu 插頭構成藉由屏障膜而電性的連接。 例如藉蝕刻而於前述保護膜13、插頭間絕緣膜14及保 護膜15藉蝕刻而形成通道孔，並於該通道孔形成cu插頭 18c、與用以包覆該Cu插頭18c的屏障膜18扣，前述Cu插頭 10 Me藉由前述屏障膜18ac而電性連接於前述Cu配線12。 於該配線間絕緣膜16及罩蓋膜17以姓刻形成配線溝， 於該配線溝形成Cu配線19c、與用以包覆該Cu配線19c的屏 障膜19ac，前述Cu配線19c藉由前述Cu插頭18c與前述屏障 膜19ac而構成電性連接的構造。 15 20 同樣地，前述保護膜33、插頭間絕緣膜32及保護膜％ 藉蚀刻而料通道孔，並㈣通道·成Cu插頭36c、與用 以包覆肩Cu插頭36c的屏障膜36ac，前述cu插頭36c藉由前 述屏障膜36ae而電性連接於前述Cu配線19〇。 於該配線間絕緣膜34及罩蓋膜35以姓刻形成配線溝， =該配線溝形成Cu配線37e、與用以包覆該&配線Pc的屏 ㈣37ae’前述Cu配線祝藉由前述屏障膜i而構成與前 述Cu插頭電性連接的構造。 有關错上述單金屬鑲嵌所構成之配線構造的形成方法 將以第8圖後述之。 20 1285938 〔第5實施例〕 其次說明以第2圖所示之半導體裝置的製造方法。 第7圖A〜第7圖P係模式性地表示第2圖之半導體裝 置200的 製造方法。惟圖中有關之前說明的部分則賦予相同的參照 5 標號而省略說明。 首先，於第7圖A所示的步驟中，在si所構成的基板i 上且以元件間分離膜2分離而形成之元件領域具有擴散層 5A與擴散層5B、側壁絕緣膜3A、3B，而形成設置於閘絕緣 膜4A上的閘電極4。 10 其次於第7圖B所示之步驟中，將基板丨的溫度設為6〇〇 °C而在前述Si基板1上將例如PSG膜(磷玻璃膜）所構成之插 頭間絕緣膜6形成1.5 // m用以覆蓋前述閘電極4及側壁絕緣 膜3A、3B之後，藉CMP步驟而使其平坦化。 於經平坦化之前述插頭間絕緣膜6上形成Sic(ESL3，商 15標登錄，Novellus公司）所構成之前述保護膜7，且於該保護 膜7上形成將光阻劑圖案化的遮罩，並以乾式蝕刻來形成抽 出電極用的接觸孔。以濺鍍法於此接觸孔形成由TiN所構成 的屏障膜8之後，例如將|匕與氫混合並予以還原的狀態而 填埋由W所構成的接觸插頭9,而且藉CMP進行研削及平扫 20化而設成第7圖B所示的狀態。 其次於第7圖C所示之步驟中，於經平坦化之前述保罐 膜7及接觸插頭9上將由多孔質絕緣膜例如介電率2·3之多 孔質氧化矽膜(NCS、商標登錄、觸媒化成製造)所構成之前 述配線間絕緣膜10形成150nm，於該配線間絕緣膜1〇上積層 21 1285938 由Si〇2膜所構成的前述罩蓋膜丨丨為1〇〇nm。 其次於第7圖D所示之步驟中，將形成於前述罩蓋膜“ 上之配線圖案的光阻劑層作為遮罩而藉著例如電漿所構成 之乾式蝕刻加工配線溝10A。 5 其次於第7圖E所示之步驟中，於前述配線溝i〇A以賤 鑛而將作為對前述多孔質絕緣膜1〇之Cu擴散屏障作用之由 TaN所構成的屏障膜12a形成3〇nm、及將電解電鍍之際作為 電極作用之Cu籽晶層12b形成30nm。 而且於第7圖F所示之步驟中，以電解電鍍而將Cu填埋 10於前述配線溝之後，以CMP去除填埋於配線溝之Cu以外的 屏鰱膜，而形成第7圖所示之狀態的Cu配線12。 又’從第7圖的狀態，要形成前述Cu插頭部18及Cu配 線部19，或是Cu插頭部36及Cu配線部37的方法上，乃有同 時形成Cu插頭部及Cu配線部的雙重金屬鑲嵌法，與各別形 15 成〇11插頭部及Cu配線部的單金屬鑲嵌法，可使用其中任何 方法。 首先於第7圖G〜第7圖P說明使用雙重金屬鑲嵌法的 情形。 於第7圖G所示之步驟中，由第7圖F的狀態而藉電漿 20 CVD法形成由SiC(ESL3，商標登錄，Novellus公司）所構成 之以防止Cu擴散為目的之前述保護膜13為30nm，於該保護 膜13上形成前述配線間絕緣膜1〇與相同前述多孔質氧化矽 膜所構成之插頭間絕緣膜14為170nm。 其次於前述插頭間絕緣膜14上形成其形成作為配線溝 22 1285938 時之蝕刻停止膜使用之前述保護膜15為5〇11111之後，於該保 羞膜15上形成前述插頭間絕緣膜14與相同前述多孔質氧化 矽膜所構成之配線間絕緣膜16為15〇11111，並於該配線間絕緣 膜16上形成由Si〇2膜所構成之前罩蓋膜17為1〇〇11111。又，此 5情形下，可省略蝕刻停止膜，即可省略前述保護膜15的構 造。 接著於第7圖Η所示之步驟中，以光阻劑在前述罩蓋膜 17上形成通道圖案，並將該光阻劑作為遮罩，且藉著例如 電漿所形成之乾式姓刻而形成通道孔14八。又，此時由於前 10述罩盍膜17、前述配線間絕緣膜16、前述保護膜15、前述 插頭間絕緣膜14及前述保護膜π之各個膜的組成不同，因 此於蝕刻之際變更使用於蝕刻的氣體或氣體比率而進行蝕 刻，並且依前述罩蓋膜17、前述配線間絕緣膜16、前述保 護膜15、前述插頭間絕緣膜14及前述保護膜13的順序加工。 15 其次於第7圖I所示之步驟中，將施予Cu配線圖案之光 阻劑作為遮罩並藉著使用電漿之乾式蝕刻而形成配線溝 16A。 接著於第7圖J所示之步驟中，形成防止cu擴散於前述 通道孔14A及前述配線溝16A的内壁。擴散屏散係將TaN所 20 構成之屏障膜18a及19a分別形成30nm。而且於該屏障膜 及19a上藉濺鍍而形成3〇nm之作為Cu電解電鍍之際的電極 作用的Cu層籽晶層18b及19b。 其次於第7圖K所示之步驟中，以電解電鍍法將cu填埋 於通道孔與配線溝，並藉CMP去除配線圖案以外的cu與屏 23 1285938 障膜而形成前述Cu配線19、前述Cu插頭18且形成配線構造 20。如此一來，藉反覆進行第7圖G〜第7圖K的步驟而形成 將配線構造20設成多層的構造。前述半導體裝置200的情形 藉反覆進行4次第7圖G〜第7圖K的步驟而加上於第7圖C〜 5 第7圖F形成的配線構造而形成5層配線。 其次於前述配線構造20上依據第7圖L〜第7圖P來說明 積層前述配線構造30的情形。 於第7圖L所示之步驟中，於前述配線構造2〇1之前述罩 蓋膜17及前述Cu配線19上形成50nm之例如SiN膜所構成之 1〇以防止Cu擴散為目的的前述保護膜31，且於該保護膜31上 形成破壞靭性值大的膜即有機絕緣膜，例如破壞靭性值為 25之由（一)稀丙 i|(SiLK—J350，商標登錄，Dow chemical company)所構成之前述插頭間絕緣膜32。 接著於别述插頭間絕緣膜32上形成其形成配線溝時作 15為蝕刻停止膜使用之前述保護膜33為50nm之後，於該保護 膜33上形成前述插頭間絕緣膜32與相同前述有機絕緣膜所 構成之前述配線間絕緣膜34，並於該配線間絕緣膜34上形 成〇2膜所構成之前述罩蓋膜35為i〇〇nm。又，此情形下例 女將说述插碩間絕緣膜32加上前述配線間絕緣膜34而形成 膜厚450nm，而也能省略蝕刻停止膜，即也能省略前述保護 臈33的構造。 其次於第7圖Μ所示之步驟中，以光阻劑在前述罩蓋膜 a上形成通道圖案，將該光阻劑作成遮罩而藉例如電漿的 乾式餘刻以形成通道孔32A。 24 1285938 接著於ΡϋΝ所*之步财，將射(^崎構造線之 圖案形狀的光阻劑作成遮罩而藉使用電製之乾式餘刻以形 成配線溝34Α。. 其次於第7圖〇所示之步驟中，防止cu擴散在前述通道 5孔32Α及岫述配線溝34Α的内壁。擴散屏散係將TaN所構成 之屏卩早膜36a及37a分別形成30nm。而且於該屏障膜36a及 37a上藉濺錢而形成3〇nm之作gCu電解電鍵之際的電極作 用的Cu層軒晶層36b及37b。 其次於第7圖P所示之步驟中，以電解電鍍法將Cu填埋 10於通道孔與配線溝，並藉CMP去除配線圖案以外的Cu與屏 障膜而形成前述Cu配線36、前述Cu插頭37且形成配線構造 30 〇 而且於前述配線構造3 0上以S i Ο 2作為層間絕緣膜而形 成前述總體配線構造40，於該總體配線構造40上形成由保 15 護膜51、Si02膜所構成之罩蓋膜52之後，形成由AL所構成 的襯墊53而形成半導體裝置200。 將如此形成之半導體裝置200反覆進行400°C、30分鐘 之熱處理試驗的情形下觀察不出配線構造的龜裂或剝離。 為方便比較，以與前述半導體裝置2〇〇相同的構造而將 20前述配線構造200之前述插頭間絕緣膜32及前述配線間絕 緣膜14分別變換成與前述前述插頭間絕緣膜14及前述配線 間絕緣膜16相同材料的多孔質氧化矽膜，同樣地反覆進行 400°C、30分鐘之熱處理試驗的情形下，可確認多孔質氧化 矽膜會發生龜裂，又可確認前述配線間絕緣膜14與前述保 25 1285938 護膜13之間會發生剝離。 〔第6實施例〕 其次說明以形成第5圖所示之半導體裝置2〇犯的情 形。形成前述半導縣置2麵的情形乃知彡㈣述半導^ 5 10 15 裝置20G的情形相同，於第7® L所示之步驟將由前述有機絕 緣膜所構成之前述插頭間絕緣膜32，山^/ 田biQC(例如 CORALPORA，商標登錄，Novellus公司）所構成之插頭間 絕緣膜32b，將在第7圖Μ所示之步驟用以蝕刻通道孔的氣 體因應前述插頭間絕緣膜32b之材料而變更即可。因此，將 弟7圖L〜弟7圖P所不之步驟於例如前述半導體裝置2〇〇b 的情形以反覆進行二次而能形成二層前述配線構造3〇c。 之後的步驟與半導體裝置200的情形相同。 將如此形成之半導體裝置200B反覆進行400°C、30分鐘 之熱處理試驗的情形下觀察不出配線構造的龜裂或剝離。 〔第7實施例〕 又，其次第7圖G〜第7圖P所示之步驟亦可藉第8圖A〜 第8圖P所示之單金屬鑲嵌步驟而形成，以單金屬鑲嵌法來 形成的情形下，可形成例如第6圖所示之半導體裝置200C， 可達到使用雙重金屬鑲嵌法同樣的效果。其次依據圖式來 20 說明使用的單金屬鑲嵌而形成前述半導體裝置200C的方 法。惟圖中有關之前說明的部分則職予相同的參照標號而 省略說明。 第7圖A〜第7圖F所示之半導體裝置2〇〇的步驟亦與前 述半導體裝置200C的情形相同。其次於第8圖A所示的步驟 26 1285938 、電水CVD去形成siC膜(ESL3，商標登錄，Novellus △司）所構成之以防止“擴散為目的的前述保護膜13為 5〇nm ’並於該保護膜13上形成與前述配線間絕緣膜10同樣 由岫述多孔質氧化矽膜所構成之插頭間絕緣膜14為 5 17〇nm ’並於该插頭間絕緣膜14上形成5〇·的前述保護膜 15 〇 ^其-人於鈾述第8圖B所示之步驟，以光阻劑而在前述保 濃膜15上形成通道圖案而將該光阻劑作成遮罩，並藉例如 電裝的乾式蝕刻而形成通道孔14A。 1〇 其久於岫述第8圖C所示之步驟，形成用以防止Cu擴散 於月il述通運孔14A之内壁之作為擴散屏障之由TaN所構成 之屏障膜18ac為30nm。進而於該屏障膜i8ac上以錢鍍法形 成30mn之於Cu電解電鍍之際作為電極作用之〇11的籽晶層 18bc 〇 15 其次於第8圖0所示之步驟中，以電解電鍍法而將Cu填 埋於通道孔，進而以CMP去除通道孔部以外的^^與屏障膜 而形成前述Cu插頭18c。 接著於第8圖E所示之步驟中，於前述保護膜15、前述
Cu插頭l8c上形成與前述插頭間絕緣膜14同樣由前述多孔 20質氧化矽膜所構成之前述配線間絕緣膜16為150nm，並於該 配線間絕緣膜上形成由Si〇2膜所構成之前述罩蓋膜17為 100nm。 其次於第8圖F所示之步驟中，將施予〇11配線之圖案形 狀的光阻劑作成遮罩而藉使用電漿之乾式蝕刻以形成配線 27 1285938 溝 16A 〇 其次於第8圖G所示之步驟中，形成防止(：11擴散於前述 配線溝16A的内壁之作為擴散屏散即由TaN所構成之屏障 膜19ac為30nm。而且於該屏障膜19加上藉濺鍍而形成3〇nm 5之作為Cu電解電鍍之際的電極作用的cu層籽晶層19bc。 其次於第8圖Η所示之步驟中，以電解電鍍法將Cu填埋 於配線溝，並藉CMP去除配線圖案以外的〇!與屏障膜而形 成前述Cu配線19c而形成配線構造2〇c。如此一來，藉反覆 進行第8圖A〜第8圖F的步驟形成將配線構造2〇c設成多 10層。前述半導體裝置2〇〇C的情形藉反覆進行4次第8圖八〜 第8圖Η的步驟而加上於第7圖C〜第7圖F形成的配線構造 而形成5層配線。 其次於前述配線構造20c上依據第8圖I〜第8圖ρ來說 明積層前述配線構造30c的情形。 15 於第8圖1所示之步驟中，以例如電漿CVD法於前述罩 蓋膜17及Cu配線19c上形成由SiN膜所構成之以防止〇11擴 散為目的之前述保護膜31為50nm，且於該保護膜31上形成 由SiOC(例如CORALPORA，商標登錄，Novellus公司）所構 成之插頭間絕緣膜32b為200nm，並且於該插頭間絕緣膜3加 20 上形成前述保護膜33為50nm。惟前述保護膜33可設為省略 的構造。 其次於第8圖J所示之步驟中，以光阻劑在前述保護膜 33上形成通道圖案並將該光阻劑設成遮罩而藉著F電製的 乾式蝕刻以2形成通道孔32bA。 28 1285938 接著於於第8圖K所示之步驟中，形成防止(^以廣散於前 述通道孔32bA的内壁之作為擴散屏散即由TaN所構成之屏 障膜36ac為30nm。而且於該屏障膜36ac上藉濺鍍而形成 30nm之作為Cu電解電鍍之際的電極作用的以層籽晶層 5 36bc 〇 其次於第8圖L所示之步驟中，以電解電鑛法將(^填埋 於通道孔，並藉CMP去除通道孔部以外的。!^與屏障膜而形 成前述Cu插頭36c。 接著於第8圖Μ所示之步驟中，於前述保護膜33、前述 10 Cu插頭36c上形成破壞勒性值大的膜即有機絕緣膜，例如由 (*^)沐丙鍵(SiLK — J150 ’ 商標登錄，Dow chemical company) 所構成之前述配線間絕緣膜34為170nm，並於該配線間絕緣 膜34上形成由Si〇2膜所構成之前述罩蓋膜35為i〇〇nm。 接著於第8圖N所示之步驟中，將施tCu配線圖案之光 15阻劑作為遮罩並藉著使用電漿之乾式蝕刻而形成配線溝 34A。 其次於第9圖Ο所示之步驟中，形成防止Cu擴散於前述 配線溝34A的内壁。擴散屏散係將TaN所構成之屏障膜37ac 形成30nm。而且於該屏障膜37此上藉濺鍍而形成3〇nm之作 2〇為Cu電解電鍍之際的電極作用的Cu層籽晶層37bc。 其次於第8圖P所示之步驟中，以電解電鍍法將(：：11填埋 於配線溝’並藉CMP去除配線部以外的cu與屏障膜而形成 前述Cu配線37c並形成配線構造3〇c。 前述半導體裝置200C的情形藉反覆進行4次第8圖A〜 29 1285938 第8圖Η的步驟而形成二層配線的配線構造30c。 之後的步驟與半導體裝置200的情形相同。 將如此形成之半導體裝置200C反覆進行400°C、30分鐘 之熱處理試驗的情形下觀察不出配線構造的龜裂或剝離。 5 又，例如將多孔層絕緣膜使用於層間絕緣膜之配線構 造的層數、或具有破壞軔性值大之應力干擾層之配線構造 的層數、或上層配線層，即總體配線構造之層數等為任意 層數，且能因應必要而作各式各樣的變更。 以上說明了本發明之最佳實施例，惟本發明並非限定 10 於上述特定的實施例，於申請專利範圍所記載要旨内可作 各式各樣的形態變化、變更。 〔產業上的利用性〕 依據本發明，可提供防止具有多層配線構造之半導體 裝置之低介電率層間絕緣膜之破損或剝離，而能達到動作 15 速度高且穩定構造的半導體裝置。 I：圖式簡單說明3 第1圖表示習知之具有多層配線構造之半導體裝置之 構造的斷面圖。 第2圖表示具有本發明之第1實施樣態所構成之多層配 20 線構造之半導體裝置之構造的斷面圖。 第3圖表示第2圖之半導體裝置之配線構造的配線間距 的一部分擴大圖。 第4圖係第2圖之半導體裝置的變形圖（之一）。 第5圖係第2圖之半導體裝置的變形圖（之二）。 30 1285938 第6圖係第2圖之半導體裝置的變形圖（之三）。 第7圖A〜第7圖P表示第2圖之半導體裝置的製造方 法。 第8圖A〜第8圖P表示第6圖之半導體裝置的製造方 5 法。 【圖式之主要元件代表符號表】 1 Si基板 100 半導體裝置 101 元件分離絕緣膜 103A、 103B 側壁絕矣 104 閘電極 104A 閘絕緣膜 105A、 105B 擴散層 106 插頭間絕緣膜 107 保護膜 108 屏障膜 109 接觸插頭 110 配線間絕緣膜 111 罩蓋膜 112 Cu配線 112a 屏障膜 113 保護膜 114 插頭間絕緣膜 115 保護膜 116 配線間絕緣膜 117 罩蓋膜 118 Cu插頭 119 Cu配線 119a 屏障膜 120 配線構造 200 半導體裝置 31 1285938 2 元件分離絕緣膜 3A、 3B 側壁絕緣膜 4 閘電極 4A 閘絕緣膜 5A、 5B 擴散層 6 插頭間絕緣膜 7 保護膜 8 屏障膜 9 接觸插頭 10 配線間絕緣膜 11 罩蓋膜 12 Cu配線 12a 屏障膜 13 保護膜 14 插頭間絕緣膜 15 保護膜 16 配線間絕緣膜 17 罩蓋膜 18 Cu插頭 19 Cu配線 19a 屏障膜 20 配線構造 30 配線構造 31 保護膜 32 插頭間絕緣膜 33 保護膜 34 配線間絕緣膜 35 罩蓋膜 36 Cu插頭 36a 屏障膜 37 Cu配線 37a 屏障膜 40 總體配線構造 1285938 41 保護膜 42 層間絕緣膜 W30 配線寬度 W40 配、線見度 44 Cu配線 44a 屏障膜 51 保護層 52 罩蓋膜 53 襯墊部 P30 配線間距 P40 配線間距 200A 半導體裝置 200B 半導體裝置 200C 半導體裝置 18c Cu插頭 18ac 屏障膜 19c Cu配線 19ac 屏障膜 20c 配線構造 30b 配線構造 30c 配線構造 32A 通道孔 32b 插頭間絕緣膜 34A 配線溝 36b Cu層籽晶層 36c Cu插頭 36ac 屏障膜 37b Cu層籽晶層 37c Cu配線 37ac 屏障膜