WO2010082250A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2010082250A1
WO2010082250A1 PCT/JP2009/005668 JP2009005668W WO2010082250A1 WO 2010082250 A1 WO2010082250 A1 WO 2010082250A1 JP 2009005668 W JP2009005668 W JP 2009005668W WO 2010082250 A1 WO2010082250 A1 WO 2010082250A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
interlayer insulating
semiconductor device
manufacturing
wavelength
Prior art date
Application number
PCT/JP2009/005668
Other languages
English (en)
French (fr)
Inventor
瀬尾光平
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010546459A priority Critical patent/JPWO2010082250A1/ja
Publication of WO2010082250A1 publication Critical patent/WO2010082250A1/ja
Priority to US13/097,541 priority patent/US20110204525A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a wiring technique for forming a wiring in an interlayer insulating film.
  • the chemicals in the film absorbs moisture due to the damage caused by the bond breakage.
  • the yield of the semiconductor device and its reliability are greatly reduced, such as an increase in the relative dielectric constant and a deterioration of the breakdown voltage between the wirings due to moisture as a leak path.
  • the present invention provides a semiconductor device having high yield, high reliability, and high performance when metal wiring (for example, copper wiring) is formed in a low dielectric constant insulating film in which holes are formed.
  • metal wiring for example, copper wiring
  • the purpose is to be able to.
  • the present invention provides a method for manufacturing a semiconductor device, in which, when a low dielectric constant insulating film having holes is formed, UV irradiation with different wavelengths is performed at least twice. To do.
  • a semiconductor device is formed on a semiconductor substrate, formed on a first interlayer insulating film in which a plurality of first wirings are formed, and on the first interlayer insulating film, And a second interlayer insulating film formed with a plurality of second wirings, wherein the first interlayer insulating film has a dielectric constant lower than that of the second interlayer insulating film.
  • the semiconductor device of the present invention uses an insulating film having a low dielectric constant as an interlayer insulating film under the semiconductor device in order to realize high-speed operation and low power consumption. Further, in the upper layer wiring, since the wiring width and the wiring separation width are wider than the lower layer wiring, the RC delay of the wiring does not become a big problem. Therefore, the insulating film whose dielectric constant is not so low in the upper interlayer insulating film Is used. With such a configuration, the manufacturing cost can be reduced for an upper interlayer insulating film.
  • At least the first interlayer insulating film has pores, and the porosity of the first interlayer insulating film is higher than the porosity of the second interlayer insulating film. preferable.
  • the dielectric constant of the lower first interlayer insulating film can be reliably lowered.
  • the film strength of the second interlayer insulating film is preferably higher than the film strength of the first interlayer insulating film.
  • the distance between the wirings in the first wiring is smaller than the distance between the wirings in the second wiring.
  • the insulating film having a low dielectric constant is used for the first interlayer insulating film in which the wiring is formed so that the distance between the wirings becomes small, high speed operation and low power consumption can be realized. It becomes possible.
  • the first interlayer insulating film preferably has a plurality of holes formed by removing the hole forming material.
  • a carbon-containing silicon oxide film having a plurality of holes formed by removing the hole forming material can be used for the first interlayer insulating film.
  • a silicon oxide film or a carbon-containing silicon oxide film can be used for the second interlayer insulating film.
  • the first method for manufacturing a semiconductor device includes a step (a) of forming a first interlayer insulating film including a hole forming material on a semiconductor substrate, and a first interlayer insulating film.
  • the ultraviolet rays are irradiated at least twice, so that irradiation is performed in multiple stages by changing the wavelength each time. As a result, it is possible to simultaneously reduce the dielectric constant and improve the mechanical strength.
  • the step (b) includes a step (b1) of irradiating a first ultraviolet ray so as to desorb a hole forming material contained in the first interlayer insulating film; A step (b2) of irradiating a second ultraviolet ray so as to increase the mechanical strength of the first interlayer insulating film, the wavelength of the first ultraviolet ray in the step (b1), and a second step in the step (b2). It is preferable that the wavelengths of the ultraviolet rays are different from each other.
  • the wavelength of the first ultraviolet ray is preferably shorter than the wavelength of the second ultraviolet ray.
  • the desorption rate of the pore forming material is faster when the wavelength of ultraviolet rays is shorter, the throughput can be improved and the manufacturing cost can be reduced.
  • the first ultraviolet ray is an ultraviolet ray having a wavelength of 150 nm to 200 nm as a main component
  • the second ultraviolet ray is an ultraviolet ray having a wavelength of 200 nm to 300 nm as a main component. Is preferred.
  • the desorption rate of the pore forming material is fast, and when the wavelength is 200 nm or more, the film strength can be improved without causing damage.
  • the step (b) includes a step (b3) of irradiating a third ultraviolet ray so as to remove the damaged bond generated in the first interlayer insulating film, and the second step in the step (b2). It is preferable that the wavelength of the ultraviolet ray and the wavelength of the third ultraviolet ray in the step (b3) are different from each other.
  • the damage coupling can be removed even when damage coupling that causes the increase in the dielectric constant occurs in the first interlayer insulating film by irradiating the third ultraviolet ray.
  • the increase in the dielectric constant of the extra insulating film 1 can be suppressed.
  • the wavelength of the first ultraviolet ray is preferably shorter than the wavelength of the third ultraviolet ray.
  • the third ultraviolet ray is preferably an ultraviolet ray mainly having a wavelength of 300 nm or more and 500 nm or less.
  • the first interlayer insulating film preferably has a relative dielectric constant of 2.5 or less and a hole diameter of 0.8 nm or more.
  • a hydrocarbon-based material can be used as the hole forming material.
  • the manufacturing method of the first semiconductor device may further include a step (c) of forming a plurality of first wirings in the first interlayer insulating film after the step (b).
  • a step (d) of forming a second interlayer insulating film on the first interlayer insulating film, and a plurality of second wirings are formed on the second interlayer insulating film.
  • an insulating film having a low dielectric constant can be formed as an interlayer insulating film below the semiconductor device.
  • the RC delay of the wiring is not a big problem. Therefore, an insulating film having a dielectric constant not so low can be used as the upper interlayer insulating film. Therefore, the manufacturing cost can be reduced for the upper interlayer insulating film.
  • the distance between the wirings in the first wiring is smaller than the distance between the wirings in the second wiring.
  • the insulating film having a low dielectric constant is used for the first interlayer insulating film in which the wiring is formed so that the distance between the wirings becomes small, high-speed operation and low power consumption can be realized.
  • the ultraviolet light source in the step (b) may be one type.
  • the first method for manufacturing a semiconductor device it is preferable that at least two UV irradiations in the step (b) are continuously performed in the same device.
  • step (b) may be performed by irradiating ultraviolet rays through a spectroscopic device that is provided between an ultraviolet lamp serving as a light source and the semiconductor substrate and separates ultraviolet rays.
  • the spectroscopic device includes a diffraction grating, and ultraviolet rays may be dispersed by adjusting the angle of the diffraction grating.
  • ultraviolet rays may be irradiated through a filter provided between an ultraviolet lamp serving as a light source and the semiconductor substrate.
  • the filter may be movably provided in the in-plane direction of the main surface of the semiconductor substrate.
  • ultraviolet rays may be irradiated through a gas arranged between an ultraviolet lamp serving as a light source and the semiconductor substrate.
  • the gas may be flowed between the ultraviolet lamp and the semiconductor substrate.
  • the first ultraviolet ray having a wavelength for increasing the desorption rate of the hole forming material is irradiated, and the mechanical strength of the first interlayer insulating film is increased.
  • the present invention may be implemented by a manufacturing apparatus having a configuration for irradiating a second ultraviolet ray having a wavelength and a configuration for irradiating a third ultraviolet ray having a wavelength for removing damage coupling generated in the first interlayer insulating film.
  • the second method for manufacturing a semiconductor device includes a step (a) of forming an interlayer insulating film including a hole forming material on a semiconductor substrate, and a step of irradiating the interlayer insulating film with ultraviolet rays ( b), and in the step (b), an ultraviolet ray having a wavelength of 180 nm to 200 nm as a main component is used as the ultraviolet ray.
  • the multi-step irradiation divided into at least two times is not performed.
  • the hole forming material contained in the interlayer insulating film is detached and the mechanical strength of the interlayer insulating film is increased. preferable.
  • the semiconductor device and the method for manufacturing the same it is possible to simultaneously realize a reduction in dielectric constant and an improvement in mechanical strength by forming vacancies in the film with respect to an interlayer insulating film including a vacancy forming material.
  • an increase in relative dielectric constant and an inter-wiring breakdown voltage degradation due to moisture adsorption are suppressed, so that it is possible to prevent a decrease in yield and reliability of the semiconductor device.
  • FIG. 1 is a cross-sectional view of a main part showing a semiconductor device according to an embodiment of the present invention.
  • 2 (a) to 2 (j) are cross-sectional views of each step showing a first method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • FIG. 3A to FIG. 3F are cross-sectional views of each step showing a first method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • FIG. 4A is a graph showing the UV wavelength dependence of the desorption rate of the pore forming material.
  • FIG. 4B is a graph showing the UV wavelength dependence of the increase rate of the film strength.
  • FIG. 4C is a graph showing the UV wavelength dependence of the damage bond amount in the film.
  • FIG. 5K are cross-sectional views of each step showing a second method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 6 (a) to 6 (f) are cross-sectional views of each step showing the second manufacturing method of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7A is a graph showing the UV wavelength dependence of the desorption rate of the pore forming material.
  • FIG. 7B is a graph showing the UV wavelength dependency of the increasing rate of the film strength.
  • FIG. 7C is a graph showing the UV wavelength dependency of the damage bond amount in the film.
  • FIG. 8A and FIG. 8B show a first manufacturing apparatus equipped with a spectroscopic device that realizes a first manufacturing method and a second manufacturing method of a semiconductor device according to an embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional view showing a second manufacturing apparatus equipped with a filter for realizing the first manufacturing method and the second manufacturing method of the semiconductor device according to the embodiment of the present invention.
  • FIG. 10 is a schematic cross-sectional view showing a third manufacturing apparatus having a filter chamber for realizing the first manufacturing method and the second manufacturing method of the semiconductor device according to the embodiment of the present invention.
  • FIG. 11A to FIG. 11I are cross-sectional views of respective steps showing a third method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 12 (a) to 12 (f) are cross-sectional views of each step showing a third method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • FIG. 13A is a graph showing the UV wavelength dependence of the desorption rate of the pore forming material.
  • FIG. 13B is a graph showing the UV wavelength dependence of the increase rate of the film strength.
  • FIG. 13C is a graph showing the UV wavelength dependency of the damage bond amount in the film.
  • the semiconductor device includes a first structure formed on a semiconductor substrate (not shown) made of, for example, silicon (Si) in which a plurality of semiconductor elements are formed, A second structure formed on the first structure and a third structure formed on the second structure are included.
  • a semiconductor substrate made of, for example, silicon (Si) in which a plurality of semiconductor elements are formed
  • Si silicon
  • a second structure formed on the first structure and a third structure formed on the second structure are included.
  • the first structure includes the first interlayer insulating film 101 and the first wiring 105 formed in the first interlayer insulating film.
  • the second structure includes a first liner film 106 formed on the first structure, a second interlayer insulating film 108 formed on the first liner film 106, and a second interlayer insulating film 108.
  • the second structure is a stacked structure in which two substantially similar structures are stacked.
  • a liner film 116 may be formed between the respective wiring structures.
  • the third structure includes a second liner film 116 formed on the second structure, a fourth interlayer insulating film 117 formed on the second liner film 116, and a fourth interlayer insulating film 117. And a third wiring 123 formed in the fourth interlayer insulating film 117 and connected to the second via 124.
  • the second interlayer insulating film 108 in the second structure has a dielectric constant lower than that of the fourth interlayer insulating film 117 in the third structure. That is, the second interlayer insulating film 108 is composed of an insulating film having a large number of vacancies. Specifically, the second interlayer insulating film 108 is made of a carbon-containing silicon oxide (SiOC) film containing a vacancy forming material (for example, porogen). The insulating film is formed by detaching the hole forming material.
  • the fourth interlayer insulating film 117 is made of silicon dioxide (SiO 2 ) or a SiOC film not containing a hole forming material.
  • the second interlayer insulating film 108 has a higher porosity and a lower dielectric constant than the fourth interlayer insulating film 117. Further, since the fourth interlayer insulating film 117 has a lower porosity than the second interlayer insulating film 108, the fourth interlayer insulating film 117 has higher film strength.
  • the relative dielectric constant of the second interlayer insulating film 108 is about 2.3 to about 2.5
  • the average value of the pore diameter is about 0.8 nm or more
  • the elastic modulus is about 6 GPa to about 8 GPa. That's it.
  • the relative dielectric constant of the fourth interlayer insulating film 117 is about 2.7 or more.
  • an insulating material having a low dielectric constant is used for a lower interlayer insulating film, in this case, the second interlayer insulating film 108, which is highly necessary to realize high-speed operation and low power consumption.
  • an insulating material having a low dielectric constant is used for an upper interlayer insulating film that does not require high speed operation and low power consumption, in this case, the fourth interlayer insulating film 117.
  • the second wirings 114 in the second structure are arranged such that the distance between them is shorter than the distance between the third wirings 123 in the third structure. This is because the shorter the distance between the wirings, the higher the necessity of reducing the dielectric constant between the wirings.
  • a two-layer stacked structure has been illustrated and described, but a stacked structure of three or more layers may be used.
  • a one-layer laminated structure has been illustrated and described, but a two-layer or more laminated structure may be used.
  • the first interlayer insulating film 101 is preferably an insulating film made of SiOC having a thickness of about 200 nm, and the first liner film 106 is oxygen-containing silicon carbide (SiCO) having a thickness of about 30 nm.
  • SiCO silicon carbide
  • An insulating film in which nitrogen and silicon carbide (SiCN) are stacked is preferable.
  • the thickness of the second interlayer insulating film 108 is preferably about 200 nm
  • the second liner film 116 is preferably an insulating film made of SiCN having a thickness of about 60 nm.
  • a tantalum (Ta) film is formed on each side surface and bottom surface of the first wiring 105, the second wiring 114, and the third wiring 123 and on each side surface and bottom surface of the first via 115 and the second via 124. It is preferable to provide a barrier film composed of a single layer film or a laminated film made of a titanium (Ti) film, a ruthenium (Ru) film, a nitride film thereof, an alloy thereof, or the like.
  • FIGS. 3 (a) to 3 (f) show cross-sectional configurations of respective steps in the first manufacturing method of the semiconductor device according to the present embodiment.
  • a film is formed on a semiconductor substrate (not shown) made of silicon (Si), on which a plurality of semiconductor elements are formed, for example, by chemical vapor deposition (CVD).
  • a first interlayer insulating film 101 made of SiOC having a thickness of about 200 nm is deposited.
  • a plurality of first wiring formation grooves 102 spaced from each other are formed in the first interlayer insulating film 101 by lithography and dry etching.
  • tantalum (Ta) / nitridation is performed on the entire surface including the first wiring formation groove 102 on the first interlayer insulating film 101 by sputtering and plating.
  • a barrier film 103 and a copper film 104 made of tantalum (TaN) are sequentially deposited.
  • a laminated film of a Ta film and a TaN film is used as the barrier film 103.
  • a Ta film, a Ti film, a Ru film, a single film or a laminated film such as a nitride film or an alloy thereof is used. It may be used.
  • copper (Cu) is used for the conductive film embedded in the first wiring formation groove 102, the conductive film is not limited to copper, and silver (Ag), aluminum (Al), or an alloy thereof may be used.
  • FIG. 2 (c) it is deposited in a region excluding the first wiring formation trench 102 on the first interlayer insulating film 101 by a chemical mechanical polishing (CMP) method. Unnecessary barrier film 103 and copper film 104 are removed. As a result, the first wiring 105 made of the barrier film 103 and the copper film 104 is formed in the first wiring forming groove 102.
  • CMP chemical mechanical polishing
  • the entire surface including the first interlayer insulating film 101 and the first wiring 105 is formed from a SiCO / SiCN laminated film having a thickness of about 30 nm by, eg, CVD.
  • a first liner film 106 is formed.
  • a SiOC film 108 having a thickness of about 200 nm and including a hole forming material 107 as a second interlayer insulating film on the first liner film 106. To deposit.
  • the SiOC film 108 is irradiated with the first ultraviolet (UV) light including the first ultraviolet UV1, and the pore forming material 107 is desorbed to thereby remove the SiOC.
  • a plurality of holes are formed in the film 108.
  • the first ultraviolet ray UV1 has an extremely large amount of light having a wavelength component of about 200 nm or less as compared with a wavelength component of about 200 nm or more, and the illuminance is about 100 mW / cm 2 to about 200 mW / cm 2 .
  • the relative dielectric constant of the SiOC film 108 in which the holes are formed is about 2.3 to about 2.5, and the elastic modulus is about 6 GPa to about 8 GPa or less.
  • ⁇ -terpinene which is a hydrocarbon-based material, can be used as the pore forming material 107.
  • the desorption speed of the pore forming material is improved by irradiating with UV light having a short wavelength. For this reason, there is an advantage that the throughput of the semiconductor manufacturing apparatus is improved.
  • the second ultraviolet ray (UV) irradiation including the second ultraviolet ray UV2 having a wavelength different from that of the first ultraviolet ray UV1 is performed, thereby mechanically forming the SiOC film 108.
  • the second ultraviolet ray UV2 has an extremely large amount of light having a wavelength component of about 200 nm or more as compared with a wavelength component of about 200 nm or less, and the illuminance is about 100 mW / cm 2 to about 200 mW / cm 2 .
  • the relative dielectric constant of the SiOC film 108 after irradiation with the second ultraviolet ray UV2 is about 2.3 to about 2.5, and the elastic modulus is about 6 GPa to about 8 GPa or more. In this way, by performing UV irradiation in multiple steps in multiple steps, the second interlayer insulating film 108 having a low dielectric constant and high strength can be obtained. Further, the average value of the hole diameters finally formed in the second interlayer insulating film 108 is about 0.8 nm or more.
  • a third interlayer insulating film 109 made of SiO 2 having a thickness of about 100 nm is formed on the second interlayer insulating film 108.
  • the third interlayer insulating film 109 made of SiO 2 an insulating film made of SiOC having a relative dielectric constant of about 2.7 or more may be used, or a laminated film thereof may be used.
  • a third interlayer insulating film 109 made of SiO 2 when used as a hard mask in processing, on an insulating film made of SiO 2 or SiOC, using a film obtained by laminating a metal film such as TiN or TaN May be.
  • the third interlayer insulating film 109 on the second interlayer insulating film 108 in this way, light emitted by plasma in the subsequent etching process or ashing process modifies the second interlayer insulating film 108. Quality can be suppressed.
  • the strength of the second interlayer insulating film 108 is increased by performing multi-stage UV irradiation before performing the etching process or the ashing process, the resistance to plasma damage due to the etching or ashing is improved. The inter-space capacity can be further reduced.
  • a plurality of second wiring formations spaced apart from each other between the second interlayer insulating film 108 and the third interlayer insulating film 109 are formed by lithography and dry etching.
  • a groove 110 is formed.
  • a first via forming hole 111 connected to the first wiring 105 is formed in the first liner film 106 and the second interlayer insulating film 108 by lithography and dry etching.
  • a second wiring formation groove 110 and a first via formation hole 111 are formed on the third interlayer insulating film 109 by sputtering and plating.
  • a barrier film 112 made of tantalum (Ta) / tantalum nitride (TaN) and a copper film 113 are sequentially deposited over the entire surface.
  • a laminated film of a Ta film and a TaN film is used as the barrier film 112.
  • a Ta film, a Ti film, a Ru film, a single-layer film or a laminated film such as a nitride film or an alloy thereof is used. It may be used.
  • the conductive film is not limited to copper, but silver (Ag) or aluminum (Al) or these. An alloy or the like may be used.
  • CMP chemical mechanical polishing
  • the film 112, the copper film 113, and the third interlayer insulating film 109 are removed.
  • polishing the second interlayer insulating film 108 by about 20 nm the second wiring forming groove 110 and the first via forming hole 111 are respectively formed into the second film made of the barrier film 112 and the copper film 113.
  • the wiring 114 and the first via 115 are formed.
  • a second liner film 116 made of SiCN having a thickness of about 60 nm is formed on the entire surface of the three-layer structure by, eg, CVD.
  • a fourth interlayer insulating film 117 made of SiOC having a thickness of about 400 nm is formed on the second liner film 116.
  • a fifth interlayer insulating film 118 made of SiO 2 having a thickness of about 100 nm is formed on the fourth interlayer insulating film 117.
  • SiCN is used for the second liner film, but SiN may be used.
  • the fourth interlayer insulating film 117 made of SiOC it is preferable to use a SiOC film having a relative dielectric constant of about 2.7 or more.
  • a third wiring forming groove 119 is formed in the fourth interlayer insulating film 117 and the fifth interlayer insulating film 118 by lithography and dry etching.
  • a second via forming hole 120 connected to the second wiring 114 is selectively formed in the second liner film 116 and the fourth interlayer insulating film 117 by a lithography method and a dry etching method.
  • the third wiring formation grooves 119 and the second via formation holes 120 are formed on the fifth interlayer insulating film 118 by sputtering and plating.
  • a barrier film 121 made of tantalum (Ta) / tantalum nitride (TaN) and a copper film 122 are sequentially deposited.
  • a stacked film of a Ta film and a TaN film is used as the barrier film 121.
  • a single film or a stacked film such as a Ta film, a Ti film or a Ru film, or a nitride film or an alloy thereof is used. It may be used.
  • the conductive film is not limited to copper, and silver (Ag), aluminum (Al), or these An alloy or the like may be used.
  • the second wiring 114 formed in the middle two layers is to realize high-speed operation and low power consumption.
  • An interlayer insulating film having a low relative dielectric constant is required.
  • the third wiring 123 formed in the fourth interlayer insulating film 117 above the second interlayer insulating film 108 may be any wiring that can supply power stably and has a low dielectric constant.
  • the interlayer insulating film is not necessarily used. In this manufacturing method, an interlayer insulating film having a low relative dielectric constant is used for the middle two layers of the four-layer structure, but this is not limited to this because it varies depending on the required specifications of the semiconductor device.
  • multi-stage UV irradiation is performed on the second interlayer insulating film 108 including the hole forming material 107.
  • the first UV irradiation is performed to irradiate the first ultraviolet ray UV1 having a wavelength for increasing the desorption rate of the hole forming material, and then the wavelength for increasing the mechanical strength of the second interlayer insulating film 108.
  • the second UV irradiation is performed to irradiate the second ultraviolet ray UV2 having the following.
  • the first ultraviolet ray UV1 used for the first UV irradiation and the second ultraviolet ray UV2 used for the second UV irradiation have different wavelengths as described above. For this reason, reduction in dielectric constant and improvement in mechanical strength can be achieved with high throughput.
  • the wavelength of the first ultraviolet ray UV1 used for the first UV irradiation is shorter than the wavelength of the second ultraviolet ray UV2 used for the second UV irradiation. More specifically, in the first UV irradiation, the first ultraviolet ray UV1 having a wavelength of about 200 nm or less as a main component is irradiated, and in the second UV irradiation, a wavelength of about 200 nm or more is set as a main component. It is preferable to irradiate the second ultraviolet ray UV2. The reason for this will be described with reference to FIG.
  • FIG. 4A shows the relationship between the wavelength of UV irradiated to the interlayer insulating film including the hole forming material and the desorption rate of the hole forming material. From FIG. 4A, it can be seen that when the wavelength of the irradiated UV is about 200 nm or less, the desorption rate of the pore forming material is very fast. In addition, although it is more preferable from a viewpoint of a through-put improvement that the wavelength of UV to irradiate is about 180 nm or less, about 200 nm or less is enough. In addition, when the wavelength of the irradiated UV exceeds about 200 nm, the desorption rate of the pore forming material is slowed down.
  • FIG. 4B shows the relationship between the wavelength of UV applied to the interlayer insulating film and the rate of increase in film strength.
  • FIG. 4C shows the relationship between the wavelength of UV irradiated to the interlayer insulating film and the amount of damage bonding in the film.
  • FIG. 4B shows that the film strength increases when the wavelength of the irradiated UV is about 300 nm or less. Further, FIG. 4C shows that the amount of damage bonding in the film decreases when the wavelength of the irradiated UV is about 200 nm or more. Therefore, from the viewpoint of reducing damage to the interlayer insulating film and improving mechanical strength, it is desirable that the wavelength of the irradiated UV exceeds about 200 nm. As can be seen from FIG. 4B, when the wavelength of the irradiated UV is smaller than about 150 nm, the film strength rapidly decreases. Therefore, it is preferable that the wavelength of UV to be irradiated is about 150 nm or more.
  • the wavelength of the first ultraviolet ray UV1 used for the first UV irradiation is preferably shorter than the wavelength of the second ultraviolet ray UV2 used for the second UV irradiation.
  • the first ultraviolet ray UV1 mainly having a wavelength of about 200 nm or less is irradiated.
  • the first ultraviolet ray having a wavelength of about 200 nm or more is the main component. It is preferable to irradiate 2 ultraviolet rays UV2.
  • the first ultraviolet ray UV1 mainly having a wavelength of about 150 nm or more and about 200 nm or less is irradiated, and in the second UV irradiation, about 200 nm or more and about 300 nm or less. It is preferable to irradiate the second ultraviolet ray UV2 whose main component is the wavelength of. Therefore, the main component of the wavelength of the first ultraviolet ray UV1 used for the first UV irradiation performed in the step shown in FIG. 2F is preferably about 150 nm or more and about 200 nm or less.
  • the main component of the wavelength of the second ultraviolet ray UV2 used for the second UV irradiation performed in the step shown in FIG. 2G is preferably about 200 nm or more and about 300 nm or less.
  • the material and numerical value which are used with this manufacturing method show only a preferable example, and are not limited to this form. Further, modifications can be appropriately made without departing from the scope of the idea of the present invention.
  • FIGS. 6 (a) to 6 (f) show cross-sectional configurations of respective steps in the method for manufacturing a semiconductor device according to the present embodiment.
  • FIGS. 5A to 5E are the same as the steps shown in FIGS. 2A to 2E in the first manufacturing method, and thus description thereof is omitted. Further, the steps shown in FIGS. 5 (i) to 5 (k) and FIGS. 6 (a) to 6 (f) are the same as those shown in FIGS. 2 (h) to 2 (j) and 3 in the first manufacturing method. Since it is the same as the process shown in FIGS. Here, the steps of FIG. 5 (f) to FIG. 5 (h) different from the first manufacturing method will be described.
  • a SiOC film 108 having a thickness of about 200 nm and containing a hole forming material 107 as a second interlayer insulating film is deposited on the first liner film 106.
  • the SiOC film 108 is subjected to the first UV irradiation including the first ultraviolet ray UV1, thereby detaching the hole forming material 107 and in the SiOC film 108. Holes are formed in At this time, the first ultraviolet ray UV1 has an extremely large amount of light having a wavelength component of about 200 nm or less, and an illuminance of about 100 mW / cm 2 to about 200 mW / cm 2 .
  • the relative dielectric constant of the SiOC film 108 in which holes are formed is about 2.3 to about 2.5, and the elastic modulus is about 6 GPa to about 8 GPa or less.
  • the hole forming material 107 ⁇ -terpinene, which is a hydrocarbon material, is used. In this manufacturing method, the desorption speed of the pore forming material is improved by irradiating with UV light having a short wavelength. This has the effect of increasing the throughput of the semiconductor manufacturing apparatus.
  • the mechanical strength of the SiOC film 108 is improved by performing the second UV irradiation including the second ultraviolet ray UV2 having a wavelength different from that of the first ultraviolet ray UV1.
  • the second ultraviolet ray UV2 has an extremely large amount of light having a wavelength component of about 200 nm or more as compared with a wavelength component of about 200 nm or less, and the illuminance is about 100 mW / cm 2 to about 200 mW / cm 2 .
  • the relative dielectric constant of the SiOC film 108 after the second UV irradiation is about 2.3 to about 2.5, and the elastic modulus is about 6 GPa to 8 GPa or more. In this way, by performing UV irradiation in multiple steps in multiple steps, the second interlayer insulating film 108 having a low dielectric constant and high strength can be obtained.
  • the third UV irradiation including the third ultraviolet ray UV3 having a different wavelength is performed to remove the damaged bond of the SiOC film 108.
  • the third ultraviolet ray UV3 has an extremely large amount of light having a wavelength component of about 300 nm or more as compared with a wavelength component of about 300 nm or less, and its illuminance is about 50 mW / cm 2 to about 150 mW / cm 2 .
  • the same film quality can be obtained even when the irradiation wavelength order is changed. That is, as the relative dielectric constant of the second interlayer insulating film 108 is lower, the inter-wiring capacitance can be reduced, so that high-speed operation and low power consumption of the semiconductor device can be realized.
  • the damage bond refers to a bond group related to hydrogen in the SiOC film, and specifically, a Si—H bond and a Si—OH bond.
  • the presence of H and OH in the film results in an unstable bonding state, which causes problems of moisture absorption and plasma damage resistance degradation of the interlayer insulating film.
  • Such damage bonds are inevitably formed as a by-product of UV irradiation. For this reason, the dielectric constant increases in the state where the damage bond remains. Therefore, it is more preferable to remove such damage bonds.
  • the SiOC film is a film in which a CH 3 group is contained in SiO 2 . This applies not only to the present manufacturing method but also to one embodiment and other manufacturing methods.
  • multi-stage UV irradiation is performed on the second interlayer insulating film 108 including the hole forming material 107.
  • the first UV irradiation is performed to irradiate the first ultraviolet ray UV1 having a wavelength for increasing the desorption rate of the hole forming material
  • the second interlayer insulating film 108 has a wavelength for increasing the mechanical strength.
  • Second UV irradiation for irradiating the second ultraviolet ray UV2 is performed, and further, third UV irradiation for irradiating the third ultraviolet ray UV3 having a wavelength for removing the damage bond in the second interlayer insulating film 108 is performed.
  • the wavelengths of the first ultraviolet ray UV1, the second ultraviolet ray UV2, and the third ultraviolet ray UV3 are different as described above. For this reason, reduction in dielectric constant and improvement in mechanical strength can be achieved with good throughput.
  • the wavelength of the first ultraviolet ray UV1 used for the first UV irradiation is preferably shorter than the wavelength of the third ultraviolet ray UV3 used for the third UV irradiation.
  • the wavelength of the third ultraviolet ray UV3 is preferably longer than the wavelength of the first ultraviolet ray UV1.
  • the first ultraviolet ray UV1 having a wavelength of about 200 nm or less as a main component is irradiated, and in the second UV irradiation, a second component having a wavelength of about 200 nm or more as a main component.
  • the wavelength of the third ultraviolet ray UV3 used for the third UV irradiation will be described with reference to FIG.
  • description thereof is omitted here.
  • 7 (a) and 7 (b) are also described in detail in the first manufacturing method as the description of the wavelengths used for the first UV irradiation and the second UV irradiation, and thus the description thereof is omitted.
  • FIG. 7C shows the relationship between the wavelength of UV irradiated to the interlayer insulating film including the pore forming material and the amount of damage bonding.
  • FIG. 7C shows that the amount of damage bonding is very small when the wavelength of the irradiated UV is about 300 nm or more.
  • the wavelength of the third ultraviolet ray UV3 used for the third UV irradiation is longer than the wavelength of the first ultraviolet ray UV1 used for the first UV irradiation.
  • the wavelength of the first ultraviolet ray UV1 is preferably shorter than the wavelength of the third ultraviolet ray UV3.
  • the third UV irradiation it is preferable to irradiate the third ultraviolet ray UV3 whose main component is a wavelength of about 300 nm or more.
  • the upper limit of the wavelength effective for removing damaged bonds is about 500 nm
  • the main component of the wavelength of the third ultraviolet ray UV3 in the third UV irradiation performed in FIG. 5H is more preferably about 300 nm or more and about 500 nm or less.
  • the multistage UV irradiation is preferably performed by irradiating UV light from one type of light source.
  • the wafer is continuously performed in the same manufacturing apparatus without moving the wafer.
  • FIG. 8 schematically shows a first manufacturing apparatus including a spectroscopic device that can selectively irradiate a wafer with the wavelength of UV light using one type of light source.
  • the first manufacturing apparatus includes a reaction chamber A02 for storing a wafer (silicon substrate) A01, a spectroscopic apparatus A08, and a UV lamp A07 serving as a light source.
  • the reaction chamber A02 is provided inside with a holder A03 holding the wafer A01, a gas inlet A04 provided on the side, a dry pump A05 provided on the bottom and serving as a gas outlet, and provided on the side. And a quartz window A06.
  • the spectroscopic device A08 is provided between the UV lamp A07 and the reaction chamber A02, and has a plurality of diffraction gratings (gratings) as shown in FIG. 8 (b).
  • the UV lamp A07 is configured by arranging a plurality of one type of light sources. Both the UV lamp A07 and the spectroscopic device A08 are connected to the control unit A09, and the light intensity of the wavelength of the arbitrarily selected UV light is controlled by controlling the angles of the plurality of diffraction gratings and the input power of the UV lamp. It is possible to adjust arbitrarily.
  • multi-stage UV irradiation can be performed by irradiating the wafer A01 with the UV light that has passed through the spectroscopic apparatus A08.
  • the first UV irradiation is performed by setting the angle of the diffraction grating in the spectroscopic device A08 to a predetermined first angle so that the wavelength for increasing the desorption speed of the hole forming material is obtained.
  • the second UV irradiation is performed by setting the angle of the diffraction grating in the spectroscopic device A08 to a predetermined second angle so that the wavelength increases the mechanical strength of the interlayer insulating film.
  • the angle of the diffraction grating in the spectroscopic device A08 is set to a predetermined third angle so as to have a wavelength for removing the damage coupling in the interlayer insulating film, 3 UV irradiation is performed.
  • the holder A03 that holds the wafer A01 has a heater function, and the heater function is variable from, for example, room temperature to about 600 ° C., but in the present manufacturing apparatus, the range is about 350 ° C. to 400 ° C. Set to.
  • reaction chamber A02 UV irradiation is possible under various gas atmospheres and pressures.
  • the reaction chamber A02 also has a function of cleaning the quartz window A06 after the wafer A01 is irradiated with UV.
  • mercury, helium, deuterium, or the like can be used for the UV lamp A07.
  • a mercury lamp is used in this manufacturing apparatus.
  • FIG. 9 schematically shows a second manufacturing apparatus including a filter that can selectively irradiate a wafer with the wavelength of UV light using one type of light source.
  • the second manufacturing apparatus includes a reaction chamber B02 for storing a wafer (silicon substrate) B01, at least one filter B08, and a UV lamp B07 as a light source.
  • the reaction chamber B02 includes a holder B03 provided inside for holding the wafer B01, a gas inlet B04 provided on the side surface, a dry pump B05 provided on the bottom surface serving as a gas exhaust port, and a side surface. It has a quartz window B06 provided.
  • the filter B08 is provided between the UV lamp B07 and the reaction chamber B02, and has a movable structure in a direction parallel to the main surface of the wafer B01 (in-plane direction of the main surface of the silicon substrate).
  • the UV lamp B07 is configured by arranging a plurality of one type of light sources.
  • the UV lamp B07 and the filter B08 are connected to the control unit B09. By controlling the presence / absence of the filter B08, the number of inserted filters B08 and the input power of the UV lamp B07, the wavelength of the arbitrarily selected UV light is controlled. It becomes possible to arbitrarily adjust the light intensity.
  • multi-stage UV irradiation can be performed by irradiating the wafer B01 with the UV light that has passed through the filter B08.
  • the first UV irradiation is performed at a wavelength that increases the desorption rate of the pore forming material.
  • the second UV irradiation is performed by passing the UV light through the first filter having a wavelength that increases the mechanical strength of the interlayer insulating film.
  • the third UV irradiation is performed by allowing the UV light to pass through a second filter having a wavelength that eliminates damage coupling in the interlayer insulating film.
  • the first filter and the second filter that can change the wavelength according to the wavelength used in the first UV irradiation, that is, the wavelength used in the first UV irradiation can be changed.
  • the first filter is used during the first UV irradiation
  • the second filter is used during the third UV irradiation. This is the same when the filter used is based on the wavelength used in the third UV irradiation.
  • the holder B03 for holding the wafer B01 has a heater function, and the heater function is variable from room temperature to about 600 ° C., but in the present manufacturing apparatus, it is set to a range of about 350 ° C. to 400 ° C. .
  • reaction chamber B02 UV irradiation is possible under various gas atmospheres and pressures.
  • the reaction chamber B02 also has a function of cleaning the quartz window B06 after the wafer B01 is irradiated with UV.
  • mercury, helium, deuterium, or the like can be used for the UV lamp B07.
  • a mercury lamp is used.
  • the filter B08 is preferably a movable bandpass filter B08.
  • FIG. 10 schematically illustrates a third manufacturing apparatus including a filter chamber that can selectively irradiate a wafer with UV wavelengths using one type of light source.
  • the first manufacturing apparatus includes a reaction chamber C02 for storing a wafer (silicon substrate) C01, a filter chamber C08 having a mechanism capable of introducing and discharging gas into the reaction chamber C02, It is comprised from UV lamp C07 used as a light source.
  • the reaction chamber C02 is provided with a holder C03 for holding the wafer C01, a first gas inlet C04 provided on the side surface, and a first dry pump C05 provided on the bottom surface and serving as a gas exhaust port. And a first quartz window C06 provided on the side surface.
  • the filter chamber C08 is provided between the plurality of UV lamps C07 and the reaction chamber C02.
  • the second dry pump C10 serving as the second gas introduction port C09 and the gas discharge port provided on the side surfaces of the filter chamber C08 and the reaction chamber C02, respectively.
  • a second quartz window C11 is provided.
  • the UV lamp C07 is configured by arranging a plurality of one type of light sources. Both the UV lamp C07 and the filter chamber C08 are connected to the control unit C12, and the light intensity of the wavelength of the selected UV light is controlled by controlling the input power of the UV lamp C07 according to the atmosphere of the filter chamber. It is possible to adjust arbitrarily.
  • multi-stage UV irradiation can be performed by irradiating the wafer C01 with UV light that has passed through the gas in the filter chamber C08.
  • a gas having a wavelength that increases the desorption speed of the hole forming material is introduced into the filter chamber C08, and the first UV irradiation is performed so that the introduced light passes through the introduced gas.
  • An example of such a gas is nitrogen (N 2 ) gas. More specifically, it is preferable that the flow rate of N 2 is 500 ml / min (0 ° C., 1 atm) and the pressure is 0.1 Pa to 100 Pa in the filter chamber C08. Thereby, UV light having a wavelength of 200 nm or less is not absorbed by oxygen (O 2 ) in the atmosphere and loses light intensity.
  • a gas having a wavelength that increases the mechanical strength of the interlayer insulating film is introduced into the filter chamber C08, and second UV irradiation is performed so that the introduced light passes through the introduced gas.
  • a gas include oxygen (O 2 ) gas.
  • O 2 oxygen
  • the flow rate of O 2 in the filter chamber C08 is 5 l / min (0 ° C., 1 atm) to 10 l / min (0 ° C., 1 atm), and the pressure is 1 ⁇ 10 2 Pa to 1 ⁇ 10 5 Pa. Is preferred. However, this value varies depending on the light intensity to be set. This is because UV light having a wavelength smaller than 200 nm is not absorbed by O 2 in the filter chamber C08 and irradiated to the wafer C01.
  • a gas having a wavelength for removing damage coupling in the interlayer insulating film is introduced into the filter chamber C08, and the UV light passes through the introduced gas. 3 UV irradiation is performed.
  • a gas having a wavelength for removing damage coupling in the interlayer insulating film is introduced into the filter chamber C08, and the UV light passes through the introduced gas. 3 UV irradiation is performed.
  • a gas having a wavelength for removing damage coupling in the interlayer insulating film is introduced into the filter chamber C08, and the UV light passes through the introduced gas. 3 UV irradiation is performed.
  • examples of such a gas include a mixed gas of oxygen (O 2 ) and 4MS (tetramethylsilane) or a mixed gas of oxygen (O 2 ) and DEMS (diethoxymethylsilane). More specifically, the flow rate of O 2 in the filter chamber C08 is 5 l / min (0 ° C., 1 atm) to 10 l / min (0 ° C.
  • the flow rate is preferably 1 l / min (0 ° C., 1 atm) to 5 l / min (0 ° C., 1 atm), and the pressure is preferably 1 ⁇ 10 2 Pa to 1 ⁇ 10 5 Pa.
  • these values differ depending on the light intensity to be set.
  • UV light having a wavelength smaller than 200 nm is absorbed by O 2
  • UV light having a wavelength of 200 nm or more and 300 nm or less is absorbed by 4MS or DEMS and is not irradiated on the wafer C01.
  • the gas type if it plays the role of a filter, it can be applied to various gas types, and the gas types used in the first UV irradiation, the second UV irradiation, and the third UV irradiation, respectively. Is not limited to the above gas species. As described above, by absorbing the specific wavelength of the UV light in the specific gas, it becomes possible to selectively irradiate the wafer C01 with the wavelength of the UV light.
  • the gas used for each UV irradiation flow so as to flow in the filter chamber C08.
  • the holder C03 for holding the wafer C01 has a heater function, and the heater function is variable from room temperature to about 600 ° C., but in the present manufacturing apparatus, it is set to a range of about 350 ° C. to 400 ° C. .
  • reaction chamber C02 UV irradiation is possible under various gas atmospheres and pressures.
  • the reaction chamber C02 also has a function of cleaning the first quartz window C06 after performing UV irradiation on the wafer C01.
  • mercury, helium, deuterium, or the like can be used for the UV lamp C07.
  • a mercury lamp is used.
  • a second quartz window C11 is attached between the filter chamber C08 and the UV lamp C07.
  • the filter chamber C08 also serves as a gas filter and also functions as a cleaning function for the second quartz window C11. Yes.
  • the spectroscopic device, the 2nd manufacturing apparatus provided with the filter, and the 3rd manufacturing apparatus provided with the filter chamber were demonstrated separately, the spectroscopic device, the filter, Multi-stage UV irradiation may be performed using a manufacturing apparatus that includes at least two filter chambers and configurations having functions equivalent to those in a consistent range.
  • each of the above manufacturing apparatuses capable of performing multi-stage UV irradiation, specifically, the first UV using the first ultraviolet ray UV1 having a wavelength that accelerates the desorption rate of the pore forming material.
  • a configuration capable of performing irradiation a configuration capable of performing second UV irradiation using a second ultraviolet ray UV2 having a wavelength that enhances the mechanical strength of the interlayer insulating film, and a third ultraviolet ray having a wavelength capable of removing damage coupling in the interlayer insulating film
  • a manufacturing apparatus having any of the configurations capable of performing the third UV irradiation using UV3, it is possible to realize a semiconductor device with high yield, high reliability, and high performance.
  • the material and numerical value which are used with this manufacturing method show only a preferable example, and are not limited to this form. Further, modifications can be appropriately made without departing from the scope of the idea of the present invention.
  • FIG. 11A to FIG. 11I and FIG. 12A to FIG. 12F show cross-sectional views of respective steps in the method for manufacturing a semiconductor device according to this embodiment.
  • FIGS. 11A to 11E are the same as the steps shown in FIGS. 2A to 2E in the first manufacturing method, description thereof will be omitted. Further, the steps shown in FIGS. 11 (g) to 11 (i) and FIGS. 12 (a) to 12 (f) are the same as the steps shown in FIGS. 2 (h) to 2 (j) and 3 in the first manufacturing method. Since this is the same as the steps (a) to FIG. Here, the process of FIG. 11F different from the first manufacturing method will be described.
  • a SiOC film 108 having a thickness of about 200 nm and including a hole forming material 107 as a second interlayer insulating film is deposited on the first liner film 106.
  • the SiOC film 108 is irradiated with UV including the fourth ultraviolet ray UV 4, so that the hole forming material 107 is desorbed and vacant in the SiOC film 108. Holes are formed and the mechanical strength of the SiOC film 108 is improved.
  • the fourth ultraviolet ray UV4 has a wavelength component in the range of about 180 nm to about 200 nm that has an extremely large amount of light compared to other wavelength components, and the illuminance is about 100 mW / cm 2 to about 200 mW / cm 2 . .
  • the relative dielectric constant of the SiOC film 108 in which holes are formed by UV irradiation is about 2.3 to about 2.5, and the elastic modulus is about 6 GPa to about 8 GPa or more. Further, ⁇ -terpinene, which is a hydrocarbon-based material, is used as the hole forming material 107.
  • UV irradiation is performed only once on the second interlayer insulating film 108 including the hole forming material 107.
  • the fourth ultraviolet ray UV4 having a wavelength that increases the desorption rate of the hole forming material 107 and improves the mechanical strength of the second interlayer insulating film 108 is irradiated. More specifically, it is preferable to irradiate the fourth ultraviolet ray UV4 whose main component is a wavelength of about 180 nm or more and about 200 nm or less.
  • This light source can be obtained by spectrally irradiating argon plasma light by laser excitation.
  • the wavelength region is narrow, it is possible to achieve low throughput and improved mechanical strength with good throughput. This is a technique that is not known in Patent Document 1 described above. The reason for this will be described with reference to FIG.
  • FIG. 13A shows the relationship between the wavelength of UV irradiated to the interlayer insulating film including the hole forming material and the desorption rate of the hole forming material
  • FIG. 13B illustrates the irradiation to the interlayer insulating film.
  • the relationship between the UV wavelength and the rate of increase in film strength is shown
  • FIG. 13C shows the relationship between the UV wavelength applied to the interlayer insulating film and the amount of damage bonding in the film. From FIG. 13A, it is indispensable that the wavelength of UV is about 200 nm or less in order to desorb the pore forming material. Further, from FIG.
  • the wavelength of UV in order to increase the film strength, the wavelength of UV needs to be about 150 nm or more and about 300 nm or less, and the increase rate of the film strength on the shorter wavelength side is large. Further, from FIG. 13C, it can be seen that when the wavelength of the irradiated UV is about 180 nm or less, the amount of damage bonding in the film is extremely increased. Conversely, when the wavelength of the irradiated UV is about 180 nm or more, it can be seen that the amount of damage bonding decreases as the wavelength increases.
  • the SiOC film having a low dielectric constant, high strength and reduced damage is applied once in the UV irradiation process. Therefore, the manufacturing cost can be reduced.
  • the increase in the relative dielectric constant of the insulating film and the deterioration of the breakdown voltage between the wirings can be suppressed, and the yield and reliability of the semiconductor device can be prevented from being lowered.
  • This is useful for a wiring forming method for forming a wiring on a film.
  • Reference Signs List 101 first interlayer insulating film 102 first wiring forming groove 103 barrier film 104 copper film 105 first wiring 106 first wiring liner film 107 hole forming material 108 second interlayer insulating film (SiOC film) 109 Third interlayer insulating film 110 Second wiring forming groove 111 First via forming hole 112 Barrier film 113 Copper film 114 Second wiring 115 First via 116 Second wiring liner film 117 Fourth Interlayer insulating film 118 Fifth interlayer insulating film 119 Third wiring forming 120 Second via forming hole 121 Barrier film 122 Copper film 123 Third wiring 124 Second via A01 Wafer A02 Reaction chamber A03 Holder A04 Gas inlet A05 Dry pump A06 Quartz window A07 UV lamp A08 Spectrometer A09 Control unit B01 Wafer B02 Reaction chamber B03 Holder B04 Gas inlet B05 Dry pump B06 Quartz window B07 UV lamp B08 Filter B09 Control unit C01 Wafer C02 Reaction chamber C03 Holder C04 First gas inlet C05 First dry pump C06 First quartz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　半導体基板（１０１）の上に空孔形成材（１０７）を含む第２の層間絶縁膜（１０８）を形成する。続いて、第２の層間絶縁膜（１０８）に対して紫外線（ＵＶ）を照射する。この紫外線照射工程において、紫外線を少なくとも２回に分けて照射する。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に関し、特に、層間絶縁膜に配線を形成する配線技術に関する。
　近年、半導体装置の高集積化に伴う配線寸法の縮小により、配線間容量が増大し、配線のＲＣ遅延が問題となっている。このため、層間絶縁膜の低誘電率化が求められている。層間絶縁膜を低誘電率化する方法の１つとして、空孔形成材を用いて絶縁膜中に多数の空孔を形成する技術が知られている。空孔形成材を脱離させる方法としては、熱アニール又はＵＶ（紫外線）照射等が挙げられる。半導体製造装置のスループット向上の観点からＵＶ照射による空孔形成材の脱離が有効とされている。しかしながら、低誘電率化を図るために、絶縁膜中に空孔を形成するため、膜の機械的強度が極端に低下して、配線歩留まり、信頼性及びアセンブリ耐性が悪化してしまう。この不具合を解決する手法として、以下の特許文献１に記載のように、半導体製造装置のスループット向上の観点からＵＶ照射による膜硬化（ＵＶキュア）が知られている。
国際公開第２００７／０４３２０６号パンフレット
　従来、空孔形成材を用いて絶縁膜中に空孔を形成し、且つ、膜の機械的強度を増大させるために、波長を考慮することなくＵＶ照射を行った場合は、膜中の化学結合の切断によるダメージによって層間絶縁膜が吸湿する。これにより、比誘電率が上昇し、さらには水分がリークパスとなって配線間耐圧劣化する等の半導体装置の歩留まり及びその信頼性を大きく低下させてしまうという問題がある。
　本発明は、前記従来の問題を鑑み、空孔が形成された低誘電率絶縁膜に金属配線（例えば銅配線）を形成する場合に、高歩留り且つ高信頼性且つ高性能な半導体装置を得られるようにすることを目的とする。
　前記の目的を達成するため、本発明は、半導体装置の製造方法を、空孔を有する低誘電率絶縁膜を形成する際に、互いに波長が異なるＵＶ照射を少なくとも２回に分けて行う構成とする。
　具体的に、本発明に係る半導体装置は、半導体基板の上に形成され、複数の第１の配線が形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に形成され、複数の第２の配線が形成された第２の層間絶縁膜とを備え、第１の層間絶縁膜の誘電率は、第２の層間絶縁膜の誘電率よりも低いことを特徴とする。
　本発明の半導体装置は、高速動作及び低消費電力を実現するために、半導体装置の下層の層間絶縁膜に誘電率が低い絶縁膜を用いている。また、上層配線においては、配線幅及び配線分離幅が下層配線よりも広いことから、配線のＲＣ遅延が大きな問題とならず、このため、上層の層間絶縁膜に誘電率がそれほど低くない絶縁膜を用いている。このような構成とすることによって、より上層の層間絶縁膜に対しては、製造コストを低減することができる。
　本発明の半導体装置において、少なくとも第１の層間絶縁膜は空孔を有しており、第１の層間絶縁膜の空孔率は、第２の層間絶縁膜の空孔率よりも高いことが好ましい。
　このようにすると、より下層の第１の層間絶縁膜の誘電率を確実に下げることができる。
　本発明の半導体装置において、第２の層間絶縁膜の膜強度は、第１の層間絶縁膜の膜強度よりも高いことが好ましい。
　このようにすると、アセンブリ耐性がより向上する。
　本発明の半導体装置において、第１の配線における配線同士の間隔は、第２の配線における配線同士の間隔よりも小さいことが好ましい。
　このように、配線同士の間隔が小さくなるように配線が形成されている第１の層間絶縁膜に、誘電率が低い絶縁膜を用いているため、高速動作及び低消費電力を実現することが可能となる。
　本発明の半導体装置において、第１の層間絶縁膜には、空孔形成材が除去されてなる複数の空孔が形成されていることが好ましい。
　本発明の半導体装置において、第１の層間絶縁膜には、空孔形成材が除去されてなる複数の空孔を有する炭素含有酸化シリコン膜を用いることができる。
　本発明の半導体装置において、第２の層間絶縁膜には、酸化シリコン膜又は炭素含有酸化シリコン膜を用いることができる。
　本発明に係る第１の半導体装置の製造方法は、半導体基板の上に、空孔形成材を含む第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜に対して紫外線を照射する工程（ｂ）とを備え、工程（ｂ）は、紫外線を少なくとも２回に分けて照射する工程であることを特徴とする。
　第１の半導体装置の製造方法によると、第１の層間絶縁膜に対して紫外線を照射する工程において、紫外線を少なくとも２回に分けて照射するため、各回の波長を変えて多段階に照射することにより、低誘電率化と、機械的強度の向上とを同時に図ることができる。
　第１の半導体装置の製造方法において、工程（ｂ）は、第１の層間絶縁膜に含まれる空孔形成材を脱離するように、第１の紫外線を照射する工程（ｂ１）と、第１の層間絶縁膜の機械的強度を高めるように、第２の紫外線を照射する工程（ｂ２）とを含み、工程（ｂ１）における第１の紫外線の波長と、工程（ｂ２）における第２の紫外線の波長とは互いに異なることが好ましい。
　この場合に、第１の紫外線の波長は、第２の紫外線の波長よりも短いことが好ましい。
　このようにすると、紫外線の波長が短い方が空孔形成材の脱離速度が速いことから、スループットが向上し、且つ製造コストを低減することができる。
　また、この場合に、第１の紫外線は、１５０ｎｍ以上且つ２００ｎｍ以下の波長を主成分とする紫外線であり、第２の紫外線は、２００ｎｍ以上且つ３００ｎｍ以下の波長を主成分とする紫外線であることが好ましい。
　このように、紫外線の波長が、２００ｎｍ以下であると、空孔形成材の脱離速度が速く、波長が２００ｎｍ以上であると、ダメージを与えることなく膜強度を向上することができる。
　また、この場合に、工程（ｂ）は、第１の層間絶縁膜に生じたダメージ結合を除去するように、第３の紫外線を照射する工程（ｂ３）を含み、工程（ｂ２）における第２の紫外線の波長と、工程（ｂ３）における第３の紫外線の波長とは互いに異なることが好ましい。
　このようにすると、第３の紫外線を照射することにより、第１の層間絶縁膜に誘電率の上昇の原因となるダメージ結合が生じた場合にも、ダメージ結合を除去することができるため、第１の増刊絶縁膜の誘電率の上昇を抑えることができる。
　この場合に、第１の紫外線の波長は、第３の紫外線の波長よりも短いことが好ましい。
　また、この場合に、第３の紫外線は、３００ｎｍ以上且つ５００ｎｍ以下の波長を主成分とする紫外線であることが好ましい。
　このようにすると、第１の層間絶縁膜に生じたダメージ結合をほぼ完全に除去することが可能となる。
　第１の半導体装置の製造方法において、第１の層間絶縁膜は、比誘電率が２．５以下で且つ空孔径が０．８ｎｍ以上であることが好ましい。
　第１の半導体装置の製造方法において、空孔形成材には、炭化水素系材料を用いることができる。
　第１の半導体装置の製造方法は、工程（ｂ）よりも後に、第１の層間絶縁膜に複数の第１の配線を形成する工程（ｃ）をさらに備えていてもよい。
　この場合に、工程（ｃ）よりも後に、第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｄ）と、第２の層間絶縁膜に複数の第２の配線を形成する工程（ｅ）とをさらに備え、工程（ｅ）において、第２の層間絶縁膜には、少なくとも２回に分けた紫外線照射を行わないことが好ましい。
　このようにすると、高速動作及び低消費電力を実現するために、半導体装置のより下層の層間絶縁膜として誘電率が低い絶縁膜を形成することができる。また、上層配線においては、配線幅及び配線分離幅が下層配線よりも広いことから、配線のＲＣ遅延が大きな問題とはならない。このため、上層の層間絶縁膜として誘電率がそれほど低くない絶縁膜を用いることができる。従って、より上層の層間絶縁膜に対しては、製造コストを低減することができる。
　この場合に、工程（ｅ）において、第２の層間絶縁膜に対して紫外線照射を行わないことが好ましい。
　また、この場合に、第１の配線における配線同士の間隔は、第２の配線における配線同士の間隔よりも小さいことが好ましい。
　このように、配線同士の間隔が小さくなるように配線が形成された第１の層間絶縁膜に、誘電率が低い絶縁膜を使用するため、高速動作及び低消費電力を実現することができる。
　第１の半導体装置の製造方法において、工程（ｂ）における紫外線の光源は、１種類であってもよい。
　第１の半導体装置の製造方法において、工程（ｂ）における少なくとも２回の紫外線照射は、同一装置内で連続的に行われることが好ましい。
　第１の半導体装置の製造方法において、工程（ｂ）は、光源となる紫外線ランプと半導体基板との間に設けられ、紫外線を分光する分光装置を通して紫外線を照射してもよい。
　この場合に、分光装置は回折格子を備えており、回折格子の角度を調節することにより、紫外線を分光してもよい。
　また、第１の半導体装置の製造方法において、工程（ｂ）は、光源となる紫外線ランプと半導体基板との間に設けられたフィルタを通して紫外線を照射してもよい。
　この場合に、フィルタは、半導体基板の主面の面内方向に可動に設けられていてもよい。
　また、第１の半導体装置の製造方法において、工程（ｂ）は、光源となる紫外線ランプと半導体基板との間に配されたガスを通して紫外線を照射してもよい。
　この場合に、ガスは、紫外線ランプと半導体基板との間に流されていてもよい。
　第１の半導体装置の製造方法において、工程（ｂ）は、空孔形成材の脱離速度を速める波長を持つ第１の紫外線を照射する構成、第１の層間絶縁膜の機械的強度を高める波長を持つ第２の紫外線を照射する構成、及び第１の層間絶縁膜に生じたダメージ結合を除去する波長を持つ第３の紫外線を照射する構成を備えた製造装置により実行されてもよい。
　本発明に係る第２の半導体装置の製造方法は、半導体基板の上に、空孔形成材を含む層間絶縁膜を形成する工程（ａ）と、層間絶縁膜に対して紫外線を照射する工程（ｂ）とを備え、工程（ｂ）において、紫外線には、１８０ｎｍ以上且つ２００ｎｍ以下の波長を主成分とする紫外線を用いることを特徴とする。
　第２の半導体装置の製造方法によると、層間絶縁膜に照射する紫外線に、波長の主成分が１８０ｎｍ以上且つ２００ｎｍ以下の波長を用いているため、少なくとも２回に分けた多段階照射を行わなくても、空孔形成材の脱離と層間絶縁膜の機械的強度の向上とを同時に実現することができる。
　第２の半導体装置の製造方法において、工程（ｂ）は、紫外線を照射することにより、層間絶縁膜に含まれる空孔形成材を脱離させ、且つ層間絶縁膜の機械的強度を高めることが好ましい。
　なお、以上の特徴を矛盾が生じないように適宜組み合わせることができることはいうまでもない。また、それぞれの特徴において、効果が複数期待できるときも、全ての効果を発揮できなければいけないわけではない。
　本発明に係る半導体装置及びその製造方法によると、空孔形成材を含む層間絶縁膜に対して、膜中の空孔形成による低誘電率化と機械的強度の向上とを同時に実現できる。これにより、水分吸着による比誘電率上昇及び配線間耐圧劣化が抑制されるので、半導体装置の歩留まり及び信頼性の低下を防ぐことができる。
図１は本発明の一実施形態に係る半導体装置を示す要部の断面図である。 図２（ａ）～図２（ｊ）は本発明の一実施形態に係る半導体装置の第１の製造方法を示す各工程の断面図である。 図３（ａ）～図３（ｆ）は本発明の一実施形態に係る半導体装置の第１の製造方法を示す各工程の断面図である。 図４（ａ）は空孔形成材の脱離速度のＵＶ波長依存性を示すグラフである。図４（ｂ）は膜強度の増加率のＵＶ波長依存性を示すグラフである。図４（ｃ）は膜中のダメージ結合量のＵＶ波長依存性を示すグラフである。 図５（ａ）～図５（ｋ）は本発明の一実施形態に係る半導体装置の第２の製造方法を示す各工程の断面図である。 図６（ａ）～図６（ｆ）は本発明の一実施形態に係る半導体装置の第２の製造方法を示す各工程の断面図である。 図７（ａ）は空孔形成材の脱離速度のＵＶ波長依存性を示すグラフである。図７（ｂ）は膜強度の増加率のＵＶ波長依存性を示すグラフである。図７（ｃ）は膜中のダメージ結合量のＵＶ波長依存性を示すグラフである。 図８（ａ）及び図８（ｂ）は本発明の一実施形態に係る半導体装置の第１の製造方法及び第２の製造方法を実現する、分光装置を備えた第１の製造装置を示す模式的な断面図である。 図９は本発明の一実施形態に係る半導体装置の第１の製造方法及び第２の製造方法を実現する、フィルタを備えた第２の製造装置を示す模式的な断面図である。 図１０は本発明の一実施形態に係る半導体装置の第１の製造方法及び第２の製造方法を実現する、フィルタチャンバを備えた第３の製造装置を示す模式的な断面図である。 図１１（ａ）～図１１（ｉ）は本発明の一実施形態に係る半導体装置の第３の製造方法を示す各工程の断面図である。 図１２（ａ）～図１２（ｆ）は本発明の一実施形態に係る半導体装置の第３の製造方法を示す各工程の断面図である。 図１３（ａ）は空孔形成材の脱離速度のＵＶ波長依存性を示すグラフである。図１３（ｂ）は膜強度の増加率のＵＶ波長依存性を示すグラフである。図１３（ｃ）は膜中のダメージ結合量のＵＶ波長依存性を示すグラフである。
　（一実施形態）
　本発明の一実施形態に係る半導体装置を、図１を参照して説明する。なお、本発明で使用している材料及び数値は好ましい例を示すに過ぎず、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で、適宜変更は可能である。
　図１に示すように、本実施形態に係る半導体装置は、複数の半導体素子が形成された、例えばシリコン（Ｓｉ）からなる半導体基板（図示せず）の上に形成された第１構造と、第１構造の上に形成された第２構造と、第２構造の上に形成された第３構造とを有している。
　ここで、第１構造は、第１の層間絶縁膜１０１と、第１の層間絶縁膜に形成された第１の配線１０５とを有している。
　第２構造は、第１構造の上に形成された第１のライナ膜１０６と、第１のライナ膜１０６の上に形成された第２の層間絶縁膜１０８と、第２の層間絶縁膜１０８に形成された第１のビア１１５と、第２の層間絶縁膜１０８に形成され、第１のビア１１５と接続される第２の配線１１４とを有している。ここで、第２構造は、実質的に同様な構造が２層分積層された積層構造である。なお、それぞれの配線構造の間には、ライナ膜１１６が形成されていてもよい。
　第３構造は、第２構造の上に形成された第２のライナ膜１１６と、第２のライナ膜１１６の上に形成された第４の層間絶縁膜１１７と、第４の層間絶縁膜１１７に形成された第２のビア１２４と、第４の層間絶縁膜１１７に形成され、第２のビア１２４と接続される第３の配線１２３とを有している。
　ここで、第２構造中の第２の層間絶縁膜１０８は、第３構造中の第４の層間絶縁膜１１７よりも誘電率が低い。すなわち、第２の層間絶縁膜１０８は、空孔を多数有する絶縁膜から構成されており、具体的には、空孔形成材（例えばポロジェン）を含ませた炭素含有酸化シリコン（ＳｉＯＣ）膜から空孔形成材を脱離させることによって形成された絶縁膜から構成されている。一方、第４の層間絶縁膜１１７は、二酸化シリコン（ＳｉＯ２）又は空孔形成材を含まないＳｉＯＣ膜から形成されている。従って、第２の層間絶縁膜１０８は、第４の層間絶縁膜１１７よりも空孔率が高く、誘電率が低い。また、第４の層間絶縁膜１１７は第２の層間絶縁膜１０８よりも空孔率が低いため、第４の層間絶縁膜１１７の方が膜強度は高い。ここで、第２の層間絶縁膜１０８の比誘電率は約２．３～約２．５であり、その空孔径の平均値は約０．８ｎｍ以上であり、弾性率は約６ＧＰａ～約８ＧＰａ以上である。一方、第４の層間絶縁膜１１７の比誘電率は約２．７以上である。
　以上のように、本実施形態においては、高速動作及び低消費電力を実現する必要性が高い、より下層の層間絶縁膜、ここでは第２の層間絶縁膜１０８に誘電率が低い絶縁性材料を用いている。また、高速動作及び低消費電力をそれほど必要としない、より上層の層間絶縁膜、ここでは第４の層間絶縁膜１１７に、誘電率がそれほど低くない絶縁性材料を用いている。このような構成とすることにより、より上層の層間絶縁膜に対しては、低誘電率化のためのコストを低減することができるという効果がある。
　また、図１に示すように、第２構造における第２の配線１１４は、互いの距離が第３構造における第３の配線１２３同士の距離よりも短くなるように配置されている。配線同士の間の距離が短い方が、配線間の誘電率を低減する必要性が高いからである。
　また、第２構造として、２層の積層構造を図示して説明したが、３層以上の積層構造であってもよい。また、第３構造として、１層の積層構造を図示して説明したが、２層以上の積層構造でもよい。
　なお、第１の層間絶縁膜１０１は、膜厚が約２００ｎｍのＳｉＯＣからなる絶縁膜であることが好ましく、第１のライナ膜１０６は、膜厚が共に約３０ｎｍの酸素含有炭化シリコン（ＳｉＣＯ）と窒素含有炭化シリコン（ＳｉＣＮ）とが積層された絶縁膜であることが好ましい。
　また、例えば、第２の層間絶縁膜１０８の膜厚は、約２００ｎｍであることが好ましく、第２のライナ膜１１６は、膜厚が約６０ｎｍのＳｉＣＮからなる絶縁膜であることが好ましい。
　また、第１の配線１０５、第２の配線１１４及び第３の配線１２３の各側面及び底面と、第１のビア１１５及び第２のビア１２４の各側面及び底面には、タンタル（Ｔａ）膜、チタン（Ｔｉ）膜若しくはルテニウム（Ｒｕ）膜又はこれらの窒化膜若しくはこれらの合金等からなる単層膜若しくは積層膜により構成されたバリア膜を設けることが好ましい。
　また、各配線１０５、１１４及び１２３と、各ビア１１５及び１２４とには、銅（Ｃｕ）、銀（Ａｇ）若しくはアルミニウム（Ａｌ）又はこれらの合金等を用いることが好ましい。
　（一実施形態の第１の製造方法）
　以下、本発明の一実施形態に係る半導体装置の第１の製造方法を図２（ａ）～図２（ｊ）及び図３（ａ）～図３（ｆ）を参照して説明する。また、本製造方法で使用している材料及び数値は好ましい例を示すに過ぎず、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で適宜変更は可能である。
　図２（ａ）～図２（ｊ）及び図３（ａ）～図３（ｆ）は、本実施形態に係る半導体装置の第１の製造方法における各工程の断面構成を示している。
　まず、図２（ａ）に示すように、例えば化学気相堆積（ＣＶＤ）法により、複数の半導体素子が形成された、シリコン（Ｓｉ）からなる半導体基板（図示せず）の上に、膜厚が約２００ｎｍのＳｉＯＣからなる第１の層間絶縁膜１０１を堆積する。続いて、リソグラフィ法及びドライエッチング法により、第１の層間絶縁膜１０１に、互いに間隔をおいた複数の第１の配線形成用溝１０２を形成する。
　次に、図２（ｂ）に示すように、スパッタ法及びめっき法により、第１の層間絶縁膜１０１の上に、第１の配線形成用溝１０２を含む全面にわたって、タンタル（Ｔａ）／窒化タンタル（ＴａＮ）からなるバリア膜１０３及び銅膜１０４を順次堆積する。なお、本製造方法においては、バリア膜１０３にＴａ膜とＴａＮ膜との積層膜を用いたが、Ｔａ膜、Ｔｉ膜若しくはＲｕ膜又はこれらの窒化膜若しくは合金等の単層膜若しくは積層膜を用いてもよい。また、第１の配線形成用溝１０２に埋め込む導電膜に銅（Ｃｕ）を用いたが、銅に限られず、銀（Ａｇ）若しくはアルミニウム（Ａｌ）又はこれらの合金等を用いてもよい。
　次に、図２（ｃ）に示すように、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により、第１の層間絶縁膜１０１の上の第１の配線形成用溝１０２を除く領域に堆積された不要なバリア膜１０３及び銅膜１０４を除去する。これにより、第１の配線形成用溝１０２にバリア膜１０３と銅膜１０４とからなる第１の配線１０５がそれぞれ形成される。
　次に、図２（ｄ）に示すように、第１の層間絶縁膜１０１及び第１の配線１０５を含む全面にわたって、例えばＣＶＤ法により、膜厚が共に約３０ｎｍのＳｉＣＯ／ＳｉＣＮの積層膜からなる第１のライナ膜１０６を形成する。
　次に、図２（ｅ）に示すように、第１のライナ膜１０６の上に、第２の層間絶縁膜として、空孔形成材１０７を含ませた、厚さが約２００ｎｍのＳｉＯＣ膜１０８を堆積する。
　次に、図２（ｆ）に示すように、ＳｉＯＣ膜１０８に、第１の紫外線ＵＶ１を含む第１の紫外線（ＵＶ）照射を行って、空孔形成材１０７を脱離することにより、ＳｉＯＣ膜１０８の膜中に複数の空孔を形成する。このときの第１の紫外線ＵＶ１は、約２００ｎｍ以下の波長成分が、約２００ｎｍ以上の波長成分と比べてその光量が極端に多く、照度は約１００ｍＷ／ｃｍ２～約２００ｍＷ／ｃｍ２である。また、このときの空孔が形成されたＳｉＯＣ膜１０８の比誘電率は約２．３～約２．５であり、その弾性率は約６ＧＰａ～約８ＧＰａ以下である。また、空孔形成材１０７としては、ポロジェンの他に、炭化水素系材料であるα－テルピネンを用いることができる。本製造方法においては、短波長のＵＶ光を照射することにより、空孔形成材の脱離速度を向上させている。このため、半導体製造装置のスループットが向上するというメリットがある。
　次に、図２（ｇ）に示すように、第１の紫外線ＵＶ１とは異なる波長を持つ第２の紫外線ＵＶ２を含む第２の紫外線（ＵＶ）照射を行うことにより、ＳｉＯＣ膜１０８の機械的強度を向上させる。このときの第２の紫外線ＵＶ２は、約２００ｎｍ以上の波長成分が、約２００ｎｍ以下の波長成分と比べてその光量が極端に多く、照度は約１００ｍＷ／ｃｍ２～約２００ｍＷ／ｃｍ２である。また、この第２の紫外線ＵＶ２を照射した後のＳｉＯＣ膜１０８の比誘電率は約２．３～約２．５であり、その弾性率は約６ＧＰａ～約８ＧＰａ以上である。このようにＵＶ照射を複数回に分けて多段階で行うことにより、低誘電率で且つ高強度な第２の層間絶縁膜１０８を得ることができる。また、最終的に第２の層間絶縁膜１０８に形成される空孔径の平均値は、約０．８ｎｍ以上である。
　多段階のＵＶ照射においては、各波長において膜質変化の役割が異なるため、照射する波長の順番を変えて行った場合でも、すなわち第２の紫外線ＵＶ２を先に照射し、第１の紫外線ＵＶ１を後に照射しても同等の膜質を得ることができる。この第２の層間絶縁膜１０８の比誘電率が低いほど、配線間容量を下げることができるため、半導体デバイスの高速動作及び低消費電力化を実現することができる。
　次に、図２（ｈ）に示すように、第２の層間絶縁膜１０８の上に、膜厚が約１００ｎｍのＳｉＯ２からなる第３の層間絶縁膜１０９を形成する。ここで、ＳｉＯ２からなる第３の層間絶縁膜１０９には、比誘電率が約２．７以上のＳｉＯＣからなる絶縁膜を用いてもよく、またその積層膜でもよい。さらに、ＳｉＯ２からなる第３の層間絶縁膜１０９は、加工時のハードマスクとして用いる場合に、ＳｉＯ２又はＳｉＯＣからなる絶縁膜の上に、ＴｉＮ又はＴａＮ等の金属膜を積層した膜を用いてもよい。また、このように第２の層間絶縁膜１０８の上に第３の層間絶縁膜１０９を形成することにより、その後のエッチング工程又はアッシング工程におけるプラズマが発する光が第２の層間絶縁膜１０８を改質することを抑制することができる。また、エッチング工程又はアッシング工程を行う前に、多段階のＵＶ照射を行って第２の層間絶縁膜１０８の強度を高めているため、エッチング又はアッシングによるプラズマダメージ耐性が向上し、その結果、配線間容量をさらに低減することができる。
　次に、図２（ｉ）に示すように、リソグラフィ法及びドライエッチング法により、第２の層間絶縁膜１０８と第３の層間絶縁膜１０９に互いに間隔をおいた複数の第２の配線形成用溝１１０を形成する。続いて、リソグラフィ法及びドライエッチング法により、第１のライナ膜１０６と第２の層間絶縁膜１０８とに第１の配線１０５と接続される第１のビア形成用ホール１１１を形成する。
　次に、図２（ｊ）に示すように、スパッタ法及びめっき法により、第３の層間絶縁膜１０９の上に、第２の配線形成用溝１１０と第１のビア形成用ホール１１１とを含む全面にわたって、タンタル（Ｔａ）／窒化タンタル（ＴａＮ）からなるバリア膜１１２、及び銅膜１１３を順次堆積する。なお、本製造方法においては、バリア膜１１２にＴａ膜とＴａＮ膜との積層膜を用いたが、Ｔａ膜、Ｔｉ膜若しくはＲｕ膜又はこれらの窒化膜若しくは合金等の単層膜若しくは積層膜を用いてもよい。また、第２の配線形成用溝１１０と第１のビア形成用ホール１１１とに埋め込む導電膜に銅（Ｃｕ）を用いたが、銅に限られず、銀（Ａｇ）若しくはアルミニウム（Ａｌ）又はこれらの合金等を用いてもよい。
　次に、図３（ａ）に示すように、化学機械研磨（ＣＭＰ）法により、第３の層間絶縁膜１０９の上の第２の配線形成用溝１１０を除く領域に堆積された不要なバリア膜１１２、銅膜１１３及び第３の層間絶縁膜１０９を除去する。さらに、第２の層間絶縁膜１０８を約２０ｎｍだけ研磨することにより、第２の配線形成用溝１１０と第１のビア形成用ホール１１１とに、それぞれバリア膜１１２及び銅膜１１３からなる第２の配線１１４と第１のビア１１５とを形成する。
　この後、図２（ｄ）～図３（ａ）に示す一連の工程を繰り返すことにより、図３（ｂ）に示す３層の配線構造が形成される。
　次に、図３（ｃ）に示すように、例えばＣＶＤ法により、３層構造の上に全面にわたって、膜厚が約６０ｎｍのＳｉＣＮからなる第２のライナ膜１１６を形成する。その後、第２のライナ膜１１６の上に、膜厚が約４００ｎｍのＳｉＯＣからなる第４の層間絶縁膜１１７を形成する。その後、第４の層間絶縁膜１１７の上に、膜厚が約１００ｎｍのＳｉＯ２からなる第５の層間絶縁膜１１８を形成する。なお、本製造方法においては、第２のライナ膜にはＳｉＣＮを用いたが、ＳｉＮを用いてもよい。また、ＳｉＯＣからなる第４の層間絶縁膜１１７には、比誘電率が約２．７以上のＳｉＯＣ膜を用いるのがよい。
　次に、図３（ｄ）に示すように、リソグラフィ法及びドライエッチング法により、第４の層間絶縁膜１１７と第５の層間絶縁膜１１８とに第３の配線形成用溝１１９を形成する。続いて、リソグラフィ法及びドライエッチング法により、第２のライナ膜１１６と第４の層間絶縁膜１１７とに第２の配線１１４と接続する第２のビア形成用ホール１２０を選択的に形成する。
　次に、図３（ｅ）に示すように、スパッタ法及びめっき法により、第５の層間絶縁膜１１８の上に各第３の配線形成用溝１１９と第２のビア形成用ホール１２０とを含む全面にわたって、タンタル（Ｔａ）／窒化タンタル（ＴａＮ）からなるバリア膜１２１、及び銅膜１２２を順次堆積する。なお、本製造方法においては、バリア膜１２１にＴａ膜とＴａＮ膜との積層膜を用いたが、Ｔａ膜、Ｔｉ膜若しくはＲｕ膜又はこれらの窒化膜若しくは合金等の単層膜若しくは積層膜を用いてもよい。また、第３の配線形成用溝１１９と第２のビア形成用ホール１２０とに埋め込む導電膜に銅（Ｃｕ）を用いたが、銅に限られず、銀（Ａｇ）若しくはアルミニウム（Ａｌ）又はこれらの合金等を用いてもよい。
　次に、図３（ｆ）に示すように、化学機械研磨（ＣＭＰ）法により、第５の層間絶縁膜１１８の上の各第３の配線形成用溝１１９を除く領域に堆積された不要なバリア膜１２１、銅膜１２２及び第５の層間絶縁膜１１８を除去する。さらに、第４の層間絶縁膜１１７を約２０ｎｍだけ研磨することにより、第３の配線形成用溝１１９と第２のビア形成用ホール１２０とに、それぞれバリア膜１２１及び銅膜１２２からなる第３の配線１２３と第２のビア１２４とを形成する。
　ここで、図３（ｆ）に示す４構造のうち、中間の２層、すなわち第２の層間絶縁膜１０８に形成される第２の配線１１４には、高速動作及び低消費電力を実現するため比誘電率が低い層間絶縁膜が求められる。これに対し、第２の層間絶縁膜１０８よりも上層の第４の層間絶縁膜１１７に形成される第３の配線１２３においては、電力を安定に供給できる配線であればよく、誘電率が低い層間絶縁膜は必ずしも用いなくてもよい。なお、本製造方法においては、４層構造のうちの中間の２層に比誘電率が低い層間絶縁膜を用いたが、半導体デバイスの要求仕様により変動するため、この限りではない。
　以上説明したように、第１の製造方法においては、空孔形成材１０７を含む第２の層間絶縁膜１０８に、多段階のＵＶ照射を行っている。具体的には、空孔形成材の脱離速度を速める波長を持つ第１の紫外線ＵＶ１を照射する第１のＵＶ照射を行い、その後、第２の層間絶縁膜１０８の機械的強度を高める波長を持つ第２の紫外線ＵＶ２を照射する第２のＵＶ照射を行っている。ここで、第１のＵＶ照射に用いる第１の紫外線ＵＶ１と第２のＵＶ照射に用いる第２の紫外線ＵＶ２とは、前述したように互いの波長が異なる。このため、低誘電率化と機械的強度との向上をスループット良く達成することができる。
　具体的には、第１のＵＶ照射に用いる第１の紫外線ＵＶ１の波長は、第２のＵＶ照射に用いる第２の紫外線ＵＶ２の波長よりも短いことが好ましい。より具体的には、第１のＵＶ照射においては、約２００ｎｍ以下の波長を主成分とする第１の紫外線ＵＶ１を照射し、第２のＵＶ照射においては、約２００ｎｍ以上の波長を主成分とする第２の紫外線ＵＶ２を照射することが好ましい。この理由について、図４を参照しながら説明する。
　図４（ａ）は、空孔形成材を含む層間絶縁膜に照射するＵＶの波長と空孔形成材の脱離速度との関係を表している。図４（ａ）から、照射するＵＶの波長が約２００ｎｍ以下のとき、空孔形成材の脱離速度が非常に速いことが分かる。なお、照射するＵＶの波長が約１８０ｎｍ以下の方が、スループット向上の観点からより好ましいが、約２００ｎｍ以下であれば十分である。また、照射するＵＶの波長が約２００ｎｍを超えると、空孔形成材の脱離速度が遅くなってしまう。
　図４（ｂ）は、層間絶縁膜に照射するＵＶの波長と膜強度の増加率との関係を表している。また、図４（ｃ）は、層間絶縁膜に照射するＵＶの波長と膜中のダメージ結合量との関係を表している。図４（ｂ）からは、照射するＵＶの波長が約３００ｎｍ以下のとき、膜強度が増加することが分かる。また図４（ｃ）からは、照射するＵＶの波長が約２００ｎｍ以上のとき、膜中のダメージ結合量が減少することが分かる。従って、層間絶縁膜のダメージの低減且つ機械的強度の向上の観点からは、照射するＵＶの波長は、約２００ｎｍを超える方が望ましい。なお、図４（ｂ）から分かるように、照射するＵＶの波長が約１５０ｎｍより小さい場合、膜強度が急激に弱くなる。従って、照射するＵＶの波長は、約１５０ｎｍ以上であることが好ましい。
　以上の理由から、第１のＵＶ照射に用いる第１の紫外線ＵＶ１の波長は、第２のＵＶ照射に用いる第２の紫外線ＵＶ２の波長よりも短いことが好ましい。また、第１のＵＶ照射においては、約２００ｎｍ以下の波長を主成分とする第１の紫外線ＵＶ１を照射し、一方、第２のＵＶ照射においては、約２００ｎｍ以上の波長を主成分とする第２の紫外線ＵＶ２を照射することが好ましい。
　さらにいえば、第１のＵＶ照射においては、約１５０ｎｍ以上且つ約２００ｎｍ以下の波長を主成分とする第１の紫外線ＵＶ１を照射し、第２のＵＶ照射においては、約２００ｎｍ以上且つ約３００ｎｍ以下の波長を主成分とする第２の紫外線ＵＶ２を照射することが好ましい。従って、図２（ｆ）に示す工程で行った第１のＵＶ照射に用いる第１の紫外線ＵＶ１の波長の主成分は、約１５０ｎｍ以上且つ約２００ｎｍ以下であることが好ましい。また、図２（ｇ）に示す工程で行った第２のＵＶ照射に用いる第２の紫外線ＵＶ２の波長の主成分は、約２００ｎｍ以上且つ約３００ｎｍ以下であることが好ましい。
　（一実施形態の第２の製造方法）
　以下、本発明の一実施形態に係る半導体装置の第２の製造方法を図５（ａ）～図５（ｋ）及び図６（ａ）～図６（ｆ）を参照して説明する。また、本製造方法で使用している材料及び数値は好ましい例を示すに過ぎず、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で適宜変更は可能である。
　図５（ａ）～図５（ｋ）及び図６（ａ）～図６（ｆ）は、本実施形態に係る半導体装置の製造方法における各工程の断面構成を示している。
　なお、図５（ａ）～図５（ｅ）に示す工程は、第１の製造方法における図２（ａ）～図２（ｅ）に示す工程と同一であるため説明を省略する。また、図５（ｉ）～図５（ｋ）及び図６（ａ）～図６（ｆ）に示す工程は、第１の製造方法における図２（ｈ）～図２（ｊ）及び図３（ａ）～図３（ｆ）に示す工程と同一であるため説明を省略する。ここでは、第１の製造方法とは異なる図５（ｆ）～図５（ｈ）の工程について説明する。
　図５（ｅ）に示すように、第１のライナ膜１０６の上に、第２の層間絶縁膜として空孔形成材１０７を含ませた、厚さが約２００ｎｍのＳｉＯＣ膜１０８を堆積する。　その後、図５（ｆ）に示すように、ＳｉＯＣ膜１０８に、第１の紫外線ＵＶ１を含む第１のＵＶ照射を行うことにより、空孔形成材１０７を脱離させてＳｉＯＣ膜１０８の膜中に空孔を形成する。このときの第１の紫外線ＵＶ１は約２００ｎｍ以下の波長成分が、約２００ｎｍ以上の波長成分と比べて光量が極端に多く、照度は約１００ｍＷ／ｃｍ２～約２００ｍＷ／ｃｍ２である。また、このときの空孔が形成されたＳｉＯＣ膜１０８の比誘電率は約２．３～約２．５であり、弾性率は約６ＧＰａ～約８ＧＰａ以下である。また、空孔形成材１０７としては、炭化水素系材料であるα－テルピネンを用いている。本製造方法においては、短波長のＵＶ光を照射することにより、空孔形成材の脱離速度を向上させている。このため、半導体製造装置のスループットが高くなるという効果がある。
　次に、図５（ｇ）に示すように、第１の紫外線ＵＶ１とは異なる波長を持つ第２の紫外線ＵＶ２を含む第２のＵＶ照射を行うことにより、ＳｉＯＣ膜１０８の機械的強度を向上させる。このときの第２の紫外線ＵＶ２は約２００ｎｍ以上の波長成分が、約２００ｎｍ以下の波長成分と比べて光量が極端に多く、照度は約１００ｍＷ／ｃｍ２～約２００ｍＷ／ｃｍ２である。また、第２のＵＶ照射をした後のＳｉＯＣ膜１０８の比誘電率は約２．３～約２．５であり、その弾性率は約６ＧＰａ～８ＧＰａ以上である。このようにＵＶ照射を複数回に分けて多段階で行うことにより、低誘電率で且つ高強度な第２の層間絶縁膜１０８を得ることができる。
　次に、図５（ｈ）に示すように、さらに異なる波長を持つ第３の紫外線ＵＶ３を含む第３のＵＶ照射を行うことにより、ＳｉＯＣ膜１０８のダメージ結合を除去する。このときの第３の紫外線ＵＶ３は、約３００ｎｍ以上の波長成分が、約３００ｎｍ以下の波長成分と比べて光量が極端に多く、その照度は約５０ｍＷ／ｃｍ２～約１５０ｍＷ／ｃｍ２である。この第３のＵＶ照射によりダメージ結合を除去することによって、後の工程であるエッチング又はアッシングによるプラズマダメージ耐性が向上する。また、この多段階のＵＶ照射においては、各波長において膜質変化の役割が異なるため、照射する波長の順番を変えて行った場合でも同等の膜質を得ることができる。すなわち、第２の層間絶縁膜１０８の比誘電率が低いほど、配線間容量を下げることができるため、半導体デバイスの高速動作及び低消費電力化を実現することができる。
　ここで、ダメージ結合とは、ＳｉＯＣ膜中の水素が関係する結合基を指し、具体的には、Ｓｉ－Ｈ結合及びＳｉ－ＯＨ結合である。膜中にＨ及びＯＨが存在することにより不安定な結合状態となり、層間絶縁膜の吸湿及びプラズマダメージ耐性の劣化が問題となる。このようなダメージ結合は、ＵＶ照射の副産物として必然的に形成される。このため、ダメージ結合が残っている状態では、誘電率が上昇してしまう。従って、このようなダメージ結合を除去することがより好ましい。なお、ＳｉＯＣ膜とは、ＳｉＯ２にＣＨ３基を含有させた膜のこという。このことは、本製造方法に限らず、一実施形態及び他の製造方法においても同様である。
　以上説明したように、第２の製造方法においては、空孔形成材１０７を含む第２の層間絶縁膜１０８に、多段階のＵＶ照射を行っている。具体的には、空孔形成材の脱離速度を速める波長を有する第１の紫外線ＵＶ１を照射する第１のＵＶ照射を行い、第２の層間絶縁膜１０８の機械的強度を高める波長を有する第２の紫外線ＵＶ２を照射する第２のＵＶ照射を行い、さらに、第２の層間絶縁膜１０８中のダメージ結合を除去する波長を有する第３の紫外線ＵＶ３を照射する第３のＵＶ照射を行っている。ここで、第１の紫外線ＵＶ１、第２の紫外線ＵＶ２及び第３の紫外線ＵＶ３の波長は、前述したようにそれぞれ異なる。このため、低誘電率化と機械的強度の向上をスループット良く達成することができる。
　具体的には、第１のＵＶ照射に用いる第１の紫外線ＵＶ１の波長は、第３のＵＶ照射に用いる第３の紫外線ＵＶ３の波長よりも短いことが好ましい。逆にいえば、第３の紫外線ＵＶ３の波長は、第１の紫外線ＵＶ１の波長よりも長いことが好ましい。さらには、第１のＵＶ照射においては、約２００ｎｍ以下の波長を主成分とする第１の紫外線ＵＶ１を照射し、第２のＵＶ照射においては、約２００ｎｍ以上の波長を主成分とする第２の紫外線ＵＶ２を照射し、第３のＵＶ照射においては、約３００ｎｍ以上の波長を主成分とする第３の紫外線ＵＶ３を照射することが好ましい。
　ここで、第３のＵＶ照射に使用する第３の紫外線ＵＶ３の波長について、図７（ｃ）を参照しながら説明する。なお、第１のＵＶ照射及び第２のＵＶ照射に使用する波長については、第１の製造方法において詳しく説明したため、ここでは説明を省略する。また、図７（ａ）及び（ｂ）についても、第１のＵＶ照射及び第２のＵＶ照射に使用する波長についての説明として、第１の製造方法において詳しく説明したため、説明を省略する。
　図７（ｃ）は、空孔形成材を含む層間絶縁膜に照射するＵＶの波長とダメージ結合量との関係を表している。図７（ｃ）からは、照射するＵＶの波長が約３００ｎｍ以上のとき、ダメージ結合量が極めて少ないことが分かる。以上の理由から、第３のＵＶ照射に用いる第３の紫外線ＵＶ３の波長は、第１のＵＶ照射に用いる第１の紫外線ＵＶ１の波長よりも長いことが好ましい。逆にいえば、第１の紫外線ＵＶ１の波長は、第３の紫外線ＵＶ３の波長よりも短いことが好ましい。また、第３のＵＶ照射においては、約３００ｎｍ以上の波長を主成分とする第３の紫外線ＵＶ３を照射することが好ましい。なお、ダメージ結合の除去に効果的な波長の上限は約５００ｎｍであるため、第３のＵＶ照射においては、約３００ｎｍ以上且つ約５００ｎｍ以下の波長を主成分とするＵＶを照射することが、より好ましい。従って、図５（ｈ）において行った第３のＵＶ照射における第３の紫外線ＵＶ３の波長の主成分は、約３００ｎｍ以上且つ約５００ｎｍ以下であることが、より好ましい。
　なお、上述した第１の製造方法及び第２の製造方法において、多段階のＵＶ照射は、１種類の光源からのＵＶ光を照射することによって行われることが好ましい。
　また、選択したＵＶ波長を多段階にわたって照射する場合には、ウェハを移動させることなく、同一の製造装置内で連続的に行われることがスループット向上の点から好ましい。
　以下、第１の製造方法及び第２の製造方法に共通するＵＶ照射の方法及び装置についての具体例を詳しく説明する。
　－第１の製造装置－
　図８は１種類の光源を用いて、ＵＶ光の波長を選択的にウェハに照射できる分光装置を備えた第１の製造装置を模式的に表している。
　図８（ａ）に示すように、第１の製造装置は、ウェハ（シリコン基板）Ａ０１を格納する反応チャンバＡ０２と、分光装置Ａ０８と、光源となるＵＶランプＡ０７とから構成されている。
　反応チャンバＡ０２には、内部に設けられ、ウェハＡ０１を保持するホルダＡ０３と、側面に設けられたガス導入口Ａ０４と、底面に設けられ、ガス排出口となるドライポンプＡ０５と、側面に設けられた石英窓Ａ０６とを有している。
　分光装置Ａ０８は、ＵＶランプＡ０７と反応チャンバＡ０２との間に設けられており、図８（ｂ）に示すように、複数の回折格子（グレーティング）を有している。ＵＶランプＡ０７は、１種類の光源が複数個配置されて構成されている。ＵＶランプＡ０７と分光装置Ａ０８とはいずれもコントロールユニットＡ０９と接続されており、複数の回折格子の角度及びＵＶランプの投入電力を制御することにより、任意に選択したＵＶ光の波長の光強度を任意に調節することが可能である。
　以上説明した第１の製造装置によると、分光装置Ａ０８を通過したＵＶ光がウェハＡ０１に照射されることにより、多段階のＵＶ照射が可能となる。
　具体的には、空孔形成材の脱離速度を速める波長となるように、分光装置Ａ０８内の回折格子の角度を所定の第１の角度に設定して、第１のＵＶ照射を行う。
　さらに、層間絶縁膜の機械的強度を高める波長となるように、分光装置Ａ０８内の回折格子の角度を所定の第２の角度に設定して、第２のＵＶ照射を行う。
　さらに、第２の製造方法の場合には、層間絶縁膜中のダメージ結合を除去する波長となるように、分光装置Ａ０８内の回折格子の角度を所定の第３の角度に設定して、第３のＵＶ照射を行う。
　なお、ウェハＡ０１を保持するホルダＡ０３は、ヒータ機能を備えており、該ヒータ機能は、例えば室温から６００℃程度にまで可変ではあるが、本製造装置においては、３５０℃～４００℃程度の範囲に設定する。
　また、反応チャンバＡ０２においては、種々のガス雰囲気及び圧力下においてＵＶ照射が可能である。ここで、反応チャンバＡ０２は、ウェハＡ０１にＵＶ照射を行った後、石英窓Ａ０６をクリーニングする機能をも備えている。
　また、ＵＶランプＡ０７には、水銀、ヘリウム又は重水素等を用いることができる。本製造装置においては水銀ランプを使用している。
　－第２の製造装置－
　図９は１種類の光源を用いて、ＵＶ光の波長を選択的にウェハに照射できるフィルタを備えた第２の製造装置を模式的に表している。
　図９に示すように、第２の製造装置は、ウェハ（シリコン基板）Ｂ０１を格納する反応チャンバＢ０２と、少なくとも１枚のフィルタＢ０８と、光源となるＵＶランプＢ０７とから構成されている。なお、反応チャンバＢ０２には、内部に設けられ、ウェハＢ０１を保持するホルダＢ０３と、側面に設けられたガス導入口Ｂ０４と、底面に設けられ、ガス排出口となるドライポンプＢ０５と、側面に設けられた石英窓Ｂ０６とを有している。
　フィルタＢ０８は、ＵＶランプＢ０７と反応チャンバＢ０２との間に設けられており、ウェハＢ０１の主面に平行な方向（シリコン基板の主面の面内方向）に可動な構成を採る。また、ＵＶランプＢ０７は、１種類の光源が複数配置されて構成されている。ＵＶランプＢ０７とフィルタＢ０８とはコントロールユニットＢ０９と接続されており、フィルタＢ０８の有無、該フィルタＢ０８の投入枚数及びＵＶランプＢ０７の投入電力を制御することにより、任意に選択したＵＶ光の波長の光強度を任意に調節することが可能となる。
　以上説明した第２の製造装置によると、フィルタＢ０８を通過したＵＶ光がウェハＢ０１に照射されることにより、多段階のＵＶ照射が可能となる。
　具体的には、空孔形成材の脱離速度を速める波長で、第１のＵＶ照射を行う。
　さらに、ＵＶ光を、層間絶縁膜の機械的強度を高める波長となるような第１のフィルタを通過させることにより、第２のＵＶ照射を行う。
　さらに、第２の製造方法の場合には、ＵＶ光を、層間絶縁膜中のダメージ結合を除去する波長となるような第２のフィルタを通過させることにより、第３のＵＶ照射を行う。
　なお、第１のＵＶ照射で使用する波長に合わせて、すなわち第１のＵＶ照射で使用する波長を基準としてその波長を変えられるような第１のフィルタ及び第２のフィルタを用意することを説明したが、第２のＵＶ照射で使用する波長を基準としてその波長を変えられるような第１のフィルタ及び第２のフィルタを用意してもよい。この場合には、第１のフィルタは、第１のＵＶ照射時に使用し、第２のフィルタは、第３のＵＶ照射時に使用することとなる。このことは、使用するフィルタを第３のＵＶ照射で使用する波長を基準とする場合にも同様である。
　また、ウェハＢ０１を保持するホルダＢ０３はヒータ機能を備えており、該ヒータ機能は室温から６００℃程度にまで可変ではあるが、本製造装置においては、３５０℃～４００℃程度の範囲に設定する。
　また、反応チャンバＢ０２においては、種々のガス雰囲気及び圧力下においてＵＶ照射が可能である。ここで、反応チャンバＢ０２は、ウェハＢ０１にＵＶ照射を行った後、石英窓Ｂ０６をクリーニングする機能をも備えている。
　また、ＵＶランプＢ０７には、水銀、ヘリウム又は重水素等を用いることができる。本製造装置においては、水銀ランプを使用している。
　また、フィルタＢ０８は、可動式バンドパスフィルタＢ０８であることが好ましい。
　－第３の製造装置－
　図１０は１種類の光源を用いて、ＵＶの波長を選択的にウェハに照射できるフィルタチャンバを備えた第３の製造装置を模式的に表している。
　図１０に示すように、第１の製造装置は、ウェハ（シリコン基板）Ｃ０１を格納する反応チャンバＣ０２と、該反応チャンバＣ０２内にガスの導入及び排出が可能な機構を有するフィルタチャンバＣ０８と、光源となるＵＶランプＣ０７とから構成されている。
　反応チャンバＣ０２には、内部に設けられ、ウェハＣ０１を保持するホルダＣ０３と、側面に設けられた第１のガス導入口Ｃ０４と、底面に設けられ、ガス排出口となる第１のドライポンプＣ０５と、側面に設けられた第１の石英窓Ｃ０６とを有している。
　フィルタチャンバＣ０８は、複数のＵＶランプＣ０７と反応チャンバＣ０２との間に設けられており、それぞれ側面に設けられた、第２のガス導入口Ｃ０９、ガス排出口となる第２のドライポンプＣ１０及び第２の石英窓Ｃ１１を有している。
　ＵＶランプＣ０７は、１種類の光源が複数個配置されて構成されている。ＵＶランプＣ０７とフィルタチャンバＣ０８とはいずれもコントロールユニットＣ１２と接続されており、フィルタチャンバの雰囲気に応じて、ＵＶランプＣ０７の投入電力を制御することにより、選択したＵＶ光の波長の光強度を任意に調節することが可能である。
　以上説明した第３の製造装置によると、フィルタチャンバＣ０８内のガスを通過したＵＶ光がウェハＣ０１に照射されることにより、多段階のＵＶ照射が可能となる。
　具体的には、空孔形成材の脱離速度を速める波長となるようなガスをフィルタチャンバＣ０８内に導入し、導入されたガスをＵＶ光が通過するように第１のＵＶ照射を行う。このようなガスとしては、窒素（Ｎ２）ガスが挙げられる。より詳細には、フィルタチャンバＣ０８内には、Ｎ２の流量が５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）で、圧力が０．１Ｐａ～１００Ｐａとすることが好ましい。これにより、波長が２００ｎｍ以下のＵＶ光は大気中の酸素（Ｏ２）に吸収されて光強度を失うことがなくなる。但し、多少は吸収されても、１００ｍＷ／ｃｍ２～２００ｍＷ／ｃｍ２の光強度がウェハＣ０１に照射されれば問題はない。また、波長が２００ｎｍ以上のＵＶ光がウェハＣ０１に照射されたとしてもその光量は微量であるため、ＳｉＯＣ膜の膜質劣化は発生しない。
　さらに、層間絶縁膜の機械的強度を高める波長となるようなガスをフィルタチャンバＣ０８内に導入し、導入されたガスをＵＶ光が通過するように第２のＵＶ照射を行う。このようなガスとしては、酸素（Ｏ２）ガス等が挙げられる。より詳細には、フィルタチャンバＣ０８内には、Ｏ２の流量が５ｌ／ｍｉｎ（０℃、１ａｔｍ）～１０ｌ／ｍｉｎ（０℃、１ａｔｍ）で、圧力が１ｘ１０２Ｐａ～１ｘ１０５Ｐａとすることが好ましい。但し、この値は設定する光強度によって異なる。これにより、波長が２００ｎｍよりも小さいＵＶ光はフィルタチャンバＣ０８内のＯ２に吸収されてウェハＣ０１に照射されることがなくなるからである。
　さらに、第２の製造方法の場合には、層間絶縁膜中のダメージ結合を除去する波長となるようなガスをフィルタチャンバＣ０８内に導入し、導入されたガスをＵＶ光が通過するように第３のＵＶ照射を行う。このようなガスとしては、酸素（Ｏ２）及び４ＭＳ(テトラメチルシラン)の混合ガス、又は酸素（Ｏ２）及びＤＥＭＳ(ジエトキシメチルシラン)の混合ガス等が挙げられる。より詳細には、フィルタチャンバＣ０８にはＯ２の流量が５ｌ／ｍｉｎ（０℃、１ａｔｍ）～１０ｌ／ｍｉｎ（０℃、１ａｔｍ）、４ＭＳ（テトラメチルシラン）又はＤＥＭＳ（ジエトキシメチルシラン）の流量が１ｌ／ｍｉｎ（０℃、１ａｔｍ）～５ｌ／ｍｉｎ（０℃、１ａｔｍ）で、圧力が１ｘ１０２Ｐａ～１ｘ１０５Ｐａとすることが好ましい。但し、これらの値は設定する光強度によって異なる。これにより、波長が２００ｎｍよりも小さいＵＶ光はＯ２に吸収され、且つ、波長が２００ｎｍ以上且つ３００ｎｍ以下のＵＶ光は４ＭＳ又はＤＥＭＳに吸収されてウェハＣ０１に照射されることがなくなる。
　なお、ガス種に関しては、フィルタの役割を果たせば、種々のガス種においても実施可能であり、第１のＵＶ照射、第２のＵＶ照射及び第３のＵＶ照射の際にそれぞれ使用するガス種は、上記のガス種に限定されない。このように、特定のガスに、ＵＶ光の特定の波長を吸収させることにより、ＵＶ光の波長を選択的にウェハＣ０１に照射することが可能となる。
　また、各ＵＶ照射の際に使用するガスは、フィルタチャンバＣ０８内をフローするように流すことが好ましい。
　また、ウェハＣ０１を保持するホルダＣ０３はヒータ機能を備えており、該ヒータ機能は室温から６００℃程度にまで可変ではあるが、本製造装置においては、３５０℃～４００℃程度の範囲に設定する。
　また、反応チャンバＣ０２においては、種々のガス雰囲気及び圧力下においてＵＶ照射が可能である。ここで、反応チャンバＣ０２は、ウェハＣ０１にＵＶ照射を行った後、第１の石英窓Ｃ０６をクリーニングする機能をも備えている。
　また、ＵＶランプＣ０７には、水銀、ヘリウム又は重水素等を用いることができる。本製造装置においては、水銀ランプを使用している。
　また、フィルタチャンバＣ０８とＵＶランプＣ０７との間には第２の石英窓Ｃ１１が取り付けられており、フィルタチャンバＣ０８は、ガスフィルタの役割に加え、第２の石英窓Ｃ１１のクリーニング機能も兼ねている。
　なお、分光装置を備えた第１の製造装置、フィルタを備えた第２の製造装置及びフィルタチャンバを備えた第３の製造装置について個々に説明したが、それぞれの特徴である分光装置、フィルタ及びフィルタチャンバ並びにそれらと同等の機能を持つ構成を矛盾のない範囲で少なくとも２個備えるような製造装置を用いて、多段階のＵＶ照射を行っても構わない。
　以上のように、多段階のＵＶ照射を行うことができる上記の各製造装置、具体的には、空孔形成材の脱離速度を速める波長を持つ第１の紫外線ＵＶ１を用いる第１のＵＶ照射を行える構成、層間絶縁膜の機械的強度を高める波長を持つ第２の紫外線ＵＶ２を用いる第２のＵＶ照射を行える構成、層間絶縁膜中のダメージ結合を除去する波長を持つ第３の紫外線ＵＶ３を用いる第３のＵＶ照射を行える構成のいずれかを備えた製造装置により、高歩留りで且つ高信頼性且つ高性能な半導体装置を実現することが可能となる。
　（一実施形態の第３の製造方法）
　以下、本発明の一実施形態に係る半導体装置の第３の製造方法を図１１（ａ）～図１１（ｉ）及び図１２（ａ）～図１２（ｆ）を参照して説明する。また、本製造方法で使用している材料及び数値は好ましい例を示すに過ぎず、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で適宜変更は可能である。
　図１１（ａ）～図１１（ｉ）及び図１２（ａ）～図１２（ｆ）は、本実施形態に係る半導体装置の製造方法における各工程の断面図を示している。
　図１１（ａ）～図１１（ｅ）に示す工程は、第１の製造方法における図２（ａ）～図２（ｅ）に示す工程と同いつであるため説明を省略する。また、図１１（ｇ）～図１１（ｉ）及び図１２（ａ）～図１２（ｆ）に示す工程は、第１の製造方法における図２（ｈ）～図２（ｊ）及び図３（ａ）～図３（ｆ）の工程と同一であるため説明を省略する。ここでは、第１の製造方法と異なる図１１（ｆ）の工程について説明する。
　図１１（ｅ）に示すように、第１のライナ膜１０６の上に、第２の層間絶縁膜として空孔形成材１０７を含ませた、厚さが約２００ｎｍのＳｉＯＣ膜１０８を堆積する。
　その後、図１１（ｆ）に示すように、ＳｉＯＣ膜１０８に、第４の紫外線ＵＶ４を含むＵＶ照射を行うことにより、空孔形成材１０７を脱離させて、ＳｉＯＣ膜１０８の膜中に空孔を形成し、且つＳｉＯＣ膜１０８の機械的強度を向上させる。このときの第４の紫外線ＵＶ４は、約１８０ｎｍ～約２００ｎｍの範囲の波長成分が、他の波長成分と比べて光量が極端に多く、照度は約１００ｍＷ／ｃｍ２～約２００ｍＷ／ｃｍ２である。ＵＶ照射をして空孔が形成されたＳｉＯＣ膜１０８の比誘電率は約２．３～約２．５であり、その弾性率は約６ＧＰａ～約８ＧＰａ以上である。また、空孔形成材１０７として炭化水素系材料であるα－テルピネンを用いている。このようにＵＶ照射を行うことにより、低誘電率で且つ高強度な第２の層間絶縁膜１０８を得ることができる。この第２の層間絶縁膜１０８の比誘電率が低いほど、配線間容量を下げることができるため、半導体デバイスの高速動作及び低消費電力化を実現することができる。
　以上説明したように、第３の製造方法においては、空孔形成材１０７を含む第２の層間絶縁膜１０８に、ＵＶ照射を１回のみ行っている。具体的には、空孔形成材１０７の脱離速度を速め、且つ第２の層間絶縁膜１０８の機械的強度を向上する波長を持つ第４の紫外線ＵＶ４を照射している。より具体的には、約１８０ｎｍ以上且つ約２００ｎｍ以下の波長を主成分とする第４の紫外線ＵＶ４を照射することが好ましい。この光源は、レーザ励起によるアルゴンプラズマ光を分光して照射することにより得ることができる。このように、波長域が狭い波長であれば、スループット良く、低誘電率化と機械的強度の向上とを達成することができる。これは、前述の特許文献１でも知られていない技術である。この理由について、図１３を参照しながら説明する。
　図１３（ａ）は、空孔形成材を含む層間絶縁膜に照射するＵＶの波長と空孔形成材の脱離速度との関係を表し、図１３（ｂ）は、層間絶縁膜に照射するＵＶの波長と膜強度の増加率との関係を示し、図１３（ｃ）は、層間絶縁膜に照射するＵＶの波長と膜中のダメージ結合量との関係を表している。図１３（ａ）より、空孔形成材を脱離させるには、ＵＶの波長が約２００ｎｍ以下が必要不可欠である。また、図１３（ｂ）より、膜強度を増加させるには、ＵＶの波長が約１５０ｎｍ以上且つ約３００ｎｍ以下であることが必要であり、より短波長側の膜強度の増加率が大きい。また、図１３（ｃ）より、照射するＵＶの波長が約１８０ｎｍ以下のとき、膜中のダメージ結合量が極端に増加することが分かる。逆に照射するＵＶの波長が約１８０ｎｍ以上のときは、ダメージ結合量は波長の増大の共に減少することが分かる。このことから、約１８０ｎｍ以上且つ約２００ｎｍ以下の波長を主成分とする第４の紫外線ＵＶ４を照射することにより、低誘電率で且つ高強度且つダメージを低減したＳｉＯＣ膜を１回のＵＶ照射工程で形成することができるため、製造コストの低減に有効である。
　本発明に係る半導体装置及びその製造方法は、絶縁膜の比誘電率の上昇及び配線間耐圧の劣化が抑制されて、半導体装置の歩留まり及び信頼性の低下を防ぐことができ、特に、層間絶縁膜に配線を形成する配線形成方法等に有用である。
１０１　第１の層間絶縁膜
１０２　第１の配線形成用溝
１０３　バリア膜
１０４　銅膜
１０５　第１の配線
１０６　第１の配線上ライナ膜
１０７　空孔形成材
１０８　第２の層間絶縁膜（ＳｉＯＣ膜）
１０９　第３の層間絶縁膜
１１０　第２の配線形成用溝
１１１　第１のビア形成用ホール
１１２　バリア膜
１１３　銅膜
１１４　第２の配線
１１５　第１のビア
１１６　第２の配線上ライナ膜
１１７　第４の層間絶縁膜
１１８　第５の層間絶縁膜
１１９　第３の配線形成用
１２０　第２のビア形成用ホール
１２１　バリア膜
１２２　銅膜
１２３　第３の配線
１２４　第２のビア
Ａ０１　ウェハ
Ａ０２　反応チャンバ
Ａ０３　ホルダ
Ａ０４　ガス導入口
Ａ０５　ドライポンプ
Ａ０６　石英窓
Ａ０７　ＵＶランプ
Ａ０８　分光装置
Ａ０９　コントロールユニット
Ｂ０１　ウェハ
Ｂ０２　反応チャンバ
Ｂ０３　ホルダ
Ｂ０４　ガス導入口
Ｂ０５　ドライポンプ
Ｂ０６　石英窓
Ｂ０７　ＵＶランプ
Ｂ０８　フィルタ
Ｂ０９　コントロールユニット
Ｃ０１　ウェハ
Ｃ０２　反応チャンバ
Ｃ０３　ホルダ
Ｃ０４　第１のガス導入口
Ｃ０５　第１のドライポンプ
Ｃ０６　第１の石英窓
Ｃ０７　ＵＶランプ
Ｃ０８　フィルタチャンバ
Ｃ０９　第２のガス導入口
Ｃ１０　第１のドライポンプ
Ｃ１１　第２の石英窓
Ｃ１２　コントロールユニット

Claims (31)

  1. 　半導体基板の上に、空孔形成材を含む第１の層間絶縁膜を形成する工程（ａ）と、
    　前記第１の層間絶縁膜に対して紫外線を照射する工程（ｂ）とを備え、
    　前記工程（ｂ）は、前記紫外線を少なくとも２回に分けて照射する工程である半導体装置の製造方法。
  2. 　請求項１において、
    　前記工程（ｂ）は、
    　前記第１の層間絶縁膜に含まれる前記空孔形成材を脱離するように、第１の紫外線を照射する工程（ｂ１）と、
    　前記第１の層間絶縁膜の機械的強度を高めるように、第２の紫外線を照射する工程（ｂ２）とを含み、
    　前記工程（ｂ１）における前記第１の紫外線の波長と、前記工程（ｂ２）における前記第２の紫外線の波長とは互いに異なる半導体装置の製造方法。
  3. 　請求項２において、
    　前記第１の紫外線の波長は、前記第２の紫外線の波長よりも短い半導体装置の製造方法。
  4. 　請求項２又は３において、
    　前記第１の紫外線は、１５０ｎｍ以上且つ２００ｎｍ以下の波長を主成分とする紫外線であり、
    　前記第２の紫外線は、２００ｎｍ以上且つ３００ｎｍ以下の波長を主成分とする紫外線である半導体装置の製造方法。
  5. 　請求項２～４のいずれか１項において、
    　前記工程（ｂ）は、
    　前記第１の層間絶縁膜に生じたダメージ結合を除去するように、第３の紫外線を照射する工程（ｂ３）を含み、
    　前記工程（ｂ２）における前記第２の紫外線の波長と、前記工程（ｂ３）における前記第３の紫外線の波長とは互いに異なる半導体装置の製造方法。
  6. 　請求項５において、
    　前記第１の紫外線の波長は、前記第３の紫外線の波長よりも短い半導体装置の製造方法。
  7. 　請求項５又は６において、
    　前記第３の紫外線は、３００ｎｍ以上且つ５００ｎｍ以下の波長を主成分とする紫外線である半導体装置の製造方法。
  8. 　請求項１～７のいずれか１項において、
    　前記第１の層間絶縁膜は、比誘電率が２．５以下で且つ空孔径が０．８ｎｍ以上である半導体装置の製造方法。
  9. 　請求項１～８のいずれか１項において、
    　前記空孔形成材は、炭化水素系材料である半導体装置の製造方法。
  10. 　請求項１～９のいずれか１項において、
    　前記工程（ｂ）よりも後に、前記第１の層間絶縁膜に複数の第１の配線を形成する工程（ｃ）をさらに備えている半導体装置の製造方法。
  11. 　請求項１０において、
    　前記工程（ｃ）よりも後に、
    　前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程（ｄ）と、
    　前記第２の層間絶縁膜に複数の第２の配線を形成する工程（ｅ）とをさらに備え、
    　前記工程（ｅ）において、前記第２の層間絶縁膜には、少なくとも２回に分けた紫外線照射を行わない半導体装置の製造方法。
  12. 　請求項１１において、
    　前記工程（ｅ）において、前記第２の層間絶縁膜に対して紫外線照射を行わない半導体装置の製造方法。
  13. 　請求項１１又は１２において、
    　前記第１の配線における配線同士の間隔は、前記第２の配線における配線同士の間隔よりも小さい半導体装置の製造方法。
  14. 　請求項１～１３のいずれか１項において、
    　前記工程（ｂ）における前記紫外線の光源は、１種類である半導体装置の製造方法。
  15. 　請求項１～１４のいずれか１項において、
    　前記工程（ｂ）における少なくとも２回の紫外線照射は、同一装置内で連続的に行われる半導体装置の製造方法。
  16. 　請求項１～１５のいずれか１項において、
    　前記工程（ｂ）は、光源となる紫外線ランプと前記半導体基板との間に設けられ、前記紫外線を分光する分光装置を通して前記紫外線を照射する半導体装置の製造方法。
  17. 　請求項１６において、
    　前記分光装置は、回折格子を備えており、
    　前記回折格子の角度を調節することにより、前記紫外線を分光する半導体装置の製造方法。
  18. 　請求項１～１５のいずれか１項において、
    　前記工程（ｂ）は、光源となる紫外線ランプと前記半導体基板との間に設けられたフィルタを通して前記紫外線を照射する半導体装置の製造方法。
  19. 　請求項１８において、
    　前記フィルタは、前記半導体基板の主面の面内方向に可動に設けられている半導体装置の製造方法。
  20. 　請求項１～１５のいずれか１項において、
    　前記工程（ｂ）は、光源となる紫外線ランプと前記半導体基板との間に配されたガスを通して前記紫外線を照射する半導体装置の製造方法。
  21. 　請求項２０において、
    　前記ガスは、前記紫外線ランプと前記半導体基板との間に流されている半導体装置の製造方法。
  22. 　請求項１において、
    　前記工程（ｂ）は、前記空孔形成材の脱離速度を速める波長を持つ第１の紫外線を照射する構成、前記第１の層間絶縁膜の機械的強度を高める波長を持つ第２の紫外線を照射する構成、及び前記第１の層間絶縁膜に生じたダメージ結合を除去する波長を持つ第３の紫外線を照射する構成を備えた製造装置により実行される半導体装置の製造方法。
  23. 　半導体基板の上に、空孔形成材を含む層間絶縁膜を形成する工程（ａ）と、
    　前記層間絶縁膜に対して紫外線を照射する工程（ｂ）とを備え、
    　前記工程（ｂ）において、前記紫外線には、１８０ｎｍ以上且つ２００ｎｍ以下の波長を主成分とする紫外線を用いる半導体装置の製造方法。
  24. 　請求項２３において、
    　前記工程（ｂ）は、前記紫外線を照射することにより、前記層間絶縁膜に含まれる前記空孔形成材を脱離させ、且つ前記層間絶縁膜の機械的強度を高める半導体装置の製造方法。
  25. 　半導体基板の上に形成され、複数の第１の配線が形成された第１の層間絶縁膜と、
    　前記第１の層間絶縁膜の上に形成され、複数の第２の配線が形成された第２の層間絶縁膜とを備え、
    　前記第１の層間絶縁膜の誘電率は、前記第２の層間絶縁膜の誘電率よりも低い半導体装置。
  26. 　請求項２５において、
    　少なくとも前記第１の層間絶縁膜は空孔を有しており、
    　前記第１の層間絶縁膜の空孔率は、前記第２の層間絶縁膜の空孔率よりも高い半導体装置。
  27. 　請求項２５又は２６において、
    　前記第２の層間絶縁膜の膜強度は、前記第１の層間絶縁膜の膜強度よりも高い半導体装置。
  28. 　請求項２５～２７のいずれか１項において、
    　前記第１の配線における配線同士の間隔は、前記第２の配線における配線同士の間隔よりも小さい半導体装置。
  29. 　請求項２５～２８のいずれか１項において、
    　前記第１の層間絶縁膜には、空孔形成材が除去されてなる複数の空孔が形成されている半導体装置。
  30. 　請求項２５～２９のいずれか１項において、
    　前記第１の層間絶縁膜は、空孔形成材が除去されてなる複数の空孔を有する炭素含有酸化シリコン膜である半導体装置。
  31. 　請求項２５～３０のいずれか１項において、
    　前記第２の層間絶縁膜は、酸化シリコン膜又は炭素含有酸化シリコン膜である半導体装置。
PCT/JP2009/005668 2009-01-13 2009-10-27 半導体装置及びその製造方法 WO2010082250A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010546459A JPWO2010082250A1 (ja) 2009-01-13 2009-10-27 半導体装置及びその製造方法
US13/097,541 US20110204525A1 (en) 2009-01-13 2011-04-29 Semiconductor device and fabrication method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-004486 2009-01-13
JP2009004486 2009-01-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/097,541 Continuation US20110204525A1 (en) 2009-01-13 2011-04-29 Semiconductor device and fabrication method for the same

Publications (1)

Publication Number Publication Date
WO2010082250A1 true WO2010082250A1 (ja) 2010-07-22

Family

ID=42339520

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005668 WO2010082250A1 (ja) 2009-01-13 2009-10-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20110204525A1 (ja)
JP (1) JPWO2010082250A1 (ja)
WO (1) WO2010082250A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069962A (ja) * 2011-09-26 2013-04-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2016039257A (ja) * 2014-08-07 2016-03-22 ウシオ電機株式会社 紫外光照射装置及び紫外光照射処理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254041A (ja) * 2010-06-04 2011-12-15 Renesas Electronics Corp 半導体装置
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9312204B2 (en) * 2013-09-27 2016-04-12 Intel Corporation Methods of forming parallel wires of different metal materials through double patterning and fill techniques
CN105448646B (zh) * 2014-07-08 2018-12-11 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的机械强度的方法
CN105336677B (zh) * 2014-08-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160042943A1 (en) * 2014-08-07 2016-02-11 Lam Research Corporation Low-k dielectric film formation
US20180323060A1 (en) * 2015-10-28 2018-11-08 Tokyo Electron Limited Substrate processing method, substrate processing apparatus, substrate processing system and recording medium
KR102460075B1 (ko) * 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10361137B2 (en) * 2017-07-31 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN112366177B (zh) * 2020-11-10 2022-11-29 长江存储科技有限责任公司 半导体器件及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03267360A (ja) * 1990-03-19 1991-11-28 Hitachi Ltd 表面処理方法
JPH08267057A (ja) * 1995-03-29 1996-10-15 Shinko Pantec Co Ltd 紫外線照射装置
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
WO2005024935A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体装置
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
JP2005268532A (ja) * 2004-03-18 2005-09-29 Sumitomo Bakelite Co Ltd 多孔質樹脂膜ならびにその製造方法および半導体装置
JP2008199028A (ja) * 2007-02-15 2008-08-28 Air Products & Chemicals Inc 誘電体膜の材料特性を高めるための活性化学的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7265061B1 (en) * 2003-05-09 2007-09-04 Novellus Systems, Inc. Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03267360A (ja) * 1990-03-19 1991-11-28 Hitachi Ltd 表面処理方法
JPH08267057A (ja) * 1995-03-29 1996-10-15 Shinko Pantec Co Ltd 紫外線照射装置
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
WO2005024935A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited 半導体装置
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
JP2005268532A (ja) * 2004-03-18 2005-09-29 Sumitomo Bakelite Co Ltd 多孔質樹脂膜ならびにその製造方法および半導体装置
JP2008199028A (ja) * 2007-02-15 2008-08-28 Air Products & Chemicals Inc 誘電体膜の材料特性を高めるための活性化学的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069962A (ja) * 2011-09-26 2013-04-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2016039257A (ja) * 2014-08-07 2016-03-22 ウシオ電機株式会社 紫外光照射装置及び紫外光照射処理装置

Also Published As

Publication number Publication date
US20110204525A1 (en) 2011-08-25
JPWO2010082250A1 (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
WO2010082250A1 (ja) 半導体装置及びその製造方法
JP3972126B2 (ja) 紫外線発生源、紫外線照射処理装置及び半導体製造装置
US7265437B2 (en) Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
US8911553B2 (en) Quartz showerhead for nanocure UV chamber
CN103515221B (zh) 半导体器件及其制造方法
JP5466365B2 (ja) 基板上にＳｉＣＯＨ誘電体を形成する方法
US20180005882A1 (en) Low-k dielectric interconnect systems
US20060091559A1 (en) Hardmask for improved reliability of silicon based dielectrics
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP2008529296A (ja) 半導体デバイスの製造方法
US8753449B2 (en) Enhancement in UV curing efficiency using oxygen-doped purge for ultra low-K dielectric film
JP2007250706A (ja) 半導体装置の製造方法
WO2011161797A1 (ja) 配線構造の形成方法、半導体装置の製造方法、基板処理装置
US20080188074A1 (en) Peeling-free porous capping material
US9236294B2 (en) Method for forming semiconductor device structure
TWI581331B (zh) 降低多孔低ｋ膜的介電常數之方法
US7253524B2 (en) Copper interconnects
US20140167249A1 (en) Interconnect structure and fabrication method
US20210202241A1 (en) Dielectric layer, interconnection structure using the same, and manufacturing method thereof
JP6821607B2 (ja) 側壁ポアの封止とビアの清浄性のための配線集積化
JP2008263105A (ja) 半導体装置、その製造方法、及びその製造装置
JP2005050954A (ja) 半導体装置およびその製造方法
US20080116578A1 (en) Initiation layer for reducing stress transition due to curing
JP4868742B2 (ja) 半導体装置
WO2011061879A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09838220

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010546459

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09838220

Country of ref document: EP

Kind code of ref document: A1