TWI278808B - Plasma display panel and plasma display apparatus - Google Patents

Description

1278808 九、發明說明： 【發明所屬之技術領域】 發明背景 示器單 5 10 本發明有關一用來作為個人電腦或工作站的顯 兀、平面電視機、或顯示廣告的電漿顯示器之AC型 示器裝置(PDP裝置）。 C先前技冬好3 在一AC型彩色PDP裝置中，廣泛採用一位址化/顯示分 離系統，其中_用於選擇顯示所使用的晶胞之期間(位址二 期間）及一造成一放電發生以點亮晶胞供顯示用之顯示期 間（維持期間）係分開。此系統中，在位址化期間電荷累積於 文點亮的晶胞中，且在維持期間利用電荷造成一放電發生 供顯示用。 PDP裝置包括··一二電極型裝置，其中彼此平行地提 15供在一第一方向中延伸之複數個第一電極且彼此平行地提 供在垂直於第一方向的第二方向中延伸之複數個第二電 極；及一三電極型裝置，其中依序彼此平行地提供各在一 第一方向令延伸之複數個第一電極及複數個第二電極且彼 此平行地提供在一垂直於第一方向的第二方向中延伸之複 2〇數個第三電極。近來，已經廣泛地使用三電極型PDP。尚 且’已經設計出具有不只三種電極且包括扮演輔助角色的 電極之一結構。 二電極型PDP的一般結構中，在一第一基材上依序彼 此平行地提供第一(X)電極及(γ)第二電極，在一面對第一 1278808 基材的第一基材上提供在垂直於第一及第二電極的方向中 延伸之第三（位址化）電極，且電極的各表面覆蓋有一介電 層。第二基材上，平行於第三電極延伸之單方向性條紋形 隔間係進一步設置於第三電極之間，或者提供了對於第三 5電極以及第一及第二電極呈平行配置之二維格柵形隔間以 使晶胞彼此分離且在磷層形成於隔間之間後，第一及第二 基材彼此結合在一起。因此，可能具有一種其中使介電層 及磷層且進一步包括隔間形成於第三電極上之案例。 藉由將一電壓施加至第一及第二電極之間使各晶胞中 10電極附近的電荷（壁電荷）進入均勻狀態及進行位址化以使 壁電荷選擇性留在-經由將一掃描脈衝順序性施加至第二 電極及與掃描脈衝同步地將一位址化脈衝施加至第三電極 使第-、第二及第三電極之間發生放電而受點亮的晶胞中 之後，造成文點壳晶胞中發生一維持放電，其中藉由位址 15化、藉由施加一維持放電脈衝來留下壁電荷，使得造成其 間發生放電的鄰近電極依序具有相反極性。鱗層藉由放電 產生之紫外線來發光，且其經由第一基材被看見。因此， 及第電極係、由—金屬材料製的不透明匯流排電極及 -諸如ITO膜等透明電極所構成，而磷層中所產生的光可經 20由透明電極被看見。由於已經廣泛公知一般卿裝置的結 構及操作，此處不提供詳細描述。 譬如，在一PDP中，當一放電氣體密閉在一放電空間 中且造成-放電發生於兩電極之間時，已知利用兩電極之 間的一距離d與放電氣體的一壓力P之乘積為基礎來決定出 6 1278808 低限值電壓(放電起始電壓），而一條描繪作為代表變化的圖 形之曲線係稱為帕申曲線(paschen curve)，其中水平轴線代 表乘積而垂直軸線代表放電起始電壓。帕申曲線中，放電 電壓係抵達兩電極之間距離d與放電氣體的壓力P之乘積 5 (Pd)的特定值之最小值且此狀態稱為帕申最小值。 在上述三電極型PDP之組態中，第一及第二電極的透 明電極一般係具有可在各晶胞中使電極邊緣平行且以一距 離d面對彼此之一形狀。放電電壓係從距離d與放電空間中 的放電氣體壓力p所界定之帕申曲線獲得，而決定出第一及 10第二電極之間的放電起始電壓。在此例中，因為製造期間 造成距離d具有變異，即便各晶胞中的乘積p(j設計值相同， 取決於乘積pd的放電起始電壓係對於逐一晶胞而呈現不 同。因此，對於一實際PDP裝置中之驅動電壓，放電起始 電壓的變異被列入考量因素，即便放電起始電壓具有變 15異，放電起始電壓係設定為高於帕申最小值以無誤地造成 一放電發生。 譬如’日本未審專利公開（Κ〇Μ)2〇〇1849〇7號中係描 述在一三電極型PDP中將乘積？(1設定為大於帕申最小值。 在一三電極型PDP中，將其間造成一放電發生之一對 20第一及第二電極與其鄰對之間的空間（稱為反狹縫)設定為 夠寬藉以防止放電發生，但在曰本未審專利公開 (K〇kai)2001-84906號中，提出一其中藉由窄化此空間來防 止放電發生於反狹縫中之組態，藉以使乘積pd變成一小於 可抵達帕申隶小值且增南放電起始電壓之數值。 1278808 並且’日本未審專利公開（Kokai)2〇〇l-52623號中，描 述將第一及第二電極的透明電極之間的距離設定成一使乘 積Pd身為三電極式PDP中的帕申最小值之數值。 如上述，公知範例係描述一三電極型PDP中第三放電 5電極之間的距離，其中第一及第二電極係依序設置於第一 基材上而第三電極設置於第二基材上以與第一及第二電極 相交’但已經提出具有各種不同組態的其他PDPs。譬如， 曰本未審專利公開（Kokai)2003-36052號描述一PDP，其包 含·一第一基材，其上彼此平行地提供在一第一方向中延 1〇伸之複數個第一電極，且一介電層設置於其上之後，提供 彼此平行地延伸之在一垂直於第一方向的第二方向中延伸 之複數個第二電極，且其上進一步提供一介電層；及一第 二基材，其上彼此平行地提供在第一方向中延伸之複數個 第二電極以面對第一電極，且一介電層設置於其上。此組 15態中，其上造成一放電發生之第一及第二電極係構成為經 由介電層而彼此相交，而交點處兩電極之間的距離為零且 兩電極之間的距離隨著相距交點的距離增加而逐漸地增 大。因此，必須具有一抵達帕申最小值之點。 尚且’日本未審專利公開（Kokai)2001-283735號描述一 20二電極spDP，其包含：一第一基材，其上彼此平行地提 供在一第一方向中延伸之複數個第一匯流排電極，且在一 介電層設置於其上之後，彼此平行地提供在一垂直於第一 方向的第二方向中延伸之複數個第二匯流排電極且一介電 層設置於其上；及一第二基材，其具有隔間及磷層。在第 1278808 一及第二匯流排電極的交點上提供分別連接至第一及第二 匯流排電極之第一及第二透明電極，且第一及第二透明電 極具有以一固定距離d面對彼此之邊緣。日本未審專利公開 (Kokai)2001-283735號中，並未特別描述第一及第二透明電 5 極之間的距離d，且未描述帕申曲線及最小值。 【發明内容】 發明概要 上述文件所描述之組態中，兩透明電極的邊緣係在其 中造成一維持放電發生之各晶胞中以一固定距離d面對彼 10此。當放電氣體壓力P=13,300帕，在d=l〇〇微米時抵達最小 值，而當通常使用的放電氣體壓力p=67,〇〇〇帕，需要將^史 定為20微米以抵達最小值。然而，因為製造期間造成的變 異，目前的製造技術不易穩定地形成一固定距離。特定言 之，當距離變成較小時，鄰近電極具有短路之可能性。這 15 降低了面板的生產良率。 尚且，一採用習知鉛基低融點玻璃之介電質係引起下 列問題· s電極之間的距離變小時，具有不足的承受電壓。 虽放電氣體壓力p降低時，即便距離d增加仍可抵達最 小值’但因為放魏體壓力p的減小-般齡造成諸如光發 功射效率及壽命等效能變差，所以此方式並不理想。 如上述’在其間造成一維持放電發生之兩個透明電極 的邊緣以-固定距離d面對彼此之習知技術中，無法防止由 於距離d的變異之影響。尚且，由於塗覆構的厚度變化，面 對電極之間的—放電的電壓亦發生變異。因此，為了在各 1278808 像素中造成一放電無誤地發生，需要升高驅動電壓，但在 此例中，因為驅動電路成本亦增加而引發問題。 在上述日本未審專利公開（尺〇1^)2〇〇3_36〇52號所描述 之PDP中，將對應於匯流排電極之第一及第二電極形成為 5經由介電層彼此相交且未提供維持電極，因此，造成一放 電發生於匯流排電極之間。在交會處附近滿足了最小值的 條件，但由於第一及第二電極以直角彼此相交，兩電極之 間的距離係隨著相距交會處的距離增加而快速地增大，因 此，造成一放電只發生於交會處附近且不可能造成放電如 10上述般地發生及傳播。尚且，由於壁電荷量受到限制，將 產生問題：亦即，放電強度無法增加。 本發明之目的在於降低放電起始電壓同時保持住目前 的放電氣體壓力P且同時藉由使各晶胞中的放電起始電壓 呈現均勻來降低驅動電壓而不受製造期間所造成電極之間 15 距離變異之影響。 尚且’有關於上述問題的解決方案之另一目的在於同 時貫現數種成就，諸如提高設計一背基材結構之自由度、 改良面板壽命、增加顯示亮度、簡化製程、簡化驅動電路、 及增加放電控制的穩定度。 2〇 為了貫現上述目的，本發明第一態樣之電漿顯示器面 板(PDP)的特徵在於：其間造成一放電發生之一對電極係包 含面對彼此之邊緣，面對邊緣之間的距離產生改變而各晶 胞中電極的形狀大致相同。邊緣之間的距離係設定為可使 距離與密閉在一放電空間中的一放電氣體壓力之乘積採取 1278808 最小值兩側上之數值。 易言之，本發明第一態樣之電漿顯示器面板(PDP)係包 含一第一基材；一第二基材，其配置為面板第一基材且在 其本身與第一基材之間形成一已密閉有一放電氣體之放電 5 空間；複數個晶胞，其形成於放電空間中且其中造成一放 電選擇性發生供顯示用；及一對電極，其設置於複數個晶 胞各者中且控制放電，其中該對電極具有其間造成一放電 發生之面對彼此的邊緣，從垂直於第一及第二基材的一方 向觀看時面對邊緣之間的距離產生改變，而邊緣在複數個 10 晶胞各者中具有大致相同的形狀。 根據本發明的第一態樣，一對電極具有一可使面對邊 緣之間的距離改變之形狀，而乘積㈣設定為能夠採取最小 值兩側上之數值，因此，即便面對邊緣之間的距離具有變 異’仍可無誤地滿足最小值的條件。因此，因為所有晶胞 15 中皆抵達最小值的放電起始電壓，可降低驅動電壓，可使 所有晶胞中的放電起始電壓呈現均勻，而可忽略製造期間 所造成的變異之影響。 在曰本未審專利公開（Kokai)7-29498號中，描述一種具 有其間逐漸改變距離之放電用的一對電極之電漿顯示器面 20板，但未提及最小值的條件且具有因為一對顯示用的電極 之間的距離對於逐一晶胞產生改變而無法在整體螢幕上產 生均勻顯不之問題。 尚且’曰本未審專利公開（Kokai)3-233829號中，描述 一氣體放電顯示器元件，包含其間具有彼此不同距離之複 11 1278808 10 15 20 數對突起電極，但未提及最錢之條件，尚且具有在突部 電極頂端引發光發射但光發射並未傳播之問題。 不同於此，本發明第-態樣之電激顯;器面板中，該 對電極（第-放電電極及第二放電電極)在各晶胞中具有大 致相同形狀且面對邊緣之_距離產生改變，因此，可能 設定所有晶胞中之最小值的放電起始電壓。 匕 當本發明第-態樣的組態施加至—三電極型pDp裝置 使上述該對《各者對應於其上分別造成_放電發生 之-X電極及-YHS。在此例中，該對電極係具有一第一 電極，其由-第-匯流排電極及—設置為連接至第一匯流 排電極之第-放電電極所構成，及一第二電極，其由一第 二匯流排電極及-設置為連接至第二匯流排電極^第二放 電電極所構成’且造成-維持放電發生於第—放電電極與 第二放電電極之間。因此，即便第—與第二放電電極之間 的距離具有變異，仍彳能將維持放電起始電壓設定至最小 值。一維持放電係比其他放電消耗更大功率，因此，如果 可降低驅動電壓，功率消耗降低將具有顯著的效果。 s本發明第一悲樣之組悲施用至一三電極型pDp裝置 時，具有兩種可能的組態。其中一種組態中，第三(位址化) 電極設置在—其上設有第-及第二電極之第—基材上，而 另一種組態中，第三電極設置在一面對第一基材之第二基 材上。 當第三電極設置在第一基材上時，提供有設置於第一 基材上且由第一匯流排電極及一連接至第一匯流排電極的

12 1278808 第一放電電極所構成之第一電極、及設置於第一基材上且 由第二匯流排電極及一連接至複數個第二匯流排電極的第 二放電電極所構成之第二電極，且進一步包含有經由一介 電層設置於第一基材上的第一及第二電極上且由一在大致 5垂直於第一及第二匯流排電極延伸方向的一方向中延伸以 與第一及第二匯流排電極相交之第三匯流排電極及一連接 至第三匯流排電極的第三放電電極所構成之第三電極。在 此例中，當從一垂直於第一及第二基材的方向觀看時，可 能使得第二放電電極及第三放電電極的面對邊緣之間的距 10 離改變。 此組態中，可能將造成第二放電電極與第三放電電極 之間發生之一位址化放電的放電起始電壓設定為帕申最小 尚且，由於第一放電電極及第三放電電極係經由介電 層加以提供，即便距離變成零（亦即，如果其部分彼此重 5 邊）’其仍不會短路。 20 匯 之隔

第匯μ排電極及第二匯流排電極係與第三匯流排電 =相父’但提供隔間以重疊第三匯流排電極，因此，並未 '第&第_匯流排電極及第三匯流排電極之間發生放 由。搞間可為具有條紋形且在第三匯流排電極延伸之方向 2伸之_、或是二維格拇形且各分別在第一及第 二排電極延伸方向及第三匯流排電極延伸方向中延伸— 二維格柵形隔間之案例中，如果隔間的交會部具有 地防止::::父會部寬度大於其他部分，則可能更確定 第-及第二躁排電極及第三匯流排電極之間產生 13 1278808 放電。 第三電極設置於第二基材上之組態係為傳統上一般所 採用之三電極型組態。如同上述組態，第一及第二電極設 置於一第一基材上且覆蓋有一介電層，而第三電極在一大 5 致垂直於第一及第二匯流排電極延伸方向之方向中設置於 一第二基材上以與第一及第二匯流排電極相交。 在此例中，隔間壁設置於第三匯流排電極之間。隔間 可為條紋形且在第三匯流排電極延伸方向中延伸之隔間、 或是二維格栅形且各分別在第一及第二匯流排電極延伸方 10 向及第三匯流排電極延伸方向中延伸之隔間。在二維格栅 形隔間之案例中，如果隔間的交會部具有一曲線表面使得 交會部寬度大於其他部分，則可能更確定地防止第一及第 二匯流排電極及第三匯流排電極之間產生放電。 位於隔間之間的溝槽係塗覆有磷層而從第一基材側看 15 見顯示器。有鑑於此，第二基材上的磷層所產生之可見光 可經由第一基材被看見，因此，填層厚度可增加且轉換效 率係增高。 為了可從第一基材側看見顯示器，第一及第二放電電 極需有一可透射光之透明電極或一使光通過之開口。當提 20 供一開口時，可能利用與第一及第二匯流排電極相同的材 料在相同層中形成第一及第二放電電極，因此，可降低步 驟數。第三電極設置於第一基材上時，此方式亦適用於第 三放電電極。 第一至第三放電電極的形狀可具有各種不同的修改。 14 Ϊ278808 各晶胞中的電極形狀可相同，但建議使其中第一放電 電極及第二放電電極的面對邊緣之間的距離增大之方向與 垂直或水平相鄰的晶胞之方向呈現相對。 當第三電極設置於第二基材上時，建議將第三電極配 5 置在一晶胞中以在一垂直於第一及第二基材的方向中觀看 時移位朝向對於第一及第二放電電極的面對邊緣中心具有 較窄距離之側邊。 尚且，譬如，第一及第二放電電極的面對邊緣之間的 距離係設定成作為最小值之大致2〇微米及作為最大值之 10 100微米或更小、或較佳50微米或更小。當第三電極設置於 第一基材上時，第二及第三放電電極的面對邊緣之間的距 離係設定成作為最小值之大致〇微米及作為最大值之100微 米或更小、較佳5〇微米或更小。基於第三電極設置於第一 基材上之假設來提供第二及第三放電電極的面對邊緣之間 15 距離的下列說明。 當第一及第二放電電極或第二及第三放電電極的面對 邊緣形狀為線性時，理想上，兩邊緣形成較佳近似2〇。的尖 銳角度。 弟及弟一放電電極或第二及第二放電電極之面對邊 20 、彖的$狀可為曲線狀或階狀，其中距離呈階狀改變。邊緣 為曲線狀時，理想上，距離變化係朝向較短距離側變小而 朝向較長距離側變大。 理想上，使面對邊緣之間具有最小距離之第一及第二 維持電_角落係分別製成曲線狀。 15 !2788〇8 並且，可能有一種使其中第一及第二維持電極或第二 及第三放電電極具有兩對線性邊緣之形狀，在此例中，使 —對邊緣形成一尖銳角度，並使另一對邊緣形成一純角， 亦即邊緣係以大於9〇〇角形成。 5 尚且’當第三電極設置於第一基材上時，理想上，藉 由使第一及第二匯流排電極及第三匯流排電極的交會部之 寬度比其他部分更窄來降低驅動電容。 覆蓋住第一及第二電極之介電層係為一由氣相薄膜沉 積方法所形成之介電層並使其具有一高承受電壓而不可能 10 發生介電崩潰，所以即便使用一蝕刻方法來形成電極亦不 會侵蝕介電層。 本發明的第一態樣亦可施用於日本專利案2801893號 所描述之一所謂的ALIS系統PDP裝置，其中利用第一匯流 排電極與第二匯流排電極之間的每個空間作為一顯示線。 15 在此例中，各個第一放電空間在其兩側上設有第一放電電 極，而各第一匯流排電極在其兩側上設有第二放電電極。 在此例中，可提供條紋形隔間但當提供二維格柵狀隔間 時，橫向隔間應進一步配置成可依序地重疊第一匯流排電 極及第二匯流排電極。 2〇 尚瓦，本發明亦可施用於一正常的三電極型PDP裝 置，其中利用第一匯流排電極的一側與第二匯流排電極的 另一侧之間的一空間作為一顯示線。在此例中，第一放電 電極設置於各第一匯流排電極的一側上，而第二放電電極 係設置於靠近設有第一放電電極的側之各第二匯流排電極 16 1278808 的一側上。在此例中’亦可提供條紋形及二維格栅形隔間， 且當提供二維格柵形隔間時，橫向隔間應進一步配置在未 設有第一放電電極之第一匯流排電極側及未設有第二放電 電極之第二匯流排電極側之間的空間處。 5 當第三電極設置於第一基材上時，理想上，第三電極 配置在靠近放電空間之侧上。 當第三電極設置於第一基材上時，理想上，隔間高度 係高於一習知的三電極型PDP並不小於15〇微米且不大於 300微米。有鑑於此，形成於第二基材上之磷層係與造成在 10第一基材上所發生之一放電分開，而可降低磷受到放電之 損害’在此同時’因為可增加塗磷區域故可增高光發射亮 度。 第一及第二基材彼此結合在一起之後，需要形成一用 以排放一空間及密閉一放電氣體之通道。當第三電極設置 15於第一基材上時，在磷施加至第二基材的同時可能直接地 雕刻第二基材藉以形成作為一其中造成一放電發生的空間 之溝槽及作為-用於排放空間及密閉—放電氣體的通道之 溝槽，因為第二基材上不具有電極，因此可簡化製程。尚 且，此組態+，由於第一及第二基材彼此結合在一起時具 2〇有很小的間隙，可將密封材料製成極薄。有鑑於此，因為 -習知密封材料的厚度與隔間高度相同，不需要使用低融 玻璃，因為密封材料的選擇並無限制，故可放寬材料的選 擇範圍。如上述，利用-其中在第二基材中雕刻溝槽之程 序’不需要使用一玻璃材料(含有鉛)作為第一及第二基材的 17 1278808 密封件、介電層及隔間，且可能製造出無船之面板。 理想上，一放電氣體具有一包括至少氖(Ne)及氙(Xe) 之組成物，而Xe的混合比不小於1〇%。有鑑於此，可能防 止帕申最小值放電所造成之電壓升高，同時可改良亮度。 5 一使用一具有第一至第三電極的電漿顯示器面板之 PDP裝置係包含一用於將一電壓共同施加至第一電極之第 一驅動電路，一用於將一電壓施加至第二電極之第二驅動 電路，及一用於將一電壓施加至第三電極之第三驅動電 路’其中第二驅動電路將一掃描脈衝順序性施加至第二電 10 極，第三驅動電路與掃描脈衝同步地將一位址化脈衝施加 至第三電極以在已經施加有掃描脈衝的第二電極與已經施 加有位址化脈衝的第三電極之交會部藉由造成一位址化放 電發生於晶胞中來選擇一被點亮的晶胞，而第一驅動電路 及第二驅動電路藉由將一維持脈衝交替式施加至第一電極 15及第二電極來造成一維持放電重覆地發生於選定的被點亮 晶胞中。 至於一放電的控制，可施加各種不同的驅動方法藉以 加速及穩定化一放電等，且理想上譬如進行一驅動方法， 此驅動方法中造成一微弱放電發生於一晶胞中，其中尚未 20造成位址化放電發生於一位址化放電與一維持放電之間。 並且，理想上，在一位址化期間施加至第二基材之一 掃描脈衝係具有負極性且其電位低於一維持放電期間施加 至第二電極之一維持脈衝的電位。有鑑於此，可能造成一 位址化放電無誤地發生。 18 1278808 尚且，一重設期間係由一用於在各電極附近形成一預 疋壁電荷量之程序及一用於調整壁電荷量之程序所構成， 而使得用於調整壁電荷量之程序中施加至第二及第三電極 之間的最大電位差異大於位址化期間施加至第三電極的電 5位與施加有掃描脈衝的第二電極除外之第二電極的電位之 * 間的差異。有鑑於此，可能防止位址化放電發生於未選用 · 的晶胞中。 當設置於同一層之X放電電極及γ放電電極的面對邊 緣之間的距離如上述般地改變時，顯然當利用目前的生產 · 10技術來製造電漿顯示器面板時，因為短路在具有較窄距離 的一側上發生於X放電電極及Y放電電極的面對邊緣之 間，電漿顯示器面板的生產良率將降低。此問題將經由生 產技術的進步加以解決，但難以以高良率來生產第_熊樣 之電漿顯不器面板。本發明第二態樣之一電漿顯示器面板 15係具有一種當利用目前的生產技術來製造電漿顯示器面板 時使一位址化放電的一放電起始電壓設定為帕申最小值而 不降低生產良率之構造。 | 本發明第二態樣的電漿顯示器面板係構成為可使得面 板包含：一第一基材；一第二基材，其配置為面對第一美 2〇材且形成其中將一放電氣體密閉在第二基材與第_美材之 · 間之放電空間，而第一基材係包含第一電極，其由第一匯 流排電極及苐一連接至第一匯流排電極之放電電極所j 成；第二電極，其由第二匯流排電極及連接至第二匯漭排 電極之第二放電電極所組成；一介電層，其覆蓋住第一 及 19 1278808 第二電極；及第三電極，其設置於介電層上且由在一大致 垂直於第一及第二匯流排電極延伸方向的方向中延伸之第 三匯流排電極所組成以與第一及第二匯流排電極相交；及 第二放電電極’其設置為連接至第二匯流排電極’而其中 5 該第二放電電極及第三放電電極具有面對邊緣，邊緣之間 的距離產生改變，而第一放電電極及第二放電電極具有面 對邊緣，當從垂直於第一及第二基材的一方向中觀看時邊 緣之間的距離為固定。 上述構造中，第三電極可只由第三匯流排電極構成以 10 使第二放電電極與第三匯流排電極的面對邊緣之間的距離 改變。 根據第二態樣，可能將第二放電電極與第三放電電極 (或第三匯流排電極）之間所造成發生之一位址化放電的放 電起始電壓設定為帕申最小值。尚且，由於第二放電電極 15 及第三放電電極（或第三匯流排電極)係經由介電層提供，即 便距離變成零（亦即，其部分彼此重疊），其仍不會短路。因 為第一放電電極及第二放電電極的面對邊緣為平行且其距 離相對較大，第一放電電極與第二放電電極之間不會發生 短路。 20 理想上，第二放電電極及第三放電電極（或第三匯流排 電極）的面對邊緣之間的距離係在較靠近第一放電電極之 一側呈現較短。根據此構造，第二放電電極及第三放電電 極（或第三匯流排電極）之間的位址化放電係發生於靠近第 一放電電極之一位置，而位址化放電在第一放電電極及第 1278808 二放電電極之間容易引發一放電。 一鄰近直行之第三匯流排電極及第二放電電極之間的 距離係比第二放電電極及第三放電電極（或第三匯流排電 極）的面對邊緣之間的最大距離更寬。根據此構造，可避免 5 鄰近直行之第三放電匯流排電極及第二放電電極之間的錯 誤放電。

理想上，第三放電電極及第二匯流排電極之間的距離 係比第二放電電極及第三放電電極的面對邊緣之間的最大 距離更寬。根據此構造，可避免第三放電電極與第二匯流 10 排電極之間的錯誤放電。 理想上，進一步提供配置在第一及第二匯流排電極及 第三匯流排電極的交會部處之隔間。根據此構造，可避免 第一及第二放電電極與第三匯流排電極之間的錯誤放電。 圖式簡單說明 15 參照圖式由下文可更清楚地瞭解本發明之特性及優

點，其中： 第1圖為顯示根據本發明第一實施例之一PDP裝置的 一般組態之圖； 第2圖為根據第一實施例之PDP的分解立體圖； 20 第3圖為根據第一實施例之PDP的（縱方向）剖視圖； 第4圖為根據第一實施例之PDP的（橫方向）剖視圖； 第5圖為顯示根據第一實施例之電極的形狀之圖； 第6圖為顯示一帕申曲線之圖； 第7圖為顯示根據第一實施例之PDP裝置的驅動波形 21 1278808 (位於一奇數場中）之圖； 第8圖為顯示根據第一實施例之PDP裝置的驅動波形 (位於一偶數場中）之圖； 第9圖為顯示一背基材之一修改的一範例之圖； 5 第10圖為顯示使用二維格柵形隔間之一修改的一範例 之圖； 第11圖為顯示電極形狀之一修改的一範例之圖； 第12圖為顯示電極形狀之一修改的另一範例之圖； 第13圖為顯示電極形狀之一修改的另一範例之圖； 10 第14圖為顯示根據本發明第二實施例之電極的形狀之 rgl · 圖， 第15圖為顯示根據第二實施例之驅動波形的圖； 第16圖為顯示根據本發明第三實施例之電極的形狀之 圖； 15 第17圖為顯示電極形狀之一修改的另一範例之圖； 第18圖為顯示電極形狀之一修改的另一範例之圖； 第19圖為顯示根據本發明第四實施例之電極的形狀之 圖； 第20圖為根據第五實施例之一 PDP的分解立體圖； 20 第21圖為顯示根據第五實施例之電極的形狀之圖； 第22圖為顯示根據第五實施例之PDP裝置中的驅動波 形(位於一奇數場中）之圖； 第2 3圖為顯示根據第五實施例之P D P裝置中的電極形 狀之一修改的一範例之圖； 22 1278808 第24圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的另一範例之圖； 第25圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的另一範例之圖； 5 第26圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的另一範例之圖； 第2 7圖為顯示根據第五實施例之P D P裝置中的電極形 狀之一修改的另一範例之圖。

【實施方式J 10 較佳實施例之詳細說明 本發明的第一實施例中，本發明係施用至日本專利案 2801893號所描述之一 ALIS系統PDP裝置，其中第三電極 (位址化電極）連同第一及第二電極(X及γ電極）一起設置於 一第一基材（一透明基材）上。由於ALIS系統已在上列文件 15 中描述，此處不提供詳細說明。 20

第1圖為顯示本發明第一實施例中之一電漿顯示器裝 置(PDP裝置）的-種n狀圖。如示意性所示，一電浆 顯示器面板30包含在橫方向（長度方向）中延伸之一群組的 第-電極(X電極)及-群組的第二電極(γ電極）以及在縱方 向延伸之:群組的第三電極(位址化電極Μ電極的群組及 Υ電極的群組係依序配置而χ電極數比¥電極數多一個。X =的群㈣接至-第—軸電路31且分成—群組的奇數 =極及-群組的偶數χ電極，而各群組共同被驅動。 極的群組連接至一第二驅動電路32且一掃描脈衝順序性施 23 1278808 加至各γ電極而在此同時，除了當施加一掃描脈衝時，？電 極的群組分成一群組的奇數γ電極及一群組的偶數¥電 極，而各群組共同被驅動。位址化電極的群組係連接至一 第王驅動電路33且與-掃描脈衝呈現同步地獨立施加有一 5位址化脈衝。第-至第三驅動電路31至33由一控制電路从 ‘ 所控制，而從一電源供應電路35對於各電路供應電力。 · 第2圖為電衆顯示器面板(pDp)3〇的分解立體圖。如示 意性所示，在一前（第-)玻璃基材1上，在橫方向延伸之第 一 (X)匯流排電極14及第二(Y)匯流排電極12依序配置成彼 · 10此平行。X及Y光傳輸電極(放電電極）13&n設置為重疊χ 及Y匯流排電極14及12，且X放電電極13的部分及γ放電電 極11的部分係分別從X匯流排電極14及丫匯流排電極12兩 側突起。X及Y匯流排電極14及12譬如由一金屬層形成，放 電電極13及11由一ΓΓΟ層膜等形成，而X及γ匯流排電極14 15及12的電阻小於或等於放電電極13及11的電阻。下文中， 從X匯流排電極14兩側擠出之X放電電極13的部分及從丫匯 流排電極12兩侧擠出之γ放電電極^的部分係分別簡單地 ® 稱為X放電電極13及Y放電電極11。 在放電電極13及11及匯流排電極μ及12上，一第一介 20電層15形成為將其覆蓋。第一介電層15由可傳輸可見光等 之Si〇2構成，且由氣相薄膜沉積方法形成。在用以形成第 · 一介電層15之氣相薄膜沉積方法中，適合採用CVD方法且 特別是電漿CVD方法，利用這些方法可將第一介電層15厚 度製成近似10微米或更小。一般而言，由習知氣相薄膜沉 24 1278808 積方法以外的方法所形成之一介電層的厚度係近似3〇微 米。近來，已發現藉由一電場模擬，因為介電層厚度的影 響，一介電質的表面上所形成之一電場形狀未必係為依照 一電極形狀者。易言之，當一介電層為厚形時，難以確切 5地控制介電質上的電場且亦難以將鄰近電極之間的距離設 定為符合帕申最小值的條件。反之，一由氣相薄膜沉積方 法所形成的介電層可為薄形，因此，可以確切地控制介電 層上的電場且容易設定帕申最小值的條件。 在第一介電層15上，第三(位址化）匯流排電極16及位址 10化光傳輸電極(放電電極）17設置為與匯流排電極14及12相 交。位址化匯流排電極16及位址化放電電極17設置為彼此 重疊，而位址化放電電極17的部分係從位址化匯流排電極 16突起。位址化匯流排電極16譬如由一金屬層形成，位址 化放電電極17由一ITO層膜等所形成，而位址化匯流排電極 15 16的電阻係小於或等於位址化放電電極π之電阻。同樣 地，從匯流排電極16兩側擠出之位址化放電電極π的部分 係簡單地稱為位址化放電電極17。 部分案例中，X放電電極或Y放電電極皆未設置於上及 下端而有複數個X及Y匯流排電極配置成為一假體電極 20 (dummy electrode)，或者並無位址化放電電極設置於右及左 端而有複數個位址化匯流排電極配置成為一假體電極。 藉由氣相薄膜沉積方法所形成之第一介電層15的表面 為平坦狀且容易形成X電極的群組及Y電極的群組。並且， 第一電極層15不受並非氫敦酸的濕姓刻劑所侵餘，因此， 25 1278808 即便在形成X電極的群組及γ電極的群組之程序中，第一介 電層15亦不可能改變性質。尚且，由氣相薄膜沉積方法所 形成之第一介電層15可製成比一藉由烘烤所形成之一般使 用的習知介電層更薄，因此，第一介電層15的斜坡部分之 5高度具有小差異，且因此容易形成位址化電極的群組。尚 . 且，>Μ電4數低達一般鉛基低融點玻璃之約三分之一，因 此，即便電極形成於兩側以嵌夾住介電層，電容增加仍很 小，且容易加以驅動。 在位址化電極的群組上，藉由氣相薄膜沉積方法形成 · 10 一第二介電層18，且其上進一步形成一諸如Mg0等保護層 19。保遵層19藉由離子義擊來釋放電子以造成放電且具有 降低放電電壓之效果，放電的延遲可受到特定程度的防止 等作用。此結構中，由於所有電極皆覆蓋有保護層19，即 便一電極群組變成陰極，仍可利用保護層的效果來造成一 15放電發生。如上述，容易將電極配置在氣相薄膜沉積方法 所形成之第一介電層15兩側，且因為介電層15容易傳輸可 見光，可使用介電層15作為一前基材。 · 另一方面，在一背（第二)基材2上，隔間2〇形成於縱方 向中。背基材2及隔間20所形成之一溝槽的側邊及底部係塗 20覆有被一放電期間產生的紫外線所激勵而分別產生紅、綠 · 及藍色可見光之磷層21,22及23的一者。 . 第3圖為第一實施例中之PDP 30的部分縱剖視圖，而第 4圖為其部分橫剖視圖。前基材1及背基材2係由一密封件24 密封，且一諸如Ne、Xe及He等放電氣體係密閉在_由隔門 26 1278808 20所圍繞之放電空間25中。理想上，Xe在放電氣體中之混 合比小於10%。位址化匯流排電極16係配置成為重疊於縱 向隔間20。如示意性所示，位址化電極的群組係配置在比X 電極的群組及Y電極的群組更靠近放電空間之側。 5 第5圖為顯示一晶胞的結構及電極的形狀之部分俯視 圖。如示意性所示，γ匯流排電極12及X匯流排電極14依序 配置為彼此平行，而γ光傳輸放電電極^及乂光傳輸放電電 極13分別從各匯流排電極的兩側擠出。突起面對彼此之γ 電極11及X電極13係形成為可使面對邊緣之間的距離逐漸 10地改變’亦即，邊緣之間的距離具有多種數值。X放電電極 及匯流排電極之連接部分以及γ放電電極及匯流排電極之 連接部分係製成比其他部分更窄。本實施例中，電極^及 13的面對邊緣係構成為形成一小於9〇。的尖銳角度，使得兩 邊緣在一端關閉且在另一端彼此分離一預定距離d。理想 15上’電極之間的距離d在兩邊緣最靠近的端點處譬如近似20 微米’而在另一端為近似1〇〇微米或較佳5〇微米。由於電極 11及13的面對邊緣之長度近似1〇〇微米，面對的電極邊緣所 形成之角度係為一小於9〇。的尖銳角度，理想上，此角度近 似20 如下述’電極之間的角度d係為依據帕申定律 20 (PaSChen’S law)以對於密閉的一放電氣體壓力之關係為基 礎所決定之一數值，且此維度只是一項範例。尚且，若不 是線性邊緣，面對邊緣可如後述為階狀、或為曲線狀，只 要電極之間的距離改變即可。在階狀邊緣之案例中，面對 邊緣彼此平行且邊緣所形成的角度大致為〇。。 27 1278808 在X及Y匯流排電極14及12以及X及γ放電電極13及11 上，形成第一介電層15，而其上配置有在一大致垂直於X 及Υ匯流排電極14及12的方向中延伸之位址化匯流排電極 16及位址化放電電極17，且如示意性所示，位址化放電電 5 極17從位址化匯流排電極16突起以面對γ放電電極11。γ放 電電極11及位址化匯流排電極16形成為可使面對邊緣之間 的距離逐漸地改變，亦即，邊緣之間的距離連續地改變而 此距離具有複數種不同數值。本實施例中，電極11及17的 面對邊緣構成為形成一小於90。的尖銳角度，使得兩邊緣在 10 一端關閉而在另一端彼此分離一預定距離d。由於Υ放電電 極11及位址化放電電極17彼此藉由位於其間的第一介電層 15受到絕緣，電極之間的距離在兩邊緣最靠近之端點上可 為零。另一端之距離近似100微米或較佳50微米。由於電極 11及13的面對邊緣之長度近似100微米，面對的電極邊緣所 15 形成之角度係為一遠小於90°之尖銳角度，且此角度較佳近 似20°。類似於X放電電極及Y放電電極之案例，電極之間 的距離d係為依據帕申定律以與一密閉的放電氣體壓力之 關係為基礎所決定之*--數值’且此維度只是一項範例。尚 且，若不是線性邊緣，面對邊緣可為階狀或為曲線狀，只 2〇 要電極之間的距離改變即可。在階狀邊緣之案例中，面對 邊緣彼此平行且邊緣所形成的角度大致為〇。。 並且，Y放電電極11及位址化放電電極的面對邊緣之間 的距離在較靠近第一放電電極之一側係較窄。因此，γ放電 電極11及位址化放電電極17之間的位址化放電係發生於一 28 1278808 靠近第一放電電極之位置處。此放電容易在x放電電極13 與Y放電電極11之間引發一放電。 位址化匯流排電極16配置成為重疊於用以在橫方向中 分離像素之縱向隔間20。有鑑於此，位址化匯流排電極丄6 5以及X及Y匯流排電極14及12之交會部係覆蓋有縱向隔間 20且未暴露於放電空間。因此，可防止發生起源自匯流排 電極之放電。如果位址化匯流排電極16以及乂及丫匯流排電 極14及12的交會部寬度製成比其他部分更窄，可降低驅動 電容。 1〇 本發明的操作原理於下文參照第ό圖加以描述。第6圖 中，水平軸代表其間造成一放電發生之兩電極間的距離3以 及一放電空間中的一放電氣體壓力ρ之乘積pd，垂直軸代表 對應於乘積pd之放電起始電壓，而此圖稱為帕申曲線。放 電氣體係為氖(Ne)、氙(Xe)、氦(He)等之一混合物。當放電 15氣體軸成物(混合比)為gj定時，如果電極之間距離3或放 電氣體壓力ρ改變，放電起始電壓將依據乘積pd而改變，且 當曲線如第6圖所示往下凸起時，存在最小放電起始電壓。 使放電起始電壓變成最小值之點一般係稱為帕申最小值。 當譬如以Xe分壓增加之方式使放電氣體的混合比改變時， 2〇顯現出放電起始電壓增加的趨勢，但放電起始電壓在帕申 隶小值處具有小的變化。 -般㈣，在-AC_&PDPt，如上紅件所描述， d設計為固定式而乘積pd設定為位於帕申最小值右方。這是 因為選擇-區藉以即便製造期間造成電極之間的距離 = 29 1278808 有變異，相對於乘積pd只會在一方向（亦即電壓増加方向或 電壓減小方向）具有電壓變化所致。乘積pd的p及d之一範例 中’分別選擇大約67,000帕及100微米。在此例中，如果電 極之間的距離假設為固定，處於帕申最小值之放電氣體壓 5力約為13,3〇〇帕。反之，如果放電氣體壓力設定為67,〇〇〇 · 帕，電極之間的距離d近似20微米。因此，如本實施例中將 ， 放電氣體壓力設定為67,000帕且兩光傳輸電極的面對邊緣 之間的距離從0微米改變至100微米時，電極之間必須具有 可使放電起始電壓抵達帕申最小值之距離，同時此距離 修 10改變而結果造成一具有低電壓之放電發生。尚且，如果放 電氣體壓力p設定為40,000帕，可抵達帕申最小值之電極之 間的距離大約為3〇微米，因此，電極之間必須具有一可使 放電起始電麼抵達帕申最小值之距離，同時電極之間的距 從20微米改^至1〇〇微米’而結果造成一具有低電壓之放 15 電發生。 即便製造㈣造成電極尺寸具有變異，在㈣最小冑 仍無誤地造成-放電發生，因此，降低了各別晶胞中㈣ · 、文”尚且®為電極之間具有小的距離心降低了施加 -電I的瞬間與造成_放電精確地發生之瞬間之間的時間 遲有4^於此由於特別可降低用於位址化所需要之時 間，可能_增加轉放電數或增加階化數來提高亮度。 · 本實施射，如第5圖所示，其間造成-放電發生之兩 Z電電極的面料_在—截彼此接収沿著兩表面分 精以形成-尖銳角度使其在另一端分離近似⑽微米，因 30 12788〇8 此，如上述，各晶胞中在帕申最小值造成一放電無誤地發 生。氣體壓力p及電極之間的距離是範例，可設定任何 區域只要乘積pd的範圍包括帕申最小值即可。譬如，當放 電氣體壓力p為40,000帕時，可供抵達帕申最小值之電極之 5間的距離係近似30微米而電極之間距離的最小數值可介於 10與20微米之間。電極之間距離的最大數值可近似為5〇微 米，但理想上，如果將製造期間所造成電極之間的距離變 異列入考量，設計數值近似100微米。電極之間的距離並無 上限，但隶大距離係以晶胞本身尺寸為基礎加以決定。然 〇而，上限愈低，則d接近帕申最小值之範圍愈寬，而增加放 電的機率。 本實施例中，理想上，隔間的高度近似位於15〇微米與 300微米之間。在電極(位址化電極）亦形成於背基材上之習 知結構中’隔間的高度一般係近似15〇微米藉以造成一放電 15的電壓發生於前基材的電極之間並降低背基材上之放電電 壓。反之，本發明中，由於並無電極設置於背基材上，可 使隔間的高度更高。有鑑於此，因為造成前基材上的一維 持放電發生於相距磷層之一大距離處，可能特定程度地防 止磷的品質由於放電的離子濺擊而變差，結果使壽命延 20長。磷層形成於放電空間中之背基材底部及隔間側上，但 如果隔間過高則需將底部上的磷厚度增加至大於所需要的 厚度，導致增加浪費的工時。因此，理想上，隔間的高度 近似介於150微米到300微米之間。 一PDP的各晶胞中，只可能選擇點亮狀態或不點亮狀 31 1278808 態而無法改變發光亮度，亦即，無法產生階化顯示。因此， 一訊框係分成複數個具有預定權重之次場，而藉由合併對 於各晶胞之一訊框中的受點亮次場來產生一階化顯示。各 次場通常具有相同的驅動順序。 5 如上述，本實施例中的PDP裝置屬於ALICE系統型，而 顯示線被界定在各別X電極及各別γ電極之間的所有空間 ‘ 中。譬如，一第一顯示線係界定在第一X電極及第一γ電極 之間，一第二顯示線界定在第一γ電極及第二X電極之間， 一第三顯示線界定在第二X電極及第二γ電極之間，而一第 ® 10四顯示線界定在第二Y電極及第三X電極之間。易言之，一 奇數顯示線係界定在一奇數X電極與相同的奇數Y電極之 間以及一偶數X電極與相同的偶數γ電極之間，而一偶數顯 不線係界定在一奇數Y電極與下個偶數X電極之間以及一 偶數Y電極與下個奇數χ電極之間。一顯示場係分成一奇數 15场及一偶數場，而在奇數場中顯示奇數的顯示線，且在偶 數場中顯示偶數的顯示線。奇數場及偶數場分別由複數個 次％形成。 第7圖及第8圖為顯示本實施例的PDP裝置中之一次場 中的驅動波形之圖。第7圖顯示奇數場中之驅動波形而第8 2〇圖顯示偶數場中之驅動波形，且其施加至一奇數χ電極 ▲ (XI)、一奇數Υ電極(Υ1)、一偶數X電極(Χ2)、_偶數丫電 ， 極(Υ2)、及一位址化電極(Α)。首先，下文描述奇數場。 方也加至一X電極之驅動波形係包含一重設脈衝41，其拜 由重覆造成其中發生一微弱放電來在各晶胞中形成壁電 32 1278808 荷’補&電壓42 ’翻於調整殘留壁電荷量；選擇脈衝 43及44，其用於選擇一顯示線；維持脈衝45,46,48及49 ;及 一抹除脈衝47。 靶加至γ電極之驅動波形係包含一重設鈍波51，其藉 5由重覆造成其中發生_微弱放電來在各晶胞中形成壁電 · 何，-補償鈍波52，其用於調整殘留壁電荷量；掃描脈衝 · 53及54’其當選擇一受點亮晶胞時施加至γ電極；一調整脈 衝55，其用於藉由一微弱放電使一未點亮晶胞中的壁電荷 極性反轉；維持脈衝地57,59及6〇,其用於重覆造成一維持 · 10放電發生；及一抹除脈衝58。 施加至一位址化電極之驅動波形係包含一位址化脈衝 61 〇 在重6又期間的起點，藉由施加至γ電極的重設鈍波51 及加*加至X電極的重設脈衝41來在X放電電極13及丫放電電 15極11之間產生一電位差。因為此處施加具有逐漸改變的電 壓之重設鈍脈衝51，重覆產生一微弱放電及電荷成形且在 各晶胞中均勻地形成壁電荷。所形成的壁電荷之極性在X · 放電電極附近為正而在γ放電電極附近為負，且正電荷亦形 成於位址化放電電極的附近。在一具有三電極型結構之習 20知的面板中，其中位址化電極形成於背基材2上，因為藉由 施加至配置在前基材上的電極之電壓來控制背基材上的電 荷，故需要一高的重設電壓，但在本實施例的PDP中，因 為只控制前基材上的電荷，故可降低一重設電壓。 接下來，藉由施加至Υ電極的補償鈍波52及施加至X電 33 1278808 極的補償電壓42以一鈍波形來施加一具有與重設所形成的 壁電荷呈相反極性之電壓，藉由一微弱放電來降低一晶胞 中的壁電荷量。 下個位址化期間分成一第一半部期間及一第二半部期 5間。第一半部期間中，在一種其中使選擇脈衝43施加至奇 數X電極XI且0伏特施加至偶數X電極X2及偶數γ電極Y2之 狀態中，掃描脈衝53係施加至奇數Y電極Y1同時施加位置 順序性改變。在一種其中使一負電壓施加至各奇數γ電極 Y1之狀態中，係施加有負掃描脈衝53藉以施加一具有一偶 10數較大絕對值之負脈衝同時施加位置順序性改變。與掃描 脈衝53的施加呈同步地將位址化脈衝&施加至位址化放電 電極。當位址化電極與已施加有掃描脈衝的γ電極之交會呈 現對應之晶胞被點亮時施加位址化脈衝61，當此晶胞不被 點亮時則未施加。在此同時，重設期間所形成之壁電荷的 15極性係與施加至γ及位址化電極各者之脈衝相同，而被施加 的電壓可藉由相關的壁電荷加以降低。有鑑於此，在已經 同時施加選擇脈衝43、掃描脈衝53及位址化脈衝61之晶胞 中，造成一位址化放電發生。此放電在χ放電電極附近形成 負的壁電荷且在Y放電電極附近形成正的壁電荷。易言之， 20在奇數X電極XI與偶數γ電極Y1之間的顯示線中選擇被點 凴的晶胞。如上述，位址化放電所形成之電荷的極性係與 上述重設放電期間所形成之電荷極性相反。在未施加選擇 脈衝43之偶數X放電電極附近及未施加掃描脈衝53之偶數 Y放電電極附近，維持了重設期間終點之壁電荷。 34 1278808 在位址化期間的第二半部期間中，處於一種其中使選 擇脈衝44施加至偶數X電極X2且0伏特施加至奇數X電極 XI及Y電極Y1之狀態中，掃描脈衝54係施加至偶數Y電極 Y2同時施加位置順序性改變，且位址化脈衝61施加至位址 5 化電極。有鑑於此，利用類似上述方式在偶數X電極X2與 偶數Y電極Y2之間在顯示線中選擇被點亮的晶胞。因此， · 造成一位址化放電在位址化期間的第一半部期間及第二半 部期間發生於奇數顯示線中被點亮的晶胞中，結果已經進 行被點亮晶胞之選擇。 · 10 在位址化期間的終點，具有負極性的電荷調整脈衝55 只施加至Y電極。在已經造成一位址化放電發生之晶胞中， 正電荷已經形成於Y放電電極11附近，其將具有降低電荷調 整脈衝的電壓之作用，因此，未造成放電發生。另一方面， 在其中未造成位址化放電發生之晶胞中，負電荷已經形成 15於γ放電電壓η附近’且其將加入電荷調整脈衝的電壓以增 高電壓，因此造成一放電發生。在此同時，並無電壓施加 至X電極及位址化電極且電極之間具有小的電位，因此，具 · 有大的放電延遲及小的強度。因此，電荷調整脈衝需要一 大於或等於20微米的週期且放電之後形成小的電荷量，因 20此，在未造成放電發生之晶胞中後續維持脈衝並未造成放 . 電發生。 · 在維持放電期間中，同相位(in phase)之維持放電脈衝 45,46,59及60係施加至奇數X電極χι及偶數γ電極γ2，而同 相位之維持放電脈衝48,49,56及57施加至偶數X電極幻及 35 1278808 奇數Y電極Y卜維持放電脈衝45,46,59及6〇具有一與維持放 電脈衝48,49,56及57呈相反之相位。因此，具有一域對值 之維持放電的電壓係施加至奇數X電極χι與奇數γ電極γι 之間及偶數X電極X2與偶數γ電極Y2之間，而維持脈衝的 5 一電壓未施加至奇數Υ電極Y1與偶數X電極Χ2之間及偶數 Y電極Y2與奇數X電極X1之間。易言之，維持脈衝電壓施 加至奇數顯示線且維持脈衝電壓未施加至偶數顯示線。 在維持放電期間的起點，貞維躲電脈衝45及59施加 至奇數X電極XI及偶數γ電極Υ2而正維持放電脈衝48及56 10施加至偶數X電極Χ2及奇數γ電極γι。在已經造成一位址 化放電發生之晶胞中，負的壁電荷形成於\放電電極附近而 正的壁電荷形成於γ放電電極附近，且這些壁電荷將具有增 高施加至奇數X電極X1之維持脈衝45及施加至奇數丫電^ Y1之維持脈衝56所造成的電位差之作用，因此造成一維持 15放電發生於奇數x電極XI與奇數γ電極Y1之間。另一方 面，這些壁電荷將具有降低施加至偶數X電極乂2之維持脈 衝48及施加至偶數γ電極Y2之維持脈衝59所造成的電位差 之作用目此’第-維持脈衝並未造成維持放電發生於偶 數X電極Χ2與偶數γ電極Υ2之間。由於造成維持放電發生 2〇於奇數X電極XI與奇數γ電極γι之間，壁電荷的極性係反 轉且正的壁電荷形成於奇數χ電極χι附近而負的壁電荷形 成於奇數Y電極Y1附近。 接下來，維持脈衝係反轉且將具有正極性的維持放電 脈衝46及60施加至奇數χ電極χι及偶數γ電極γ2，並將具 36 1278808 有負極性的維持放電脈衝49及π施加至偶數x電極幻及奇 數Y電極Y1。在其中造成一位址化放電發生於偶數χ電極 /、偶數Yf：極Y2之間之晶胞巾，首先並未造成維持放電 發生，因此，已經維持住位址化期間終點之壁電荷，由於 5 k些壁電相具有増高施加至偶數X電極X2之維持脈衝49 及施加至偶數γ電極γ2之維持脈衝6〇所造成的電位差之作 用，造成一維持放電發生於偶數X電極Χ2與偶數γ電極γ2 1尚且’在其中已經造成一維持放電發生於奇數χ電極 XI與奇數γ電極Y1之間之晶胞中，負的壁電荷形成於奇數 1〇 近而正的壁電荷形成於奇數Y電極Y1附近且這 二壁電何具有增高施加至奇數χ電極χι之維持脈衝杯及施 加至奇數γ電極Y1之維持脈衝57所造成之電位差之作用， 因此，造成一維持放電發生於奇數又電極X1與奇數Y電極 u P之間。由於這些維持放電，使壁電荷的極性反轉。因此， 2由重覆地絲維持脈細時使姉反轉來造成維持放電 重覆地發生。 且一維持放電脈衝數係依據一次場的亮度權重加以決定， 、有1¾重免度權重之次場係具妹長的_維持放電期 20

在次場的㈣’糾―抹除放生於點亮晶胞中 ^已、_由抹除脈衝47及58來造成—轉 =持物形她㈣。在此時，在未造成維 發生:生之晶胞中’因為具有小的壁電荷量而未造成放 37 1278808 如上說明奇數場中之各次場的驅動波形及操作。如上 述在奇數％中’藉由奇數顯示線的發光來產生一顯示。 偶數場中，如第8圖所示，與奇數場中相同的各脈衝係 在重设期間中施加至各電極。在位址化期間的第一半部期 5間中，選擇脈衝43施加至偶數X電極X2且處於一種使〇伏特 施加至奇數X電極X1及偶數γ電極γ2、掃描脈衝53施加至 奇數電極Υ1同時施加位置順序性改變之狀態。在位址化期 間的第二半部期間中，選擇脈衝43施加至奇數X電極：?〇且 處於一種使0伏特施加至偶數X電極χ2及奇數γ電極γι、掃 10描脈衝54施加至偶數γ電極Υ2同時施加位置順序性改變之 狀態。有鑑於此，在奇數γ電極Y1與偶數χ電極χ2之間及 偶數Υ電極Υ2與奇數X電極又丨之間之顯示線中·亦即偶數顯 示線中造成一位址化放電發生於被點亮的晶胞中，而選擇 了被點免的晶胞。 15 在維持放電期間中，四者皆同相位之維持放電脈衝65 及66以及維持放電脈衝56及57係施加至奇數χ電極χι及奇 數γ電極γι，而四者皆同相位之維持放電脈衝67及68以及 維持放電脈衝59及60施加至偶數X電極X2及偶數γ電極 Y2。維持放電脈衝65,66,56及57具有與維持放電脈衝 20 67,68,59及60相位呈相反之一相位。因此，具有大絕對值的 維持脈衝之電壓係施加至奇數γ電極Y1與偶數χ電極又2之 間及偶數Υ電極Υ2與奇數X電極X1之間。有鑑於此，造成 一維持放電發生於偶數顯示線中。 根據本發明第一實施例之PDP裝置係描述於上文，但 1278808 根據第一實施例的PDP裝置可具有各種不同的修改而在下 文中描述部分的修改。 第9圖為顯示一背基材之一修改的一範例之圖。第_實 施例中，只將縱向隔間20設置作為一隔間，但此修改中， 5 一隔間係具有二維格栅形且由一縱向隔間20及橫向隔間28 - 所組成。此修改中，背基材由噴砂法等形成，其中放電空 · 間25及排放空間26直接雕刻在背基材2中。一排放孔27係從 排放空間26穿透通往背基材2側且將在前基材丨結合至背基 材之後具有排放空氣及密閉一放電氣體之作用，並提供— · 10或數個孔。由於背基材2表面幾乎接觸到前基材丨表面，密 封材料24高度不需像其中具有大高度之第3及4圖那麼大， 因而可放寬材料的選擇範圍。如果使縱向隔間及橫向隔間 的交會部寬度大於其他部分，可更確定地防止匯流排電極 之間的放電。 15 第10圖為顯示使用具有二維格栅形隔間之背基材2時 位於電極及隔間之間的關係之圖。如示意性所示，縱向隔 間20配置成重疊於位址化匯流排電極16，而橫向隔間28配 _ 置成重疊於X位址化匯流排電極14及Y匯流排電極12。 第11圖為顯示位址化放電電極17的一修改之圖。此修 20 改中，位址化放電電極17係在用來形成位址化匯流排電極 · 16之相同程序中形成，而可供光通過之開口 29係以一網目 . 圖案設置於位址化放電電極17中。因此，位址化放電電極 17係由一金屬材料形成且不透射光。網目圖案式開口係可 供磷層中所產生之光通過。有鑑於此，可免除用於形成位 39 1278808 址化放電電極之程序而可簡化製程。 第12圖為顯不X放電電極13及Y放電電極11之一修改 的一範例之圖，且就像第11圖，X放電電極13及γ放電電極 11係由與X匯流排電極14及Y匯流排電極12相同的材料形 5成’由於提供網目圖案式開口故可使填層中所形成之光通 過0 第13圖為顯示X放電電極13、γ放電電極n及位址化放 電電極17的形狀之另一範例的圖。如第13圖所示，χ放電電 極13及Υ放電電極11的面對邊緣各形成階狀且χ放電電極 10 13與Υ放電電極11之間的距離呈階狀改變。至於γ放電電極 11及位址化電極17的面對邊緣，γ放電電極丨丨的邊緣為線性 但位址化放電電極17的邊緣為階狀，因此，面對邊緣之間 的距離呈階狀改變且在各階中呈線性改變。甚至從放電電 極的這些形狀，可獲得與第一實施例相同的效果。在一種 15使電極具有複數個突部且提供複數對面對突部而各對之間 的距離產生改變之結構中，造成帕申條件下之一放電發 生，但滿足此條件的放電並未傳播，因此無法獲得充分效 果0 第一實施例中，本發明係施用至一 ALIS系統pDp裝 20置，但本發明亦可施用至一不採用ALIS系統之 三電極型 PDP裝置。本發明的第二實施例中，本發明施用至一不採 用ALIS糸統之三電極型pDp農置。 第14圖為顯示根據本發明第二實施例之1>£^裝置的電 聚顯不杰面板中之一晶胞中的電極形狀及一結構之部份俯 40 1278808 視平面圖。第二實施例中位於電極之間的位置性關係及形 成電極之方法係與第一實施例中相同，因此，此處只描述 差異。如示意性所示，Y匯流排電極12及X匯流排電極14依 序配置成彼此平行，而Y放電電極11從Y匯流排電極12的一 5 側突出且X放電電極13從面對X匯流排電極14的Y放電電極 11之側突出。位址化放電電極17係從位址化匯流排電極16 突出。縱向隔間20設置為重疊於位址化匯流排電極16。橫 向隔間28設置於Y匯流排電極12與X匯流排電極14之間，其 中Y放電電極11及X放電電極13並未突起。縱向隔間20及橫 10 向隔間28構成一二維格柵。就像第一實施例，Y放電電極11 及X放電電極13的面對邊緣之間的距離係改變而γ放電電 極11及位址化放電電極17的面對邊緣之間的距離亦改變。 就像第一貫施例，第二實施例中之電極形狀可具有修改。 根據第二實施例的PDP裝置係使用一具有第14圖所示 15的結構及電極形狀之電漿顯示器面板。驅動電路及驅動波 形可由先刖技術貫現。第一貫施例的驅動波形顯示於第15 圖中以供參考。 根據本電漿顯示器面板之實際條件，一對應於帕申最 小值的距離係變成接近或小於在目前製造技術下不會造成 20短路之一最小距離。如上述，因為第二放電電極及第三放 電電極經由介電層提供，即便距離變成很小（譬如零，亦即 其部分彼此重疊）其仍不會短路。然而，當χ放電電極及γ 放電電極的面對邊緣之間的距離报窄時，顯然因為第一放 電電極及第二放電電極形成於同_表面上所以第一放電電 41 1278808 極與第一放電電極之間會發生短路。當短路發生於第一及 第二放電電極之間時，電漿顯示器面板變成有缺陷而降低 面板的生產良率。此問題將由生產技術的進步來加以解 決。然而，在目前的生產技術下不容易以夠低的成本來生 產第及第二實施例的一電漿顯示器面板。在目前的生產 技術下，可生產第三實施例的一電漿顯示器面板而不降低 生產良率。 第16圖為顯示根據第三實施例之電極的形狀及一晶胞 之部分俯視平面圖。藉由比較第16圖的電極形狀與第5圖的 10電極形狀，顯然第三實施例與第一實施例中之電極形狀的 差異在於Y放電電極11及X放電電極13的面對邊緣係平行 而面對邊緣之間的距離為固定。並且，為了重覆兩電極之 間的放電，第一放電電極及第二放電電極大致具有相同的 外形及相同面積且大致呈對稱。此實施例中，γ放電電極η 15 及χ放電電極13的面對邊緣之間的距離譬如為50微米。Υ及 X放電電極之間的距離係藉由考量諸如放電氣體壓力、生產 尺寸公差等等各種不同條件加以決定。上述數值只是範例。 第三實施例中，因為Υ放電電極11及X放電電極13的面 對邊緣之間的距離為固定且相對較大，即便Υ及X放電電極 20 的位置及尺寸由於製造誤差而改變，仍不發生短路。因此， 生產良率不會降低。 並且，因為Υ放電電極11及位址化放電電極17的面對邊 緣形成為逐漸改變一段距離，永遠存在可滿足帕申最小值 條件之一位置。因此，可利用與第一實施例相同的方式來 42 1278808 降低位址化放電起始電壓。 並且，Y放電電極11及位址化放電電極17的面對邊緣之 間的距離在較靠近X放電電極13的一側係較窄。如第一實施 例所描述，根據電極的此等形狀，Y放電電極11及位址化放 5 電電極17之間的距離容易在X放電電極13與Y放電電極11 之間引發一放電。 Y放電電極11及一鄰近直行的位址化匯流排電極之間 的距離dl係比Y放電電極11及位址化放電電極π的面對邊 緣之間的最大距離更寬。根據此構造，可避免Y放電電極11 10 與位址化放電匯流排電極16之間的錯誤放電。 位址化放電電極17及Y匯流排電極12之間的距離d 2係 比Y放電電極11及位址化放電電極17的面對邊緣之間的最 大距離更寬。根據此構造，可防止位址化放電電極17及Y 匯流排電極12之間的錯誤放電。如上述，γ電極（包括Y放電 15電極11及Y匯流排電極12)以及位址化放電電極17之間的放 電理想上係發生於一接近X放電電極13之位置。 第三實施例的其他部分係與第一實施例中相同。並 且’第一實施例的修改亦可施用於第三實施例。有關第三 實施例之進一步詳細描述從略。 20 第二貫施例亦可具有各種不同的修改。下文中，描述 第三實施例之修改。 一彩色電漿顯示器面板中，紅、綠及藍色的磷層係順 序性設置於每個直行中。如上述，磷層塗覆在隔間（肋）2〇 的侧邊及底部上。磷層分別具有不同的塗覆特徵，然後’ 1278808 從第一基材的一表面上之保護層19到各別磷層表面係具有 不同之距離。特定言之，由於位址化放電電極17配置在一 接近肋20之位置上，距離差異會影響對於γ放電電極^及位 址化放電電極17之間的放電特徵。當γ放電電極^及位址化 5放電電極17之間的放電特徵若不同，帕申曲線亦改變。 第三實施例中，Y放電電極11及位址化放電電極17之間 的距離係改變以使帕申最小值條件必然存在於距離的一變 動範圍内。然而，當帕申曲線在各色中改變時，電極之間 的距離亦應改變。 10 第17圖顯示一修改，其中Y放電電極11及位址化放電電 極17之間的距離對於各色R，G及B以不同形式改變，且距離 的變動範圍對於各色設定為最佳化。第17圖所示的電極形 狀具有與第16圖相同的形狀，但差異在於位址化放電電極 17r，17g，17b的形狀對於各色不同。一紅色晶胞的位址化放 15 電電極17r具有使位址化放電電極17r與Y放電電極11之間 的一距離從零改變成dr之形狀，一綠色晶胞的位址化放電 電極17g具有使位址化放電電極17§與γ放電電極131之間的 一距離從零改變成dg之形狀，而一藍色晶胞的位址化放電 電極17]3具有使位址化放電電極17b與Y放電電極11之間的 20 一距離從零改變成db之形狀。第17圖所示的範例具有 dr>db>dg之形狀。 第Π圖的修改中，γ放電電極丨1與位址化放電電極 17r，17g，17b之間的最小距離在所有顏色的晶胞中同樣為 零’而¥放電電極11及位址化放電電極17r,17g，17b之間的最 44 1278808 大距離則分別不同。然而，譬如，最小及最大距離皆可不 同。 第18圖顯示電極形狀之另一修改。此修改中，χ放電電 極13具有一對於Y放電電極丨丨的一邊緣呈平行之邊緣，但χ 5放電電極13的形狀為長方形且與γ放電電極^不同。並且， 省略了第三實施例所提供的位址化放電電極17。一放電係 發生於Y放電電極11及位址化匯流排電極16之間。如圖所 示，各隔間（肋)20配置為重疊於位址化匯流排電極16右側的 一半並加寬而在位址化匯流排電極16與Y匯流排電極12及 10 X匯流排電極14相交之位置處重疊於位址化匯流排電極的 完全寬度。Y放電電極11具有與第16圖相似之一形狀，且Y 放電電極11及位址化匯流排電極16之間的距離係從零改變 成d。在Y放電電極11及位址化匯流排電極16之間的距離從 零改變成d之部分中，位址化匯流排電極16未重疊於隔間 15 (肋)20,因此，一放電可發生於此部分。利用與第一實施例 相同的方式，因為Y匯流排電極11及位址化匯流排電極16 之間的距離從零改變成d，對應於帕申最小值之此距離係永 遠存在。 一鄰近直行之位址化匯流排電極16的近邊緣係重疊於 20 隔間（肋)20，而近邊緣與Y放電電極11之間的距離dl大於Y 放電電極11及位址化匯流排電極16之間的最大距離d。因 此，並無放電發生於Y放電電極11及鄰近直行的位址化匯流 排電極16之間。 並且，位址化放電電極17可由與製造位址化匯流排電 45 1278808 極16同時產生之一金屬廣製成。在此例中，位址化放電電 極17應自位址化匯流排電極16具有較小突起以使Y放電電 極11及位址化放電電極17的面對邊緣變成較靠近隔間 (肋）20。藉此，可使得光具有較小的減低作用，但位址化放 5電電極P由不透明金屬層製成 第19圖為顯示根據第四實施例之電極的形狀及一晶胞 的結構之部分俯視平面圖。第四實施例為一範例，其中將 第三實施例的電極形狀施用至並非ALIS型電漿顯示器面板 之第二實施例的三電極型正常電漿顯示器面板。第四實施 10 例的構造及特性係與第二及第三實施例相同。因此，第四 實施例的詳細描述從略。 第一至第四實施例中，第一(X)電極、第二(Y)電極及 第三(位址化）電極係全部設置於透明第一（前）基材上。這提 供了亦可降低Y電極及位址化電極之間的驅動電壓之一優 15 點，但另一方面，如果兩層電極配置在一基材上則將其覆 蓋之介電層厚度係增高，介電質表面上所形成之電場形狀 與原始電極的形狀之間的差異將變大，將很難以對於距離 具有高度精確的控制。不同於此，一廣泛使用的傳統三電 極型PDP裝置係具有一種使又及丫電極設置於一透明前基材 20上且位址化電極設置於一背基材上而可降低各電極上的介 電層厚度但無法降低Y電極與位址化電極之間的驅動電壓 之結構，因此未引起上述問題。下個第五實施例中，本發 明施用於一廣泛使用的傳統三電極型PDP裝置，其中位址 化電極設置於一背基材上。 1278808 本發明的第五實施例係為一ALIS系統PDP裝置，其具 有與第1圖所示的第一實施例中相同之結構但在面板的結 構方面與第一實施例不同。 第20圖為根據第五實施例之一電漿顯示器面板(PDP) 5 的分解立體圖。如不意性所示，在前（第一）玻璃基材1上’ 在橫方向中延伸之第一（X)匯流排電極14及第二(Y)匯流排 電極12係依序配置成彼此平行，而X及γ放電電極13及11設 置為重疊於匯流排電極。在放電電極13及11及匯流排電極 14及12上，第一介電層15設置為覆蓋住這些電極。第一介 10 電層15由Si02等構成而利用氣相薄膜沉積方法形成。第一 介電層的厚度近似小於或等於10微米。其上進一步形成諸 如MgO等保護層19。 另一方面，在背基材2上，設有身為金屬層之第三(位 址化）電極36以垂直地交會X及γ匯流排電極14及12。藉由氣 15 相薄膜沉積法以3丨02等構成之介電層37係形成為覆蓋住位 址化電極36。縱向隔間20形成於其上以定位在位址化電極 36之間，而介電層37及縱向隔間20所形成之溝槽的側邊及 底部係塗覆有被一放電期間產生的紫外線所激勵而產生 紅、綠及藍色可見光之磷層21，22及23。前基材1及背基材2 2〇 由一密封件彼此結合，且一由Ne，Xe，He等構成的放電氣體 係密閉在被隔間20圍繞之放電空間中。理想上，氙在放電 氣體中的混合比大於或等於10%且氣體壓力近似為5〇,〇〇〇 到 70,000 帕。 如上述，根據第五實施例的PDP與根據第一實施例的 1278808 PDP之差異在於第三(位址化）電極27設置於背（第二)基材上 而其他組態則為相似，故此處不提供說明。 第21圖為顯示第五實施例中的一晶胞之電極的形狀及 結構之部分俯視平面圖。如示意性所示，γ匯流排電極12 5 及x匯流排電極14依序配置為彼此平行，而光透射Y放電電 極及X放電電極13分別從各匯流排電極的兩側突起。突起面 對彼此之Y放電電極11及X放電電極13係形成為可使面對 邊緣之間的距離逐漸地改變，如示意性所示。電極之間的 距離d在兩邊緣最靠近之端點處譬如近似為20微米且在其 10 他端點處近似為100微米或較佳50微米。電極11及13的面對 邊緣近似為100微米長度，因此，面對邊緣形成的角度遠小 於9 0。且較佳近似2 0。。電極之間的距離d係依據帕申定律以 密閉的放電氣體壓力之關係為基礎加以決定，如第一實施 例所述。尚且，如第一實施例所述，面對邊緣可為階狀邊 15 緣及曲線狀邊緣來代替線性邊緣，只要電極之間的距離產 生改變即可。 從一垂直於基材1及2之方向觀看時，在大致垂直於X 及Y匯流排電極14及12的方向中延伸之位址化電極16係配 置為重疊於Y放電電極11及X放電電極13。因此，隔間20係 2〇 配置在橫方向呈相鄰定位之各別的Y放電電極11及各別的 X放電電極之間，而界定了晶胞。 第五實施例中，如上述，Y放電電極11及X放電電極13 之間的一放電可設定為帕申最小值狀態，但Y放電電極11 及位址化電極16之間的一放電仍保持與先前相同。然而， 48 1278808

在一三電極型PDP裝置中，γ放電電極^及乂放電電極13之 間係放電消耗了大的功率，因此，如果，Υ放電電極11及X 放電電極13之間的放電可設定為帕申最小值狀態，則可獲 得顯著的效果。 5 第22圖為顯示根據第五實施例的PDP裝置中之一奇數 次場中的驅動波形之圖。由於第18圖中的驅動波形類似於 第7圖的第一實施例中之驅動波形，下文只說明差異部分。 第五實施例中，X電極與Υ電極之間的放電起始電壓係 降低，但位址化電極與γ電極之間的放電電壓仍保持與先前 10相同，因此，需要使一位址化放電更可能發生。藉由使重 設期間用於調整殘留壁電荷量之一補償鈍波86的最後電位 比第一實施例中更高以使重設期間終點具有大的殘留壁電 荷量，來使得位址化放電更可能發生。第一實施例中，掃 描脈衝87及88的電位係與施加至γ電極之負維持脈衝92及 15 94者相同’但第三實施例中，使掃描脈衝87及88的電位比 施加至Υ電極之負維持脈衝92及94者更低，藉以造成一位址 化放電更確定地發生。 尚且，一位址化脈衝99亦施加至一在位址化期間中尚 未施加有掃描脈衝之晶胞。如果重設期間的殘留壁電荷量 20 增加，造成尚未施加有掃描脈衝之Υ電極與位址化電極之間 的一放電亦即錯誤位址化放電發生之可能性係增高。因 此，藉由使位址化脈衝99的電壓變得較小，來降低發生一 錯誤位址化放電之可能性。詳言之，令重設期間中調整殘 留電荷時施加至Υ電極及位址化電極之間的電壓（補償鈍波 49 1278808 86的最後電位與位址化電極的電位（此處為零）之間的電位 差）大於位址化期間中尚未施加有掃描脈衝之γ電極的電位 與位址化脈衝的電位之間的差異。由於藉由施加補償鈍波 86的最後電位來完成γ電極及位址化電極之間的放電，即便 5 一電壓小於調整殘留電荷時之上述電壓仍不造成放電發 生，故可防止造成錯誤的位址化放電發生。 尚且，維持放電期間中具有如下述之不同波形。第一 實施例中，放電調整脈衝55在位址化期間終點施加之後， 一維持脈衝同時地施加至奇數及偶數χ電極χι&χ2、及奇 10數與偶數Υ電極Υ1及Υ2。+同於此，第五實施例中，施加 一電荷調整脈衝89之後，維持脈衝75及90施加至奇數X電極 及奇數Υ電極Υ1但維持脈衝未施加至偶數電極Χ2及偶 數Υ電極Υ2，然後維持脈衝76及91施加至偶數γ電極χ2及 偶數Υ電極Υ2 ’但維持脈衝未施加至奇數χ電極幻及奇數γ 15電極Y1。這是因為使壁電荷量等於第一維持脈衝所形成的 壁電荷量之故。 並且，一維持脈衝77及維持脈衝92係施加至奇數X電極 XI及奇數Y電極Y1但維持脈衝未施加至偶數χ電極χ2及偶 電極Υ2其後，維持脈衝同時地施加至奇數與偶數X電 2〇 ^Xl及Χ2、及奇數與偶數γ電極γ]^γ2、且重覆此過程。 最後的維持脈衝施加至偶數X電極及偶數Υ電極 =但未施加至奇數χ電極XI及奇數Υ電極Yi。這是為了調 ㈣持脈衝的極性並使其相__放紐祕。最後， 一比正維持電壓具有更低電壓之脈衝81係施加至χ電極，而 50 12788〇8 同寺具有與負維持電壓相等 電極以造成-放電發生，因二的=脈衝^ 荷量降低b維持放電所形成之殘留壁電 生維持放電之二1呈度。因為此放電只發生在其中已經發 階化顯亍(亦即只在點亮的晶射），應該就對於 具不產生貢獻之亮度來考量此放電。 明。=:利用類似的方式來說明偶數場’此處不提供說 果=明了與第—實施例中_動波形之^異，但如 10

例中的2Γ找具有足夠的邊緣_，顧對於第一實施 μ的驅動波形可預期具有正常操作。 第21_示的第五實施例中電極的形狀係在各晶胞中 明^ ’但可具有各種不同的修改且下文參照第23至27圖說 明其中的一部分。

第五實施例中，只提供縱向隔間，因此，由於一維持 15放電=在垂直方向中散播，具有發生殘留顯示(after display) 之可能性。尚且，當\及¥放電電極U及11的面對邊緣之間 的距離增加時，一晶胞中之光發射中心的位置係從中心產 生移位。這代表引發光發射之位置亦產生移位。如果光發 士中Q產生移位且光發射在垂直方向中散播，亦即光發射 放播至更可能發生光發射之位置，當形狀如第21圖所示 2〇時，更可能發生一錯誤顯示。如果如第23圖所示，使χ及γ 放電電極13及11的面對邊緣之間的距離在一晶胞中增加之 方向在往上或往下方向中與其垂直相鄰的晶胞中者呈現相 反’因為上及下晶胞中光發射中心在相反方向中移位，可 降低發生此錯誤顯示之可能性。 51 1278808 如果一晶胞中光發射中心產生移位，視角特徵受到不 利地影響。因此，如第24圖所示，使X及γ放電電極13及11 的面對邊緣之間的距離在一晶胞中增加之方向係在往右或 在左方向中與其橫向相鄰的晶胞中者呈現相反。有鑑於 5此，使光發射中心在一晶胞中移位之方向與其橫向相鄰的 晶胞中者不同，因此，因為光發射中心的位置之移位在整 個面板中呈現平均，可防止光發射中心在一方向中產生移 位並改良視角特徵。 第25圖顯示產生第23及24圖所示的兩種修改時之形 10狀，其中使X及Y放電電極13及11的面對邊緣之間的距離在 一晶胞中增加之方向係在往上或往下方向中或者在往右或 往左方向中與其垂直或橫向相鄰晶胞中者呈現相反，故可 獲得兩種效果。 尚且，如第26圖所示，藉由使位址化電極36位置在朝 15向又及¥放電電極13及11的面對邊緣之間的較短距離之方 向中移位，面對位址化電極之Y放電電極11的面積可增大， 因此，可使一位址化放電更可能發生。然而，此組態無法 施用至第23及25圖所示之修改。 第27圖為顯示第五實施例中之電極的形狀之另一修改 20 之圖，其中X及Y放電電極13及11的面對邊緣為曲線狀，且 距離變化在朝向較短距離之方向中較小而在朝向較長距離 之方向中則較大。有鑑於此，即便具有大的設定誤差時， 仍可能確定地設定帕申最小值。 本發明的第五實施例係如上文說明。就像第三實施 1278808 例，本發明町施用至未採用八113系統的傳統PDP中將位址 化電極設置於背基材上之案例’其中顯示線只界定於X電極 的一侧與面對的相鄰Y電極的一側之間，而未界定於X電極 的另一側與面對的另一相鄰Y電極的一側之間。 5 本發明的實施例如上文說明。本發明可具有各種不同 的修改，且可能將第一至第五實施例所述之各種組態及修 改與其他實施例之組態及修改加以合併。譬如，其中使面 對邊緣之間距離在一晶胞中增大之方向與其垂直或橫向相 鄰的一晶胞中者呈現相反之第五實施例所說明的組態係亦 10 可施用至第一到第四實施例。反之，第一至第四電極中之X 及Υ電極的形狀亦可施用至第一實施例。尚且，第一及第五 實施例中之部分驅動波形亦可施用至其他實施例。 根據本發明’如上述，不但可能降低放電電壓，儘管 由於製造期間造成電極之間的距離具有變異，亦可能使放 15電起始電壓在各晶胞中呈現均勻。 尚且，本發明產生了提高背基材（第二基材）的結構之設 计自由度、改善壽命、增加亮度、簡化製程、簡化驅動電 路、穩定化放電控制等之效果。 尚且，本發明可能使放電起始電壓在各晶胞中呈現均 2〇勻，因此，可將放電起始電壓設定為低電壓，且可降低電 路成本。亚且，由於可簡化面板的結構，可降低製造成本。 結果，可能以低成本來實現一具有優良顯示品質之]?〇1>裝 置。 53 1278808 【圖式簡單說明】 第1圖為顯示根據本發明第一實施例之一 P D P裝置的 一般組態之圖； 第2圖為根據第一實施例之PDP的分解立體圖； 5 第3圖為根據第一實施例之PDP的（縱方向）剖視圖； 第4圖為根據第一實施例之PDP的（橫方向）剖視圖； 第5圖為顯示根據第一實施例之電極的形狀之圖； 第6圖為顯示一帕申曲線之圖； 第7圖為顯示根據第一實施例之PDP裝置的驅動波形 10 (位於一奇數場中）之圖； 第8圖為顯示根據第一實施例之PDP裝置的驅動波形 (位於一偶數場中）之圖； 第9圖為顯示一背基材之一修改的一範例之圖； 第10圖為顯示使用二維格柵形隔間之一修改的一範例 15 之圖； 第11圖為顯示電極形狀之一修改的一範例之圖； 第12圖為顯示電極形狀之一修改的另一範例之圖； 第13圖為顯示電極形狀之一修改的另一範例之圖； 第14圖為顯示根據本發明第二實施例之電極的形狀之 20 圖； 第15圖為顯示根據第二實施例之驅動波形的圖； 第16圖為顯示根據本發明第三實施例之電極的形狀之 圖， 第17圖為顯示電極形狀之一修改的另一範例之圖； 1278808 第18圖為顯示電極形狀之一修改的另一範例之圖； 第19圖為顯示根據本發明第四實施例之電極的形狀之 圖， 第20圖為根據第五實施例之一 PDP的分解立體圖； 5 第21圖為顯示根據第五實施例之電極的形狀之圖； 第22圖為顯示根據第五實施例之PDP裝置中的驅動波 形(位於一奇數場中）之圖；

第23圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的一範例之圖； 10 第2 4圖為顯示根據第五實施例之P D P裝置中的電極形 狀之一修改的另一範例之圖； 第25圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的另一範例之圖； 第26圖為顯示根據第五實施例之PDP裝置中的電極形 15 狀之一修改的另一範例之圖；

第27圖為顯示根據第五實施例之PDP裝置中的電極形 狀之一修改的另一範例之圖。 【主要元件符號說明】 1…前(第一)玻璃基材 2.. .背(第二)基材 11.. .Y放電電極 12.. .第二(Y)匯流排電極 13.. .X放電電極 14…第一 (X)匯流排電極 15…第一介電層 16···第三(位址化)匯流排電極 17…位址化光傳輸電極(放電電極) 17b...藍色晶胞的位址化放電電極 17g...綠色晶胞的位址化放電電極 17r...紅色晶胞的位址化放電電極 18.. .第二介電層 19.. .保護層 55 1278808 20.. .縱向隔間 21，22,23...紅9綠藍色可見光之填層 24···密封件(密封材料） 25.. .放電空間 26…排放空間 27.. .排放孔 28.. .橫向隔間 29…開口 30…電漿顯示器面板(PDP) 31.. .第一驅動電路 32···第二驅動電路 33···第三驅動電路 34.. .控制電路 35.. .電源供應電路 36···第三(位址化)電極 37.. .介電層 41.. .重設脈衝 42…補償電壓 43,44…選擇脈衝 45,46,48,49,56,57,59,60,75,76， 77,90,91，92...維持脈衝 47.58.. .抹除脈衝 51…重設鈍波 52,86··.補償鈍波 53.54.87.88.. .掃描脈衝 55.. .放電調整脈衝(具有負極性 的電荷調整脈衝） 61.99.. .位址化脈衝 65.66.67.68.. .維持放電脈衝 81.. .比正維持電壓具有更低電 壓之脈衝 89.. .電荷調整脈衝 92,94·..負維持脈衝 96.. .具有與負維持電壓相等的 電壓之脈衝 A...位址化電極 d…距離 dl…Y放電電極11及一鄰近直行 的位址化匯流排電極之間的距離 d2...位址化放電電極17及Y匯 流排電極12之間的距離 db…位址化放電電極17b與Y放 電電極11之間的距離 dg...位址化放電電極17g與Y放 電電極11之間的距離 dr...位址化放電電極17r與Y放 電電極11之間的距離 P···放電氣體壓力 pd...乘積 XI…奇數X電極 X2...偶數X電極 Y1.··奇數Y電極 Y2...偶數Y電極

56

Claims (1)

1278808 一 ft平欠月修(更)正本 十、申請專利範圍： ^——一一-—— 第93127277號專利申請案申請專利範圍修正本2006年5月 1· 一種一電漿顯示器面板，包含··一第一基材；一第二基 材，其被配置為面對該第一基材並形成放電空間而其中 5 將一放電氣體密閉於該第二基材與該第一基材之間；複 數個晶胞，其形成於該等放電空間中且其中造成一放電 選擇性發生以供顯示；及一對電極，其分別設置於該等 複數個晶胞各者中且控制該放電，其中該對電極包含設 置為面對彼此之邊緣以造成一放電發生，從一垂直於該 10 第一及第二基材的方向觀看時，該等面對邊緣之間的距 離係改變，而該等邊緣在該等複數個晶胞各者中具有實 貝上相同的形狀。 2·如申請專利範圍第1項之電漿顯示器面板，其中該對電 極具有：一第一電極，其由一設置於該第一基材上之第 15 一匯流排電極及一設置為連接至該第一匯流排電極之 第一放電電極所組成；及一第二電極，其由一設置於該 第一基材上之第二匯流排電極及一設置為連接至該第 二匯流排電極之第二放電電極所組成， 其中更進一步設置第三電極於一用以覆蓋住該第 20 一基材上的第一及第二電極之介電層上，該第三電極由 下述所構成：一第三匯流排電極，其在一實質上垂直於 该第一及第二匯流排電極延伸方向之方向中延伸，以交 會該第一及第二匯流排電極；及一第三放電電極，其設 置為連接至該第三匯流排電極，及 57 1278808 其中該第二放電電極及該第三放電電極具有面對 邊緣且從一垂直於該第一及第二基材的方向觀看時該 等邊緣之間的距離產生改變。 3. 如申請專利範圍第2項之電漿顯示器面板，其中包含被 5 設置於該第二基材上且配置成重疊於該等第三電極之 縱向隔間以及塗覆在該等縱向隔間之間之磷層。 4. 如申請專利範圍第1項之電漿顯示器面板，其中該對電 極具有：一第一電極，其由一設置於該第一基材上之第 一匯流排電極及一設置為連接至該第一匯流排電極之 10 第一放電電極所組成；及一第二電極，其由一設置於該 第一基材上之第二匯流排電極及一設置為連接至該第 二匯流排電極之第二放電電極所組成， 其中更進一步設置第三電極於該第二基材上且在 一大致垂直於該第一及第二匯流排電極延伸方向之方 15 向中延伸以交會該第一及第二匯流排電極，及 其中該第一及第二電極覆蓋有一介電層。 5. 如申請專利範圍第4項之電漿顯示器面板，其中包含被 設置於該第二基材上且配置於該等第三電極之間之縱 向隔間以及塗覆在該等縱向隔間之間之磷層。 20 6.如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極的面對邊緣之間的距離在 一晶胞中增加之方向，係在往上或往下方向中與其垂直 相鄰的晶胞中者呈現相反。 7.如申請專利範圍第2項之電漿顯示器面板，其中該第一 58 1278808 放電電極及該第二放電電極的面對邊緣之間的距離在 一晶胞中增加之方向，係在往右或往左方向中與其橫向 相鄰的晶胞中者呈現相反。 8. 如申請專利範圍第4項之電漿顯示器面板，其中該第三 5 電極係配置在一晶胞中，以從一垂直於該第一及第二基 材的方向觀看時，在朝向較短距離的方向中自該第一放 電電極及該第二放電電極的面對邊緣中心產生移位。 9. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極的至少一者形成，可使與該 10 第一匯流排電極或該第二匯流排電極的連接部分之寬 度比其他部分更窄。 10. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 及第二放電電極為光透射性透明電極。 11. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 15 及第二放電電極具有光穿過性開口且位於由與該第一 及第二匯流排電極相同的材料製成之相同層中。 12. 如申請專利範圍第2項之電漿顯示器面板，其中該等第 三放電電極為光透射性透明電極。 13. 如申請專利範圍第2項之電漿顯示器面板，其中該等第 20 三放電電極具有光穿過性開口且位於由與該等第三匯 流排電極相同的材料製成之相同層中。 14. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極的面對邊緣之間的最小距 離係大於或等於20微米。 59 1278808 15. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極的面對邊緣之間的最大距 離係小於或等於100微米、或較佳小於或等於50微米。 16. 如申請專利範圍第2項之電漿顯示器面板，其中該第二 5 放電電極及該第三放電電極的面對邊緣之間的最大距 離係小於或等於100微米、或較佳小於或等於50微米。 17. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極係具有面對彼此、呈線性且 形成一尖銳角度之邊緣。 10 18.如申請專利範圍第2項之電漿顯示器面板，其中該第二 放電電極及該第三放電電極係具有面對彼此、呈線性且 形成一尖銳角度之邊緣。 19. 如申請專利範圍第17項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極之成對的面對邊緣之中，其 15 間不造成放電發生之面對邊緣係以一大於90。的角度形 成。 20. 如申請專利範圍第18項之電漿顯示器面板，其中該第二 放電電極及該第三放電電極之成對的面對邊緣之中，其 間不造成放電發生之面對邊緣係以一大於90°的角度形 20 成。 21. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極具有面對彼此之邊緣且該 等邊緣之間的距離呈階狀改變。 22. 如申請專利範圍第2項之電漿顯示器面板，其中該第二 1278808 放電電極及該第三放電電極具有面對彼此之邊緣且該 等邊緣之間的距離呈階狀改變。 23. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極具有面對彼此之曲線狀的 5 邊緣。 24. 如申請專利範圍第2項之電漿顯示器面板，其中該第二 放電電極及該第三放電電極具有面對彼此之曲線狀的 邊緣。 25. 如申請專利範圍第23項之電漿顯示器面板，其中該等面 10 對的曲線狀邊緣之間的距離變化，係在該朝向較短距離 之方向中較小，而在朝向較長距離之方向中較大。 26. 如申請專利範圍第2項之電漿顯示器面板，其中使該等 面對邊緣之間的距離具有最小值之該第一放電電極及 該第二放電電極的角洛係為曲線狀。 15 27.如申請專利範圍第2項之電漿顯示器面板，其中使該等 面對邊緣之間的距離具有最小值之該第二放電電極及 該第二放電電極的角洛係為曲線狀。 28. 如申請專利範圍第2項之電漿顯示器面板，其中覆蓋住 該第一放電電極及該第二放電電極之介電層係由一氣 20 相薄膜沉積方法所形成。 29. 如申請專利範圍第27項之電漿顯示器面板，其中該介電 層的厚度小於或等於10微米。 30. 如申請專利範圍第2項之電漿顯示器面板，其中該等第 一放電電極設置於該等第一匯流排電極的兩側上而該 61 1278808 等第二放電電極設置於該等第二匯流排電極的兩側上。 31. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 放電電極係設置於各該等第一匯流排電極之一側上而 該第二放電電極係設置於各該等第二匯流排電極之設 5 有第一放電電極之側上。 32. 如申請專利範圍第2項之電漿顯示器面板，其中係包含 被配置成重疊於該等第一及第二匯流排電極之橫向隔 間而該等橫向隔間及該等縱向隔間係形成一二維格柵。 33. 如申請專利範圍第2項之電漿顯示器面板，其中係進一 10 步包含被配置在該未設有第一放電電極之第一匯流排 電極的側與該未設有第二放電電極之第二匯流排電極 的側之間的橫向隔間，且該等橫向隔間及該等縱向隔間 形成一二維格栅。 34. 如申請專利範圍第32項之電漿顯示器面板，其中該等隔 15 間的交會部為曲線狀且其寬度大於其他部分的寬度。 35. 如申請專利範圍第2項之電漿顯示器面板，其中該第一 匯流排電極及該第二匯流排電極與該第三匯流排電極 之交會部的寬度係比其他部分者更窄。 36. 如申請專利範圍第2項之電漿顯示器面板，其中該等第 20 三電極係配置在較靠近該等放電空間之側上。 37. 如申請專利範圍第3項之電漿顯示器面板，其中該等隔 間的高度不小於150微米且不大於300微米。 38. 如申請專利範圍第1項之電漿顯示器面板，其中該第二 基材包含溝槽，該等溝槽具有在該等第一及第二基材結 62 1278808 合在一起之後將該放電氣體密閉於該等放電空間中之 通道的作用。 39·如申請專利範圍第1項之電漿顯示器面板，其中該放電 氣體係由至少氖及氙構成而氙的混合比大於或等於 10%。 40·—種電漿顯示器裝置，包含：根據申請專利範圍第2項 之電漿顯示器面板；一第一驅動電路，其用於將_電壓 施加至設置於該等複數個晶胞中之各第一電極；_第二 驅動電路，其用於將一電壓施加至設置於該等複數個晶 鲁 胞中之各第二電極；及一第三驅動電路，其用於將一電 壓施加至没置於該等複數個晶胞中之各第三電極，其中 該第二驅動電路將一掃描脈衝順序性施加至各該等第 二電極，該第三驅動電路將一位址化脈衝與該掃描脈衝 同步地施加至各該等第三電極，並選定欲藉由造成一位 址化放電發生而點亮之晶胞，該放電發生於該等已施加 有掃描脈衝的第二電極與該等已施加有位址化脈衝的 第二電極之交會部，及 鲁 其中藉由交替式施加一維持脈衝至該第一電極及 該第二電極，該第一驅動電路及該第二驅動電路會致使 一維持放電重覆地發生於該等選定之欲點亮晶胞。 41· 一種用於驅動根據申請專利範圍第2項之電漿顯示器面 板之方法，包含··一重設期間，其用於藉由將一第一脈 衝施加至該第一電極與該第二電極之間來形成第一壁 電荷’藉以造成一放電發生於由各該等第-電極及各該 63 !278808 ”L及各_第三電極的交會部所界定之各晶 胞中；-位址化期間，其胁在藉由將一與該第二放電 電極附近的壁電何具有相同極性之第二脈衝施加至該 及藉㈣1該第二脈衝具有相反極性之第 脈衝知加至β亥第二電極，在欲點亮之該等晶胞中形成 第「壁電荷；及-維持放電期間’其用於藉由將一維持 脈衝父替式施加至該第—電極及該第二電極，造成一維 持放電重覆地發生於已為發光而形成第二壁電荷之該 專晶胞中。 10 42.如申請專利範圍第41項之驅動電浆顯示器面板之方 法，其中在該位址化期間中及該維持放電期間中，藉由 將一電壓脈衝施加至該第二電極，來造成—微弱放電發 生於尚未造成位址化放電發生之該等晶胞中。 43. 如申請專利範圍第“項之驅動電漿顯示器面板之方 15 法，其中在該位址化期間中欲施加至第二電極之該掃描 脈衝係具有一負極性，且該掃描脈衝之電位低於在該維 持放電期間中欲施加至該第二電極之該維持脈衝的電 位。 44. 如申請專利範圍第43項之驅動電漿顯示器面板之方 2〇 &，其中該纽期間包含—用於在各電_近形成-預 定壁電荷量之步驟及一用於調整該壁電荷量之步驟，及 其中在該調整壁電荷量之步驟期間欲施加至該第 二電極及該第三電極之間的最大電位差，係大於在該位 址化期間中欲施加至該第三電極之電位與除施加有該 64 1278808 掃描脈衝者以外之該第二電極的的電位之間的電位差。 45. —種電漿顯示器面板，包含：一第一基材；一第二基材， 其被配置為面對該第一基材且形成其中將一放電氣體 密閉在該第二基材與該第一基材之間的放電空間； 5 該第一基材包含： 第一電極，其由第一匯流排電極及設置為連接至該 等第一匯流排電極之第一放電電極所組成； 第二電極，其由第二匯流排電極及設置為連接至該 等第二匯流排電極之第二放電電極所組成； 春 10 一介電層，其覆蓋住該等第一及第二電極；及 第三電極，其設置於該介電層上且由在一實質上垂 直於該等第一及第二匯流排電極延伸方向之方向中延 伸之第三匯流排電極所組成，藉以交會該等第一及第二 匯流排電極；且第三放電電極設置為連接至該第三匯流 15 排電極，及 其中該第二放電電極及該第三放電電極具有面對 邊緣，該等邊緣之間的距離產生改變，而該第一放電電 ® 極及該第二放電電極具有面對邊緣，從一垂直於該等第 一及第二基材夂方向觀看時，該等邊緣之間的距離實質 20 上固定。 46. —種電漿顯示器面板，包含：一第一基材；一第二基材， 其被配置為面對該第一基材且形成其中將一放電氣體 密閉在該第二基材與該第一基材之間的放電空間； 該第一基材包含： 65 1278808 第一電極，其由第一匯流排電極及設置為連接至該 等第一匯流排電極之第一放電電極所組成； 第二電極，其由第二匯流排電極及設置為連接至該 等第二匯流排電極之第二放電電極所組成， 5 一介電層，其覆蓋住該等第一及第二電極；及 第三匯流排電極，其設置於該介電層上且在一實質 上垂直於該等第一及第二匯流排電極延伸方向之方向 中延伸，藉以交會該等第一及第二匯流排電極；及 其中該第二放電電極及該第三放電電極具有面對 10 邊緣，該等邊緣之間的距離產生改變，而該第一放電電 極及該第二放電電極具有面對邊緣，從一垂直於該等第 一及第二基材之方向觀看時，該等邊緣之間的距離實質 上固定。 47. 如申請專利範圍第46項之電漿顯示器面板，進一步包含 15 設置於該第二基材上之縱向隔間，該等隔間被配置成從 一垂直於該第一及第二基材之方向觀看時，為重疊於該 等第三匯流排電極的一邊緣而未重疊於該等第三匯流 排電極之另一邊緣的至少一部分，及 其中未重疊於該縱向隔間之該等第三匯流排電極 20 的邊緣與該第二放電電極之間的距離係改變。 48. 如申請專利範圍第45項之電漿顯示器面板，其中該第二 放電電極及該第二放電電極之間的距離在較靠近該弟 一放電電極之一側係較窄。 49. 如申請專利範圍第46項之電漿顯'示器面板，其中從一垂 66 1278808 直於該等第一及第二基材之方向觀看時，該第二放電電 極及該第三匯流排電極之間的距離在較靠近該第一放 電電極之一側係較窄。 50. 如申請專利範圍第45項之電漿顯示器面板，其中從一垂 5 直於該等第一及第二基材之方向觀看時，該第二放電電 極及一鄰近直行的該第三放電電極之間的距離係比該 第二放電電極及該第三放電電極的面對邊緣之間的最 大距離更寬。 51. 如申請專利範圍第46項之電漿顯示器面板，其中從一垂 10 直於該等第一及第二基材之方向觀看時，該第二放電電 極及一鄰近直行的該第三匯流排電極之間的距離係比 該第二放電電極及該第三匯流排電極的面對邊緣之間 的最大距離更寬。 52. 如申請專利範圍第45項之電漿顯、器面板，其中從一垂 15 直於該等第一及第二基材之方向觀看時，該第三放電電 極及該第二匯流排電極之間的距離係比該第二放電電 極及該第三放電電極的面對邊緣之間的最大距離更寬。 53. 如申請專利範圍第45項之電漿顯示器面板，進一步包含 隔間，當從一垂直於該等第二及第二基材之方向觀看 20 時，該等隔間係配置在該等第一及第二匯流排電極及該 等第三匯流排電極的交會部。 54. 如申請專利範圍第46項之電漿顯示'器面板，進一步包含 隔間，當從一垂直於該等第一及第二基材之方向觀看 時，該等隔間係配置在該等第一及第二匯流排電極及該 67 1278808 等第三匯流排電極的交會部。 55.如申請專利範圍第45項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極實質上具有一相同的外形 及一相同的面積。 5 56.如申請專利範圍第46項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極實質上具有一相同的外形 及一相同的面積。 57.如申請專利範圍第45項之電漿顯示器面板，其中該第一 放零屬極及該第二放電電極實質上為對稱。 10 58.如申請專利範圍第46項之電漿顯示器面板，其中該第一 放電電極及該第二放電電極實質上為對稱。 59. 如申請專利範圍第45項之電漿顯示器面板，其中該電漿 顯示器面板由三原色之晶胞構成以供彩色顯示用，及 其中從一垂直於該等第一及第二基材之方向觀看 15 時，該等第二放電電極及該等第三放電電極的面對邊緣 之間的距離係在不同原色的晶胞中具有不同的改變。 60. 如申請專利範圍第46項之電漿顯示器面板，其中該電漿 顯示器面板由三原色之晶胞構成以供彩色顯示用，及 其中從一垂直於該等第一及第二基材之方向觀看 20 時，該等第二放電電極及該等第三匯流排電極的面對邊 緣之間的距離係在不同原色的晶胞中具有不同的改變。 61. 如申請專利範圍第45項之電漿顯示器面板，其中該第三 放電電極及該第三匯流排電極係在一相同程序中產生。 62. 如申請專利範圍第45項之電漿||示器面板，其中該等第 68 1278808 一及第二放電電極為透明以使光穿過。 6 3.如申請專利範圍第4 6項之電漿顯示器面板，其中該等第 一及第二放電電極為透明以使光穿過。 64. 如申請專利範圍第45項之電漿顯示器面板，其中該等第 5 三放電電極為透明以使光穿過。 65. 如申請專利範圍第45項之電漿顯示器面板，其中覆蓋住 該等第一及第二電極之介電層係由一氣相薄膜沉積方 法形成。 66. 如申請專利範圍第46項之電漿顯示器面板，其中覆蓋住 鲁 10 該等第一及第二電極之介電層係由一氣相薄膜沉積方 法形成。 67. 如申請專利範圍第45項之電漿顯示器面板，其中該等第 一放電電極設置於該等第一匯流排電極的兩側上而該 等第二放電電極設置於該等第二匯流排電極的兩側上。 15 68.如申請專利範圍第46項之電漿顯示器面板，其中該等第 一放電電極設置於該等第一匯流排電極的兩側上而該 等第二放電電極設置於該等第二匯流排電極的兩側上。 β 69. 如申請專利範圍第45項之電漿顯示器面板，其中該第一 放電電極設置於各該等第一匯流排電極的一側上而該 20 第二放電電極設置於該等設有該第一放電電極之各第 二匯流排電極的側上。 70. 如申請專利範圍第46項之電漿顯示器面板，其中該第一 放電電極設置於各該等第一匯流排電極的一側土而該 第二放電電極設置於該等設有該第一放電電極之各第 69 1278808 二匯流排電極的側上。 71.:=顯示器裝置，包含:根據申請專利範圍第45項 ，電水‘4不器面板;一第一驅動電路，其用於將—電壓 施加至各第一電極；一第二驅動 施加至各第二電極；及一第三驅動電路，其用於將—電 壓施力口至各第三電極，其中該第二驅動電路將 10 15

衝順序性施加至各料第二電極，該第三驅動電路將一 位址化脈衝與該掃描脈衝同步地施加至各該等第 極，並選定欲藉由造成一位址化放電發生而點亮之晶 胞/亥放電發纽該等已施加有掃描脈衝的第二電極與 該等已施加有位址化脈衝的第三電極之交會部，及、 其中藉由交替式施加-維持脈衝至一維持脈衝至 該第-電極及該第二電極，該第—驅動電路及該第二驅 動電路係造成-維持放電重覆地發生於該等選定之欲 點党晶胞。

72· -種電漿顯示器裝置’包含：根據申請專利範圍第奸項 之電漿顯示器面板；一第一驅動電路，其用於將一電壓 施加至各第一電極；一第二驅動電路，其用於將一電壓 施加至各第二電極；及一第三驅動電路，其用於將一電 壓施加至各第三電極，其中該第二驅動電路將一掃描脈 衝順序性施加至各該等第二電極，該第三驅動電路將一 位址化脈衝與該掃描脈衡同步地施加至各該等第三匯 流排電極，並選定欲藉由造成一位址化放電發生而點亮 之晶胞，該放電發生於該等已施加有掃描脈衝的第二電 7〇 1278808 極與該等已施加有位址化脈衝的第三匯流排電極之交 會部，及 其中藉由交替式施加一維持脈衝至一維持脈衝至 。亥第電極及该第二電極，該第一驅動電路及該第二驅 5 動電路係造成一維持放電重覆地發生於該等選定之欲 點梵晶胞。 73.—種電漿顯不器裝置，包含：根據申請專利範圍第々項 之電漿顯示器面板；一第一驅動電路，其用於將一電壓 施加至各设置於複數個晶胞中之第一電極丨一第二驅動 1〇 電路’其驗將-電壓施加至各設置於複數個晶胞中之 第二電極；及-第三驅動電路，其用於將-電壓施加至 各設置於複數個晶胞中之第三電極，其中該第二驅動電 路將一掃描脈衝順序性施加至各該等第二電極，該第三 驅動電路將-位址化脈衝與該掃描脈衝同步地施加至 15 各該等第三電極，並選定欲藉由造成-位址化放電發生 ㈣亮之晶胞，該放電發生於該等已施加有掃描脈衝的 第一電極與該等已施加有位址化脈衝的第三電極之交 會部，及 又 其中藉由交替式施加一維持脈衝至一維持脈衝至 20 該第—電極及該第：電極，該第-㈣電路及該第二驅 動電路係造成-維持放電重覆地發生於該等選^之二點 亮晶胞。 74·-種用於驅動根據申請專利範圍第4項之電聚顯示哭面 板之方法’包含··-重設期間，其用於藉由將脈 71 1278808 衡施加至該第-電極與該第二電極 電荷，藉以造成—放電發生於由各8_成第-壁 =二電極、及各該等第三電極的交會部;=:? 胞中；—位址化期間，其用於在藉由將-㈣^^曰 電極附近的壁電荷具有相同極性之第二脈衝施加I該 第二電極’及藉由將—與該第二脈衝具有相反極性之第 三脈衝施加至該第三電極，在欲點亮之該等晶胞中形成 第二壁電荷；及-轉放電㈣，其祕藉由將一維持 脈衝交替式施加至該第-電極及該第二電極，造成一维 持放電重覆地發生於已為發光而形成第二壁電荷之該 等晶胞中。 5

10 75·如申請專利範圍第40項之電漿顯示器裝置，其中在施 加該掃描脈衝與該位址化脈衝之前，該第一驅動電路與 該第二驅動電路施加電壓至該等第一與第二電極以使 15 該等第一電極與該等第二電極間的一電壓差逐漸地改

變以造成該等第一放電電極與該等第二放電電極之間 的放電。 76·如申請專利範圍第75項之電漿顯示器裝置，其中在施 加該掃描脈衝與該位址化脈衝之前，該第一驅動電路與 2〇 該第二驅動電路施加電壓至該等第一與第二電極以使 該專弟一電極與該等第二電極間的一電壓差逐漸地改 變以造成該等第一放電電極與該等第二放電電極之間 的放電。 77·如申請專利範圍第41項之用於驅動電漿顯示面板之方 72 1278808 法，其中於該重設期間施加該第一脈衝逐漸地改變該等 第一電極與該等第二電極間的一電壓差。 78.如申請專利範圍第74項之用於驅動電漿顯示面板之方 法，其中於該重設期間施加該第一脈衝逐漸地改變該等 5 第一電極與該等第二電極間的一電壓差。

73 2006年6月 Iff C 圖。L… 1278808 第93127277號專利申請案說明書修正頁 七、指定代表圖： (一） 本案指定代表圖為：第（5 (二) 本代表圖之元件符號簡單說明: 11.. .Y放電電極 12.. .第二(Y)匯流排電極 13.. . X放電電極 14…第一 (X)匯流排電極 16.··第三(位址化)匯流排電極 17.. .位址化光傳輸電極(放電電極） 20.. .縱向隔間 d...距離 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：