KR20050028857A - 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20050028857A
KR20050028857A KR1020040074638A KR20040074638A KR20050028857A KR 20050028857 A KR20050028857 A KR 20050028857A KR 1020040074638 A KR1020040074638 A KR 1020040074638A KR 20040074638 A KR20040074638 A KR 20040074638A KR 20050028857 A KR20050028857 A KR 20050028857A
Authority
KR
South Korea
Prior art keywords
electrode
discharge
electrodes
bus
discharge electrode
Prior art date
Application number
KR1020040074638A
Other languages
English (en)
Other versions
KR100660073B1 (ko
Inventor
사사끼다까시
시바따마사유끼
다까모리다까히로
하라다히데끼
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004135321A external-priority patent/JP4339740B2/ja
Priority claimed from JP2004225550A external-priority patent/JP4262648B2/ja
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20050028857A publication Critical patent/KR20050028857A/ko
Application granted granted Critical
Publication of KR100660073B1 publication Critical patent/KR100660073B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

방전개시전압을 감소시킬 뿐만 아니라, 제조시 야기된 전극들 사이의 간격의 변동에 의하여 부정적인 영향을 받지 않고서 각각의 셀내에서 방전개시전압을 균일하게 만들 수 있는 PDP(plasma display panel)가 개시되며, 여기서, 방전공간에서 디스플레이를 위하여 방전이 선택적으로 발생하도록 야기되는 복수의 셀의 각각에 배치되는 한 쌍의 전극은 각각 방전을 위하여 배치된 대향하는 엣지들을 구비하며, 대향하는 엣지들 사이의 간격은 기판에 수직인 방향으로부터 보는 경우 변화하고 복수의 셀의 각각의 엣지들은 실질적으로 동일한 형상을 갖는다.

Description

플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치{PLASMA DISPLAY PANEL AND PLASMA DISPLAY APPARATUS}
본 발명은 퍼스널 컴퓨터 또는 워크 스테이션의 디스플레이 유니트, 평면TV, 광고, 정보, 등을 디스플레이하는 플라즈마 디스플레이로서 이용되는 AC형 플라즈마 디스플레이 장치(PDP 장치)에 관한 것이다.
AC형 컬러 PDP 장치에서, 디스플레이에 이용되는 셀을 선택하는 주기(어드레스 주기)와 디스플레이를 위하여 방전을 야기시켜 셀을 점등하는 디스플레이 주기(유지주기)가 분리되는 어드레스/디스플레이 분리 시스템이 널리 채용된다. 본 시스템에서는, 어드레스 주기동안 점등셀에 전하가 축적되며, 상기 전하를 이용하여 유지주기동안 디스플레이를 위하여 방전이 야기된다.
PDP 장치는: 제1 방향으로 확장하는 복수의 제1 전극이 서로 평행으로 배치되며 제1 방향에 수직인 제2 방향으로 확장하는 복수의 제2 전극이 서로 평행하게 배치되는 2 전극형 장치; 및 제1 방향으로 각각 번갈아서 서로 평행하게 확장하는 복수의 제1 전극 및 복수의 제2 전극이 배치되고 제1 방향에 수직인 제2 방향으로 확장하는 복수의 제3 전극이 서로 평행하게 배치되는 3 전극형 장치를 포함한다. 최근에, 3 전극형 PDP가 널리 이용된다. 더욱이, 보조적인 역할을 수행하는 전극들을 포함하여 3가지 이상의 전극을 갖는 구조가 고안되었다.
3 전극형 PDP의 일반적인 구조에서는, 제1 (X) 전극 및 제2 (Y) 전극은 교대로 서로 평행하게 제1 기판상에 배치되고, 제1 및 제2 전극에 수직인 방향으로 확장하는 제3 (어드레스) 전극은 제1 기판에 대향하는 제2 기판상에 배치되며, 상기 전극들의 각각의 표면은 유전체층으로 코팅된다. 제2 기판상에는, 제3 전극에 평행하게 확장하는 일방향 스트라이프 형상의 격벽들이 제3 전극들 사이에 더 배치되거나, 제3 전극 및 제1 및 제2 전극과 평행하게 배열되는 2차원 그리드 형상의 격벽들이 배치되어 셀들은 서로 분리되며, 격벽들 사이에 형광체층이 형성된 후, 제1 및 제2 기판은 서로 함께 결속된다. 따라서, 유전체층 및 형광체층, 또한, 격벽들이 제3 전극상에 형성되는 경우가 있을 수 있다.
제1 전극과 제2 전극 사이에 전압을 인가함으로써 각각의 셀내의 전극 근방의 전하(벽전하)를 균일하게 하고 제2 전극에 연속하여 스캔펄스를 인가하고 스캔펄스와 동기하여 제3 전극에 어드레스 펄스를 인가하여 제1, 제2 및 제3 전극 사이에 방전을 발생시킴으로써 점등되는 셀내에 벽전하(wall charge)를 선택적으로 잔류시키도록 어드레싱(addressing)이 수행된 후, 방전이 발생되는 인접하는 전극들이 교대로 역극성을 갖도록 하는 유지방전 펄스를 인가하여 어드레싱을 수행함으로써 벽전하가 잔류되는 점등셀내에 유지방전이 발생된다. 형광체층은 방전에 의해 발생되는 자외선에 의해 발광하며, 이는 제1 기판을 통해 보여진다. 이 때문에, 제1 및 제2 전극은 금속재료로 만들어진 불투명 버스전극 및 ITO막과 같은 투명전극으로 이루어지고, 형광체층에서 발생한 빛은 투명전극을 통하여 보일 수 있다. 일반적인 PDP 장치의 구조 및 동작은 공지되어 있으므로, 상세한 설명은 여기서 생략될 것이다.
예를 들어, PDP에서의 방전가스가 방전공간에 봉입되고 두 전극 사이에서 방전이 발생되는 경우, 임계전압(방전개시전압)은 두 전극 사이의 간격 d와 방전가스의 압력 p의 곱에 기하여 결정되는 것을 공지되어 있으며, 그 변화를 나타내는 그래프로 그려진 곡선은 파센곡선으로 지칭되며, 여기서 수평축은 곱을 나타내고 수직축은 방전개시전압을 나타낸다. 파센곡선에서, 방전전압은 두 전극 사이의 간격 d와 방전가스의 압력 p의 곱(pd)의 특정치에 대한 최소치에 도달하며 그런 상태를 파센 미니멈(Paschen minimum)이라 한다.
전술된 3전극형 PDP의 구성에서, 제1 및 제2 전극의 투명전극은, 일반적으로, 각각의 셀에서 전극의 엣지들이 서로 평행하게 대향하는 형상을 갖는다. 간격 d와 방전공간내의 방전가스의 압력 p에 의하여 정의된 파센곡선으로부터 방전전압이 획득되고 제1 및 제2 전극 사이의 방전개시전압이 결정된다. 이 경우, 곱 pd에 기하여 결정된 방전개시전압은, 각각의 셀에서의 곱 pd의 설계된 값이 동일한 경우에도 제조동안 야기된 간격 d의 변동에 기인하여 셀마다 상이하게 된다. 따라서, 실제 PDP 장치에서의 구동전압의 경우에는, 방전개시전압의 변동을 고려하여, 방전개시전압이 파센 미니멈보다 더 높게 설정되어 방전개시전압에 변동이 있는 경우에도 방전이 확실하게 발생되도록 한다.
예를 들어, 일본특허공개공보 제2001-84907 호에서는, 곱 pd는 3 전극형 PDP에서 파센 미니멈보다 더 크게 설정되는 것으로 개시된다.
3 전극형 PDP에서, 방전이 발생되는 제1 및 제2 전극의 쌍과 그에 인접하는 쌍 사이의 공간(역슬릿(reverse slit)으로 지칭)은 방전이 발생하는 것을 방지할 정도로 충분히 넓게 설정되지만, 일본특허공개공보 제2001-84906 호에서는 간격을 좁혀서 곱 pd가 파센 미니멈이 도달되는 값보다 더 작게 되고 방전개시전압은 증가하게 되어 역슬릿에서 방전이 발생하는 것을 방지하는 구성이 제안된다.
또한, 일본특허공개공보 제2001-52623 호에서는, 3 전극형 PDP에서 제1 및 제2 전극의 투명전극들 사이의 간격은 곱 pd가 파센 미니멈으로 되는 값으로 설정되는 것으로 개시된다.
전술된 바와 같이, 공지된 예들은 제1 및 제2 전극이 제1 기판상에 교대로 배치되고 제3 전극은 제2 기판상에 제1 및 제2 전극과 교차하도록 배치되는 3 전극형 PDP에서의 제3 방전전극들 사이의 거리를 개시하지만, 다양한 구성의 다른 PDP들이 제안된다. 예를 들어, 일본특허공개공보 제2003-36052 호는: 제1 방향으로 확장하는 복수의 제1 전극들이 서로 평행하게 배치되고, 그 위에 유전체층이 배치된 후, 제1 방향에 수직인 제2 방향으로 서로 평행하게 확장하는 복수의 제2 전극이 배치되며, 그 위에 유전체층이 더 배치되는 제1 기판; 및 제1 방향으로 확장하는 복수의 제3 전극들이 서로 평행하게 배치되어 제1 전극과 대향하며, 유전체층이 그 위에 배치되는 제2 기판을 포함하는 PDP를 개시한다. 이 구성에서는, 방전이 발생하는 제1 및 제2 전극들은 유전체층을 통하여 서로 교차하도록 구성되며, 교차점에서 두 전극들 사이의 거리는 제로(zero)이고 교차점으로부터의 거리가 멀어질 수록 두 전극들 사이의 간격은 점차로 증가된다. 이로 인하여, 파센 미니멈에 도달하는 지점이 있어야 한다.
또한, 일본특허공개공보 제2001-283735 호는: 제1 방향으로 확장하는 복수의 제1 버스 전극들이 서로 평행하게 배치되고 유전체층이 그 위에 배치된 후, 제1 방향에 수직인 방향으로 확장하는 복수의 제2 버스전극들이 서로 평행하게 배치되며 유전체층이 그 위에 배치되는 제1 기판; 및 격벽 및 형광체층을 갖는 제2 기판을 포함하는 2 전극형 PDP를 개시한다. 제1 및 제2 버스전극의 교차점에는, 각각 제1 및 제2 버스전극으로 접속되는 제1 및 제2 투명전극들이 배치되고 제1 및 제2 투명 전극들은 일정한 간격 d로 서로 대향하는 엣지들을 구비한다. 일본특허공개공보 제2001-283735 호에는, 제1 및 제2 투명 전극 사이의 간격 d는 특별히 개시되지 않으며, 파센곡선 및 파센 미니멈에 대한 개시가 없다.
전술된 문헌에서 개시된 구성에서, 두 투명한 전극의 엣지들은 유지방전이 발생되는 각각의 셀내에서 일정한 간격 d로 서로 대향하고 있다. 방전가스 압력이 p=13,300Pa인 경우, d=100㎛이면 파센 미니멈에 도달하고, 방전가스 압력이 p=67,000Pa인 경우(일반적으로 이용됨), 파센 미니멈에 도달하기 위하여 d를 20㎛로 설정할 필요가 있다. 그러나, 현재의 제조기술로는 제조과정에서 야기된 변동 때문에 일정한 간격을 안정적으로 형성하는 것이 용이하지 않다. 특히, 간격이 더 좁아지게 되는 경우, 인접하는 전극들이 단락될 가능성이 있다. 이것은 패널의 수율을 감소시킨다.
또한, 종래의 납 기반(lead-base)의 저융점 글래스를 이용하는 유전체는: 전극 사이의 간격이 작게 되면 내압이 충분하지 않게 되는 문제를 야기시킨다.
방전가스압력 p가 낮추어지는 경우, 간격 d가 증가되는 경우에도 파센 미니멈에 도달 할 수 있지만, 방전가스 압력 p의 감소는 일반적으로 발광효율 및 수명과 같은 성능을 저하시키므로 바람직하지 않다.
전술된 바와 같이, 유지방전이 발생되는 두 투명전극들의 엣지들은 일정한 간격 d로 서로 대향하는 종래기술에서는, 간격 d의 변동의 영향은 방지될 수 없다. 또한, 코팅 형광체의 두께의 변동으로 인하여, 대향하는 전극들 사이의 방전의 전압에서도 변동이 발생한다. 따라서, 각각의 픽셀에서 방전이 확실히 발생되도록 하기 위하여, 구동전압이 상승될 필요가 있지만, 그런 경우, 구동회로의 비용이 증가하므로 문제가 발생한다.
전술된 일본특허공개공보 제2003-30652호에 개시된 PDP에서, 버스전극에 대응하는 제1 및 제2 전극은 유전체층을 통하여 서로 교차하도록 형성되고 유지전극은 배치되지 않으므로, 방전은 버스전극들 사이에서 발생된다. 교차점 근방에서 파센 미니멈의 조건이 만족되지만, 제1 및 제2 전극은 서로 직각으로 교차하므로, 두 전극 사이의 거리는 교차점으로부터의 거리가 증가함에 따라 급격히 증가하고, 따라서, 교차점 근방에서만 방전이 발생되며 방전은 전술된 바와 같이 발생 및 전파되지 않는 경향이 있다. 또한, 형성되는 벽전하량이 제한되므로, 방전의 세기가 증가될 수 없는 문제가 발생한다.
본 발명의 목적은 현재의 방전가스 압력 p를 유지하면서 방전개시전압을 감소시키고 동시에 제조과정에서 야기된 전극들 사이의 간격의 변동의 영향이 없이 각각의 셀에서의 방전개시전압을 균일하게 함으로써 구동전압을 감소시키는 것이다.
또한, 또 다른 목적은 전술된 문제들에 대한 해결에 관한 것으로서, 배면기판의 구조의 설계 자유도의 증가, 패널 수명의 향상, 디스플레이 휘도의 향상, 제조 프로세스의 간소화, 구동회로의 간소화, 및 방전제어의 안정성 향상과 같은 몇 가지 성과를 동시에 이루는 것이다.
전술된 목적들을 이루기 위하여, 본 발명의 제1 측면의 플라즈마 디스플레이 패널(PDP)에서는 방전이 발생되는 한 쌍의 전극은 서로 대향하는 엣지들을 포함하고, 상기 대향 엣지들 사이의 간격은 변화하며 각각의 셀내의 전극의 형상은 실질적으로 동일한 것을 특징으로 한다. 엣지들 사이의 간격은 방전공간에 봉입된 방전가스의 압력과 상기 간격의 곱이 파센 미니멈의 양측에서 값을 취할 수 있게 설정된다.
즉, 본 발명의 제1 측면의 플라즈마 디스플레이 패널(PDP)은 제1 기판, 제1 기판과 대향하도록 배열되고 그 자신과 제1 기판의 사이에 방전가스가 봉입된 방전공간을 형성하는 제2 기판, 방전공간에 형성되며 디스플레이를 위하여 방전이 선택적으로 발생하는 복수의 셀, 및 방전을 제어하며 복수의 셀 각각에 배치되는 한 쌍의 전극을 포함하며, 상기 한 쌍의 전극은 그 사이에서 방전이 발생되는 서로 대향하는 엣지들을 구비하고, 제1 기판 및 제2 기판에 수직인 방향으로부터 보면 대향하는 엣지들 사이의 간격은 변화하며, 상기 엣지들은 복수의 셀 각각에서 실질적으로 동일한 형상을 갖는다.
본 발명의 제1 측면에 따르면, 한 쌍의 전극은 상기 대향하는 엣지들 사이의 간격이 변화하는 형상을 가지며, 곱 pd는 파센 미니멈의 양측에서 값을 가질 수 있도록 설정되므로, 대향하는 엣지들 사이의 간격의 변화가 있더라도, 파센 미니멈의 조건은 확실히 만족된다. 따라서, 모든 셀에서 파센 미니멈의 방전개시전압이 도달되므로 구동전압은 감소될 수 있고, 방전개시전압은 모든 셀에서 균일하게 될 수 있으며, 제조과정에서 야기된 변동의 영향은 무시될 수 있다.
일본특허공개공보 평7-29498 호에서는, 간격이 단계적으로 변화하는 방전을 위한 한 쌍의 전극을 구비하는 플라즈마 디스플레이 패널이 개시되지만, 파센 미니멈의 조건에 대한 언급은 없으며 방전을 위한 한 쌍의 전극들 사이의 거리는 셀마다 변화하므로 전체 스크린에서 균일한 디스플레이가 이루어질 수 없는 문제가 있다.
또한, 일본특허공개공보 평3-233829 호에서, 그 사이의 간격이 서로 상이한 복수의 돌출전극쌍을 포함하는 가스방전 디스플레이 소자가 개시되지만, 파센 미니멈의 조건에 대한 언급은 없으며 또한 돌출전극의 상단에서 발광이 개시되지만 발광이 전파하지 않는 문제가 있다.
이와는 대조적으로, 본 발명의 제1 측면의 플라즈마 디스플레이 패널에서는, 전극쌍(제1 방전전극 및 제2 방전전극)이 각각의 셀에서 실질적으로 동일한 형상을 가지고 대향하는 엣지들 사이의 간격이 변화하므로, 모든 셀내에서 파센 미니멈의 방전개시전압을 설정하는 것이 가능하다.
본 발명의 제1 측면의 구성이 3 전극형 PDP 장치에 적용되는 경우, 전술된 전극쌍은 각각 방전이 발생되는 X 전극 및 Y 전극에 대응하게 된다. 이 경우, 전극쌍은 제1 버스전극 및 제1 버스전극에 접속되도록 배치된 제1 방전전극으로 구성되는 제1 전극, 및 제2 버스전극 및 제2 버스전극에 접속되도록 배치된 제2 방전전극으로 구성되는 제2 전극을 구비하며, 상기 제1 방전전극과 상기 제2 방전전극 사이에서 유지방전이 발생된다. 이로 인하여, 제1 및 제2 방전전극 사이의 간격에 변동이 있는 경우에도 유지방전개시 전압을 파센 미니멈으로 설정하는 것이 가능하다. 유지방전은 다른 방전에 비하여 더 많은 전력을 소모하므로, 구동전압이 감소될 수 있다면, 전력소모의 감소 효과는 중요할 것이다.
본 발명의 제1 측면의 구성이 3 전극형 PDP 장치에 적용되는 경우, 두 가지 가능성 있는 구성이 있다. 상기 구성중 하나에서, 제3(어드레스) 전극은 제1 및 제2 전극이 배치되는 제1 기판상에 배치되며, 다른 구성에서는, 제3 전극은 제1 기판에 대향하는 제2 기판상에 배치된다.
제1 기판상에 제3 전극이 배치되는 경우, 제1 기판에 배치되고 제1 버스전극 및 제1 버스전극에 접속되도록 배치된 제1 방전전극으로 구성된 제1 전극, 및 제1 기판상에 배치되고 제2 버스전극 및 복수의 제2 버스전극에 접속되도록 배치된 제2 방전전극으로 구성되는 제2 전극이 배치되며, 또한, 유전체층을 통하여 제1 기판상의 제1 및 제2 전극상에 배치되고 제1 및 제2 버스전극 및 제3 버스전극에 접속되도록 배치되는 제3 방전전극과 교차하도록 제1 및 제2 버스전극이 확장하는 방향에 실질적으로 수직인 방향으로 확장하는 제3 버스전극으로 구성되는 제3 전극을 포함한다. 이 경우, 제1 및 제2 기판에 수직인 방향으로부터 보면, 제2 방전전극 및 제3 방전전극의 대향하는 엣지들 사이의 간격이 변화하도록 구성하는 것이 가능하다.
본 구성에서는, 제2 방전전극과 제3 방전전극 사이에 발생되는 어드레스 방전의 방전개시전압을 파센 미니멈으로 설정하는 것이 가능하다. 또한, 제2 방전전극 및 제3 방전전극은 유전체층을 통하여 배치되므로, 그들은 간격이 제로가 되는 경우(즉, 그들의 일 부분이 서로 중첩되는 경우라도)라도 단락되지 않는다.
제1 버스전극 및 제2 버스전극은 제3 버스전극과 교차하지만, 제3 버스전극과 중첩하도록 격벽들이 배치되므로, 제1 및 제2 버스전극과 제3 버스전극 사이에 방전이 발생되지 않는다. 격벽은 스트라이프 형상이고 제3 버스전극이 확장하는 방향으로 확장하는 것이거나 2차원 그리드 형상이고 각각 제1 및 제2 버스전극이 확장하는 방향 및 제3 버스전극이 확장하는 방향으로 확장하는 것일 수 있다. 2차원 그리드 형상의 격벽의 경우, 격벽의 교차점이 곡면을 가지도록 만들어져서 교차점의 폭이 다른 부분의 경우보다 더 크다면, 제1 및 제2 버스전극과 세3 버스전극 사이에서의 방전을 더욱 확실하게 방지하는 것이 가능하다.
제3 전극이 제2 기판상에 배치되는 구성은 종래에 일반적으로 이용되는 3 전극형 구성이다. 전술된 구성과 같이, 제1 및 제2 전극은 제1 기판상에 배치되고 유전체층으로 커버되며, 제1 및 제2 버스전극과 교차하도록 제1 및 제2 버스전극이 확장하는 방향에 실질적으로 수직인 방향으로 제3 전극이 제2 기판상에 배치된다.
이 경우, 제3 버스전극들 사이에는 격벽이 배치된다. 격벽은 스트라이프 형상이고 제3 버스전극이 확장하는 방향으로 확장하는 것이거나, 2차원 그리드(grid)형상이고 각각 제1 및 제2 버스전극이 확장하는 방향 및 제3 버스전극이 확장하는 방향으로 확장하는 것일 수 있다. 2차원 그리드 형상의 격벽의 경우, 격벽의 교차점이 곡면을 갖도록 만들어져 교차점의 폭이 다른 부분의 경우보다 더 크다면, 제1 및 제2 버스전극 및 제3 버스전극 사이의 방전을 더욱 확실하게 방지하는 것이 가능하다.
격벽들 사이의 홈은 형광체층으로 코팅되며 디스플레이는 제1 기판측으로부터 보인다. 이로 인하여, 제2 기판상의 형광체층에 의하여 생성된 가시광은 제1 기판을 통하여 보일 수 있으므로, 형광체층의 두께는 증가되고 변환효율이 향상된다.
제1 기판으로부터 디스플레이가 보이도록 하기 위하여, 제1 및 제2 방전전극들은 광을 전달하는 투명한 전극 또는 광을 통과시키는 개구부를 구비할 필요가 있다. 개구부가 배치되는 경우, 제1 및 제2 버스전극의 경우와 동일한 재료를 이용하여 동일한 층에 제1 및 제2 방전전극을 형성하는 것이 가능하므로, 공정수가 감소될 수 있다. 이것은 제1 기판상에 제3 전극이 배치되는 경우 제3 방전전극에 적용된다.
제1 내지 제3 방전전극의 형상에는 다양한 변형들이 있을 수 있다.
각각의 셀의 전극의 형상은 동일할 수 있지만, 제1 방전전극과 제2 방전전극의 대향하는 엣지들 사이의 간격이 증가하는 방향을 수직으로 또는 수평으로 인접하는 셀의 경우와 반대로 만드는 것이 권장된다.
제3 전극이 제2 기판상에 배치되는 경우, 하나의 셀내의 제3 전극을, 제1 및 제2 기판에 수직인 방향에서 보아 제1 및 제2 방전전극의 대향하는 엣지들의 중심으로부터 더 좁은 간격의 측으로 시프트되도록 배열하는 것이 권장된다.
더욱이, 예를 들어, 제1 및 제2 방전전극의 대향하는 엣지들 사이의 간격은 대략적으로 최소치로서 20㎛이고, 최대치로서 100㎛ 이하로, 또는 바람직하게는 50㎛ 이하로 설정된다. 제3 전극이 제1 기판상에 배치되는 경우, 제2 및 제3 방전전극의 대향하는 엣지들 사이의 간격은 대략적으로 최소치로서 0㎛이고 최대치로서 100㎛ 이하로, 또는 바람직하게는 50㎛ 이하로 설정된다. 제2 및 제3 방전전극들의 대향하는 엣지들 사이의 간격의 이하의 설명은 제3 전극들이 제1 기판상에 배치되는 것을 가정하고 주어진다.
제1 및 제2 방전전극 또는 제2 및 제3 방전전극의 대향하는 엣지들의 형상이 선형인 경우, 두 엣지는 바람직하게는 약 20°의 예각을 형성하는 것이 바람직하다.
제1 및 제2 방전전극 또는 제2 및 제3 방전전극의 대향하는 엣지들의 형상은 굽어지거나 계단모양일 수 있으며, 이 경우 간격은 단계적으로 변화한다. 엣지가 굽어지는 경우, 간격의 변화는 더 짧은 간격의 측을 향해서는 더 적고 더 긴 간격의 측을 향해서는 더 큰 것이 바람직하다.
대향하는 엣지들 사이의 간격이 가장 작게 되는 제1 및 제2 유지전극의 코너는 각각 굽어지게 만들어지는 것이 바람직하다.
또한, 제1 및 제2 유지전극 또는 제2 및 제3 방전전극이 두 쌍의 선형 엣지를 갖는 형상이 가능하며, 이 경우, 한 쌍의 엣지는 예각을 형성하도록 만들어지고, 다른 쌍의 엣지는 둔각(즉, 엣지는 90°보다 더 큰 각도로 형성됨)으로 형성되도록 만들어진다.
또한, 제1 기판상에 제3 전극이 배치되는 경우, 제1 및 제2 버스전극과 제3 버스전극의 교차점에서의 폭을 다른 부분의 경우보다 더 좁게 함으로써 구동용량을 감소시키는 것이 바람직하다.
제1 및 제2 전극을 커버하는 유전체층은 기상증착법에 의하여 형성된 유전체층이고 절연파괴의 가능성이 없이 높은 내압을 갖도록 만들어질 수 있어 유전체층은 전극을 형성하기 위하여 에칭법이 이용되는 경우에도 침식되지 않는다.
또한, 본 발명의 제1 측면은 일본특허 제2801893 호에 개시된 소위 ALIS 시스템 PDP 장치에 적용될 수 있으며, 여기서는 제1 버스전극과 제2 버스전극 사이의 모든 공간이 디스플레이 라인으로서 이용된다. 이 경우, 제1 방전전극의 각각은 그 양측에 제1 방전전극이 배치되고, 제2 버스전극의 각각은 그 양측에 제2 방전전극이 배치된다. 이 경우, 스트라이프 형상의 격벽이 배치될 수 있지만 2차원 그리드상의 격벽이 배치되는 경우, 제1 버스전극과 제2 버스전극을 교대로 중첩시키기 위하여 횡격벽(transverse partition)이 더 배열되어야 한다.
또한, 본 발명은 통상의 3전극형 PDP장치에도 적용될 수 있으며, 이 경우 제1 버스전극의 일 측과 제2 버스전극의 타측 사이의 공간은 디스플레이 라인으로서 이용된다. 이 경우, 제1 버스전극의 각각의 일 측에 제1 방전전극이 배치되고 제1 방전전극이 배치되는 측에 가까운 제2 버스전극의 각각의 일 측에 제2 방전전극이 배치된다. 또한 이 경우, 스트라이프 형상 및 2차원 그리드 형상의 격벽이 제공될 수 있으며, 2차원 그리드 형상의 격벽이 배치되는 경우, 제1 방전전극이 배치되지 않는 제1 버스전극의 측과 제2 방전전극이 배치되지 않는 제2 버스전극의 측 사이의 공간에 횡격벽이 더 배열되어야 한다.
제1 기판상에 제3 전극이 배치되는 경우, 방전공간에 가까운 측에 제3 전극이 배열되는 것이 바람직하다.
제1 기판상에 제3 전극이 배치되는 경우, 격벽의 높이는 종래의 3전극형 PDP보다 더 높고 150㎛ 이상 300㎛ 이하로 되는 것이 바람직하다. 이로 인하여, 제2 기판상에 형성되는 형광체층은 제1 기판상에 발생되는 방전으로부터 분리되고, 방전으로 인한 형광체의 손상이 완화될 수 있으며, 동시에, 형광체가 코팅되는 면적이 증가될 수 있으므로 발광휘도가 증가될 수 있다.
제1 및 제2 기판이 서로 결속된 후, 배기 및 방전가스 주입을 위한 통로를 형성할 필요가 있다. 제1 기판상에 제3 전극이 배치되는 경우, 제2 기판상에 전극이 없으므로 제2 기판에 형광체를 도포함과 동시에 방전이 발생되는 공간으로서 기능을 하는 홈 및 배기 및 방전가스 봉입을 위한 통로로서 기능하는 홈을 형성하기 위하여 제2 기판에 직접 새기는 것이 가능하므로 제조프로세스가 간략화될 수 있다. 또한, 이 구성에서, 제1 및 제2 기판이 서로 결속되는 경우 그 갭이 매우 작으므로, 밀봉재료(seal material)는 극히 얇게 만들어질 수 있다. 이로 인하여, 종래의 밀봉재료의 두께는 격벽의 높이와 동일하므로, 밀봉재료로서 저융점 글래스를 이용할 필요가 없고, 밀봉재료의 선택에 제한이 없으므로 재료선택의 범위가 넓어질 수 있다. 전술된 바와 같이, 제2 기판에 홈이 새겨지는 프로세스를 이용하여, 제1 및 제2 기판의 유전체층, 격벽 및 밀봉재료로서, 글래스 재료(납을 포함)를 이용할 필요가 없고, 비납화 패널 제조의 가능성이 있다.
방전가스는 적어도 네온(Ne) 및 크세논(Xe)을 포함하는 조성을 갖고 Xe의 혼합비는 10% 이상인 것이 바람직하다. 이로 인하여, 휘도를 향상시키면서 파센 미니멈 방전에 의한 전압상승을 방지할 수 있다.
제1 내지 제3 전극을 구비한 플라즈마 디스플레이 패널을 이용하는 PDP 장치는, 제1 전극들로 공통으로 전압을 인가하는 제1 구동회로, 제2 전극들로 전압을 인가하는 제2 구동회로 및 제3 전극들로 전압을 인가하는 제3 구동회로를 포함하며, 상기 제2 구동회로는 스캔펄스를 연속하여 제2 전극들로 인가하고, 제3 구동회로는 스캔펄스와 동기하여 어드레스 펄스를 제3 전극들로 인가하여 스캔펄스가 인가된 제2 전극과 어드레스 펄스가 인가된 제3 전극의 교차점에서 셀내에 어드레스 방전을 발생시킴으로써 점등되는 셀을 선택하며, 제1 구동회로 및 제2 구동회로는 제1 전극과 제2 전극으로 교대로 유지펄스를 인가함으로써 선택된 점등셀에서 반복적으로 유지방전을 발생시킨다.
방전의 제어의 경우, 방전의 속도를 높이고 안정화시키기 위하여 다양한 구동방법이 적용될 수 있다(예를 들면, 어드레스 방전과 유지방전 사이에 어드레스 방전이 발생되지 않은 셀내에서 약한 방전이 발생되는 구동방법).
또한, 어드레스 주기동안 제2 전극에 인가되는 스캔펄스가 부의 극성을 가지고 그 전위는 유지방전 주기동안 제2 전극으로 인가되는 유지펄스의 전위보다 더 낮은 것이 바람직하다. 이 때문에, 어드레스 방전이 확실하게 발생하도록 하는 것이 가능하다.
또한, 리셋 주기는 각각의 전극 근방에 미리 결정된 벽전하량을 형성하는 프로세스 및 벽전하량을 조절하는 프로세스로 구성되며, 벽전하량을 조절하는 프로세스에서 제2 및 제3 전극 사이에 인가되는 최대 전위차는 어드레스 주기동안 제3 전극으로 인가되는 전위와 스캔펄스가 인가되는 제2 전극 이외의 제2 전극의 전위 사이의 전위차보다 더 크게 된다. 이 때문에, 선택되지 않은 셀내에서 어드레스 방전이 발생하는 것을 방지할 수 있다.
동일한 층에 배치되는 X 방전전극 및 Y 방전전극의 대향하는 엣지들 사이의 간격이 전술된 바와 같이 변화하는 경우, 간격이 더 좁아지는 측에서 X 방전전극 및 Y 방전전극의 대향하는 엣지들 사이에 단락이 발생하므로 현재의 제조기술로 플라즈마 디스플레이 패널이 제조되는 경우 플라즈마 디스플레이 패널의 수율이 감소되는 것은 명백하다. 이 문제는 제조기술의 진보에 의하여 해결될 것이지만, 높은 수율로 상기 제1 측면의 플라즈마 패널을 제조하는 것은 어렵다. 본 발명의 제2 측면의 플라즈마 디스플레이 패널은 현재의 제조기술로 플라즈마 디스플레이 패널이 제조되는 경우 제조수율이 감소되지 않고 어드레스 방전의 방전개시전압이 파센 미니멈으로 설정되는 구성을 갖는다.
본 발명의 제2 측면의 플라즈마 디스플레이 패널은: 제1 기판; 제1 기판에 대향하도록 배열되고 제1 기판과의 사이에 방전가스가 봉입되는 방전공간을 형성하는 제2 기판(제1 기판은 제1 버스전극 및 제1 버스전극에 접속되도록 배치되는 제1 방전전극으로 구성되는 제1 전극; 제2 버스전극 및 제2 버스전극에 접속되도록 배치되는 제2 방전전극으로 구성되는 제2 전극; 제1 및 제2 전극을 커버하는 유전체층; 및 유전체층상에 배치되며 제1 및 제2 버스전극과 교차하도록 제1 및 제2 버스전극이 확장하는 방향에 실질적으로 수직인 방향으로 확장하는 제3 버스 전극으로 구성되는 제3 전극을 포함함); 및 제3 버스전극에 접속되도록 배치되는 제3 방전전극을 포함하도록 구성되며, 제1 및 제2 기판에 수직인 방향으로부터 보는 경우, 제2 방전전극 및 제3 방전전극은 대향하는 엣지들을 구비하고, 엣지들 사이의 간격은 변화하며, 제1 방전전극 및 제2 방전전극은 대향하는 엣지들을 구비하고, 엣지들 사이의 간격은 일정하다.
상기의 구성에서, 제3 전극은 제3 버스전극에 의해서만 구성될 수 있어 제2 방전전극과 제3 버스전극의 대향하는 엣지들 사이의 간격이 변화한다.
상기 제2 측면에 따르면, 제2 방전전극과 제3 방전전극(또는 제3 버스전극) 사이에서 발생되는 어드레스 방전의 방전개시전압을 파센 미니멈으로 설정할 수 있다. 또한, 유전체층을 통하여 제2 방전전극 및 제3 방전전극(또는 제3 버스전극)이 배치되므로, 그들은 간격이 제로(즉, 그 일부가 서로 중첩되는 경우라도)로 되는 경우라도 단락되지 않는다. 제1 방전전극 및 제2 방전전극의 대향하는 엣지들은 평행하고 그 간격은 비교적 크므로, 제1 방전전극과 제2 방전전극 사이에 단락이 발생하지 않는다.
제2 방전전극 및 제3 방전전극(또는 제3 버스전극)의 대향하는 엣지들 사이의 간격은 제1 방전전극에 더 가까운 측에서 더 좁게 되는 것이 바람직할 수 있다. 이 구성에 따르면, 제2 방전전극과 제3 방전전극(또는 제3 버스전극) 사이의 어드레스 방전은 제1 방전전극에 가까운 위치에서 발생하며, 어드레스 방전은 제1 방전전극과 제2 방전전극 사이에 방전을 용이하게 유도한다.
하나의 인접하는 컬럼의 제2 방전전극과 제3 버스전극 사이의 간격은 제2 방전전극 및 제3 방전전극(또는 제3 버스전극)의 대향하는 엣지들 사이의 최대의 간격보다 더 넓다. 이 구성에 따르면, 인접 컬럼의 제2 방전전극과 제3 방전버스전극 사이의 잘못된 방전을 피할 수 있다.
제3 방전전극과 제2 버스전극 사이의 간격은 제2 방전전극과 제3 방전전극의 대향하는 엣지들 사이의 최대의 간격보다 더 넓은 것이 바람직할 수 있다. 이 구성에 따르면, 제3 방전전극과 제2 버스전극 사이의 잘못된 방전을 피할 수 있다.
제1 및 제 2 버스전극과 제3 버스전극의 교차점에 격벽이 더 배열되는 것이 바람직할 수 있다. 이 구성에 따르면, 제1 및 제2 방전전극과 제3 버스전극 사이의 잘못된 방전을 피할 수 있다.
본 발명의 특성 및 장점은 첨부도면과 연계된 이하의 설명으로부터 더욱 명백히 이해될 것이다.
본 발명의 제1 실시예에서, 본 발명은 일본특허 제 2801893호에 개시된 ALIS 시스템 PDP 장치에 적용되며, 여기서는 제1 및 제2 전극(X 및 Y 전극)과 함께 제1 기판(투명기판)상에 제3 전극(어드레스 전극)이 배치된다. ALIS 시스템은 전술된 문헌에 개시되므로 상세한 설명은 여기서는 생략된다.
도 1은 본 발명의 제1 실시예의 플라즈마 디스플레이 장치(PDP 장치)의 일반적인 구성을 도시하는 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널(30)은 횡방향(길이방향)으로 확장하는 제1 전극(X전극)군 및 제2 전극(Y전극)군 및 종방향으로 확장하는 제3 전극(어드레스 전극)군을 포함한다. X전극군 및 Y전극군은 교대로 배열되며 X전극의 수가 Y전극의 수보다 하나 더 많다. X전극군은 제1 구동회로(31)에 접속되며 홀수번호 X전극군과 짝수번호 X전극군으로 나누어지며, 각각의 군은 공통으로 구동된다. Y전극군은 제2 구동회로(32)에 접속되고 스캔펄스가 각각의 Y전극에 순차적으로 인가되며 동시에, 스캔펄스가 인가되는 경우 이외에는 Y전극군은 홀수번호 Y전극군과 짝수번호 Y전극군으로 나누어지며, 각각의 그룹은 공통으로 구동된다. 어드레스 전극군은 제3 구동회로(33)에 접속되고 스캔펄스와 동기하여 어드레스 펄스가 독립적으로 인가된다. 제1 내지 제3 구동회로(31 내지 33)는 제어회로(34)에 의하여 제어되며 각각의 회로는 전원회로(35)로부터의 전력이 공급된다.
도 2는 플라즈마 디스플레이 패널(PDP)(30)의 분해사시도이다. 도시된 바와 같이, 전면(제1) 글래스 기판(1)상에는, 횡방향으로 확장하는 제1(X) 버스전극(14) 및 제2(Y) 버스전극(12)이 서로 평행하게 교대로 배열된다. X 및 Y 버스전극(14 및 12)과 중첩하도록 X 및 Y 광투과성 전극(방전전극)(13 및 11)이 배치되며, X 방전전극(13) 및 Y 방전전극(11)의 일부는 각각 X 버스전극(14) 및 Y 버스전극(12)의 양측으로부터 돌출되어 있다. 예를 들어, X 및 Y 버스전극(14 및 12)은 금속층으로 형성되고, 방전전극(13 및 11)은 ITO층막 등에 의하여 형성되며, X 및 Y 버스전극(14 및 12)의 저항치는 방전전극(13 및 11)의 저항치 이하이다. 이하, X 버스전극(14)의 양측으로부터 돌출한 X 방전전극(13)의 부분 및 Y 버스전극(12)의 양측으로부터 돌출한 Y방전전극(11)의 부분은 각각 간략히 X 방전전극(13) 및 Y 방전전극(11)으로 지칭된다.
방전전극(13 및 11), 및 버스전극(14 및 12)상에는, 그들을 커버하도록 제1 유전체층(15)이 형성된다. 제1 유전체층(15)은 가시광 등을 통과시키는 SiO2로 구성되고, 기상증착법에 의해 형성된다. 제1 유전체층(15)을 형성하기 위한 기상증착법 가운데, CVD법, 특히 플라즈마 CVD법이 적절하며, 이 방법을 이용하여, 제1 유전체층(15)의 두께를 대략 10㎛ 이하로 만드는 것이 가능하다. 일반적으로, 종래의 기상증착법 이외의 방법에 의하여 형성된 유전체층의 두께는 대략 30㎛이다. 최근에, 전계 시뮬레이션(electric field simulation)에 의하여 밝혀진 바로는 유전체의 표면에 형성되는 전계의 형상은 유전체층의 두께의 영향으로 인하여 반드시 전극의 형상에 따르는 것은 아니라는 것이다. 즉, 유전체층이 두꺼운 경우, 유전체상의 전계를 정확히 제어하는 것은 어렵고 또한 파센 미니멈의 조건을 충족하도록 인접 전극들 사이의 간격을 설정하는 것도 어렵다. 이와는 대조적으로, 기상증착법에 의하여 형성된 유전체층은 얇으므로, 유전체층상의 전계를 정확히 제어하는 것이 가능하며 파센 미니멈의 조건을 설정하는 것이 용이하다.
제1 유전체층(15)상에는, 버스전극(14 및 12)과 교차하도록 제3(어드레스) 버스전극(16) 및 어드레스 광투과전극(방전전극)(17)이 배치된다. 어드레스 버스전극(16) 및 어드레스 방전전극(17)은 서로 중첩하도록 배치되며 어드레스 방전전극(17)의 일부는 어드레스 버스전극(16)으로부터 돌출되어 있다. 어드레스 버스전극(16)은 예를 들면, 금속층으로 형성되고, 어드레스 방전전극(17)은 ITO층막 등으로 형성되며, 어드레스 버스전극(16)의 저항치는 어드레스 방전전극(17)의 저항치 이하이다. 유사하게, 어드레스 버스전극(16)의 양측으로부터 돌출한 어드레스 방전전극(17)의 부분은 간략히 어드레스 방전전극(17)으로 지칭된다.
상하단에 x 방전전극 뿐 아니라 Y 방전전극이 배치되지 않지만 더미(dummy)전극으로서 복수의 X 및 Y 버스전극이 배치되거나, 또는 좌우단에 어드레스 방전전극이 배치되지 않지만 더미전극으로서 복수의 어드레스 버스전극이 배치되는 경우가 있다.
기상증착법에 의하여 형성된 제1 유전체층(15)의 표면은 평활하고 X전극군 및 Y전극군을 형성하는 것이 용이하다. 또한, 제1 전극층(15)은 플루오르화 수소산 이외에는 습식 에천트(wet etchant)에 의하여 부식되지 않으므로 X전극군 및 Y전극군을 형성하는 프로세스에서도 변질되지 않는 경향이 있다. 또한, 기상증착법에 의하여 형성된 제1 유전체층(15)은 베이킹에 의하여 형성된 일반적으로 이용되는 종래의 유전체층보다 더 얇으므로, 제1 유전체층(15)의 경사부에서 높이차가 작으며 또한 이런 관점에서, 어드레스 전극군을 형성하는 것이 용이하다. 더욱이, 유전율은 일반적인 납 기반의 저융점 글래스 경우의 약 3분의 1 정도로 낮으므로, 유전체층을 사이에 끼우도록 양측에 전극이 형성되는 경우에도 용량의 증가가 작으며, 구동이 용이하다.
어드레스 전극 그룹 위에는, 기상증착법에 의하여 제2 유전체층(18)이 형성되고, MgO와 같은 보호층(19)이 그 위에 더 형성된다. 보호층(19)은 이온충격에 의하여 전자를 방출시켜 방전을 발생시키며 방전전압이 감소되고, 방전지연이 어느 정도 방지되는 등의 효과를 갖는다. 이 구조에서는, 모든 전극들이 보호층(19)으로 커버되므로, 전극군이 음극이 되는 경우에도 보호층의 효과를 이용하여 방전이 발생하도록 하는 것이 가능하다. 전술된 바와 같이, 기상증착법에 의하여 형성된 제1 유전체층(15)의 양측에 전극을 배치하는 것이 용이하며 유전체층(15)은 가시광을 용이하게 투과시키므로 전면기판으로서 이용될 수 있다.
한편, 배면(제2) 기판(2)상에는, 격벽(20)이 종방향으로 형성된다. 격벽(20) 및 배면기판(2)에 의하여 형성된 홈의 측면 및 저면은 방전시 발생된 자외선에 의하여 여기되고, 각각 적색, 녹색 및 청색 가시광을 발생시키는 형광체층들(21, 22 및 23)중 하나로 코팅된다.
도 3은 제1 실시예의 PDP(30)의 부분적인 종단면도이고 도 4는 그 부분적인 횡단면도이다. 전면기판(1) 및 배면기판(2)은 밀봉재료(24)에 의하여 봉착되고 Ne, Xe 및 He과 같은 방전가스는 격벽(20)에 의하여 둘러싸인 방전공간(25)에 봉입된다. Xe의 혼합비는 방전가스에서 10% 이하인 것이 바람직하다. 어드레스 버스전극(16)은 종격벽(20)과 중첩하도록 배열된다. 도시된 바와 같이, 어드레스 전극군은 X전극군 및 Y전극군보다 방전공간에 더 가까운 측에 배열된다.
도 5는 하나의 셀의 구조 및 전극의 형상을 도시하는 부분평면도이다. 도시된 바와 같이, Y 버스전극(12) 및 X 버스전극(14)은 서로 평행하게 교대로 배열되고 Y 광투과 방전전극(11) 및 X 광투과 방전전극(13)은 각각 버스전극의 각각의 양측으로부터 돌출한다. 서로 대향하도록 돌출한 Y 방전전극(11) 및 X 방전전극(13)이 형성되어 대향하는 엣지들 사이의 간격은 점차 변화, 즉, 엣지들 사이의 간격은 복수의 값을 가진다. X 방전전극과 버스전극의 접속부 및 Y 방전전극과 버스전극의 접속부는 다른 부분들보다 더 좋게 만들어진다. 본 실시예에서, 전극(11 및 13)의 대향하는 엣지들은 90°보다 작은 예각을 형성하도록 구성되어 두 엣지는 일단에서는 가깝고 타단에서는 서로 미리 결정된 간격 d 만큼 떨어지게 된다. 예를 들어, 전극들 사이의 간격 d는 양 엣지의 근접단에서 대략 20㎛이고, 타단에서는 대략 100㎛, 또는 바람직하게는 50㎛인 것이 바람직하다. 전극(11 및 13)의 대향하는 엣지들의 길이가 대략 100㎛가 됨에 따라, 대향하는 전극 엣지들이 형성하는 각도는 90°보다 매우 작은 예각이며 그 각도는 대략 20°인 것이 바람직하다. 후술되는 바와 같이, 전극들 사이의 간격 d는 파센의 법칙에 따라 봉입되는 방전가스의 압력과의 관계에 기하여 결정되는 값이며, 이 치수는 일 예이다. 더욱이, 선형 엣지 대신에, 전극간의 간격이 변화하는 한, 대향하는 엣지들은 후술되는 바와 같은 계단형상으로 되거나, 또는 굽어질 수 있다. 계단 형상의 엣지의 경우에, 대향하는 엣지들은 서로 평행이고 엣지에 의하여 형성된 각도는 대략 0°이다.
X 및 Y 버스전극(14 및 12), 및 X 및 Y 방전전극(13 및 11)상에는, 제1 유전체층(15)이 형성되고, X 및 Y 버스전극(14 및 12)에 실질적으로 수직인 방향으로 확장하는 어드레스 버스전극(16) 및 어드레스 방전전극(17)이 그 위에 배치되며, 도시되는 바와 같이, 어드레스 방전전극(17)은 Y 방전전극(11)과 대향하도록 어드레스 버스전극(16)으로부터 돌출한다. Y 방전전극(11) 및 어드레스 버스전극(16)은 대향하는 엣지들 사이의 간격이 단계적으로 변화, 즉 엣지들 사이의 간격이 계속적으로 변화하며 간격은 복수의 상이한 값을 갖게 되도록 형성된다. 본 실시예에서, 전극(11 및 17)의 대향하는 엣지들은 90°보다 작은 예각을 형성하도록 구성되어 양쪽 엣지들은 일 단에서 근접하고 타단에서는 서로 미리 결정된 간격 d 만큼 떨어져있게 된다. Y 방전전극(11)과 어드레스 방전전극(17)이 사이에 있는 제1 유전체층(15)에 의하여 서로 격리되므로, 전극들 사이의 간격은 양쪽 엣지들의 근접단에서 제로가 될 수 있다. 타단에서의 간격은 대략 100㎛ 또는 바람직하게, 50㎛이다. 전극(11 및 13)의 대향하는 엣지들의 길이가 대략 100㎛ 이므로, 대향하는 전극 엣지들이 형성하는 각도는 90°보다 작은 예각이며, 바람직하게는 그 각도는 대략 20°이다. X 방전전극 및 Y 방전전극의 경우와 유사하게, 전극들 사이의 간격 d는 파센의 법칙에 따라, 봉입되는 방전가스의 압력과의 관계에 기하여 결정된 값이며, 이 치수는 일 예이다. 또한, 선형엣지 대신에, 대향하는 엣지들은 전극들 사이의 거리가 변화하는 한 계단형상 또는 굽어진 형상일 수 있다. 계단형상의 엣지인 경우, 대향하는 엣지들은 서로 평행이며 엣지에 의하여 형성된 각도는 대략 0°이다.
또한, Y 방전전극(11) 및 어드레스 방전전극의 대향하는 엣지들 사이의 거리는 제1 방전전극에 더 가까운 측에서 더 좁아진다. 따라서, Y 방전전극(11)과 어드레스 방전전극(17) 사이의 어드레스 방전은 제1 방전전극에 가까운 위치에서 발생한다. 이 방전은 X 방전전극(13)과 Y 방전전극(11) 사이의 방전을 용이하게 포함한다.
어드레스 버스전극(16)은 횡방향에서 픽셀들을 분리하는 종격벽들(20)과 중첩하도록 배열된다. 이로 인하여, 어드레스 버스전극(16)과 X 및 Y 버스전극(14 및 12)의 교차점은 종격벽(20)으로 커버되며 방전공간에 노출되지 않는다. 이로 인하여, 버스전극을 기점으로 하는 방전의 발생이 방지될 수 있다. 어드레스 버스전극(16)과 X 및 Y 버스전극(14 및 12)의 교차점의 폭이 다른 부분들의 경우보다 더 좁게 만들어지면, 구동용량은 감소될 수 있다.
본 발명의 동작원리는 도 6을 참조하여 이하에 설명된다. 도 6에서, 수평축은 방전이 발생되는 두 전극 사이의 간격 d와 방전공간의 방전가스 압력 p의 곱 pd를 나타내고, 수직축은 곱 pd에 대응하는 방전개시전압을 나타내며, 그래프는 파센곡선으로 지칭된다. 방전가스는 네온(Ne), 크세논(Xe), 헬륨(He), 등의 혼합가스이다. 방전가스의 조성(혼합비)이 일정한 경우, 전극 사이의 간격 d 및 방전가스 압력 p가 변화하면, 방전개시전압은 곱 pd에 따라 변화하며 곡선은 도 6에 도시된 바와 같이 아래 방향으로 볼록하므로, 최소 방전개시전압이 존재한다. 방전개시전압이 최소가 되는 지점은 일반적으로 파센 미니멈으로 지칭된다. 예를 들어, Xe의 분압이 증가하는 식으로 방전가스의 혼합비가 변화하는 경우, 방전개시전압이 증가하는 경향이 억제되지만, 방전개시전압의 변화는 파센 미니멈에서 작다.
일반적으로, 전술된 문헌에서 개시된 바와 같이, AC형 컬러 PDP에서, d는 일정하게 되도록 설계되고 곱 pd는 파센 미니멈의 우측에 위치되도록 설정된다. 이것은 제조과정에 발생된 전극간의 간격 d의 변동이 있는 경우라도 곱 pd에 대한 전압의 변화가 오직 일 방향(즉, 전압증가 방향 또는 전압감소 방향)으로 되도록 영역이 선택되기 때문이다. 곱 pd의 p 및 d의 일 예로서, 대략 67,000 Pa 및 100㎛가 각각 선택된다. 이 경우, 전극간의 간격이 일정한 것으로 가정되면, 파센 미니멈에서의 방전가스 압력은 대략 13,300 Pa이다. 이와 대조적으로, 방전가스 압력이 67,000 Pa로 설정되면, 전극간의 간격 d는 대략 20㎛이다. 따라서, 방전가스 압력이 67,000 Pa로 설정이 되고 본 실시예와 같이 두개의 광투과성 전극의 대향하는 엣지들 사이의 간격은 0㎛ 내지 100㎛ 사이에서 변화하는 경우, 간격이 변화하는 동안 방전개시전압이 파센 미니멈에 도달하는 전극간 거리가 반드시 존재하며 그 결과 저전압 방전이 발생된다. 더욱이, 방전가스 압력 p가 40,000 Pa로 설정되면, 파센 미니멈에 도달하는 전극간 거리는 대략 30㎛이므로, 전극간 거리가 20㎛ 내지 100㎛ 사이에서 변화하는 동안 방전개시전압이 파센 미니멈에 도달하는 전극간 간격이 반드시 존재하며, 그 결과 저전압의 방전이 발생될 수 있다.
제조과정에서 발생된 전극치수의 변동이 있는 경우에도, 파센 미니멈에서 방전이 확실히 발생되며, 따라서, 각각의 셀내에서의 방전의 변동은 감소된다. 더욱이, 전극간 거리 d는 작으므로, 전압이 인가되는 순간과 방전이 실제로 발생되는 순간 사이의 시간의 지연이 감소된다. 이로 인하여, 특히 어드레싱에 필요한 시간이 단축될 수 있으므로, 유지방전의 횟수를 증가시켜 휘도를 높이거나 단계수를 증가시키는 것이 가능할 것이다.
본 실시예에서는, 도 5에 도시된 바와 같이, 방전이 발생되는 두 방전전극의 대향하는 엣지들은 일 단에서는 서로 근접하게 만들어지고 타단에서는 대략 100㎛ 떨어지도록 예각을 형성하는 두 표면을 따라 분리되며, 따라서, 전술된 바와 같이, 각각의 셀에서는 확실히 파센 미니멈에서 방전이 발생된다. 상기 가스압력 및 전극간 거리 d는 예시일 뿐이며 곱 pd의 범위가 파센 미니멈을 포함하는 한 어떠한 영역도 설정될 수 있다. 예를 들어, 방전가스 압력 p가 40,000 Pa인 경우, 파센 미니멈에 도달하는 전극간 간격이 대략 30㎛이고 전극간 간격의 최소치는 10 내지 20㎛ 사이일 수 있다. 전극간 간격의 최대치는 대략 50㎛일 수 있지만, 제조시 발생된 전극간 간격의 변동이 고려된다면 대략 100㎛인 것이 바람직하다. 전극간 간격에 상한은 없지만 최대간격은 셀 자체의 치수에 기하여 결정된다. 그러나, 상한이 낮을수록 d가 파센 미니멈에 가까와지는 범위는 더 넓으며, 방전의 확률도 증가된다.
본 실시예에서는, 격벽의 높이가 대략 150㎛ 내지 300㎛ 사이인 것이 바람직하다. 배면기판에도 전극(어드레스 전극)이 형성되는 종래의 구조에서는, 전면기판 및 배면 기판상에서 전극 사이에 발생되는 방전의 전압이 감소되도록 하기 위하여 격벽의 높이는 일반적으로 대략 150㎛이다. 이와는 대조적으로, 본 발명에서는, 배면기판상에 전극이 배치되지 않으므로, 격벽의 높이는 더 높게 만들어질 수 있다. 이로 인하여, 전면기판상의 유지방전은 형광체층으로부터 멀리 떨어진 거리에서 발생되므로, 방전의 이온 스퍼터로 인한 형광체의 열화를 어느 정도 막을 수 있으므로 그 결과 수명이 연장된다. 형광체층은 격벽측면 및 방전공간의 배면기판의 저면에 형성되지만 격벽이 과도하게 높으면, 저면상의 형광체의 두께는 필요한 것 이상으로 증가시킬 필요가 있게 되며, 그 결과 노동시간이 낭비된다. 따라서, 격벽의 높이는 대략 150㎛ 내지 300㎛ 사이인 것이 바람직하다.
PDP의 각각의 셀내에서, 점등 또는 비점등 상태의 선택만이 가능하며 점등휘도는 변화될 수 없다(즉, 단계적인 디스플레이가 만들어질 수 없음). 따라서, 하나의 프레임은 미리 결정된 웨이트(weight)를 갖는 복수의 서브필드들로 분할되며, 각각의 셀마다 하나의 프레임내에서 점등되는 서브필드들을 조합함으로써 단계적 디스플레이가 만들어진다. 각각의 서브필드는 보통 동일한 구동시퀀스를 갖는다.
전술된 바와 같이, 본 실시예의 PDP 장치는 ALICE 시스템 방식이며, 디스플레이 라인들은 각각의 X 전극과 각각의 Y 전극 사이의 모든 공간에서 정의된다. 예를 들어, 제1 디스플레이 라인은 제1 X 전극과 제1 전극 사이에서 정의되고, 제2 디스플레이 라인은 제1 Y 전극과 제2 X 전극 사이에서 정의되고, 제3 디스플레이 라인은 제2X 전극과 제2 Y 전극 사이에서 정의되며, 제4 디스플레이 라인은 제2 Y 전극과 제3 X 전극 사이에서 정의된다. 즉, 홀수번호 디스플레이 라인은 홀수번호 X 전극 및 동일한 홀수번호 Y 전극 사이 및 짝수번호 X 전극 및 동일한 짝수번호 Y 전극 사이에서 정의되고, 짝수번호 디스플레이 라인은 홀수번호 Y 전극과 다음 짝수번호 X 전극 사이 및 짝수번호 Y 전극과 다음 홀수번호 X 전극 사이에서 정의된다. 하나의 디스플레이 필드는 홀수번호 필드 및 짝수번호 필드로 분할되고, 홀수번호 필드에서는, 홀수번호 디스플레이 라인이 디스플레이되고 짝수번호 필드에서는, 짝수번호 디스플레이 라인이 디스플레이된다. 홀수번호 필드 및 짝수번호 필드는 각각 복수의 서브필드들로 구성된다.
도 7 및 도 8은 본 실시예의 PDP 장치의 하나의 서브필드에서의 구동파형을 도시한다. 도 7은 홀수번호 필드에서의 구동파형을 도시하며 도 8은 짝수번호 필드에서의 구동파형을 도시하며, 이는 홀수번호 X 전극(X1), 홀수번호 Y 전극(Y1), 짝수번호 X 전극(X2), 짝수번호 Y 전극(Y2), 및 어드레스 전극(A)에 적용된다. 먼저, 홀수번호 필드가 이하에 설명된다.
X 전극으로 인가되는 구동파형은 약한 방전을 반복적으로 발생시킴으로써 각각의 셀내에 벽전하를 형성하기 위한 리셋 펄스(41), 잔류 벽전하량을 조절하기 위한 보상전압(42), 디스플레이 라인을 선택하기 위한 선택펄스(43 및 44), 유지펄스(45, 46, 48 및 49), 및 소거펄스(47)로 구성된다.
Y 전극으로 인가되는 구동파형은 약한 방전을 반복적으로 발생시킴으로써 각각의 셀내에 벽전하를 형성하기 위한 리셋 둔파(reset obtuse wave, 51), 잔류 벽전하량을 조절하기 위한 보상둔파(52), 발광되는 셀이 선택되는 경우 Y 전극으로 인가되는 스캔펄스(53 및 54), 약한 방전에 의하여 발광되지 않는 셀내의 벽전하의 극성을 반전시키는 조절펄스(55), 유지방전이 반복적으로 발생하도록 하기 위한 유지펄스(56, 57, 59 및 60), 및 소거펄스(58)로 구성된다.
어드레스 전극으로 인가되는 구동파형은 어드레스 펄스(61)로 구성된다.
리셋 주기의 초기에, Y 전극에 인가된 리셋 둔파(51) 및 X 전극으로 인가된 리셋 펄스(41)에 의하여 X 방전전극(13)과 Y 방전전극(11) 사이에는 전위차가 발생된다. 여기에서 전압이 단계적으로 변화하는 리셋 둔파(51)가 인가되므로, 약한 방전 및 전하의 형성이 반복되며 각각의 셀내에 벽전하가 균일하게 형성된다. 형성된 벽전하의 극성은 X 방전전극 근방에서는 양(positive)이고 Y 방전전극 근방에서는 음(negative)이며, 양의 전하들이 또한 어드레스 방전전극 근방에 형성된다. 어드레스 전극이 배면기판(2)상에 형성되는 3 전극형 구조를 갖는 종래의 패널에서는, 전면기판상에 배열된 전극으로 인가되는 전압에 의하여 배면기판상의 전하가 제어되므로 높은 리셋 전압이 필요하지만, 본 실시예의 PDP에서는, 전면기판의 전하만이 제어되므로 리셋 전압이 감소될 수 있다.
다음으로, Y 전극에 인가되는 보상둔파(52) 및 X 전극에 인가되는 보상전압(42)에 의해, 리세팅에 의하여 형성된 벽전하와 반대인 극성을 갖는 전압이 둔파로 인가되며, 하나의 셀내의 벽전하량은 약한 방전에 의하여 감소된다.
다음의 어드레스 주기는 제1 반주기 및 제2 반주기로 분할된다. 제1 반주기동안은, 홀수번호 X 전극 X1에는 선택펄스(43)가 인가되고 짝수번호 X 전극 X2 및 짝수번호 Y 전극 Y2에는 0 V가 인가되는 상태에서, 인가의 위치가 순차적으로 변하면서 홀수번호 Y 전극 Y1으로 스캔펄스(53)가 인가된다. 홀수번호 Y 전극 Y1의 각각에 음의 전압이 인가되는 상태에서, 인가의 위치가 순차적으로 변하면서 더 큰 절대치를 갖는 음의 펄스를 인가하기 위하여 음의 스캔펄스(53)가 인가된다. 스캔펄스(53)의 인가와 동기하여, 어드레스 펄스(61)가 어드레스 방전 전극으로 인가된다. 스캔펄스가 인가된 Y 전극과 어드레스 전극의 교차점에 대응하는 셀이 점등되는 경우 어드레스 펄스(61)가 인가되며, 셀이 점등되지 않는 경우에는 인가되지 않는다. 이 때, 리셋 주기동안 형성된 벽전하의 극성은 Y 및 어드레스 전극의 각각으로 인가되는 펄스의 경우와 동일하며, 인가되는 전압은 벽전하에 의하여 감소될 수 있다. 이 때문에, 선택펄스(43), 스캔펄스(53) 및 어드레스 펄스(61)가 동시에 인가된 셀에서는, 어드레스 방전이 발생된다. 이 방전은 X 방전전극 근방에는 음의 벽전하를 Y 방전전극 근방에는 양의 벽전하를 형성한다. 즉, 홀수번호 X 전극 X1과 홀수번호 Y 전극 Y1 사이의 디스플레이 라인에서 점등되는 셀이 선택된다. 전술된 바와 같이, 어드레스 방전에 의하여 형성된 전하의 극성은 전술된 리셋 방전동안 형성된 전하의 경우와 반대이다. 선택펄스(43)가 인가되지 않은 짝수번호 X 방전전극 근방 및 스캔펄스(53)가 인가되지 않은 짝수번호 Y 방전전극의 근방에는, 리셋 주기의 종료시의 벽전하가 유지된다.
어드레스 주기의 제2 반주기동안에는, 짝수번호 X 전극 X2에 선택펄스(44)가 인가되고 홀수번호 X 전극 X1 및 Y 전극 Y1에는 0 V가 인가되는 상태에서, 인가의 위치가 순차적으로 변하면서 스캔펄스(54)가 짝수번호 Y 전극 Y2로 인가되며, 어드레스 펄스(61)는 어드레스 전극으로 인가된다. 이 때문에, 전술된 바와 유사한 방식으로 짝수번호 X 전극 X2와 짝수번호 Y 전극 Y2 사이의 디스플레이 라인에서 점등되는 셀이 선택된다. 따라서, 어드레스 주기의 제1 반주기 및 제2 반주기동안 홀수번호 디스플레이 라인에서 조명되는 셀에서 어드레스 방전이 발생되며 그 결과, 점등되는 셀의 선택이 수행된다.
어드레스 주기의 최후에는, 음의 극성을 갖는 전하 조절펄스(55)는 Y 전극으로만 인가된다. 어드레스 방전이 발생된 셀내에서는, Y 방전전극(11) 근방에는 양의 전하가 형성되었으며, 이는 전하 조절펄스의 전압을 감소시키는 역할을 할 것이므로, 방전이 발생되지 않는다. 한편, 어드레스 방전이 발생되지 않은 셀에서는, Y 방전전극(11)의 근방에 음의 전하가 형성되었고, 이는 전압을 증가시키도록 전하 조절펄스의 전압에 부가될 것이므로, 방전이 발생된다. 이 때, X 전극 및 어드레스 전극으로 전압이 인가되지 않으며 전극들 사이의 전위는 작으므로, 방전의 지연은 크고 세기는 작다. 이로 인하여, 전하 조절펄스는 20㎲ 이상의 시간 주기를 필요로 하며 방전 이후에 형성된 전하량은 작으므로, 어드레스 방전이 발생되지 않은 셀내에서는 후속적인 유지펄스에 의하여 방전이 발생되지 않는다.
유지방전 주기동안, 동상인 유지방전 펄스(45, 46, 59 및 60)가 홀수번호 X 전극 X1 및 짝수번호 Y 전극 Y2로 인가되고 동상의 유지방전 펄스(48, 49, 56 및 57)는 짝수번호 X 전극 X2 및 홀수번호 Y 전극 Y1으로 인가된다. 유지방전 펄스(45, 46, 59 및 60)는 유지방전 펄스(48, 49, 56 및 57)의 경우와 반대인 위상일 갖는다. 따라서, 홀수번호 X 전극 X1과 홀수번호 Y 전극 Y1 사이 및 짝수번호 X 전극 X2와 짝수번호 Y 전극 Y2 사이에는 큰 절대치를 갖는 유지펄스의 전압이 인가되며, 홀수번호 Y 전극 Y1과 짝수번호 X 전극 X2의 사이 및 짝수번호 Y 전극 Y2와 홀수번호 X 전극 X1 사이에는 유지펄스의 전압이 인가되지 않는다. 즉, 홀수번호 디스플레이 라인에 유지펄스 전압이 인가되며 짝수번호 디스플레이 라인에는 유지펄스 전압이 인가되지 않는다.
유지방전 주기의 초기에는, 음의 유지방전 펄스(45 및 59)는 홀수번호 X 전극 X1 및 짝수번호 Y 전극 Y2로 인가되며 양의 유지방전 펄스(48 및 56)는 짝수번호 X 전극 X2 및 홀수번호 Y 전극 Y1으로 인가된다. 어드레스 방전이 발생된 셀에서, X 방전전극의 근방에는 음의 벽전하가 형성되고 Y 방전전극의 근방에는 양의 벽전하가 형성되며, 이 벽전하들은 홀수번호 X 전극 X1에 인가된 유지펄스(45) 및 홀수번호 Y전극 Y1에 인가된 유지펄스(56)에 의하여 발생된 전위차를 증가시키는 작용을 할 것이므로, 홀수번호 X전극 X1과 홀수번호 Y전극 Y1 사이에서 유지방전이 발생된다. 한편, 이 벽전하들은 짝수번호 전극 X2에 인가된 유지펄스(48) 및 짝수번호 Y전극 Y2에 인가된 유지펄스(59)에 의하여 발생된 전위차를 감소시키는 작용을 할 것이므로, 초기의 유지펄스에 의하여는 짝수번호 X전극 X2와 짝수번호 Y전극 Y2 사이에서 유지방전이 발생되지 않는다. 홀수번호 X전극 X1과 홀수번호 Y전극 Y1 사이에서 발생된 유지방전으로 인하여, 벽전하의 극성은 반전되어 홀수번호 X 방전전극 X1 근방에는 양의 벽전하가 형성되고 홀수번호 Y 방전전극 Y1 근방에는 음의 벽전하가 형성된다.
다음으로, 유지펄스는 반전되며 양의 극성을 갖는 유지방전펄스(46 및 60)는 홀수번호 X전극 X1 및 짝수번호 Y전극 Y2로 인가되고, 음의 극성을 갖는 유지방전펄스(49 및 57)는 짝수번호 X전극 X2 및 홀수번호 Y전극 Y1으로 인가된다. 짝수번호 X전극 X2 와 짝수번호 Y전극 Y2 사이에서 어드레스 방전이 발생된 셀에서는, 초기에는 유지방전이 발생되지 않으므로, 어드레스 주기의 종료시의 벽전하가 유지되었고, 이 벽전하들은 짝수번호 X전극 X2에 인가된 유지펄스(49) 및 짝수번호 Y전극 Y2로 인가된 유지펄스(60)에 의하여 야기된 전위차를 증가시키는 작용을 할 것이므로, 짝수번호 X전극 X2와 짝수번호 Y전극 Y2 사이에 유지방전이 발생된다. 또한, 홀수번호 X전극 X1과 홀수번호 Y전극 Y1 사이에 유지방전이 발생된 셀내에서는, 홀수번호 X 방전전극 X1의 근방에는 음의 벽전하가 형성되고 홀수번호 Y 방전전극 Y1 근방에는 양의 벽전하가 형성되며 이 벽전하들은 홀수번호 X전극 X1에 인가된 유지펄스(46) 및 호수번호 Y전극 Y1에 인가된 유지펄스(57)에 의하여 발생된 전위차를 증가시키는 작용을 하므로, 홀수번호 X전극 X1과 홀수번호 Y전극 Y1 사이에 유지방전이 발생된다. 이 유지방전으로 인하여, 벽전하의 극성은 반전된다. 따라서, 극성을 반전시키면서 반복적으로 유지펄스를 인가함으로써 유지방전이 반복적으로 발생된다.
유지방전 펄스의 횟수는 서브필드 휘도의 웨이트에 따라 결정되며 더 큰 웨이트의 휘도를 갖는 서브필드는 더 긴 유지방전 주기를 갖는다.
서브필드의 최후에는, 소거펄스(47 및 58)에 의하여 유지방전이 발생된 점등셀에서 소거방전이 발생되며 유지방전에 의하여 형성된 벽전하량은 감소된다. 이 때, 유지방전이 발생되지 않은 셀에서는, 벽전하량이 작으므로 방전이 발생되지 않는다.
홀수번호 필드의 각각의 서브필드에서의 구동파형 및 동작은 전술한 바와 같다. 전술된 바와 같이, 홀수번호 필드에서는, 홀수번호 디스플레이 라인의 점등에 의하여 디스플레이가 만들어진다.
도 8에 도시된 바와 같이, 짝수번호 필드에서는, 홀수번호 필드의 경우와 동일한 펄스가 리셋 주기동안 각각의 전극으로 각각 인가된다. 어드레스 주기의 제1 반주기동안, 짝수번호 X전극 X2에 선택펄스(43)가 인가되며 홀수번호 X전극 X1 및 짝수번호 Y전극 Y2에 0 V가 인가되는 상태에서, 스캔펄스(53)는 인가위치가 순차적으로 변화하면서 짝수번호 전극 Y1에 인가된다. 어드레스 주기의 제2 반주기동안, 홀수번호 X전극 X1에 선택펄스(43)가 인가되며 짝수번호 X전극 X2 및 홀수번호 Y전극 Y1에 0 V가 인가되는 상태에서, 스캔펄스(54)는 인가위치가 순차적으로 변화하면서 짝수번호 Y전극 Y2에 인가된다. 이로 인하여, 홀수번호 Y전극 Y1과 짝수번호 X전극 X2 사이 및 짝수번호 Y전극 Y2와 홀수번호 X전극 X1 사이의 디스플레이 라인, 즉 짝수번호 디스플레이 라인의 점등셀에서 어드레스 방전이 발생되며, 점등셀이 선택된다.
유지방전 주기동안, 모두 동상인 유지방전 펄스(65 및 66) 및 유지방전 펄스(56 및 57)는 홀수번호 X전극 X1 및 홀수번호 Y전극 Y1으로 인가되며, 모두 동상인 유지방전 펄스(67 및 68) 및 유지방전 펄스(59 및 60)는 짝수번호 X전극 X2 및 짝수번호 Y전극 Y2로 인가된다. 유지방전 펄스(65, 66, 56 및 57)는 유지방전 펄스(67, 68, 59 및 60)의 경우와는 반대인 위상을 갖는다. 따라서, 큰 절대치를 갖는 유지펄스의 전압은 홀수번호 Y전극 Y1과 짝수번호 X전극 X2 사이 및 짝수번호 Y전극 Y2와 홀수번호 X전극 X1 사이에 인가된다. 이로 인하여 유지방전이 짝수번호 디스플레이 라인에서 발생된다.
본 발명의 제1 실시예에 따른 PDP 장치는 전술되었지만, 제1 실시예에 따른 PDP의 다양한 변형들이 존재할 수 있으며 일부 변형들은 후술된다.
도 9는 배면기판의 변형예를 도시하는 도면이다. 제1 실시예에서는, 격벽으로서 종격벽(20)만이 배치되지만, 본 변형예에서, 격벽은 2차원 그리드(grid)형상을 가지며 종격벽(20) 및 횡격벽(28)으로 구성된다. 본 변형예에서 배면기판은 샌드블라스트(sand blast)법 등에 의하여 형성되며, 여기서는 배면기판(2)에 방전공간(25) 및 배기공간(26)이 직접 새겨진다. 배기홀(exhaust hole, 27)은 배기공간(26)으로부터 배면기판(2)의 측면을 관통하며 전면기판(1)이 배면기판으로 결속된 후 공기를 배기하고 방전가스를 봉입하는 작용을 할 것이며, 하나 또는 수개의 홀들이 배치된다. 배면기판(2)의 표면이 전면기판(1) 표면에 거의 접촉되므로, 밀봉재료(24)의 높이는 그 높이가 큰 도 3 및 도 4와는 달리 그렇게 클 필요가 없으므로, 재료의 선택 범위가 넓어질 수 있다. 종격벽 및 횡격벽의 교차점의 폭이 다른 부분의 경우보다 더 크게 만들어지면, 버스전극들 사이의 방전은 더욱 확실히 방지될 수 있다.
도 10은 2 차원 그리드 형상의 격벽이 있는 배면기판(2)이 이용되는 경우 전극과 격벽 사이의 관계를 도시하는 도면이다. 도시된 바와 같이, 종격벽(20)은 어드레스 버스전극(16)과 중첩하도록 배열되며 횡격벽(28)은 X 버스전극(14) 및 Y 버스전극(12)과 중첩하도록 배열된다.
도 11은 어드레스 방전전극(17)의 일 변형예를 도시하는 도면이다. 본 변형예에서는, 어드레스 버스전극(16)을 형성하는 것과 동일한 프로세스로 어드레스 방전전극(17)이 형성되며, 광을 통과시키는 개구부(29)가 메쉬(mesh) 패턴으로 어드레스 방전전극(17)에 배치된다. 따라서, 어드레스 방전전극(17)은 금속재료로 형성되며 광을 통과시키지 않는다. 메쉬 패턴의 개구부는 형광체층에서 발생된 광을 통과시킨다. 이로 인하여, 어드레스 방전전극을 형성하는 프로세스는 제거될 수 있으며 제조 프로세스는 간략화될 수 있다.
도 12는 X 방전전극(13) 및 Y 방전전극(11)의 일 변형예를 도시하는 도면이며, 도 11과 같이, X 방전전극(13) 및 Y 방전전극(11)은 X 버스전극(14) 및 Y 버스전극(12)의 경우와 동일한 재료에 의하여 형성되며, 메쉬 패턴의 개구부의 배치는 형광체층에서 발생된 광이 통과되는 것을 가능하게 만든다.
도 13은 X 방전전극(13), Y 방전전극(11) 및 어드레스 방전전극(17)의 또 다른 예를 도시하는 도면이다. 도 13에 도시된 바와 같이, X 방전전극(13) 및 Y 방전전극(11)의 대향하는 엣지들은 각각 계단형으로 형성되고 X 방전전극(13) 및 Y 방전전극(11) 사이의 간격은 단계적으로 변화한다. Y 방전전극(11) 및 어드레스 전극(17)의 대향하는 엣지들의 경우, Y 방전전극(11)의 엣지는 선형이지만 어드레스 방전전극(17)의 엣지는 계단형이므로, 대향하는 엣지들 사이의 간격은 단계적으로 변화하며 각각의 단계에서 선형적으로 변화한다. 방전전극의 이러한 형상들로부터도, 제1 실시예의 경우와 동일한 효과가 얻어질 수 있다. 전극들이 복수의 돌출부를 갖고 복수의 대향하는 돌출부쌍들이 배치되며, 각각의 쌍 사이의 간격이 변화하는 구조에서, 파센 조건하의 방전이 발생되지만, 이 조건을 만족시키는 방전은 전파하지 않으므로, 충분한 효과가 얻어질 수 없다.
제1 실시예에서, 본 발명은 ALIS 시스템 PDP 장치에 적용되지만, 본 발명은 또한 ALIS 시스템을 이용하지 않는 3 전극형 PDP 장치에 적용될 수 있다. 본 발명이 제2 실시예에서, ALIS 시스템을 사용하지 않는 3전극형 PDP 장치로 본 발명이 적용된다.
도 14는 본 발명의 제2 실시예에 따른 PDP 장치의 플라즈마 디스플레이 패널의 셀내의 전극의 형상 및 구조를 도시하는 부분 평면도이다. 제2 실시예에서 전극들 사이의 위치관계 및 전극을 형성하는 방법은 제1 실시예의 경우와 동일하므로, 그 차이점만을 여기에 설명한다. 도시된 바와 같이, Y 버스전극(12) 및 X 버스전극(14)은 번갈아서 서로 평행하게 배열되며 Y 방전전극(11)은 버스전극(12)의 일 측으로부터 돌출하고 X 방전전극(13)은 X 버스전극(14)의 Y 방전전극(11)에 대향하는 측으로부터 돌출한다. 어드레스 방전전극(17)은 어드레스 버스전극(16)으로부터 돌출한다. 종격벽(20)은 어드레스 버스전극(16)과 중첩하도록 배치된다. 횡격벽(28)은 Y 버스전극(12)과 X 버스전극(14) 사이에 배치되며, 여기서 Y 방전전극(11) 및 X 방전전극(13)은 돌출하지 않는다. 종격벽(20) 및 횡격벽(28)은 2차원 그리드를 구성한다. 제1 실시예와 같이, Y 방전전극(11) 및 X 방전전극(13)의 대향하는 엣지들 사이의 간격 및 Y 방전전극(11) 및 어드레스 방전전극(17)의 대향하는 엣지들 사이의 간격도 변화한다. 제1 실시예와 같이 제2 실시예에서는 전극의 형상에 대한 변형예가 존재할 수 있다.
제2 실시예에 따른 PDP 장치는 도 14에 도시된 전극형상 및 구조를 갖는 플라즈마 디스플레이 패널을 이용한다. 구동회로 및 구동파형은 종래기술에 의하여 실현될 수 있다. 참고로, 제2 실시예의 구동파형은 도 15에 도시된다.
현재의 플라즈마 디스플레이 패널의 실제적인 조건에 따르면, 파센 미니멈에 대응하는 간격은 현재의 제조기술하에서 단락회로를 야기시키지 않는 최소거리에 근접하거나 그 보다 더 작게 된다. 전술된 바와 같이, 유전체층을 통하여 제2 방전전극 및 제3 방전전극이 배치되므로, 그들은 간격이 매우 적게(예를 들면 제로, 즉 그들의 일부분이 서로 중첩됨) 되는 경우라도 단락되지 않는다. 그러나, X 방전전극 및 Y 방전전극의 대향하는 엣지들 사이의 간격이 좁아지는 경우에는, 동일한 평면상에 제1 방전전극 및 제2 방전전극이 형성되므로 제1 방전전극과 제2 방전전극 사이에 단락회로가 발생하는 것이 명백해진다. 제1 및 제2 방전전극 사이에 단락이 발생하는 경우, 플라즈마 디스플레이 패널은 결함이 있게 되고 패널의 제조수율이 감소된다. 이로 인하여 패널의 제조비용이 증가된다. 이 문제는 제조기술의 진보에 의하여 해결될 것이다. 그러나, 현재의 제조기술하에서 충분히 낮은 비용으로 제1 및 제2 실시예의 플라즈마 디스플레이 패널을 제조하는 것은 용이한 것이 아니다. 제3 실시예의 디스플레이 패널은 현재의 기술하에서 제조수율의 감소없이 제조될 수 있다.
도 16은 제3 실시예에 따른 전극의 형상 및 하나의 셀의 구조를 도시하는 부분 평면도이다. 도 16의 전극의 형상을 도 5의 경우와 비교함으로써, 제3 실시예의 전극의 형상은 Y 방전전극(11) 및 X 방전전극(13)의 대향하는 엣지들은 평행이며 대향하는 엣지들 사이의 간격은 일정하다는 점에서 제1 실시예의 경우와 상이한 것이 명백하다. 또한, 두 전극들 사이에서 방전을 반복하기 위하여, 제1 방전전극 및 제2 방전전극은 실질적으로 동일한 형상 및 동일한 면적을 가지며 실질적으로 대칭이다. 본 실시예에서, Y 방전전극(11) 및 X 방전전극(13)의 대향하는 엣지들 사이의 간격은 예를 들면 50㎛이다. Y 및 X 방전전극 사이의 간격은 방전가스 압력, 제조오차 등과 같은 다양한 조건들을 고려하여 결정된다. 상기 값은 단지 일 예일 뿐이다.
제3 실시예에서는, Y 방전전극(11) 및 X 방전전극(13)의 대향하는 엣지들 사이의 간격은 일정하고 비교적 크므로, 제조오차에 기인하여 Y 및 X 방전전극의 위치 및 크기가 변하는 경우에도 단락이 발생하지 않는다. 따라서, 제조수율은 감소되지 않는다.
또한, Y 방전전극(11) 및 어드레스 방전전극(17)의 대향하는 엣지들은 간격을 단계적으로 변화시키도록 형성되므로, 파센 미니멈 조건이 충족되는 위치는 항상 존재한다. 따라서, 어드레스 방전개시 전압은 제1 실시예와 동일한 방식으로 감소될 수 있다.
또한, Y 방전전극(11) 및 어드레스 방전전극(17)의 대향하는 엣지들 사이의 간격 d는 X 방전전극(13)에 더 가까운 측에서 더 좁게 된다. 제1 실시예에서 개시된 바와 같이, 전극의 이 형상에 따라, Y 방전전극(11)과 어드레스 방전전극(17) 사이의 방전은 X 방전전극(13)과 Y 방전전극(11) 사이에 방전을 용이하게 유도한다.
Y 방전전극(11)과 이웃하는 컬럼의 어드레스 버스전극 사이의 간격 d1은 Y 방전전극(11) 및 어드레스 방전전극(17)의 대향하는 엣지들 사이의 최대 간격보다 더 넓다. 이 구성에 따르면, Y 방전전극(11)과 이웃하는 컬럼의 어드레스 방전버스 전극(16) 사이의 잘못된 방전이 방지될 수 있다.
어드레스 방전전극(17)과 Y 버스전극(12) 사이의 간격 d2는 Y 방전전극(11)과 어드레스 방전전극(17)의 대향하는 엣지들 사이의 최대거리보다 더 넓다. 이 구성에 따르면, 어드레스 방전전극(17)과 Y 버스전극(12) 사이의 잘못된 방전이 방지될 수 있다. 전술된 바와 같이, Y 전극(Y 방전전극(11) 및 Y 버스전극(12)을 포함)과 어드레스 방전전극(17) 사이의 방전은 X 방전전극(13)에 가까운 위치에서 발생하는 것이 바람직하다.
제3 실시예의 다른 부분들은 제1 실시예의 경우와 동일하다. 또한, 제1 실시예의 변형은 제1 실시예에도 적용될 수 있다. 제3 실시예에 관한 더 이상의 상세한 설명은 생략한다.
제3 실시예는 또한 다양한 변형들을 가질 수 있다. 이하에서는, 제3 실시예의 변형들이 설명된다.
컬러 플라즈마 디스플레이 패널에서, 적색, 녹색 및 청색의 형광체층이 매 컬럼마다 순차적으로 배치된다. 전술된 바와 같이 형광체층은 격벽(리브(rib))의 측면 및 저면에 코팅된다. 형광체층은 각각 상이한 코팅특성을 가지며, 제1 기판면의 보호층(19)으로부터 각각의 형광체층면까지의 거리는 상이하다. 상기 거리의 차이는 방전특성에 영향을 미친다. 특히, 어드레스 방전전극(17)은 리브(20)에 가까운 위치에 배열되므로, 상기 거리의 차이는 Y 방전전극(11)과 어드레스 방전전극(17) 사이의 방전특성에 영향을 미친다. Y 방전전극(11)과 어드레스 방전전극(17) 사이의 방전특성이 상이한 경우, 파센 커브는 또한 변한다.
제3 실시예에서는, Y 방전전극(11)과 어드레스 방전전극(17) 사이의 간격은 상기 간격의 변화하는 범위내에 파센 미니멈 조건이 확실히 존재하도록 변화한다. 그러나, 각각의 컬러에서 파센 곡선이 변화하는 경우, 전극들 사이의 거리도 변화된다.
도 17은 Y 방전전극(11)과 어드레스 방전전극(17) 사이의 간격이 각각의 컬러 R, G 및 B에 대하여 상이한 형태로 변화하고, 상기 간격의 변화하는 범위는 각각의 컬러에 대하여 최적으로 설정되는 일 변형예를 도시한다. 도 17에 도시된 전극의 형상은 각각의 컬러에 대하여 어드레스 방전전극(17r, 17g, 17b)의 형상이 상이하다는 점을 제외하고는 도 16의 경우와 동일한 형상을 갖는다. 적색 셀의 어드레스 방전전극(17r)은 어드레스 방전전극(17r)과 Y 방전전극(11) 사이의 간격은 0 내지 dr 사이에서 변화하는 형상을 가지고, 녹색 셀의 어드레스 방전전극(17g)은 어드레스 방전전극(17g)과 Y 방전전극(11) 사이의 간격이 0 내지 dg 사이에서 변화하는 형상을 가지며, 청색 셀의 어드레스 방전전극(17b)은 어드레스 방전전극(17b)과 Y 방전전극(11) 사이의 간격이 0 내지 db 사이에서 변화하는 형상을 가진다. 도 17에 도시된 예는 dr>db>dg 의 형상을 갖는다.
도 17에 도시된 변형예에서, Y 방전전극(11)과 어드레스 방전전극(17r, 17g, 17b) 사이의 최소간격은 모든 컬러 셀들에서 동일하게 0이고 Y 방전전극(11)과 어드레스 방전전극(17r, 17g, 17b) 사이의 최대간격은 각각 상이하다. 그러나, 예를 들어, 최소 및 최대간격 모두는 상이할 수 있다.
도 18은 전극의 형상의 또 다른 변형예를 도시한다. 본 변형예에서, X 방전전극(13)은 Y 방전전극(11)의 엣지에 평행한 엣지를 갖지만, X 방전전극(13)의 형상은 직사각형이고 Y 방전전극(11)의 경우와 상이하다. 또한, 제3 실시예에서 배치되는 어드레스 방전전극(17)은 생략된다. Y 방전전극(11)과 어드레스 버스전극(16) 사이에서 방전이 발생된다. 도시된 바와 같이, 각각의 격벽(리브)(20)은 어드레스 버스전극(16)의 우측의 절반에 중첩하도록 배열되며 어드레스 버스전극(16)이 Y 버스전극(12) 및 X 버스전극(14)과 교차하는 위치에서는 어드레스 버스전극의 전체 폭과 중첩하도록 확장된다. Y 방전전극(11)은 도 16의 경우와 유사한 형상을 가지며, Y 방전전극(11)과 어드레스 버스전극(16) 사이의 간격은 0 내지 d 사이에서 변화한다. Y 방전전극(11)과 어드레스 버스전극(16) 사이의 간격이 0 내지 d 사이에서 변화하는 부분에서는, 어드레스 버스전극(16)은 격벽(리브)(20)과 중첩하지 않으므로, 방전은 그런 부분에서 발생될 수 있다. 제1 실시예와 동일한 방식에서는, Y 방전전극(11)과 어드레스 버스전극(16) 사이의 간격은 0 내지 d 사이에서 변화하므로, 파센 미니멈에 대응하는 간격은 항상 존재한다.
인접하는 컬럼의 어드레스 버스(16)의 가까운 엣지는 격벽(리브)(20)과 중첩되며 상기 가까운 엣지와 Y 방전전극(11) 사이의 간격 d1은 Y 방전전극(11)과 어드레스 버스전극(16) 사이의 최대간격 d보다 더 크다. 따라서, Y 방전전극(11)과 인접 컬럼의 어드레스 버스(16) 사이에는 방전이 발생하지 않는다.
또한, 어드레스 방전전극(17)은 어드레스 버스전극(16)이 제조되는 경우 동시에 제조될 수 있는 금속층으로 만들어질 수 있다. 이 경우, 어드레스 버스전극(16)으로부터 어드레스 방전전극(17)의 돌출은 더 작게 되어 Y 방전전극(11) 및 어드레스 방전전극(17)의 대향하는 엣지들은 격벽(리브)(20)에 더 가깝게 된다. 이에 따라, 어드레스 방전전극(17)이 불투명 금속층으로 일어지더라도 광의 감소는 더 작게 될 수 있다.
도 19는 제4 실시예에 따른 전극의 형상 및 셀의 구조를 도시하는 부분 평면도이다. 제4 실시예는 제3 실시예의 전극의 형상이 ALIS 형 플라즈마 디스플레이 패널이 아닌 제2 실시예의 3 전극형의 보통의 플라즈마 디스플레이 패널에 적용되는 일 예이다. 제4 실시예의 구성 및 특성은 제1 및 제3 실시예의 경우와 동일하다. 따라서, 제4 실시예의 상세한 설명은 생략된다.
제1 내지 제4 실시예에서, 제1(X) 전극, 제2(Y) 전극, 및 제3(어드레스) 전극 모두 투명 제1(전면) 기판상에 배치된다. 이것은 Y 전극과 어드레스 전극 사이의 구동전압을 감소시키는 장점이 있지만, 한편으로는, 기판들중 하나에 전극의 두 층이 배열되면, 그들을 커버하는 유전체층의 두께는 증가되고, 유전체의 표면에 형성된 전계의 형상과 오리지날 전극의 형상 사이의 차이가 더 커지며, 상기 간격의 고정밀 제어가 더욱 힘들어지게 될 것이다. 이와는 반대로, 널리 이용되는 종래의 3 전극형 PDP 장치는 투명 전면기판상에 X 및 Y 전극이 배치되고 배면기판상에 어드레스 전극이 배치되는 구조를 가지며, Y 전극과 어드레스 전극 사이의 구동전압은 감소될 수 없지만 각각의 전극상의 유전체층의 두께는 감소될 수 있으므로, 상기의 문제는 발생하지 않는다. 다음의 제5 실시예에서는, 본 발명은 어드레스 전극이 배면기판상에 배치되는, 널리 이용되는 종래의 3 전극형 PDP 장치에 적용된다.
본 발명의 제5 실시예는 도 1에 도시된 제1 실시예의 경우와 동일한 구조를 가지는 ALIS 시스템 PDP 장치이며, 패널의 구조에서 제1 실시예와는 상이하다.
도 20은 제5 실시예에 따른 플라즈마 디스플레이 패널(PDP)의 분해사시도이다. 도시된 바와 같이, 전면(제1) 글래스 기판(1)상에는, 횡방향으로 확장하는 제1(X) 버스전극(14) 및 제2(Y) 버스전극(12)이 서로 평행하게 교대로 배열되며 버스전극과 중첩하도록 X 및 Y 방전전극(13 및 11)이 배치된다. 방전전극(13 및 11) 및 버스전극(14 및 12)상에는, 이 전극들을 커버하도록 제1 유전체층(15)이 배치된다. 제1 유전체층(15)은 기상증착법에 의하여 형성된 SiO2 등으로 구성된다. 제1 유전체층의 두께는 대략 10㎛ 이하이다. MgO와 같은 보호층(19)이 그 위에 더 형성된다.
한편, 배면기판(2)상에는, X 및 Y 버스전극(14 및 12)과 수직으로 교차하도록 금속층인 제3(어드레스) 전극(36)이 배치된다. 어드레스 전극(36)을 커버하도록 기상증착법에 의하여 형성된 SiO2 등으로 구성된 유전체층(37)이 형성된다. 그 위에는 어드레스 전극들(36) 사이에 위치되도록 종격벽(20)이 형성되며, 종격벽(20) 및 유전체층(37)에 의하여 형성된 홈의 측면 및 저면은 방전동안 발생된 자외선에 의하여 여기되고 적색, 녹색 및 청색 가시광을 발생시키는 형광체층(21, 22 및 23)으로 코팅된다. 전면기판(1) 및 배면기판(2)은 밀봉재료로 서로 결속되며 Ne, Xe, He, 등으로 구성된 방전가스는 격벽들(20)로 둘러싸인 방전공간에 봉입된다. 방전가스에서 크세논의 혼합비는 10% 이상이 되고 가스 압력은 대략 50,000 내지 70,000 Pa인 것이 바람직하다.
전술된 바와 같이, 제5 실시예에 따른 PDP는 제3(어드레스) 전극(27)이 배면(제2) 기판상에 배치되는 점에서 제1 실시예에 따른 PDP와 상이하며 다른 구성들은 유사하므로, 여기서는 설명을 생략한다.
도 21은 제5 실시예에서 하나의 셀의 전극의 형상 및 구조를 도시하는 부분 평면도이다. 도시된 바와 같이, Y 버스전극(12) 및 X 버스전극(14)은 서로 평행하게 교대로 배열되며 광투과성 Y 방전전극 및 X 방전전극(13)은 각각의 버스전극의 양측으로부터 각각 돌출한다. 서로 대향하도록 돌출하는 Y 방전전극(11) 및 X 방전전극(13)은 대향하는 엣지들 사이의 간격이 도시된 바와 같이 단계적으로 변화하도록 형성된다. 예를 들어, 전극들 사이의 간격 d는 두 엣지들의 최근접단에서 대략 20㎛이고, 타단에서는 대략 100㎛, 바람직하게는 50㎛이다. 전극(11 및 13)의 대향하는 엣지들은 길이가 대략 100㎛이므로, 대향하는 엣지들에 의하여 형성된 각도는 90°보다 더 작게 되며, 바람직하게는 대략 20°이다. 전극들 사이의 거리 d는 제1 실시예에서 개시된 바와 같이, 파센의 법칙에 따라 봉입된 방전가스의 압력과의 관계에 기하여 결정된다. 또한, 제1 실시예에 개시된 바와 같이, 대향하는 엣지들은 전극들 사이의 간격이 변화하는 한 선형 엣지들 대신 계단형상 및 굽어진 엣지들일 수 있다.
기판(1 및 2)에 수직인 방향으로부터 보는 경우 Y 방전전극(11) 및 X 방전전극(13)과 중첩하도록 X 및 Y 버스 전극(14 및 12)에 실질적으로 수직인 방향으로 확장하는 어드레스 전극(16)이 배열된다. 따라서, 각각의 Y 방전전극(11)과 횡방향으로 인접하여 위치된 각각의 X 방전전극 사이에 격벽(20)이 배열되어, 셀을 정의한다.
전술된 바와 같이, 제5 실시예에서는, Y 방전전극(11)과 X 방전전극(13) 사이의 방전은 파센 미니멈으로 설정될 수 있지만, Y 방전전극(11)과 어드레스 전극(16) 사이의 방전은 전과 동일하게 유지된다. 그러나, 3 전극형 PDP 장치에서는, Y 방전전극(11)과 X 방전전극(13) 사이의 방전에 의하여 소모된 전력이 크므로, 만일 Y 방전전극(11)과 X 방전전극(13) 사이의 방전이 파센 미니멈 상태로 설정될 수 있으며, 상당한 효과가 얻어질 수 있다.
도 22는 제5 실시예에 따른 PDP 장치내의 하나의 홀수번호 서브필드의 구동파형을 도시하는 도면이다. 도 18에서의 구동파형이 도 7의 제1 실시예의 구동파형과 유사하므로, 차이점만을 이하에서 설명한다.
제5 실시예에서, X전극과 Y전극 사이의 방전개시전압은 감소되지만, 어드레스전극과 Y전극 사이의 방전전압은 전과 동일하게 유지되므로, 어드레스 방전이 더욱 발생하기 쉽도록 만들 필요가 있다. 보상둔파(86)(리셋 주기동안 잔류 벽전하량을 조절함)의 최종 전위를 제1 실시예의 경우보다 더 높게 하여 리셋 주기의 종료시 잔류 벽전하량을 크게함으로써 어드레스 방전이 더욱 쉽게 발생된다. 제1 실시예에서, 스캔펄스(87 및 88)의 전위는 Y 전극으로 인가되는 음의 유지펄스(92 및 94)의 경우와 동일하지만, 제3 실시예에서는, 스캔펄스(87 및 88)의 전위는Y 전극으로 인가되는 음의 유지펄스(92 및 94)보다 더 낮게 되어 어드레스 방전이 더욱 쉽게 발생된다.
더욱이, 어드레스 펄스(99)는 어드레스 주기동안 스캔펄스가 인가되지 않은 셀로도 인가된다. 리셋주기동안 잔류 벽전하량이 증가되면, 스캔펄스가 인가되지 않은 Y전극과 어드레스 전극 사이의 방전, 즉 잘못된 어드레스 방전이 발생되는 가능성이 증가한다. 따라서, 잘못된 어드레스 방전의 발생 가능성은 어드레스 펄스(99)의 전압을 더 작게 함으로써 감소된다. 구체적으로, 리셋 주기동안 잔류전하의 조절의 시에 Y 전극과 어드레스 전극 사이에 인가되는 전압(보상둔파(86)의 최종 전위와 어드레스 전극의 전위(여기서는 0)의 차이)은 어드레스 주기동안 스캔펄스가 인가된 Y전극의 전위와 어드레스 펄스의 전위 사이의 차이보다 더 크게 된다. Y 전극과 어드레스 전극 사이의 방전은 보상둔파(86)의 최종전위의 인가에 의하여 종료되므로, 잔류전하의 조절시에 전술된 전압보다 더 작은 전압의 경우라도 방전이 발생되지 않게 되어, 잘못된 어드레스 방전이 방지된다.
더욱이, 유지방전 주기동안의 파형들은 다음과 같이 상이하다. 제1 실시예에서는, 어드레스 주기의 종료시 전하조절 펄스(55)가 인가된 후, 유지펄스가 동시에 홀수번호 및 짝수번호 X전극 X1 및 X2, 홀수번호 및 짝수번호 Y전극 Y1 및 Y2로 인가된다. 이와는 반대로, 제5 실시예에서는, 전하조절 펄스(89)가 인가된 후, 유지펄스(75 및 90)는 홀수번호 X전극 X1 및 홀수번호 Y전극 Y1에 인가되지만 유지펄스는 짝수번호 전극 X2 및 짝수번호 Y전극 Y2로는 인가되지 않으며, 유지펄스(76 및 91)는 짝수번호 X전극 X2 및 짝수번호 Y 전극 Y2로는 인가되지만 유지펄스는 홀수번호 X전극 X1 및 홀수번호 Y전극 Y1으로는 인가되지 않는다. 이것은 벽전하량이 제1 유지펄스에 의하여 형성된 벽전하량과 동일하게 되게 때문이다.
또한, 유지펄스(77) 및 유지펄스(92)는 홀수번호 X전극 X1 및 홀수번호 Y전극 Y1으로 인가되지만 유지펄스는 짝수번호 X전극 X2 및 짝수번호 Y전극 Y2로 인가되지 않는다. 이후에, 유지펄스는 동시에 홀수번호 및 짝수번호 X전극 X1 및 X2, 및 홀수번호 및 짝수번호 Y전극 Y1 및 Y2로 인가되며, 이는 반복된다. 그 후, 최종유지펄스는 짝수번호 X전극 X2 및 짝수번호 Y전극 Y2로 인가되지만 홀수번호 X전극 X1 및 홀수번호 Y전극 Y1으로는 인가되지 않는다. 이것은 유지방전의 극성을 조절하고 거기에 관련된 유지방전의 횟수를 동일하게 만들기 위한 것이다. 최종적으로, 양의 유지전압보다 더 낮은 전압의 펄스(81)가 X전극으로 인가되고 동시에 음의 유지전압과 전압이 동일한 펄스(96)가 Y전극으로 인가되어 방전을 발생시켜, 유지방전에 의하여 형성된 잔류 벽전하량은 어느 정도 감소된다. 이 방전은 유지방전이 발생한 셀, 즉 점들셀에서만 발생하므로 단계적 디스플레이에 기여하는 휘도에 관련하여 고려되어야 한다.
짝수번호 필드는 동일한 방식으로 설명될 수 있으므로, 그 설명은 생략한다. 상기에서는, 제1 실시예에서의 구동파형과의 차이점들이 설명되었지만, 조건의 설정에 충분한 여유가 있다면 제1 실시예의 구동파형으로 정상동작이 예상될 수 있다.
도 21에 도시된 제5 실시예에서의 전극의 형상은 각각의 셀에서 동일하지만, 댜양한 변형들이 존재할 수 있고 그 중 일부는 이하에서 도 23 내지 도 27을 참조하여 이하에 설명된다.
제5 실시예에서는, 종격벽만이 배치되므로, 유지방전이 상하방향으로 확산하기 때문에 애프터 디스플레이(after display)의 발생 가능성이 있다. 더욱이, X 및 Y 방전전극(13 및 11)의 대향하는 엣지들 사이의 간격이 증가하는 경우, 하나의 셀내의 발광중심의 위치가 중심으로부터 시프트된다. 이것은 발광이 개시되는 위치도 시프트되는 것을 의미한다. 발광중심이 시프트되고 발광이 상하방향으로 확산한다면, 도 21에 도시된 것 형상의 경우 발광이 더욱 발생하기 쉬운 위치로 발광이 확산하며, 잘못된 디스플레이가 발생하기가 더욱 쉽다. 도 23에 도시된 바와 같이, 하나의 셀내에서 X 및 Y 방전전극(13 및 11)의 대향하는 엣지들 사이의 간격이 증가하는 방향이 거기에 상하방향으로 수직하여 인접한 셀의 경우와 반대로 된다면, 상하 셀에서 발광의 중심은 반대방향으로 시프트되므로 그러한 잘못된 디스플레이의 발생 가능성이 감소될 수 있다.
하나의 셀에서 발광의 중심이 시프트되면, 시야각 특성에 영향을 미치게 된다. 따라서, 도 24에 도시된 바와 같이, 하나의 셀에서 X 및 Y 방전전극(13 및 11)의 대향하는 엣지들 사이의 간격이 증가하는 방향은 좌우방향으로 거기에 횡방향 인접하는 셀의 경우와 반대로 된다. 이로 인하여, 하나의 셀에서 발광의 중심이 시프트되는 방향은 횡방향으로 거기에 인접하는 셀의 경우와 상이하도록 만들어지므로, 발광의 중심은 일 방향으로 시프트되는 것이 방지될 수 있으며 전체 패널에서 발광 중심 위치의 시프트는 평균되므로 시야각 특성이 개선된다.
도 25는 도 23 및 도 24에서의 변형이 이루어진 경우 형상을 도시하며, 여기서는 하나의 셀내에서 X 및 Y 방전전극(13 및 11)의 대향하는 엣지들 사이의 간격이 증가하는 방향은 상하방향 또는 좌우방향으로 거기에 수직 또는 횡방향 인접하는 셀의 경우와 반대로 되어, 두 효과가 얻어질 수 있다.
더욱이, 도 26에 도시된 바와 같이, X 및 Y 방전전극(13 및 11)의 대향하는 엣지들 사이의 더 짧은 간격을 향하는 방향으로 어드레스 전극(36)의 위치를 시프트시킴으로써, 어드레스 전극에 대향하는 Y 방전전극(11)의 면적은 증가될 수 있으므로, 어드레스 방전은 더욱 쉽게 발생될 수 있다. 그러나 이 구성은 도 23 및 도 25에 도시된 변형에는 적용될 수 없다.
도 27은 제5 실시예에서의 전극의 형상의 또 다른 변형을 도시하는 도면이며, 여기에서는, X 및 Y 방전전극(13 및 11)의 대향하는 엣지들이 굽어져 있고 간격의 변화는 더 짧은 간격을 향하는 방향으로는 더 작아지고 더 긴 간격을 향하는 방향으로는 크다. 이로 인하여, 설정오차가 큰 경우에도 파센 미니멈을 확실히 설정하는 것이 가능하다.
본 발명의 제5 실시예는 전술한 바와 같다. 제3 실시예와 같이, 본 발명은 X 전극의 일방과 거기에 대향하는 인접 Y 전극의 일방 사이에서만 디스플레이 라인이 정의되고, X 전극의 타방과 거기에 대향하는 다른 인접 Y 전극의 일방 사이에서는 정의되지 않는, ALIS 시스템을 이용하지 않는 종래의 PDP내에서 배면기판상에 어드레스 전극이 배치되는 경우에 적용될 수 있다.
본 발명의 실시예는 전술한 바와 같다. 본 발명에는 댜양한 변형들이 존재할 수 있으며, 제1 내지 제5 실시예에서 설명된 각각의 구성 및 변형은 다른 실시예의 일 구성 또는 변형과 조합될 수 있다. 예를 들어, 하나의 셀에서 대향하는 엣지들 사이의 간격이 증가하는 방향은 거기에 수직 또는 횡방향으로 인접하는 셀의 경우와 반대로 되는, 제5 실시예에서 설명된 구성은 제1 내지 제4 실시예에도 적용될 수 있다. 역으로, 제1 내지 제4 전극에서의 X 및 Y 전극의 형상은 제5 실시예에도 적용될 수 있다. 더욱이, 제1 및 제5 실시예의 구동파형의 일부는 다른 실시예들에도 적용될 수 있다.
본 발명에 따르면, 전술된 바와 같이, 방전전압을 감소시킬 뿐만 아니라 제조시 야기된 전극간의 간격의 변동에도 불구하고 각각의 셀에서 방전개시전압을 균일하게 만들 수 있다.
더욱이, 본 발명은 배면기판(제2 기판)의 구조를 설계하는 경우 자유도가 증가되고, 수명이 향상되고, 휘도가 증가되고, 제조 프로세스가 간략화되고, 구동회로가 간략화되며, 방전제어가 안정화되는 등의 효과를 얻을 수 있다.
또한, 본 발명은 각각의 셀에서 방전개시전압을 균일하게 만드는 것이 가능하므로, 방전개시전압은 낮게 설정될 수 있으며 회로의 비용은 감소될 수 있다. 또한, 패널의 구조는 간략화될 수 있으므로, 제조비용이 절감될 수 있다. 결과적으로 저비용으로 우수한 디스플레이 품질을 갖는 PDP 장치를 구현하는 것이 가능하다.
도 1은 본 발명의 제1 실시예에 따른 PDP 장치의 일반적인 구성을 도시하는 도면.
도 2는 제1 실시예에 따른 PDP의 분해사시도.
도 3은 제1 실시예에 따른 PDP의 단면도(종방향).
도 4는 제1 실시예에 따른 PDP의 단면도(횡방향).
도 5는 제1 실시예에 따른 전극의 형상을 도시하는 도면.
도 6은 파센곡선을 도시하는 도면.
도 7은 제1 실시예에 따른 PDP 장치의 구동파형(홀수필드)을 도시하는 도면.
도 8은 제1 실시예에 따른 PDP 장치의 구동파형(짝수필드)을 도시하는 도면.
도 9는 배면기판의 변형예를 도시하는 도면.
도 10은 2차원 그리드형상의 격벽을 이용하는 변형예를 도시하는 도면.
도 11은 전극이 형상의 변형예를 도시하는 도면.
도 12는 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 13은 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 14는 본 발명의 제2 실시예에 따른 전극의 형상을 도시하는 도면.
도 15는 제2 실시예에 따른 구동파형을 도시하는 도면.
도 16은 본 발명의 제3 실시예에 따른 전극의 형상을 도시하는 도면.
도 17은 전극의 형사의 또 다른 변형예를 도시하는 도면.
도 18은 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 19는 본 발명의 제4 실시예에 따른 전극의 형상을 도시하는 도면.
도 20은 제5 실시예에 따른 PDP의 분해사시도.
도 21은 제5 실시예에 따른 전극의 형상을 도시하는 도면.
도 22는 제5 실시예에 따른 PDP 장치에서의 구동파형(홀수번호 필드)을 도시하는 도면.
도 23은 제5 실시예에 따른 PDP의 전극의 형상의 변형예를 도시하는 도면.
도 24는 제5 실시예에 따른 PDP의 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 25는 제5 실시예에 따른 PDP의 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 26은 제5 실시예에 따른 PDP의 전극의 형상의 또 다른 변형예를 도시하는 도면.
도 27은 제5 실시예에 따른 PDP의 전극의 형상의 또 다른 변형예를 도시하는 도면.
*도면의 주요부분에 대한 부호의 설명*
11, 13: 방전전극 12, 14: 버스전극
16: 어드레스 버스전극 17: 어드레스 방전전극
30: 플라즈마 디스플레이 패널 31: 제1 구동회로
32: 제2 구동회로 33: 제3 구동회로
34: 제어회로 35: 전원회로

Claims (72)

  1. 제1 기판;
    상기 제1 기판에 대향하도록 배치되며 상기 제1 기판과의 사이에 방전가스가 봉입되는 방전공간을 형성하는 제2 기판;
    상기 방전공간에 형성되며 디스플레이를 위하여 방전이 선택적으로 발생하도록 야기되는 복수의 셀;
    및 상기 복수의 셀의 각각에 배치되며, 상기 방전을 제어하는 한 쌍의 전극을 포함하는 플라즈마 디스플레이 패널로서,
    상기 한 쌍의 전극은 방전을 발생시키기 위하여 서로 대향하도록 배치되는 엣지들을 포함하고, 상기 대향하는 엣지들 사이의 간격은 상기 제1 및 제2 기판에 수직한 방향에서 보면 변화하며, 상기 엣지는 상기 복수의 셀의 각각에서 실질적으로 동일한 형상을 갖는 한 쌍의 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 한 쌍의 전극은,
    상기 제1 기판에 배치되는 제1 버스전극 및 상기 제1 버스전극에 접속되도록 배치되는 제1 방전전극으로 구성되는 제1 전극; 및
    상기 제1 기판에 배치되는 제2 버스전극 및 상기 제2 버스전극에 접속되도록 배치되는 제2 방전전극으로 구성되는 제2 전극을 구비하고,
    제3 전극이 상기 제1 기판상의 제1 및 제2 전극을 커버하는 유전체층상에 더 배치되어, 상기 제1 및 제2 버스전극과 교차하도록 상기 제1 및 제2 버스전극이 확장하는 방향과 실질적으로 수직인 방향으로 확장하는 제3 버스전극; 및 상기 제3 버스전극에 접속되도록 배치되는 제3 방전전극으로 구성되며,
    상기 제2 방전전극 및 상기 제3 방전전극은 대향하는 엣지들을 구비하고 상기 엣지들 사이의 간격은 상기 제1 및 제2 기판에 수직하는 방향에서 볼 때 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제2항에 있어서,
    상기 제2 기판에 배치되며 상기 제3 전극에 중첩하도록 배열되는 종격벽 및 상기 종격벽 사이에 코팅되는 형광체층을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 한 쌍의 전극은:
    상기 제1 기판상에 배치된 제1 버스전극 및 상기 제1 버스전극에 접속되도록 배치되는 제1 방전전극으로 구성되는 제1 전극; 및
    상기 제1 기판상에 배치된 제2 버스전극 및 상기 제2 버스전극에 접속되도록 배치되는 제2 방전전극으로 구성되는 제2 전극을 구비하고,
    제3 전극이 상기 제2 기판상에 더 배치되어,상기 제1 및 제2 버스전극과 교차하도록 상기 제1 및 제2 버스전극이 확장하는 방향에 실질적으로 수직한 방향으로 확장하며,
    상기 제1 및 제2 전극은 유전체층으로 커버되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제4항에 있어서,
    상기 제2 기판상에 배치되며 상기 제3 전극 사이에 배열되는 종격벽 및 상기 종격벽 사이에 코팅되는 형광체층이 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1항에 있어서,
    하나의 셀에서 상기 제1 방전전극과 제2 방전전극의 대향하는 엣지들 사이의 간격이 증가하는 방향은 상하방향으로 수직하여 인접하는 셀에서의 방향과는 반대인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제1항에 있어서,
    하나의 셀에서 상기 제1 방전전극과 상기 제2 방전전극의 대향하는 엣지 사이의 간격이 증가하는 방향은 좌우방향으로 횡으로 인접하는 셀에서의 방향과는 반대인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제4항에 있어서, 상기 제3 전극은 상기 제1 및 제2 기판에 수직하는 방향에서 보아 더 짧은 간격으로 향하는 방향으로 상기 제1 방전전극 및 제2 방전전극의 대향하는 엣지들의 중심으로부터 시프트되도록 하나의 셀내에서 배열되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제1 버스전극 또는 상기 제2 버스전극과의 접속부의 폭은 다른 부분들의 폭보다 더 좁게 되도록, 제1 방전전극 및 제2 방전전극 중 적어도 하나가 형성되어 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제1항에 있어서,
    상기 제1 및 제2 방전전극은 광투과 투명전극인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제1항에 있어서,
    상기 제1 및 제2 방전전극은 광투과 개구부를 가지며 상기 제1 및 제2 버스전극과 동일한 재료로 만들어지는 동일한 층에 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제2항에 있어서,
    상기 제3 방전전극은 광투과 투명전극인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제2항에 있어서,
    상기 제3 방전전극은 광투과 개구부를 가지며 상기 제3 버스전극과 동일한 재료로 만들어지는 동일한 층에 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제1항에 있어서,
    상기 제1 방전전극과 상기 제2 방전전극의 대향하는 엣지 사이의 최소의 간격은 20㎛ 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제1항에 있어서,
    상기 제1 방전전극과 상기 제2 방전전극의 대향하는 엣지 사이의 최대의 간격은 100㎛ 이하이거나, 바람직하게는, 50㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  16. 제2항에 있어서,
    상기 제2 방전전극과 상기 제3 방전전극의 대향하는 엣지 사이의 최대의 간격은 100㎛ 이하이거나, 바람직하게는, 50㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  17. 제1항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 서로 대향하고, 선형이며 예각을 형성하는 엣지를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  18. 제2항에 있어서,
    상기 제2 방전전극 및 제3 방전전극은 서로 대향하고, 선형이며 예각을 형성하는 엣지를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  19. 제17항에 있어서,
    상기 제1 방전전극과 상기 제2 방전전극의 대향 엣지의 쌍들 가운데, 그 사이에서 방전이 발생하지 않는 대향 엣지는 90°이상의 각도로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  20. 제18항에 있어서,
    상기 제2 방전전극과 상기 제3 방전전극의 대향 엣지의 쌍들 가운데, 그 사이에서 방전이 발생하지 않는 대향 엣지는 90°이상의 각도로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  21. 제1항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 서로 대향하는 엣지를 구비하며 상기 엣지 사이의 간격은 계단모양으로 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  22. 제2항에 있어서,
    상기 제2 방전전극 및 제3방전전극은 서로 대향하는 엣지를 구비하며 상기 엣지 사이의 간격은 계단모양으로 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  23. 제1항에 있어서,
    상기 제1 방전전극 및 제2 방전전극은 서로 대향하는 굽어진 엣지를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  24. 제2항에 있어서,
    상기 제2 방전전극 및 상기 제3 방전전극은 서로 대향하는 굽어진 엣지를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  25. 제23항에 있어서,
    상기 대향하는 굽어진 엣지 사이의 간격의 변화는 더 짧은 간격으로 향하는 방향에서는 더 작고 더 긴 간격으로 향하는 방향에서는 더 크게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  26. 제1항에 있어서,
    상기 대향 엣지 사이의 간격이 최소로 되는, 상기 제1 방전전극과 제2 방전전극의 코너는 굽어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  27. 제2항에 있어서,
    상기 대향 엣지 사이의 간격이 최소로 되는, 상기 제2 방전전극과 상기 제3 방전전극의 코너는 굽어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  28. 제2항에 있어서,
    상기 제1 및 제2 전극을 커버하는 상기 유전체층은 기상증착법에 의하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  29. 제27항에 있어서,
    상기 유전체층의 두께는 10㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  30. 제1항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 양측에 배치되고 상기 제2 방전전극은 상기 제2 버스전극의 양측에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  31. 제1항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 각각의 일 측에 배치되고, 상기 제1 방전전극이 배치되는 상기 제2 버스전극의 각각의 측에 상기 제2 방전전극이 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  32. 제2항에 있어서,
    상기 제1 및 제2 버스전극과 중첩하도록 배열되는 횡격벽이 포함되며, 상기 횡격벽 및 상기 종격벽은 2차원 그리드를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  33. 제2항에 있어서,
    상기 제1 방전전극이 배치되지 않는 상기 제1 버스전극의 측과 상기 제2 방전전극이 배치되지 않는 상기 제2 버스전극의 측 사이에 배열되는 횡격벽이 더 포함되며, 상기 횡격벽 및 종격벽은 2차원 그리드를 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  34. 제32항에 있어서,
    상기 격벽의 교차는 굽어지며 그 폭은 다른 부분들의 경우보다 더 크게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  35. 제2항에 있어서,
    상기 제1 버스전극 및 제2 버스전극과 상기 제3 버스전극의 교차의 폭은 다른 부분들의 경우보다 더 좁게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  36. 제2항에 있어서,
    상기 제3 전극은 상기 방전공간에 더 가까운 측에 배열되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  37. 제3항에 있어서,
    상기 격벽의 높이는 150 ㎛ 이상 300 ㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  38. 제1항에 있어서,
    상기 제2 기판은 상기 제1 및 제2 기판이 서로 결속된 후 상기 방전공간에 상기 방전가스를 봉입하기 위한 통로로서 작용하는 홈을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  39. 제1항에 있어서,
    상기 방전가스는 적어도 네온 및 크세논으로 구성되며 크세논의 혼합비는 10% 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  40. 제2항의 플라즈마 디스플레이 패널;
    상기 복수의 셀에 배치된 제1 전극의 각각에 전압을 인가하는 제1 구동회로;
    상기 복수의 셀에 배치된 제2 전극의 각각에 전압을 인가하는 제2 구동회로; 및
    상기 복수의 셀에 배치된 제3 전극의 각각에 전압을 인가하는 제3 구동회로를 포함하는 플라즈마 디스플레이 장치로서,
    상기 제2 구동회로는 상기 제2 전극의 각각에 연속하여 스캔펄스를 인가하고, 상기 제3 구동회로는 상기 스캔펄스와 동기하여 상기 제3 전극의 각각에 어드레스 펄스를 인가하고, 상기 스캔펄스가 인가된 상기 제2 전극과 상기 어드레스 펄스가 인가된 상기 제3 전극의 교차점에서 어드레스 방전이 발생하도록 함으로써 점등되는 셀이 선택되며,
    상기 제1 구동회로 및 상기 제2 구동회로는 상기 제1 전극과 상기 제2 전극으로 교대로 유지펄스를 인가함으로써 상기 선택된 점등되는 셀에서 반복하여 유지방전이 발생하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  41. 제2항의 플라즈마 디스플레이 패널을 구동하는 방법으로서:
    상기 제1 전극의 각각과 상기 제2 전극의 각각의 교차에 의하여 정의된 각각의 셀에서 방전이 발생하도록 하기 위하여 상기 제1 전극과 상기 제2 전극 사이에 제1 펄스를 인가함으로써 제1 벽전하를 형성하는 리셋 주기;
    상기 제2 방전전극 근방의 벽전하의 극성과 동일한 제2 펄스를 인가하고 상기 제2 펄스와 극성이 반대인 제3 펄스를 상기 제3 전극으로 인가함으로써 점등되는 셀내에 제2 벽전하를 형성하는 어드레스 주기; 및
    상기 제1 전극과 상기 제2 전극에 번갈아서 유지펄스를 인가하여 점등을 위한 제2 벽전하가 형성된 셀내에서 반복적으로 유지방전이 발생하도록 하는 유지방전 주기를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  42. 제41항에 있어서,
    상기 어드레스 주기 및 상기 유지방전 주기동안 상기 제2 전극으로 전압펄스를 인가함으로써 상기 어드레스 방전이 발생하지 않도록 된 셀내에서 약한 방전이 발생하도록 되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  43. 제41항에 있어서,
    상기 어드레스 주기동안 상기 제2 전극으로 인가되는 스캔펄스는 음의 극성을 가지며, 그 전위는 상기 유지방전 주기동안 상기 제2 전극에 인가되는 유지펄스의 전위보다 더 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  44. 제43항에 있어서,
    상기 리셋 주기는 각각의 전극 근방에 미리 결정된 양의 벽전하를 형성하는 단계 및 상기 벽전하의 양을 조절하는 단계를 포함하고,
    상기 벽전하량을 조절하기 위한 단계동안 상기 제2 전극과 상기 제3 전극 사이에 인가되는 최대 전위차는 상기 어드레스 주기동안 상기 제3 전극으로 인가되는 전위와 상기 스캔펄스가 인가되는 것을 제외한 제2 전극의 전위 사이의 전위차보다 더 큰 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
  45. 제1 기판;
    상기 제1 기판에 대향하도록 배열되고, 상기 제1 기판과의 사이에 방전가스가 봉입되는 방전공간을 형성하는 제2 기판을 포함하는 플라즈마 디스플레이 패널로서,
    상기 제1 기판은:
    제1 버스전극 및 상기 제1 버스전극에 접속되도록 배치되는 제1 방전전극으로 구성되는 제1 전극;
    제1 버스전극 및 상기 제2 버스전극에 접속되도록 배치되는 제2 방전전극으로 구성되는 제2 전극;
    상기 제1 및 제2 전극을 커버하는 유전체층; 및
    상기 유전체층에 배치되며 상기 제1 및 제2 버스전극과 교차하도록 상기 제1 및 제2 버스전극이 확장하는 방향과 실질적으로 수직인 방향으로 확장하는 제3 버스전극으로 구성되는 제3 전극; 및
    상기 제3 버스전극에 접속되도록 배치되는 제3 방전전극을 포함하며,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 방전전극 및 상기 제3 방전전극은 대향하는 엣지를 구비하고, 상기 엣지 사이의 간격은 변화하며, 상기 제1 방전전극 및 상기 제2 방전전극은 대향하는 엣지를 구비하고, 상기 엣지 사이의 간격은 실질적으로 일정한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  46. 플라즈마 디스플레이 패널로서: 제1 기판; 상기 제1 기판에 대향하도록 배열되고 상기 제1 기판과의 사이에 방전가스가 봉입되는 방전공간을 형성하는 제2 기판을 포함하고;
    상기 제1 기판은:
    제1 버스전극 및 상기 제1 버스전극에 접속되도록 배치되는 제1 방전전극으로 구성되는 제1 전극;
    제2 버스전극 및 상기 제2 버스전극에 접속되도록 배치되는 제2 방전전극으로 구성되는 제2 전극;
    상기 제1 및 제2 전극을 커버하는 유전체층; 및
    상기 유전체층에 배치되며 상기 제1 및 제2 버스전극과 교차하도록 상기 제1 및 제2 버스전극이 확장하는 방향과 실질적으로 수직인 방향으로 확장하는 제3 버스전극을 포함하며,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 방전전극 및 상기 제3 버스전극은 대향하는 엣지를 구비하고, 상기 엣지 사이의 간격은 변화하며, 상기 제1 방전전극 및 상기 제2 방전전극은 대향하는 엣지를 구비하고, 상기 엣지 사이의 간격은 실질적으로 일정한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  47. 제46항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 기판상에 배치되며 상기 제3 버스전극의 한 엣지와 중첩되고 상기 제3 버스전극의 다른 엣지의 적어도 일부와 중첩하지 않도록 배열되는 종격벽을 더 포함하며,
    상기 종격벽과 중첩하지 않는 상기 제3 버스전극의 엣지와 상기 제2 방전전극 사이의 간격은 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  48. 제45항에 있어서,
    상기 제2 방전전극과 상기 제3 방전전극 사이의 간격은 상기 제1 방전전극에 더 가까운 측에서 더 좁게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  49. 제46항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 방전전극과 상기 제3 버스전극 사이의 간격은 상기 제1 방전전극에 더 가까운 측에서 더 좁게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  50. 제45항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 방전전극과 인접하는 컬럼의 상기 제3 버스전극 사이의 간격은 상기 제2 방전전극과 상기 제3 방전전극의 대향하는 엣지들 사이의 최대간격보다 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  51. 제46항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제2 방전전극과 인접하는 컬럼의 제3 버스전극 사이의 간격은 상기 제2 방전전극과 상기 제3 버스전극의 대향하는 엣지들 사이의 최대간격보다 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  52. 제45항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제3 방전전극과 상기 제2 버스전극 사이의 간격은 상기 제2 방전전극과 상기 제3 방전전극의 대향하는 엣지들 사이의 최대간격보다 더 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  53. 제45항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제1 및 제2 버스전극의 교차점과 상기 제3 버스전극에 배열되는 격벽을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  54. 제46항에 있어서,
    상기 제1 및 제2 기판에 수직인 방향에서 보는 경우, 상기 제1 및 제2 버스전극의 교차점과 상기 제3 버스전극에 배열되는 격벽을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  55. 제45항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 실질적으로 동일한 형상 및 면적을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  56. 제46항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 실질적으로 동일한 형상 및 면적을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  57. 제45항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 실질적으로 대칭인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  58. 제46항에 있어서,
    상기 제1 방전전극 및 상기 제2 방전전극은 실질적으로 대칭인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  59. 제45항에 있어서,
    상기 플라즈마 디스플레이 패널은 컬러 디스플레이를 위한 삼원색의 셀들로 구성되며,
    상기 제1 및 제2 기판에 수직인 방향으로부터 보는 경우, 상기 제2 방전전극 및 상기 제3 방전전극의 대향하는 엣지들 사이의 간격 및 간격의 변화는 상이한 원색의 셀내에서 상이하게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  60. 제46항에 있어서,
    상기 플라즈마 디스플레이 패널은 컬러 디스플레이를 위한 삼원색의 셀들로 구성되며,
    상기 제1 및 제2 기판에 수직인 방향으로부터 보는 경우, 상기 제2 방전전극과 상기 제3 버스전극의 대향하는 엣지들 사이의 간격 및 간격의 변화는 상이한 원색의 셀내에서 상이하게 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  61. 제45항에 있어서,
    상기 제3 방전전극 및 제3 버스전극은 동일한 프로세스에서 생산되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  62. 제45항에 있어서,
    상기 제1 및 제2 방전전극은 투명하여 광을 투과시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  63. 제46항에 있어서,
    상기 제1 및 제2 방전전극은 투명하여 광을 투과시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  64. 제45항에 있어서, 상기 제3 방전전극은 투명하여 광을 투과시키는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  65. 제45항에 있어서,
    상기 제1 및 제2 전극을 커버하는 상기 유전체층은 기상증착법에 의하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  66. 제46항에 있어서,
    상기 제1 및 제2 전극을 커버하는 상기 유전체층은 기상증착법에 의하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  67. 제45항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 양측상에 배치되며 상기 제2 방전전극은 상기 제2 버스전극의 양측상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  68. 제46항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 양측에 배치되며 상기 제2 방전전극은 상기 제2 버스전극의 양측에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  69. 제45항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 각각의 일 측에 배치되고 상기 제2 방전전극은 상기 제1 방전전극이 배치되는 상기 제2 버스전극의 각각의 측에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  70. 제46항에 있어서,
    상기 제1 방전전극은 상기 제1 버스전극의 각각의 일 측에 배치되고 상기 제2 방전전극은 상기 제1 방전전극이 배치되는 상기 제2 버스전극의 각각의 측에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  71. 제45항의 플라즈마 디스플레이 패널;
    제1 전극의 각각에 전압을 인가하는 제1 구동회로;
    제2 전극의 각각에 전압을 인가하는 제2 구동회로; 및
    제3 전극의 각각에 전압을 인가하는 제3 구동회로를 포함하는 플라즈마 디스플레이 장치로서,
    상기 제2 구동회로는 상기 제2 전극의 각각에 순차적으로 스캔펄스를 인가하고, 상기 제3 구동회로는 상기 스캔펄스와 동기하여 상기 제3 전극의 각각에 어드레스 펄스를 인가하고, 상기 스캔펄스가 인가된 상기 제2 전극과 상기 어드레스 펄스가 인가된 상기 제3 전극의 교차점에서 어드레스 방전이 발생하도록 함으로써 점등되는 셀이 선택되며,
    상기 제1 구동회로 및 상기 제2 구동회로는 상기 제1 전극과 상기 제2 전극으로 교대로 유지펄스를 인가함으로써 상기 선택된 점등되는 셀에서 반복하여 유지방전이 발생하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  72. 제46항의 플라즈마 디스플레이 패널;
    제1 전극의 각각에 전압을 인가하는 제1 구동회로;
    제2 전극의 각각에 전압을 인가하는 제2 구동회로; 및
    제3 버스전극의 각각에 전압을 인가하는 제3 구동회로를 포함하는 플라즈마 디스플레이 장치로서,
    상기 제2 구동회로는 상기 제2 전극의 각각에 순차적으로 스캔펄스를 인가하고, 상기 제3 구동회로는 상기 스캔펄스와 동기하여 상기 제3 버스전극의 각각에 어드레스 펄스를 인가하고, 상기 스캔펄스가 인가되는 상기 제2 전극과 상기 어드레스 펄스가 인가되는 상기 제3 버스전극의 교차점에서 어드레스 방전이 발생하도록 함으로써 점등되는 셀이 선택되며,
    상기 제1 구동회로 및 상기 제2 구동회로는 상기 제1 전극과 상기 제2 전극으로 교대로 유지펄스를 인가함으로써 상기 선택된 점등되는 셀에서 반복하여 유지방전이 발생하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020040074638A 2003-09-18 2004-09-17 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 KR100660073B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00326440 2003-09-18
JP2003326440 2003-09-18
JPJP-P-2004-00135321 2004-04-30
JP2004135321A JP4339740B2 (ja) 2003-09-18 2004-04-30 プラズマディスプレイパネル及びプラズマディスプレイ装置
JPJP-P-2004-00225550 2004-08-02
JP2004225550A JP4262648B2 (ja) 2004-08-02 2004-08-02 プラズマディスプレイパネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076237A Division KR100756141B1 (ko) 2003-09-18 2006-08-11 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050028857A true KR20050028857A (ko) 2005-03-23
KR100660073B1 KR100660073B1 (ko) 2006-12-26

Family

ID=34198767

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040074638A KR100660073B1 (ko) 2003-09-18 2004-09-17 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
KR1020060076237A KR100756141B1 (ko) 2003-09-18 2006-08-11 플라즈마 디스플레이 패널

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060076237A KR100756141B1 (ko) 2003-09-18 2006-08-11 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US7521867B2 (ko)
EP (1) EP1517349A3 (ko)
KR (2) KR100660073B1 (ko)
CN (2) CN1992133A (ko)
TW (1) TWI278808B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578878B1 (ko) * 2004-04-29 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100612358B1 (ko) * 2004-05-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100637466B1 (ko) * 2004-11-17 2006-10-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100578936B1 (ko) * 2004-11-30 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
KR100658725B1 (ko) * 2005-08-16 2006-12-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100766921B1 (ko) * 2005-10-11 2007-10-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5000172B2 (ja) 2006-03-29 2012-08-15 パナソニック株式会社 ガス放電表示装置
KR101095822B1 (ko) * 2007-03-28 2011-12-16 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널
JP5150632B2 (ja) * 2007-07-27 2013-02-20 株式会社日立製作所 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20090095301A (ko) * 2008-03-05 2009-09-09 삼성에스디아이 주식회사 평판 디스플레이 장치
JP4764955B2 (ja) * 2008-06-03 2011-09-07 株式会社日立製作所 プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
JP4914937B2 (ja) * 2008-09-04 2012-04-11 日立プラズマディスプレイ株式会社 プラズマディスプレイパネル、プラズマディスプレイパネルユニットおよびプラズマディスプレイパネルの製造方法
JPWO2010026619A1 (ja) * 2008-09-04 2012-01-26 株式会社日立製作所 プラズマディスプレイパネル

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105170A (en) 1977-02-24 1978-09-13 Sony Corp Discharge display unit
JPS53105365A (en) 1977-02-25 1978-09-13 Sony Corp Discharge display unit
JPS63149053A (ja) 1986-07-01 1988-06-21 Nippon Steel Corp 異形断面をもつ金属または合金薄帯の製造方法
JP3123053B2 (ja) 1990-02-06 2001-01-09 日本電気株式会社 ガス放電表示素子及びその駆動方法
JP2963506B2 (ja) 1990-08-07 1999-10-18 富士通株式会社 プラズマディスプレイパネル
JP3156258B2 (ja) 1991-02-22 2001-04-16 日本電気株式会社 ガス放電表示素子の駆動方法
KR930011646B1 (ko) 1991-08-24 1993-12-16 삼성전관 주식회사 플라즈마 표시소자
JP3442107B2 (ja) * 1993-07-13 2003-09-02 富士通株式会社 面放電型プラズマディスプレイパネル
JP3466092B2 (ja) 1997-08-19 2003-11-10 松下電器産業株式会社 ガス放電パネル
JPH1196921A (ja) 1997-09-19 1999-04-09 Fujitsu Ltd プラズマディスプレイパネル
KR19990056758A (ko) * 1997-12-29 1999-07-15 김영환 플라즈마 디스플레이 패널
KR100480742B1 (ko) * 1998-01-13 2005-08-24 삼성에스디아이 주식회사 플라즈마디스플레이패널
KR100263857B1 (ko) 1998-03-31 2000-08-16 김순택 플라즈마 표시 장치
JP4063959B2 (ja) * 1998-06-19 2008-03-19 パイオニア株式会社 プラズマディスプレイパネル及びその駆動方法
JP2000357462A (ja) 1998-10-23 2000-12-26 Sony Corp 平面型プラズマ放電表示装置と駆動方法
JP2001052623A (ja) 1999-06-04 2001-02-23 Matsushita Electric Ind Co Ltd ガス放電表示装置とその製造方法
US6670754B1 (en) 1999-06-04 2003-12-30 Matsushita Electric Industrial Co., Ltd. Gas discharge display and method for producing the same
JP3700919B2 (ja) 1999-09-07 2005-09-28 新東工業株式会社 コイルばねの連続式ショットブラスト設備におけるコイルばねの搬送方法並びにその装置および車輪付きケージ
JP3428520B2 (ja) 1999-09-16 2003-07-22 日本電気株式会社 プラズマディスプレイ装置
JP3456175B2 (ja) 1999-09-16 2003-10-14 日本電気株式会社 プラズマディスプレイ装置
KR100880774B1 (ko) * 2000-01-25 2009-02-02 파나소닉 주식회사 가스방전패널
JP2001283735A (ja) 2000-03-29 2001-10-12 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP2001319577A (ja) 2000-05-12 2001-11-16 Mitsubishi Electric Corp プラズマディスプレイパネル
JP2002008548A (ja) 2000-06-22 2002-01-11 Nec Corp 面放電型プラズマディスプレイパネル
JP3624233B2 (ja) * 2000-08-29 2005-03-02 パイオニアプラズマディスプレイ株式会社 交流面放電型プラズマディスプレイパネル
US6628077B2 (en) 2000-10-27 2003-09-30 Sony Corporation Alternating current driven type plasma display
JP3688213B2 (ja) * 2001-03-21 2005-08-24 富士通株式会社 プラズマディスプレイパネルの電極構造
CN1316536C (zh) * 2001-11-15 2007-05-16 Lg电子株式会社 等离子显示板
KR100426191B1 (ko) 2001-11-19 2004-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널
JP2002197981A (ja) 2001-11-27 2002-07-12 Pioneer Electronic Corp プラズマディスプレイパネル
JP4183421B2 (ja) 2002-01-31 2008-11-19 パイオニア株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路並びに表示装置
JP2003257321A (ja) 2002-03-06 2003-09-12 Pioneer Electronic Corp プラズマディスプレイパネル
JP2004205655A (ja) * 2002-12-24 2004-07-22 Sony Corp プラズマ表示装置およびその駆動方法

Also Published As

Publication number Publication date
KR20060095915A (ko) 2006-09-05
EP1517349A3 (en) 2008-04-09
EP1517349A2 (en) 2005-03-23
CN1599007A (zh) 2005-03-23
TWI278808B (en) 2007-04-11
US20050062422A1 (en) 2005-03-24
TW200513998A (en) 2005-04-16
KR100660073B1 (ko) 2006-12-26
CN1992133A (zh) 2007-07-04
US7521867B2 (en) 2009-04-21
KR100756141B1 (ko) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100756141B1 (ko) 플라즈마 디스플레이 패널
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
KR100472997B1 (ko) 교류형 플라즈마 디스플레이 패널
JP4339740B2 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP5007036B2 (ja) プラズマディスプレイパネル
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
US7379032B2 (en) Plasma display device
KR100700516B1 (ko) 플라즈마 디스플레이 패널
KR100781843B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
JP4262648B2 (ja) プラズマディスプレイパネル
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010068301A (ko) 플라즈마 디스플레이 패널
JP2005079004A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
KR100370071B1 (ko) 플라즈마 디스플레이 패널
US20060066521A1 (en) Method for driving plasma display panel and plasma display device
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100269396B1 (ko) 칼라 플라즈마 디스플레이 패널
JP2001135247A (ja) 交流型プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006216452A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006202669A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
KR20070054522A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee