KR100781843B1 - 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100781843B1
KR100781843B1 KR1020050088736A KR20050088736A KR100781843B1 KR 100781843 B1 KR100781843 B1 KR 100781843B1 KR 1020050088736 A KR1020050088736 A KR 1020050088736A KR 20050088736 A KR20050088736 A KR 20050088736A KR 100781843 B1 KR100781843 B1 KR 100781843B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
electrodes
voltage
bus
Prior art date
Application number
KR1020050088736A
Other languages
English (en)
Other versions
KR20060051586A (ko
Inventor
나오끼 이또까와
다까유끼 고바야시
다까시 사사끼
도오루 데라오까
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20060051586A publication Critical patent/KR20060051586A/ko
Application granted granted Critical
Publication of KR100781843B1 publication Critical patent/KR100781843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

저방전 전압으로 고발광 효율의 플라즈마 디스플레이 패널을 실현하기 위해, 제1 기판(11)과 제2 기판(20)을 구비하고, 제1 기판(11)은, 교대로 설치된 복수의 제1 및 제2 버스 전극(13, 15)과, 각 제1 버스 전극에 접속되도록 설치된 제1 방전 전극(12)과, 각 제2 버스 전극에 접속되도록 설치된 제2 방전 전극(14)을 구비하고, 제2 기판(20)은, 제1 및 제2 버스 전극과 교차하도록 설치된 복수의 제3 전극(21)을 구비하는 플라즈마 디스플레이 패널로서, 표시를 위한 주방전을 행하는 제1 방전 전극과 제2 방전 전극 사이의 주방전을 행하는 위치에 설치된 복수의 제4 전극(16, 17)을 구비하고, 제4 전극과 제1 방전 전극이 대향하는 간격과, 제4 전극과 제2 방전 전극이 대향하는 간격의 적어도 한쪽이 1셀 내에서 서서히 변화한다.
주사 회로, 어드레스 구동회로, PDP 장치

Description

플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치{PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예의 PDP 장치의 전체 구성을 도시하는 도면.
도 2는 제1 실시예의 PDP의 분해 사시도.
도 3은 제1 실시예의 PDP의 단면도.
도 4는 제1 실시예의 전극 형상을 도시하는 도면.
도 5는 제1 실시예의 구동 파형을 도시하는 도면.
도 6은 제1 실시예에 있어서의 벽전하의 변화를 도시하는 도면.
도 7은 전극 구조의 변형예를 도시하는 도면.
도 8은 전극 형상의 변형예를 도시하는 도면.
도 9는 전극 형상의 변형예를 도시하는 도면.
도 10은 전극 형상의 변형예를 도시하는 도면.
도 11은 본 발명의 제2 실시예의 전극 형상을 도시하는 도면.
도 12는 제2 실시예의 구동 파형을 도시하는 도면.
도 13은 제2 실시예에 있어서의 벽전하의 변화를 나타내는 도면.
도 14는 본 발명의 제3 실시예의 PDP 장치의 전체 구성을 도시하는 도면.
도 15는 제3 실시예의 전극 형상을 도시하는 도면.
도 16은 제3 실시예의 구동 파형(홀수 필드)을 도시하는 도면.
도 17은 제3 실시예의 구동 파형(짝수 필드)을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : 전면 기판
12 : 제1 (X) 방전 전극
13 : 제1 (X) 버스 전극
14 : 제2 (Y) 방전 전극
15 : 제2 (Y) 버스 전극
16 : 제4 (Z) 방전 전극
17 : 제4 (Z) 버스 전극
18 :유전체층
20 : 배면 기판
21 : 제3 (어드레스) 버스 전극
22 : 유전체층
23 : 세로격벽
[특허 문헌 1] 일본 특개평 6-260092호 공보
[특허 문헌 2] 일본 특허공개 2000-123741호 공보
[특허 문헌 3] 일본 특허공개 2002-110047호 공보
[특허 문헌 4] 일본 특허공개 2001-34228호 공보
[특허 문헌 5] 일본 특허공개 2004-192875호 공보
[특허 문헌 6] 일본 특허공개 2004-71219호 공보
[특허 문헌 7] 특허 제2801893호 공보
본 발명은, 퍼스널 컴퓨터나 워크스테이션 등의 디스플레이 장치, 평면형 텔레비전, 광고나 정보 등의 표시용 플라즈마 디스플레이에 사용되는 A/C형 플라즈마 디스플레이 패널(PDP) 및 플라즈마 디스플레이 장치(PDP 장치)에 관한 것이다.
AC형 컬러 PDP 장치에 있어서는, 표시할 셀을 규정하는 기간(어드레스 기간)과 표시 점등을 위한 방전을 행하는 표시 기간(서스테인 기간)을 분리한 어드레스·표시 분리(ADS) 방식이 널리 채용되고 있다. 이 방식에서는, 어드레스 기간에, 점등할 셀에 전하를 축적하고, 그 전하를 이용하여 서스테인 기간에 표시를 위한 방전을 행한다.
또한, 플라즈마 디스플레이 패널에는, 제1 방향으로 신장하는 복수의 제1 전극을 서로 평행하게 설치하고, 제1 방향에 대하여 수직인 제2 방향으로 신장하는 복수의 제2 전극을 서로 평행하게 설치한 2전극형 PDP와, 제1 방향으로 신장되는 복수의 제1 전극과 제2 전극을 교대로 평행하게 설치하고, 제1 방향에 대하여 수직인 제2 방향으로 신장하는 복수의 제3 전극을 서로 평행하게 설치한 3전극형 PDP가 있고, 최근에는 3전극형 PDP가 널리 사용되고 있다.
이 3전극형 PDP의 일반적인 구조는, 제1 기판에 제1 (X) 전극과 제2 (Y) 전극을 교대로 평행하게 설치하고, 제1 기판에 대향하는 제2 기판에 제1 및 제2 전극에 수직인 방향으로 신장하는 제3 (어드레스) 전극을 설치하고, 전극 표면을 각각 유전체층으로 피복한다. 제2 기판 상에는 또한, 제3 전극 사이에 제3 전극과 평행하게 신장하는 1방향의 스트라이프 형상의 격벽, 또는 셀을 각각 분리하도록 제3 전극과 제1 및 제2 전극과 평행 배치되는 2차원 격자 형상의 격벽을 설치하고, 격벽 사이에 형광체층을 형성한 후, 제1 및 제2 기판을 접합한다. 따라서, 제3 전극 상에는 유전체층과 형광체층, 그리고 격벽이 형성되는 경우도 있다.
제1 및 제2 전극의 사이에 전압을 인가하여 전체 셀의 전극 근방의 전하(벽전하)를 균일한 상태로 한 후, 제2 전극에 스캔 펄스를 순차적으로 인가하고, 스캔 펄스에 동기하여 제3 전극에 어드레스 펄스를 인가하고, 점등할 셀 내에 선택적으로 벽전하를 남기는 어드레스 동작을 행한 후, 방전하는 인접 2전극간이 교대로 역극성의 전극으로 되는 유지 방전 펄스를 인가하여 어드레스 동작에 의해 벽전하가 남겨진 점등 셀에서 유지 방전을 발생시켜 점등을 행한다. 형광체층은, 방전에 의해 발생하는 자외선에 의해 발광하고, 그것을 제1 기판을 통해서 본다. 그 때문에, 제1 및 제2 전극은, 금속 재료로 형성된 불투명한 버스 전극과, ITO막 등의 투명 전극으로 형성되어, 투명 전극을 통해서 형광체층에서 발생한 광을 볼 수 있게 되어 있다. 일반적인 PDP의 구조 및 동작은 널리 알려져 있으므로, 여기서는 상세한 설명을 생략한다.
상기한 바와 같은 3전극형 PDP에 있어서, 제1 전극과 제2 전극 사이에 평행 하게 제4 전극을 설치한 PDP가 여러 종류 제안되어 있다.
예를 들면, 특허 문헌 1은, 제1 전극과 제2 전극 사이에 평행하게 제4 전극을 설치한 PDP를 사용한 비어드레스·표시 분리(비 ADS) 방식의 PDP 장치를 기재하고 있다.
또한, 특허 문헌 2는, 제1 전극과 제4 전극간 및 제2 전극과 제4 전극간의 표시 라인을 이용하여 인터레이스 표시를 행하는 PDP 장치를 기재하고 있다.
또한, 특허 문헌 3은, 제1 전극과 제2 전극 사이에 평행하게 제4 전극을 설치한 각종 PDP, 및 제4 전극을 각종 용도에 사용하는 구성을 기재하고 있다.
또한, 특허 문헌 4 및 특허 문허 문헌 5는, 방전을 행하지 않는 제1 전극과 제2 전극 사이(비표시 라인)에 제4 전극을 설치하여, 트리거 동작, 비표시 라인에서의 방전 방지(역 슬릿 방지) 및 리세트 동작 등에 제4 전극을 이용하는 구성을 기재하고 있다.
또한, PDP와 같이 방전 공간에 방전 가스를 봉입하고 2전극 사이에서 방전을 발생시키는 경우, 방전의 임계값 전압(방전 개시 전압)은, 2전극간의 거리와 방전 가스의 압력의 곱에 따라서 결정되는 것이 알려져 있다. 특허 문헌 6은, 유지 방전을 행하는 전극간의 간격을 부분적으로 다르게 하는 것에 의해, 셀 내에서 균일한 방전을 발생시키는 구성을 기재하고 있다.
PDP 장치에서는, 발광 효율을 향상시켜, 적은 소비 전력으로 높은 표시 휘도가 얻어지는 것이 요망되고 있다. 방전을 행하는 전극간의 간격(슬릿 폭)을 넓혀 장거리 방전을 하면 발광 효율이 향상하지만, 방전 개시 전압이 상승하기 때문에, 인가하는 전압을 높게 할 필요가 있어, 구동 회로의 코스트 증가 등 각종 문제가 발생한다.
본 발명의 목적은, 방전 개시 전압을 상승시키는 일없이, 발광 효율을 향상시킨 플라즈마 디스플레이 패널의 실현을 목적으로 한다.
상기 목적을 실현하기 위해서, 본 발명의 플라즈마 디스플레이 패널(PDP)은, 3전극형의 PDP에 있어서, 표시를 위한 주방전(유지 방전)을 행하는 제1 (X) 전극과 제2 (Y) 전극 사이의 주방전을 행하는 위치에 제4 전극(Z) 전극을 설치하고, 제1 전극과 제4 전극의 간격 및 제2 전극과 제4 전극의 간격 중 적어도 한쪽이, 1셀 내에서 서서히 변화하도록 한다.
즉, 본 발명의 플라즈마 디스플레이 패널(PDP)은, 제1 기판과, 상기 제1 기판에 대향하도록 배치되고, 상기 제1 기판과의 사이에 방전 가스가 봉입된 방전 공간을 형성하는 제2 기판을 구비하고, 상기 제1 기판은, 교대로 설치된 복수의 제1 및 제2 버스 전극과, 각 제1 버스 전극에 접속되도록 설치된 제1 방전 전극과, 각 제2 버스 전극에 접속되도록 설치된 제2 방전 전극을 구비하고, 상기 제2 기판은, 상기 제1 및 제2 버스 전극과 교차하도록 설치된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널로서, 표시를 위한 주방전은, 상기 제1 방전 전극과 상기 제2 방전 전극 사이에서 행해지고, 상기 제1 방전 전극과 상기 제2 방전 전극 사이의 상기 주방전을 행하는 위치에 설치된 복수의 제4 전극을 구비하고, 상기 제1 및 제 2 기판에 수직인 방향으로부터 보았을 때에, 상기 제1 방전 전극과 상기 제2 방전 전극은, 각 제4 전극의 엣지와 대향하고, 상기 제4 전극과 상기 제1 방전 전극이 대향하는 간격과, 상기 제4 전극과 상기 제2 방전 전극이 대향하는 간격 중 적어도 한쪽이, 1셀 내에서 서서히 변화하는 것을 특징으로 한다.
PDP와 같이 방전 공간에 방전 가스를 봉입하여 2전극 사이에서 방전을 발생시키는 경우, 방전의 임계값 전압(방전 개시 전압)은, 2전극간의 거리와 방전 가스의 압력의 곱에 따라서 결정되는 것이 알려져 있고, 그 변화를 이 곱을 횡축으로 하고 방전 개시 전압을 종축로 하여 나타낸 곡선을 파셴 커브라고 한다. 파셴 커브는, 2전극간의 거리와 방전 가스의 압력의 곱이 특정의 값일 때에 최소값으로 되고, 그 상태는 파셴 미니멈이라고 불린다. 현상의 PDP에 있어서의 제1 전극과 제2 전극간의 거리 및 방전 가스의 압력에 의하면, 그 곱은 파셴 미니멈보다 상당히 큰 값이고, 이 값 쪽이 파셴 미니멈에 가까운 경우보다 발광 효율이 높다.
본 발명의 PDP에서는, 제1 버스 전극과 제2 버스 전극 사이에 제4 전극이 설치되어 있고, 제4 전극과 제1 버스 전극 또는 제2 버스 전극의 간격 쪽이 제1 버스 전극과 제2 버스 전극의 간격보다 좁다. 그 때문에, 제4 전극과 제1 버스 전극 또는 제2 버스 전극 사이의 방전 쪽이, 제1 버스 전극과 제2 버스 전극 사이의 방전보다 방전 개시 전압이 낮아져, 보다 방전이 발생하기 쉽다. 일단 방전이 발생하면, 간격이 넓은 제1 버스 전극과 제2 버스 전극 사이에도 용이하게 방전이 확산되어 고발광 효율의 방전이 행해진다. 본 발명의 PDP에서는, 제4 전극과 제1 버스 전극 또는 제2 버스 전극의 간격은 서서히 변화하기 때문에, 제4 전극과 제1 버스 전극 또는 제2 버스 전극의 간격이 변경되더라도 파셴 미니멈에 가까운 낮은 방전 개시 전압으로 되고, 제4 전극과 제1 버스 전극 또는 제2 패스 전극 사이에서 낮은 전압으로 방전을 개시한 후, 방전이 보다 간격이 넓은 부분으로 연속적으로 확산되어, 발광 효율을 향상시킬 수 있다.
표시를 위한 주방전은, 발광 효율이 좋은 제1 방전 전극과 제2 방전 전극 사이에서 행하는 것이 바람직하고, 제4 전극과 제1 또는 제2 전극간의 방전은 트리거로서 이용하기 때문에, 제4 전극의 면적은 가능한 한 좁은 것이 바람직하다.
제4 전극은, 제1 및 제2 전극과 마찬가지로 제4 버스 전극과 제4 방전 전극으로 형성되거나, 또는 제4 버스 전극만으로 형성된다. 어쨌든 차광성의 버스 전극을 갖고, 표시 셀의 부분에 배치되므로, 이 점으로부터도 제4 전극의 면적은 가능한 한 좁은 것이 바람직하다. 또한, 투명한 제4 방전 전극을 제4 버스 전극보다 넓게 하는 것도 가능하지만, 이 경우에도, 제4 방전 전극의 면적은 너무 넓게 하지 않는 것이 바람직하다.
제4 전극의 면적을 가능한 한 작게 하기 위해서는, 제4 방전 전극을 제4 버스 전극과 대략 중첩되도록 한다. 제4 버스 전극은, 제1 및 제2 버스 전극과 대략 평행하게 신장하는 직선 형상인 것이 바람직하다.
제4 전극과 제1 또는 제2 방전 전극의 한쪽과의 간격이 부분적으로 서로 다르도록 하는 경우에는, 제2 (Y) 방전 전극과의 간격이 부분적으로 서로 다르도록 하는 것이 바람직하다. 이에 의해, 제4 전극에 제1 (X) 방전 전극과 동일한 전압을 인가했을 때에, 제4 전극은 제2 (Y) 방전 전극에 대한 트리거 전극으로서 기능 한다. 이 경우, 제1 (X) 방전 전극은 공통 전극으로서 동일한 전압이 인가되므로, 제4 전극도 동일한 전압을 인가하게 되어, 제4 전극의 구동 회로의 구성을 간단하게 할 수 있다.
제4 전극과 제1 또는 제2 전극의 대향하는 엣지의 형상은 각종 변형예가 가능하다. 예를 들면, 신장하는 방향이 서로 다른 직선 형상의 엣지, 서로 다른 곡선 형상의 엣지, 간격이 단계적으로 변화하는 계단 형상의 형상이라도 된다. 간격이 연속적으로 변화하는 범위 내에 파셴 미니멈의 조건으로 되는 간격이 존재하도록 하면, 최소의 방전 개시 전압이 얻어진다.
제1 방전 전극과 제2 방전 전극의 양쪽이, 각 제4 전극의 직선 형상의 엣지와 서로 다른 방향으로 직선 형상으로 신장하는 대향하는 엣지를 갖는 경우, 제1 방전 전극과 제2 방전 전극의 제4 전극을 사이에 두고 대향하는 엣지를 서로 다른 방향으로 신장하도록 하면, 제4 전극과 제1 또는 제2 전극 사이의 방전을 트리거로 해서 제1 방전 전극과 제2 방전 전극이 근접한 부분의 방전으로 원활하게 이행하고, 또한 제1 방전 전극과 제2 방전 전극이 멀어진 부분의 장거리 방전, 즉 고발광 효율의 방전으로 원활하게 이행한다. 이에 대하여, 제1 방전 전극과 제2 방전 전극의 제4 전극을 사이에 두고 대향하는 엣지를 평행하게 하는 것도 가능하고, 이 경우에는, 상기한 경우에 비하여, 제4 전극과 제1 또는 제2 전극 사이의 방전을 트리거로 해서 제1 방전 전극과 제2 방전 전극의 방전으로의 이행이 약간 원활하지 않게 되지만, 셀 내에 있어서의 제1 방전 전극과 제2 방전 전극의 간격이 일정하기 때문에, 셀 내에서 균일한 안정된 방전이 행해진다.
제4 전극은, 제1 및 제2 버스 전극 및 제1 및 제2 방전 전극과 동일한 층에 형성된다. 이 경우, 제4 전극은 제1 및 제2 버스 전극 및 제1 및 제2 방전 전극과 동시에 형성할 수 있기 때문에, 프로세스는 증가하지 않는다. 제4 전극과 제1 및 제2 버스 전극의 최소 거리는, 제조 오차를 고려하여 단락이 발생하지 않는 거리로 할 필요가 있어, 그다지 작게 할 수 없다. 그 때문에, 현상의 조건에서는 제4 전극과 제1 및 제2 버스 전극의 최소 거리를 파셴 미니멈으로 하는 것은 곤란하다.
또한, 제1 및 제2 버스 전극 및 제1 및 제2 방전 전극 상에 설치한 유전체층 상에 제4 전극을 형성하는 것도 가능하다. 이 경우, 제4 전극 및 그 위의 유전체층을 형성하는 프로세스가 증가한다. 이 경우, 제4 전극과 제1 및 제2 버스 전극은 서로 다른 층에 형성되기 때문에 단락하는 일은 없으므로, 제4 전극과 제1 및 제2 버스 전극의 최소 거리를 매우 작게 하는 것이 가능하고, 파셴 미니멈의 조건을 실현하는 것도 가능하다.
본 발명의 구성은, 한 쌍의 제1 전극과 제2 전극 사이에서 방전을 행하는 통상의 3전극형 PDP에도, 특허 문헌 7에 기재된, 소위 ALIS 방식의 PDP에도 적용 가능하다. 통상의 3전극형 PDP에 본 발명을 적용하는 경우에는, 제4 전극은, 방전이 행해지는 제1 방전 전극과 제2 방전 전극이 접속되는 한 쌍의 제1 버스 전극과 제2 버스 전극 사이에 배치되어, 공통의 전압이 인가된다. ALIS 방식의 PDP에 본 발명을 적용하는 경우에는, 제4 전극은, 제1 버스 전극과 제2 버스 전극 전체의 사이에 배치되고, 배치되는 위치에 따라서 4개의 그룹으로 분할되어 그룹마다 공통의 전압이 인가된다.
<발명을 실시하기 위한 최량의 형태>
도 1은, 본 발명의 제1 실시예의 플라즈마 디스플레이 장치(PDP 장치)의 전체 구성을 도시하는 도면이다. 제1 실시예의 PDP 장치에서 사용하는 PDP(1)는, 한 쌍의 제1 (X) 전극과 제2 (Y) 전극 사이에서 방전을 행하는 종래형의 PDP에 본 발명을 적용한 것이다. 도 1에 도시하는 바와 같이, 제1 실시예의 PDP(1)는, 가로 방향으로 신장하는 X 전극 X1, X2, …, Xn과 Y 전극 Y1, Y2, …, Yn이 교대로 배치되고, 각 쌍의 X 전극과 Y 전극 사이에 제4 전극 Z1, Z2, …, Zn이 배치된다. 따라서, X 전극, Y 전극 및 Z 전극의 3개의 전극의 조합이 n조 형성된다. 또한, 세로 방향으로 신장하는 어드레스 전극 A1, A2, …, Am이, n조의 X 전극, Y 전극 및 Z 전극과 교차하도록 배치되어, 교차 부분에 셀이 형성된다. 따라서, n개의 표시 행과 m개의 표시 열이 형성된다.
도 1에 도시하는 바와 같이, 제1 실시예의 PDP 장치는, m개의 어드레스 전극을 구동하는 어드레스 구동 회로(2)와, n개의 Y 전극에 주사 펄스를 인가하는 주사 회로(3)와, 주사 회로(3)를 통하여 n개의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인가하는 Y구동 회로(4)와, n개의 X 전극에 전압을 공통으로 인가하는 X구동 회로(5)와, n개의 Z 전극에 전압을 공통으로 인가하는 Z구동 회로(6)와, 각 부를 제어하는 제어 회로(7)를 갖는다. 제1 실시예의 PDP 장치는, PDP(1)에 Z 전극을 설치한 점 및 그것을 구동하는 Z구동 회로(6)를 설치한 점이 종래예와 다르고, 다른 부분은 종래예와 동일하므로, 여기서는 Z 전극에 관계되는 부분만을 설명하고, 다른 부분의 설명은 생략한다.
도 2는, 제1 실시예의 PDP의 분해 사시도이다. 도시한 바와 같이, 전면 (제1) 글래스 기판(11) 상에는, 가로 방향으로 신장하는 제1 (X) 버스 전극(13) 및 제2 (Y) 전극(15)이 교대로 평행하게 배치되어 쌍을 이루고 있다. X 및 Y 광투과성 전극(방전 전극)(12 및 14)이, X 및 Y 버스 전극(13, 15)에 중첩되도록 설치되고, X 및 Y 방전 전극(12 및 14)의 일부가, 대향하는 전극 쪽으로 넓어져 있다. 한 쌍의 X 및 Y 버스 전극(13, 15) 사이에는, 제4 방전 전극(16)과 제4 버스 전극(17)이 중첩되도록 설치되어 있다. 예를 들면, 버스 전극(13, 15 및 17)은 금속층으로 형성되고, 방전 전극(12, 14 및 16)은 ITO층막 등으로 형성되고, 버스 전극(13, 15 및 17)의 저항값은 방전 전극(12, 14 및 16)의 저항값보다 낮거나 동등하다. 이하, X 및 Y 방전 전극(12 및 14)의 X 및 Y 버스 전극(13, 15)으로부터 신장한 부분을, 단순히 X 및 Y 방전 전극(12 및 14)이라고 칭하고, 제4 방전 전극(16)과 제4 버스 전극(17)을 합쳐서 제4 전극이라고 칭한다.
방전 전극(12, 14 및 16) 및 버스 전극(13, 15 및 17) 상에는, 이들의 전극을 피복하도록 유전체층(18)이 형성되어 있다. 이 유전체층(18)은, 가시광을 투과하는 SiO2 등으로 구성되고, 또한 그 위에 MgO 등의 보호층(19)이 형성된다. 이 보호층(19)은, 이온 충격에 의해 전자를 방출하여 방전을 성장시키고, 방전 전압의 저감, 방전 지연의 저감 등의 효과를 갖는다. 이 구조에서는, 모든 전극이 이 보호층(19)으로 피복되어 있기 때문에, 어느 전극군이 음극으로 되어도 보호층의 효과를 이용한 방전이 가능하게 된다. 이상과 같은 구성의 글래스 기판(11)을 전면 기판으로서 이용하고, 글래스 기판(11)을 통해서 표시를 본다.
한편, 배면 (제2) 기판(20) 상에는, 버스 전극(13, 15 및 17)과 교차하도록 제3 (어드레스) 전극(21)이 설치되어 있다. 예를 들면, 어드레스 전극(21)은 금속층으로 형성된다. 어드레스 전극군 상에는, 유전체층(22)이 형성된다. 그 위에는, 세로 방향 격벽(23)이 형성되어 있다. 그리고, 격벽(23)과 유전체층(22)으로 형성되는 홈의 측면과 저면에는, 방전시에 발생하는 자외선으로 여기되어, 적색, 녹색 및 청색의 가시광을 발생하는 형광체층(24, 25, 26)이 도포되어 있다.
도 3은, 제1 실시예의 PDP의 부분 단면도로서, (a)는 세로 방향의 단면도, (b)는 가로 방향의 단면도이다. 격벽(23)으로 구획되는 전면 기판(11)과 배면 기판(20) 사이의 방전 공간(27)에는 Ne, Xe, He 등의 방전 가스가 봉입되어 있다.
도 4는, 1개의 셀의 전극 형상을 도시하는 도면이다. 도시한 바와 같이, X 버스 전극(13)과 Y 버스 전극(15)이 평행하게 배치되고, 그 중앙에 Z 전극(16, 17)이 평행하게 배치되어 있다. 그리고, 버스 전극(13, 15 및 17)에 대하여 수직인 방향으로 신장하는 격벽(23)이 배치되어 있다. 격벽(23) 사이에는 어드레스 전극이 배치되지만, 도시는 생략하고 있다. 격벽(23)으로 구획된 각 부분에는, X 버스 전극(13)으로부터 신장한 X 방전 전극(12)과, Y 버스 전극(15)으로부터 신장한 Y 방전 전극(14)이 설치되어 있다. X 방전 전극(12)과 Y 방전 전극(14)의 Z 전극(16, 17)에 대향하는 측의 엣지는, 버스 전극(13, 15 및 17)이 신장하는 방향에 대하여 기울어진 직선이다. 이에 의해, X 방전 전극(12) 및 Y 방전 전극(14)과 Z 전극(16, 17)의 대향하는 엣지의 간격, 즉 슬릿 폭은 연속해서 변화하도록 되어 있 다. 또한, Z 전극(16, 17)을 사이에 두고 대향하는 X 방전 전극(12)과 Y 방전 전극(14)의 엣지의 간격도 연속해서 변화하도록 되어 있다. 제1 실시예에서는, X 방전 전극(12) 및 Y 방전 전극(14)과 Z 전극(16, 17)의 간격이 좁은 측이 보다 파셴 미니멈에 가까운 거리이고, 방전 개시 전압을 낮게 할 수 있다.
또한, 방전이, Z 전극(16, 17)과 X 방전 전극(12) 또는 Y 방전 전극(14) 사이의 방전을 트리거로 해서 X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 확산시키는 경우, X 방전 전극(12)과 Y 방전 전극(14)의 간격도 서서히 확대되고 있으므로, 간격이 좁은 부분의 방전으로부터 넓은 부분에서의 장거리 방전으로 원활하게 이행할 수 있다.
다음으로, 제1 실시예의 PDP 장치의 동작을 설명한다. PDP의 각 셀은, 점등·비점등만을 선택할 수 있을 뿐이며, 점등 휘도를 변화시킬 수, 즉 계조를 표시할 수 없다. 따라서, 1프레임을 소정의 웨이팅을 한 복수의 서브 필드로 분할하고, 각 셀마다 1프레임에서 점등하는 서브 프레임을 조합하는 것에 의해 계조 표시를 행한다. 각 서브 필드는, 통상 동일한 구동 시퀀스를 갖는다.
도 5는, 제1 실시예의 PDP 장치의 1 서브 필드의 구동 파형을 도시하는 도면이고, 도 6은 제1 실시예에 있어서의 벽전하의 변화를 도시하는 도면이다.
리세트 기간의 처음에는, 어드레스 전극 A에 0V를 인가한 상태에서, X 전극과 Z 전극에 서서히 전압이 저하한 후 일정 전압으로 되는 마이너스의 리세트 펄스(101, 102)를 인가하고, Y 전극에 소정의 전압을 인가한 후 서서히 전압이 증가하는 플러스의 리세트 펄스(103)를 인가한다. 이에 의해, 전체 셀에서, Z 전극(16, 17)과 Y 방전 전극(14) 사이에서 우선 방전이 발생하고, X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 이행한다. 여기서 인가되는 것은 전압이 서서히 변화하는 둔파(鈍波)이기 때문에, 미약한 방전과 전하 형성을 반복하여, 전체 셀 균일하게 벽전하를 형성한다. 형성된 벽전하의 극성은, X 방전 전극 및 Z 전극 근방이 정극성, Y 방전 전극 근방이 부극성이다.
다음으로, X 방전 전극 및 Z 전극에 플러스의 보상 전압(104, 105)(예를 들면 +Vs)을 인가하고, Y 전극에 서서히 전압이 저하하는 보상 둔파(106)를 인가함으로써, 상기한 바와 같이 형성된 벽전하와는 역극성의 전압이 둔파로 인가되기 때문에, 미약한 방전에 의해 셀 내의 벽전하가 감소한다. 이상으로, 리세트 기간이 종료하고, 전체 셀은 균일한 상태로 된다.
본 실시예의 PDP에서는, Z 전극(16, 17)과 Y 방전 전극(14)의 간격이 좁아, 낮은 방전 개시 전압에서도 방전이 발생하고, 그것을 트리거로 해서 X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 이행하므로, 리세트 기간에 X 전극 및 Z 전극과 Y 전극 사이에 인가하는 리세트 전압을 작게 할 수 있다. 이에 의해, 표시에 관계하지 않는 리세트 방전에 의한 발광량을 저감하여 콘트라스트를 향상시킬 수 있다.
다음의 어드레스 기간에서는, X 전극 및 Z 전극에 보상 전압(104, 105)과 동일한 전압(예를 들면 +Vs)을 인가하고, Y 전극에 소정의 부전압을 인가한 상태에서 또 주사 펄스(107)를 순차적으로 인가한다. 주사 펄스(107)의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스(108)를 인가한다. 이에 의해, 도 6의 (a)에 도시하는 바와 같이, 주사 펄스가 인가된 Y 전극과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 X 전극 및 Z 전극과 Y 전극 사이의 방전이 발생한다. 이 어드레스 방전에 의해, 도 6의 (b)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방(유전체층의 표면)에는 마이너스의 벽전하가 형성되고, Y 전극의 근방에는 플러스의 벽전하가 형성된다. Z 전극은 X 전극에 비하여 면적이 작기 때문에, Z 전극의 근방에 형성되는 벽전하의 양은, X 전극의 근방에 형성되는 벽전하의 양보다 적다. 또한, Y 전극에는, X 전극과 Y 전극의 근방에 형성된 마이너스의 벽전하를 합한 벽전하량에 대응하는 플러스의 벽전하가 형성된다. 주사 펄스 또는 어드레스 펄스가 인가되지 않는 셀에서는 어드레스 방전은 발생하지 않으므로, 리세트시의 벽전하가 유지된다. 어드레스 기간에서는, 모든 Y 전극에 순차적으로 주사 펄스를 인가하여 상기한 동작을 행하여, 패널 전체면이 점등하는 셀에서 어드레스 방전을 발생시킨다.
또한, 어드레스 기간의 마지막에는, 어드레스 방전을 발생시키지 않은 셀에 있어서, 리세트 기간에 형성된 벽전하를 조정하는 펄스를 인가하는 경우도 있다.
유지 방전 기간에서는, 우선, X 전극 및 Z 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(109, 110)를, Y 전극에 전압 +Vs의 플러스의 유지 방전 펄스(111)를 인가한다. 도 6의 (b)에 도시하는 바와 같이, 어드레스 방전이 행해진 셀에서는, Y 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩되고, X 전극 및 Z 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩된다. 이에 의해, 우선 간격이 좁은 Z 전극과 Y 전극 사이에서 방전이 개시되 고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. X 전극과 Y 전극 사이의 방전은 장거리 방전으로, 발광 효율이 좋은 방전이다. 이 방전은, 방전에 의해 발생한 전하 중, 플러스의 전하가 X 전극 및 Z 전극의 근방에 벽전하로서 축적되고, 마이너스의 전하가 Y 전극의 근방에 벽전하로서 축적되고, 벽전하에 의한 전압이 X 전극 및 Z 전극과 Y 전극간의 전압을 감소시키는 것에 의해 수속한다. 수속했을 때에는, 도 6의 (c)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방에 플러스의 벽전하가 형성되고, Y 전극의 근방에 마이너스의 벽전하가 형성된다. 또한, 어드레스 방전이 행해지지 않은 셀에서는 상기한 방전은 발생하지 않고, 유지 방전 기간 중에는 방전은 발생하지 않으므로, 설명은 생략한다.
다음으로, 도 5에 도시하는 바와 같이, X 전극에 전압 +Vs의 플러스의 유지 방전 펄스(112)를, Y 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(114)를 인가하고, Z 전극에 전압 +Vs로 변화한 후 단시간에 전압 -Vs로 변화하는 펄스(113)를 인가한다. 이에 의해,도 6의 (d)에 도시하는 바와 같이, Y 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, X 전극 및 Z 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩된다. 이에 의해, 우선 Z 전극과 Y 전극 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. 이 직후, Z 전극에 인가되는 전압은 +Vs로부터 -Vs로 변화하고, Z 전극과 Y 전극 사이에서 방전은 정지한다. X 전극과 Y 전극 사이의 방전은, 마이너스의 전하가 X 전극의 근방에 벽전하로서 축적되고, 플러스의 전하가 Y 전극의 근방에 벽전하로서 축적되면 정지하는데, 이 때 Z 전극에는 -Vs가 인가되고 있으므로, Z 전극의 근방에는 플러스의 벽전하가 형성된다. 따라서, 수속했을 때에는, 도 6의 (e)에 도시하는 바와 같이, X 전극의 근방에 마이너스의 벽전하가 형성되고, Y 전극 및 Z 전극의 근방에 플러스의 벽전하가 형성된다.
다음으로, 도 5에 도시하는 바와 같이, X 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(115)를, Y 전극에 전압 +Vs의 플러스의 유지 방전 펄스(117)를 인가하고, Z 전극에 전압 +Vs로 변화한 후 단시간에 전압 -Vs로 변화하는 펄스(116)를 인가한다. 이에 의해, 도 6의 (f)에 도시하는 바와 같이, X 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, Y 전극 및 Z 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩된다. 이에 의해, 우선 Z 전극과 X 전극 사이에서 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. 이 직후, Z 전극에 인가되는 전압은 +Vs로부터 -Vs로 변화하고, Z 전극과 X 전극 사이에서 방전은 정지하는데, 이 때 Z 전극에는 -Vs가 인가되고 있으므로, Z 전극의 근방에는 플러스의 벽전하가 형성된다. 따라서, 수속했을 때에는, 도 6의 (g)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방에 플러스의 벽전하가 형성되고, Y 전극의 근방에 마이너스의 벽전하가 형성된다. 즉, 도 6의 (c)의 상태로 되돌아간 것으로 된다. 이하, X 전극과 Y 전극에 교대로 플러스 및 마이너스의 유지 방전 펄스를 인가하고, 유지 방전 펄스의 인가에 동기하여 Z 전극에 폭이 좁은 펄스를 인가함으로써, 도 6의 (c) 내지 (g)의 동작을 반복하여, 유지 방전이 반복된다.
이상 본 발명의 제1 실시예를 설명했지만, 전극의 구조나 형상 등에 대하여 각종 변형예가 있을 수 있다. 이하, 변형예의 몇 가지를 설명한다.
도 7은, 전극 구조의 변형예를 도시하는 도면이다. 제1 실시예에서는, 도 3의 (a)에 도시한 바와 같이, Z 전극(Z 방전 전극(16), Z 버스 전극(17))은, X 전극(X 방전 전극(12), X 버스 전극(13)) 및 Y 전극(Y 방전 전극(14), Y 버스 전극(15))과 동일한 층에 형성되었다. 이것이면, Z 전극을 X 전극 및 Y 전극과 동일한 프로세스로 형성할 수 있어, Z 전극을 설치하기 위해서 새롭게 프로세스를 증가시킬 필요는 없다. 그러나, X 방전 전극(12)과 Y 방전 전극(14) 사이에 Z 전극을 설치하므로, 제조시의 위치나 선폭의 변동 때문에, Z 전극이 X 방전 전극(12)과 Y 방전 전극(14)을 단락하여 수율을 저하시킨다고 하는 문제를 발생시킨다. 따라서, 도 7의 변형예에서는, X 전극(X 방전 전극(12), X 버스 전극(13)) 및 Y 전극(Y 방전 전극(14), Y 버스 전극(15))을 피복하는 유전체층(18) 상에, Z 전극(Z 방전 전극(16), Z 버스 전극(17))을 형성하고, 그 위를 유전체층(28)으로 피복한다. 이러한 구조에서도, 제1 실시예와 동일한 동작이 가능하다.
도 7의 변형예는, 제1 실시예에 비하여, Z 전극을 설치하기 위한 프로세스가 증가하므로 제조 코스트가 증가한다는 문제가 있지만, Z 전극이 X 전극 및 Y 전극과는 다른 층에 형성되기 때문에, Z 전극이 X 방전 전극(12) 및 Y 방전 전극(14)을 단락하는 일은 없어, 단락에 의한 수율의 저하는 발생하지 않는다. 또한, 다른 층에 설치되므로, 기판에 수직인 방향으로부터 보았을 때에, Z 전극과 X 방전 전극 (12) 및 Y 방전 전극(14)의 간격을 매우 좁게 하여, 예를 들면, 파셴 미니멈으로 되는 간격보다 좁은 간격으로 하는 것도 가능하다. 예를 들면, 도 4에 도시한 전극 형상에서, X 방전 전극(12) 및 Y 방전 전극(14)과 Z 전극과의 간격의 최소값이 파셴 미니멈으로 되는 간격보다 좁은 경우, 간격이 서서히 변화하기 때문에 반드시 파셴 미니멈으로 되는 간격이 존재하고, 방전 개시 전압은 파셴 미니멈의 조건으로 설정된다. 따라서, 유지 방전 전압을 낮게 해도 확실하게 유지 방전을 발생시킬 수 있다.
도 8은, 전극 형상의 변형예이다. 도 4와 비교하여 명확한 바와 같이, X 방전 전극(12) 및 Y 방전 전극(14)의 Z 전극(16, 17)과 대향하는 엣지는, Z 전극(16, 17)의 엣지에 대하여 기울어진 직선이지만, X 방전 전극(12)의 엣지와 Y 방전 전극(14)의 엣지는 평행하다. 즉, X 방전 전극(12)과 Y 방전 전극(14)의 간격은 일정하다. 이에 의해, Z 전극과 X 방전 전극(12) 또는 Y 방전 전극(14) 사이의 방전으로부터, X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로의 이행은 도 4의 형상에 비하여 원활하지는 않지만, X 방전 전극(12)과 Y 방전 전극(14) 사이의 주방전에서 차지하는 근거리 방전의 비율이 감소하고, 장거리 방전이 대부분을 차지하기 때문에, 발광 효율이 향상하고, 또한 벽전하가 충분히 축적되기 때문에, 보다 안정된 유지 방전이 가능하게 된다.
도 9는, 전극 형상의 다른 변형예를 도시하는 도면이다. 도시한 바와 같이, 이 변형예에서는, X 방전 전극(12) 및 Y 방전 전극(14)의 Z 전극(16, 17)에 대향하는 엣지가, Z 전극(16, 17)과의 간격이 좁은 직선 형상의 엣지와, 간격이 서서히 변화하는 곡선 형상의 엣지로 구성된다. 이 경우도, 방전은, 간격이 좁은 부분의 Z 전극(16, 17)과 X 방전 전극(12) 또는 Y 방전 전극(14) 사이의 방전을 트리거로 해서, X 방전 전극(12)과 Y 방전 전극(14) 사이의 방전으로 이행한다.
도 10은, 전극 형상의 다른 변형예를 도시하는 도면이다. 도시한 바와 같이, 이 변형예에서는, X 방전 전극(12) 및 Y 방전 전극(14)의 Z 전극에 대향하는 엣지는 Z 버스 전극(17)과 평행하지만, Z 방전 전극(16)이 Z 버스 전극(17)으로부터 양측으로 신장하고 있고, Z 방전 전극(16)의 엣지가 X 방전 전극(12) 및 Y 방전 전극(14)의 엣지에 대하여 기울어진 직선이다. 이 형상에서도 제1 실시예와 마찬가지의 동작이 행할 수 있다. 단, Z 방전 전극(16)의 면적이 증가하기 때문에, 장거리 방전의 비율이 감소하여 발광 효율이 저하하므로, Z 방전 전극(16)의 면적은 그다지 크지 않은 것이 바람직하다.
이상, 전극 형상의 변형예를 설명했지만, 도 10의 변형예 이외에서는, Z 버스 전극(17)과 Z 방전 전극(16)은 동일한 형상이므로, Z 방전 전극(16)을 설치하지 않고 글래스 기판 상에 직접 Z 버스 전극(17)을 설치하는 것도 가능하다.
도 11은, 본 발명의 제2 실시예의 PDP 장치의 PDP에 있어서의 전극 형상을 도시하는 도면이다. 도 4의 제1 실시예의 전극 형상과 비교하여 명확한 바와 같이, 제2 실시예의 전극 형상에서는, Y 방전 전극(14)의 엣지만이 Z 전극(16, 17)의 엣지에 대하여 경사져 있고, X 방전 전극(12)의 엣지는 Z 전극(16, 17)의 엣지와 평행하다.
도 12는, 제2 실시예의 PDP 장치의 1서브 필드의 구동 파형을 도시하는 도면 이고, 도 13은 제2 실시예에 있어서의 벽전하의 변화를 도시하는 도면이다. 도 5의 제1 실시예의 구동 파형과 비교하여 명확한 바와 같이, 제2 실시예에서는 유지 방전 기간에 있어서, X 전극에 인가하는 구동 파형과 유사하지만, 전압이 상이한 구동 파형을 Z 전극에 인가하는 점이 제1 실시예와 다르다.
제1 실시예와 마찬가지로, 유지 방전 기간에서는 우선 X 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(109)를, Y 전극에 전압 +Vs의 플러스의 유지 방전 펄스(111)을, Z 전극에 전압 -Vz(Vz<Vs)의 마이너스의 유지 방전 펄스(110)를 인가한다. 도 13의 (b)에 도시하는 바와 같이, Y 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩되고, X 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, Z 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vz에 중첩된다. Vz<Vs이므로, Z 전극과 Y 방전 전극 사이의 전압은 X 방전 전극과 Y 방전 전극 사이의 전압보다 작지만, Z 전극과 Y 방전 전극이 좁기 때문에, 우선 Z 전극과 Y 방전 전극 사이에서 미약한 방전이 개시되고, 이 방전을 트리거로 해서 X 방전 전극과 Y 방전 전극 사이의 방전으로 이행한다. 일단 X 방전 전극과 Y 방전 전극 사이의 방전이 개시되면, Z 전극과 Y 방전 전극 사이의 전압은 X 방전 전극과 Y 방전 전극 사이의 전압보다 작기 때문에, 방전은 주로 X 방전 전극과 Y 방전 전극 사이에서 방전이 행해지고, Z 전극과 Y 방전 전극 사이의 방전은 미약한 상태 그대로이다.
이들의 펄스에 의한 방전이 수속했을 때에는, 도 13의 (c)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방에 플러스의 벽전하가 형성되고, Y 전극의 근방에 마이너스의 벽전하가 형성된다.
다음으로, 도 12에 도시하는 바와 같이, X 전극에 전압 +Vs의 플러스의 유지 방전 펄스(112)를, Y 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(114)를, Z 전극에 전압 +Vz의 플러스의 유지 방전 펄스(121)를 인가한다. 도 13의 (d)에 도시하는 바와 같이, Y 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, X 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩되고, Z 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vz에 중첩된다. 이에 의해, 상기한 바와 같이 우선 Z 전극과 Y 전극 사이에서 미약한 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. 제2 실시예에서는, Z 전극에 인가되는 전압은 +Vz 그대로이므로, X 전극과 Y 전극 사이의 방전이 정지했을 때에는, Z 전극에는 +Vz가 인가되고 있기 때문에, Z 전극의 근방에는 마이너스의 벽전하가 형성된다. 따라서, 수속했을 때에는, 도 13의 (e)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방에 마이너스의 벽전하가 형성되고, Y 전극의 근방에 플러스의 벽전하가 형성된다.
다음으로, 도 12에 도시하는 바와 같이, X 전극에 전압 -Vs의 마이너스의 유지 방전 펄스(115)를, Y 전극에 전압 +Vs의 플러스의 유지 방전 펄스(117)를, Z 전극에 전압 -Vs의 마이너스의 펄스(122)를 인가한다. 이에 의해, 도 13의 (f)에 도시하는 바와 같이, X 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, Y 전극의 근방에 형성된 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩되고, Z 전극의 근방에 형성된 마이너스의 벽전하에 의한 전압이 전압 -Vz 에 중첩된다. 이에 의해, 우선 Z 전극과 Y 전극 사이에서 미약한 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 X 전극과 Y 전극 사이의 방전으로 이행한다. 마찬가지로, X 전극과 Y 전극 사이의 방전이 정지했을 때에는, Z 전극에는 -Vz가 인가되고 있기 때문에, Z 전극의 근방에는 X 전극의 근방과 마찬가지로 플러스의 벽전하가 형성된다. 따라서, 수속했을 때에는, 도 13의 (g)에 도시하는 바와 같이, X 전극 및 Z 전극의 근방에 플러스의 벽전하가 형성되고, Y 전극의 근방에 마이너스의 벽전하가 형성된다. 즉, 도 13의 (c)의 상태로 되돌아간 것으로 된다. 이하, X 전극 및 Z 전극과 Y 전극에 교대로 플러스 및 마이너스의 펄스를 인가함으로써, 도 13의 (c) 내지 (g)의 동작을 반복하여, 유지 방전이 반복된다.
제2 실시예의 전체 구성이나, 전극의 구조 등은 제1 실시예와 동일하고, 전술한 변형예도 마찬가지로 제2 실시예에 적용할 수 있다.
도 14는, 본 발명의 제3 실시예의 PDP 장치의 전체 구성을 도시하는 도면이다. 제3 실시예는, 본 발명을 특허 문헌 7에 기재된 ALIS 방식의 PDP 장치에 적용한 예이고, 제1 및 제2 전극(X 및 Y 전극)을 제1 기판(투명 기판)에 설치하고, 제3 전극(어드레스 전극)을 제2 기판(배면 기판)에 설치한 구성에 있어서, X 전극과 Y 전극 사이에 제4 전극(Z 전극)을 설치한 경우의 예이다. ALIS 방식에 대해서는, 특허 문헌 7에 기재되어 있으므로, 여기서는 자세한 설명을 생략한다.
도 14에 도시하는 바와 같이, 플라즈마 디스플레이 패널(1)은, 가로 방향(길이 방향)으로 신장하는 복수의 제1 전극(X 전극) 및 제2 전극(Y 전극)을 갖는다. 복수의 X 전극과 Y 전극은 교대로 배치되고, X 전극의 개수가 Y 전극의 개수보다 1 개 많다. X 전극과 Y 전극 사이에는, 제4 전극(Z 전극)이 배치된다. 따라서, Z 전극의 개수는, Y 전극의 2배이다. 제3 전극(어드레스 전극)은, X, Y 및 Z 전극에 대하여 수직인 방향으로 신장한다. ALIS 방식에서는, X 전극과 Y 전극 사이 전체가 표시 라인으로서 이용되고, 홀수번째의 표시 라인과 짝수번째의 표시 라인이 인터레이스 표시된다. 바꿔 말하면, 홀수번째의 X 전극과 홀수번째의 Y 전극 사이 및 짝수번째의 X 전극과 짝수번째의 Y 전극 사이에 홀수 표시 라인이 형성되고, 홀수번째의 Y 전극과 짝수번째의 X 전극 사이 및 짝수번째의 Y 전극과 홀수번째의 Y 전극 사이에 짝수 표시 라인이 형성된다. 1 표시 필드는, 홀수 필드와 짝수 필드로 구성되고, 홀수 필드에서는 홀수 표시 라인이 표시되고, 짝수 필드에서는 짝수 표시 라인이 표시된다. 따라서, Z 전극은, 홀수 및 짝수 표시 라인 내에 각각 존재한다. 여기서는, 홀수번째의 X 전극과 홀수번째의 Y 전극 사이에 설치된 Z 전극을 제1 그룹의 Z 전극, 홀수번째의 Y 전극과 짝수번째의 X 전극 사이에 설치된 Z 전극을 제2 그룹의 Z 전극, 짝수번째의 X 전극과 짝수번째의 Y 전극 사이에 설치된 Z 전극을 제3 그룹의 Z 전극, 짝수번째의 Y 전극과 홀수번째의 X 전극 사이에 설치된 Z 전극을 제4 그룹의 Z 전극이라고 칭한다. 바꿔 말하면, 4p+1(p는 자연수)번째의 Z 전극은 제1 그룹의 Z 전극, 4p+2번째의 Z 전극은 제2 그룹의 Z 전극, 4p+3번째의 Z 전극은 제3 그룹의 Z 전극, 4p+4번째의 Z 전극은 제4 그룹의 Z 전극이다.
도 14에 도시하는 바와 같이, 제3 실시예의 PDP 장치는, 어드레스 전극을 구동하는 어드레스 구동 회로(2)와, Y 전극에 주사 펄스를 인가하는 주사 회로(3)와, 주사 회로(3)를 통하여 홀수번째의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인 가하는 홀수 Y구동 회로(41)와, 주사 회로(3)를 통하여 짝수번째의 Y 전극에 주사 펄스 이외의 전압을 공통으로 인가하는 짝수 Y구동 회로(42)와, 홀수번째의 X 전극에 전압을 공통으로 인가하는 홀수 X구동 회로(51)와, 짝수번째의 X 전극에 전압을 공통으로 인가하는 짝수 X구동 회로(52)와, 제1 그룹의 Z 전극을 공통으로 구동하는 제1 Z구동 회로(61)와, 제2 그룹의 Z 전극을 공통으로 구동하는 제2 Z구동 회로(62)와, 제3 그룹의 Z 전극을 공통으로 구동하는 제3 Z구동 회로(63)와, 제4 그룹의 Z 전극을 공통으로 구동하는 제4 Z구동 회로(64)와, 각 부를 제어하는 제어 회로(7)를 갖는다.
제3 실시예의 PDP는, X 버스 전극과 Y 버스 전극의 양측에 X 방전 전극 및 Y 방전 전극이 각각 설치되는 점, X 버스 전극과 Y 버스 전극 사이 전체에 Z 전극이 설치되는 점을 제외하면, 제1 실시예와 동일한 구조를 갖기 때문에, 분해 사시도는 생략한다. 또한, Z 전극은, 도 3과 같이, X 및 Y 전극과 동일한 층에 형성하는 것도 가능하고, 도 7에 도시하는 바와 같이 X 및 Y 전극과는 다른 층에 형성하는 것도 가능하다.
도 15는, 제3 실시예의 전극 형상을 도시하는 도면이다. 도시한 바와 같이, X 버스 전극(13)과 Y 버스 전극(15)이 등간격으로 평행하게 배치되고, 그의 중앙에 Z 전극(16, 17)이 평행하게 배치되어 있다. 그리고, 버스 전극(13, 15 및 17)에 대하여 수직인 방향으로 신장하는 격벽(23)이 배치되어 있다. 격벽(23) 사이에는 어드레스 전극이 배치되지만, 도시는 생략하고 있다. 격벽(23)으로 구획된 각 부분에는, X 버스 전극(13)으로부터 하측으로 신장한 X 방전 전극(12A)과, X 버스 전 극(13)으로부터 상측으로 신장한 X 방전 전극(12B)과, Y 버스 전극(15)으로부터 상측으로 신장한 Y 방전 전극(14A)과, Y 버스 전극(15)으로부터 하측으로 신장한 Y 방전 전극(14B)이 설치되어 있다. X 방전 전극(12A 및 12B)의 Z 전극(16, 17)에 대향하는 엣지는 Z 전극(16, 17)이 신장하는 방향에 대하여 평행하지만, Y 방전 전극(14A 및 14B)의 Z 전극(16, 17)에 대향하는 엣지는 Z 전극(16, 17)이 신장하는 방향에 대하여 기울어진 직선이다. 바꿔 말하면, 제3 실시예는, 제2 실시예와 마찬가지로, Y 방전 전극과 Z 전극의 간격은 서서히 변화하지만, X 방전 전극과 Z 전극의 간격은 일정한 구성이다. 따라서, 제3 실시예에서는, Y 방전 전극(14A 및 14B)과 Z 전극(16, 17)의 간격이 좁은 측이 보다 파셴 미니멈에 가까운 거리이고, 방전 개시 전압을 낮게 할 수 있다.
도 16 및 도 17은, 제3 실시예의 PDP 장치의 구동 파형을 도시하는 도면으로서, 도 16은 홀수 필드의 구동 파형을, 도 17은 짝수 필드의 구동 파형을 나타낸다. X 전극, Y 전극 및 어드레스 전극에 인가되는 구동 파형은 특허 문헌 7 등에 기재된 구동 파형과 동일하고, 방전을 행하는 X 전극과 Y 전극 사이에 설치된 Z 전극에는 제2 실시예에서 Z 전극에 인가한 것과 동일한 구동 파형이 인가되고, 방전을 행하지 않는 X 전극과 Y 전극 사이에 설치된 Z 전극에는 약간 다른 구동 파형이 인가된다.
리세트 기간에 있어서의 구동 파형은 제1 및 제2 실시예의 구동 파형과 동일하고, 리세트 기간에는 전체 셀이 균일한 상태로 된다.
어드레스 기간의 전반에서는, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극 (Z1)에 소정의 전압(예를 들면 +Vs)을 인가하고, 짝수번째의 X 전극(X2), 짝수번째의 Y 전극(Y2) 및 제2 내지 제4 그룹의 Z 전극(Z2-Z4)을 0V로 하고, 홀수번째의 Y 전극(Y1)에 소정의 부전압을 인가한 상태에서 또 주사 펄스(107)를 순차적으로 인가한다. 주사 펄스(107)의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스(108)를 인가한다. 이에 의해, 주사 펄스가 인가된 홀수번째의 Y 전극(Y1)과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전극(Y1) 사이의 방전이 발생한다. 이 어드레스 방전에 의해, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)의 근방(유전체층의 표면)에는 마이너스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1)의 근방에는 플러스의 벽전하가 형성된다. 주사 펄스 또는 어드레스 펄스가 인가되지 않는 셀에서는 어드레스 방전은 발생하지 않으므로, 리세트시의 벽전하가 유지된다. 어드레스 기간의 전반에서는, 모든 홀수번째의 Y 전극(Y1)에 순차적으로 주사 펄스를 인가하여 상기한 동작을 행한다.
어드레스 기간의 후반에서는, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에 소정의 전압을 인가하고, 홀수번째의 X 전극(X1), 홀수번째의 Y 전극(Y1) 및 제1, 제2 및 제4 그룹의 Z 전극(Z1, Z2, Z4)을 0V로 하고, 짝수번째의 Y 전극(Y2)에 소정의 마이너스 전압을 인가한 상태에서 또 주사 펄스(107)를 순차적으로 인가한다. 주사 펄스(107)의 인가에 따라서, 점등하는 셀의 어드레스 전극에 어드레스 펄스(108)를 인가한다. 이에 의해, 주사 펄스가 인가된 짝수번째의 Y 전극(Y2)과 어드레스 펄스가 인가된 어드레스 전극 사이에서 방전이 발생하고, 그것을 트리거로 해서 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)과 짝수번째의 Y 전극(Y2) 사이의 방전이 발생한다. 이 어드레스 방전에 의해, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)의 근방에는 마이너스의 벽전하가 형성되고, 짝수번째의 Y 전극(Y2)의 근방에는 플러스의 벽전하가 형성된다. 어드레스 기간의 후반에서는, 모든 짝수번째의 Y 전극(Y2)에 순차적으로 주사 펄스를 인가하여 상기한 조작을 행한다.
이상과 같이 하여, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1), 및 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이, 즉 홀수번째의 표시 라인의 어드레스 동작이 종료한다. 어드레스 방전이 행해진 셀에서는, 홀수번째 및 짝수번째의 Y 전극(Y1, Y2)의 근방에 플러스의 벽전하가 형성되고, 홀수번째 및 짝수번째의 X 전극(X1, X2), 제1 및 제3 그룹의 Z 전극(Z1, Z3)의 근방에 마이너스의 벽전하가 형성되어 있다.
유지 방전 기간에서는, 우선, 홀수번째의 X 전극(X1)에 전압 -Vs의 마이너스의 유지 방전 펄스(121)를, 홀수번째의 Y 전극(Y1)에 전압 +Vs의 플러스의 유지 방전 펄스(123)를, 제1 그룹의 Z 전극(Z1)에 전압 -Vz의 펄스(122)를 인가한다. 짝수번째의 X 및 Y 전극(X2 및 Y2)에는 0V를 인가한다. 유지 방전 기간 중에는, 제2 및 제4 그룹의 Z 전극(Z2 및 Z4)에는 0V를 인가한다. 홀수번째의 X 전극(X1)에서는 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, 홀수번째의 Y 전극(Y1)에서는 플러스의 벽전하에 의한 전압이 전압 +Vs에 중첩되고, 제1 그룹의 Z 전극(Z1)에서는 마이너스의 벽전하에 의한 전압이 전압 -Vz에 중첩되고, 이들 사이에 큰 전압이 인가된다. 이에 의해, 제2 실시예에서 설명한 바와 같이, 우선 간격이 좁은 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전극(Y1) 사이에서 미약한 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이의 방전으로 이행한다. 이 방전이 종료했을 때에는, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)의 근방에 플러스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1)의 근방에 마이너스의 벽전하가 형성된다.
홀수번째의 Y 전극(Y1)에는 전압 Vs가 인가되고, 제2 그룹의 Z 전극(Z2)에는 0V가 인가되고, 홀수번째의 Y 전극(Y1)에서는 플러스의 벽전하에 의한 전압이 중첩되고, 홀수번째의 Y 전극(Y1)과 제2 그룹의 Z 전극(Z2) 사이의 전압은 커지지만, 제2 그룹의 Z 전극(Z2)에 인가되는 전압은 0V이고, 또한 제2 그룹의 Z 전극(Z2)에는 벽전하가 형성되어 있지 않으므로, 벽전하에 의한 전압은 중첩되지 않아, 방전은 발생하지 않는다. 마찬가지로, 짝수번째의 X 전극(X2)와 제2 그룹의 Z 전극(Z2) 사이에서도 방전은 발생하지 않는다. 여기서, 제2 그룹의 Z 전극(Z2)에 인가하는 전압은, 방전이 발생하지 않는 전압으로 설정하는 것이 필요하다. 단, 제2 그룹의 Z 전극(Z2)에 인가하는 전압은 인접하는 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 인가되는 전압 +Vs보다 낮은 것이 바람직하다. 이것은, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서 유지 방전이 발생하면, 이동하기 쉬운 전자가 홀수번째의 X 전극(X1)으로부터 홀수번째의 Y 전극(Y1)을 향하여 이동하지만, 만일 제2 그룹의 Z 전극(Z2)의 전압이 홀수번째의 Y 전극(Y1)의 전압과 동일하면, 전자는 그대로 제2 그룹의 Z 전극(Z2)을 향하여 이동하고, 또한 짝수 번째의 X 전극(X2)으로까지 이동한다. 이러한 것이 발생하면, 다음으로 역극성의 유지 방전 펄스를 인가하면 오방전을 발생하여 표시 에러로 된다. 이에 반해, 본 실시예와 같이, 제2 그룹의 Z 전극(Z2)의 전압을 홀수번째의 Y 전극(Y1)의 전압보다 낮게 하면, 전자의 이동을 방지할 수 있어, 인접하는 표시 라인에서의 오방전의 발생을 방지할 수 있다.
상기한 조건은, 짝수번째의 Y 전극(Y2)과 홀수번째의 X 전극(X1) 사이에 설치되는 제4 그룹의 Z 전극(Z4)에 대해서도 마찬가지이다.
다음으로, 홀수번째의 X 전극(X1) 및 짝수번째의 Y 전극(Y2)에 전압 +Vs의 플러스의 유지 방전 펄스(131 및 137)를, 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 전압 -Vs의 마이너스의 유지 방전 펄스(133 및 135)를, 제1 그룹의 Z 전극(Z1)에 전압 +Vz의 플러스의 펄스(132)를, 제3 그룹의 Z 전극(Z3)에 전압 -Vz의 마이너스의 펄스(136)를 인가한다. 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)에서는, 상기한 바와 같이, 이전의 유지 방전에 의해 플러스의 벽전하가 형성되어 있고, 그것에 의한 전압이 전압 +Vs 및 +Vz에 각각 중첩되고, 홀수번째의 Y 전극(Y1)에서는 이전의 유지 방전에 의해 마이너스의 벽전하에 의한 전압이 전압 -Vs에 중첩되고, 이들 사이에 큰 전압이 인가된다. 또한, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에서는, 어드레스 종료시의 마이너스의 벽전하가 유지되어 있고, 그것에 의한 전압이 전압 -Vs 및 -Vz에 각각 중첩되고, 짝수번째의 Y 전극(Y2)에서는 어드레스 종료시의 플러스의 벽전하가 유지되어 있고, 그것에 의한 전압이 전압 +Vs에 중첩되고, 이들 사이에 큰 전압이 인가된다. 이에 의해, 간격 이 좁은 제1 그룹의 Z 전극(Z1)과 홀수번째의 Y 전극(Y1) 사이 및 제3 그룹의 Z 전극(Z3)과 짝수번째의 Y 전극(Y2) 사이에서 미약한 방전이 개시되고, 이 방전을 트리거로 해서, 간격이 넓은 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이 및 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이의 방전으로 이행한다. 이 방전이 종료했을 때에는, 홀수번째의 X 전극(X1) 및 제1 그룹의 Z 전극(Z1)의 근방에 마이너스의 벽전하가 형성되고, 홀수번째의 Y 전극(Y1)의 근방에 플러스의 벽전하가 형성되고, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)의 근방에 플러스의 벽전하가 형성되고, 짝수번째의 Y 전극(Y2)의 근방에 마이너스의 벽전하가 형성된다.
이 때, 홀수번째의 Y 전극(Y1)과 짝수번째의 X 전극(X2) 및 제2 그룹의 Z 전극(Z1) 사이에는 동일한 극성의 전압이 인가되고, 마찬가지로 짝수번째의 Y 전극(Y2)과 홀수번째의 X 전극(X1) 사이에는 동일한 극성의 전압이 인가되므로 방전은 발생하지 않는다. 또한, 짝수번째의 Y 전극(Y2)과 제4 그룹의 Z 전극(Z4) 사이에는 전압 Vs가 인가되지만, 상술한 바와 같이 방전은 발생하지 않고, 인접하는 셀에서 발생한 전자의 이동을 저지하여 오방전의 발생을 방지한다.
재차, 홀수번째의 X 전극(X1) 및 짝수번째의 Y 전극(Y2)에 전압 -Vs의 마이너스의 유지 방전 펄스를, 홀수번째의 Y 전극(Y1) 및 짝수번째의 X 전극(X2)에 전압 +Vs의 플러스의 유지 방전 펄스를, 제1 그룹의 Z 전극(Z1)에 전압 -Vz의 마이너스의 유지 방전 펄스를, 제3 그룹의 Z 전극(Z3)에 전압 +Vs의 플러스의 유지 방전 펄스를 인가한다. 이에 의해, 상기한 바와 같이, 홀수번째의 Y 전극(Y1)과 제1 그 룹의 Z 전극(Z1) 사이의 방전을 트리거로 해서, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서 유지 방전이 발생한다. 또한, 짝수번째의 X 전극(X2) 및 제3 그룹의 Z 전극(Z3)에서는, 이전의 유지 방전에 의해 플러스의 벽전하가 형성되어 있고, 그것에 의한 전압이 전압 +Vs 및 +Vz에 각각 중첩되고, 짝수번째의 Y 전극(Y2)에서는 이전의 유지 방전에 의한 마이너스의 벽전하가 유지되어 있고, 그것에 의한 전압이 전압 -Vs에 중첩되고, 이들 사이에 큰 전압이 인가되어 유지 방전이 발생한다. 이하, 극성을 반전하면서 유지 방전 펄스를 인가함으로써 유지 방전이 반복된다.
상기한 바와 같이, 처음의 유지 방전은, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서만 발생하고, 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이에서는 발생하지 않으므로, 유지 방전 기간의 마지막에, 짝수번째의 X 전극(X2)과 짝수번째의 Y 전극(Y2) 사이에서만 유지 방전이 발생하고, 홀수번째의 X 전극(X1)과 홀수번째의 Y 전극(Y1) 사이에서는 발생하지 않도록 하여, 유지 방전 횟수를 일치시킨다.
이상 홀수 필드의 구동 파형에 대하여 설명했다. 짝수 필드의 구동 파형에서는, 홀수 및 짝수번째의 Y 전극(Y1 및 Y2)에 홀수 필드와 동일한 구동 파형을, 홀수번째의 X 전극(X1)에 홀수 필드의 짝수번째의 X 전극(X2)에 인가한 구동 파형을, 짝수번째의 X 전극(X2)에 홀수 필드의 홀수번째의 X 전극(X1)에 인가한 구동 파형을, 제1 그룹의 Z 전극(Z1)에 홀수 필드의 제2 그룹의 Z 전극(Z2)에 인가한 구동 파형을, 제2 그룹의 Z 전극(Z2)에 홀수 필드의 제1 그룹의 Z 전극(Z1)에 인가한 구동 파형을, 제3 그룹의 Z 전극(Z3)에 홀수 필드의 제4 그룹의 Z 전극(Z4)에 인가한 구동 파형을, 제4 그룹의 Z 전극(Z4)에 홀수 필드의 제3 그룹의 Z 전극(Z3)에 인가한 구동 파형을 인가한다.
이상 제3 실시예의 PDP 장치를 설명했지만, 제1 및 제2 실시예에서 설명한 변형예를 제3 실시예의 ALIS 방식의 PDP 장치에 적용하는 것도 가능하다. 예를 들면, X 방전 전극 및 Y 방전 전극의 Z 전극에 대향하는 엣지를, Z 전극의 신장하는 방향에 대하여 경사지게 하여, 유지 방전 기간에 Z 전극에 폭이 좁은 펄스를 인가하는 구동 파형을 적용하는 것도 가능하다.
(부기 1)
제1 기판과, 상기 제1 기판에 대향하도록 배치되어, 상기 제1 기판 사이에 방전 가스가 봉입된 방전 공간을 형성하는 제2 기판을 구비하고,
상기 제1 기판은, 교대로 설치된 복수의 제1 및 제2 버스 전극과, 각 제1 버스 전극에 접속되도록 설치된 제1 방전 전극과, 각 제2 버스 전극에 접속되도록 설치된 제2 방전 전극을 구비하고,
상기 제2 기판은, 상기 제1 및 제2 버스 전극과 교차하도록 설치된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널로서,
표시를 위한 주방전은, 상기 제1 방전 전극과 상기 제2 방전 전극 사이에서 행해지고,
상기 제1 방전 전극과 상기 제2 방전 전극 사이의 상기 주방전을 행하는 위치에 설치된 복수의 제4 전극을 구비하고,
상기 제1 및 제2 기판에 수직인 방향으로부터 보았을 때에, 상기 제1 방전 전극과 상기 제2 방전 전극은, 각 제4 전극의 엣지와 대향하고, 상기 제4 전극과 상기 제1 방전 전극이 대향하는 간격과, 상기 제4 전극과 상기 제2 방전 전극이 대향하는 간격 중 적어도 한쪽이, 1셀 내에서 서서히 변화하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
(부기 2)
상기 제1 방전 전극과 상기 제2 방전 전극 중 적어도 한쪽은, 각 제4 전극의 엣지와 서로 다른 방향으로 직선 형상으로 신장하는 대향하는 엣지를 갖는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 3)
상기 제1 방전 전극과 상기 제2 방전 전극 중 적어도 한쪽은, 각 제4 전극의 엣지에 대하여 간격이 서서히 변화하는 곡선 형상의 엣지를 갖는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 4)
상기 제4 전극의 엣지는, 상기 제1 및 제2 버스 전극이 신장하는 방향과 평행한 부기 1 내지 3 중 어느 하나에 기재된 플라즈마 디스플레이 패널.
(부기 5)
상기 제1 방전 전극과 상기 제2 방전 전극의 양쪽이, 각 제4 전극의 엣지와의 간격이 서서히 변화하는 엣지를 갖고,
상기 제1 방전 전극과 상기 제2 방전 전극의 상기 제4 전극을 사이에 두고 대향하는 엣지의 간격도 서서히 변화하는 부기 1 내지 4 중 어느 하나에 기재된 플라즈마 디스플레이 패널.
(부기 6)
상기 제1 방전 전극과 상기 제2 방전 전극의 양쪽이, 각 제4 전극의 엣지와의 간격이 서서히 변화하는 엣지를 갖고,
상기 제1 방전 전극과 상기 제2 방전 전극의 상기 제4 전극을 사이에 두고 대향하는 엣지의 간격은 일정한 부기 1 내지 4 중 어느 하나에 기재된 플라즈마 디스플레이 패널.
(부기 7)
상기 제4 전극은, 제4 버스 전극과, 상기 제4 버스 전극과 대략 동일 형상의 방전 전극으로 구성되는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 8)
상기 제4 전극은, 상기 제1 및 제2 버스 전극 및 상기 제1 및 제2 방전 전극과 동일한 층에 형성되는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 9)
상기 제4 전극은, 상기 제1 및 제2 버스 전극 및 상기 제1 및 제2 방전 전극과는 다른 층에 형성되는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 10)
각 제2 버스 전극에 접속되는 상기 제2 방전 전극은, 양측에 인접하는 상기 제1 버스 전극에 접속되는 상기 제1 방전 전극 각각과 방전을 행하고,
상기 제4 전극은, 상기 제1 버스 전극과 상기 제2 버스 전극 모두의 사이에 배치되는 부기 1에 기재된 플라즈마 디스플레이 패널.
(부기 11)
부기 1에 기재된 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치로서,
표시를 위한 상기 주방전을 행하는 유지 방전시에, 전극 간격이 서서히 변화하는 상기 제4 전극과 상기 제1 방전 전극간 및 상기 제4 전극과 상기 제2 방전 전극간 중 적어도 한쪽에, 방전을 개시하는 데 필요한 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
<산업상의 이용 가능성>
이상 설명한 바와 같이, 본 발명에 따르면, 발광 효율을 저하시키지 않고, 방전 개시 전압을 감소시킬 수 있고, 표시 품질이 양호한 PDP 장치를 저코스트로 실현할 수 있는 플라즈마 디스플레이 패널을 제공할 수 있다.
본 발명에 따르면, 고발광 효율을 유지하면서, 유지 방전의 방전 개시 전압을 낮게 할 수 있다. 이에 의해, 적은 소비 전력으로 높은 표시 휘도가 얻어지는 플라즈마 디스플레이 패널을 실현할 수 있다. 또한, 이 플라즈마 디스플레이 패널을 사용하여 플라즈마 디스플레이 장치를 제작하는 경우, 유지 방전 전압을 작게 할 수 있기 때문에, 내전압이 낮은 부품으로 구동 회로를 구성할 수 있으므로, 코스트를 저감할 수 있다.

Claims (12)

  1. 제1 기판과, 상기 제1 기판에 대향하도록 배치되어, 상기 제1 기판과의 사이에 방전 가스가 봉입된 방전 공간을 형성하는 제2 기판을 구비하고,
    상기 제1 기판은, 교대로 설치된 복수의 제1 및 제2 버스 전극과, 각 제1 버스 전극에 접속되도록 설치된 제1 방전 전극과, 각 제2 버스 전극에 접속되도록 설치된 제2 방전 전극을 구비하고,
    상기 제2 기판은, 상기 제1 및 제2 버스 전극과 교차하도록 설치된 복수의 제3 전극을 구비하는 플라즈마 디스플레이 패널로서,
    표시를 위한 주방전은, 상기 제1 방전 전극과 상기 제2 방전 전극 사이에서 행해지고,
    상기 제1 방전 전극과 상기 제2 방전 전극 사이에 설치된 복수의 제4 전극을 구비하고,
    상기 제1 및 제2 기판에 수직인 방향으로부터 보았을 때에, 상기 제1 방전 전극과 상기 제2 방전 전극은, 각 제4 전극의 엣지에 대향하고,
    상기 제1 방전 전극과 상기 제2 방전 전극의 상기 제4 전극을 사이에 두고 대향하는 엣지의 간격이, 1셀 내에서 파셴 미니멈을 포함하여 선형적 혹은 곡선적으로 증가 혹은 감소함과 함께,
    상기 제1 방전 전극과 상기 제2 방전 전극 중 적어도 어느 한쪽의 전극은, 상기 제4 전극과의 대향하는 간격이, 1셀 내에서 파셴 미니멈을 포함하여 선형적 혹은 곡선적으로 증가 혹은 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 방전 전극과 상기 제2 방전 전극 중 적어도 한쪽은, 각 제4 전극의 엣지에 대하여 간격이, 파셴 미니멈을 포함하여 선형적 혹은 곡선적으로 증가 혹은 감소하는 곡선 형상의 엣지를 갖는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제4 전극의 엣지는, 상기 제1 및 제2 버스 전극이 신장하는 방향과 평행한 플라즈마 디스플레이 패널.
  5. 제1항에 있어서,
    상기 제1 방전 전극과 상기 제2 방전 전극의 양쪽이, 각 제4 전극의 엣지와의 간격이, 파셴 미니멈을 포함하여 선형적 혹은 곡선적으로 증가 혹은 감소하는 엣지를 갖는 플라즈마 디스플레이 패널.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제4 전극은, 상기 제1 및 제2 버스 전극 및 상기 제1 및 제2 방전 전극과 동일한 층에 형성되는 플라즈마 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제4 전극은, 상기 제1 및 제2 버스 전극 및 상기 제1 및 제2 방전 전극과는 다른 층에 형성되는 플라즈마 디스플레이 패널.
  10. 청구항 1에 기재한 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치로서,
    표시를 위한 상기 주방전을 행하는 유지 방전시에, 상기 제1 방전 전극과 상기 제2 방전 전극의 어느 한쪽의 전극에 하이 레벨의 전압을 인가할 때에, 상기 제4 전극에 하이 레벨의 전압을 인가하고,
    상기 어느 한쪽의 전극에의 하이 레벨 전압의 인가를 정지하기 전에, 상기 제4 전극에의 하이 레벨 전압의 인가를 정지하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제1항에 있어서,
    각 제2 버스 전극에 접속되는 상기 제2 방전 전극은, 양측에 인접하는 상기 제1 버스 전극에 접속되는 상기 제1 방전 전극 각각과 방전을 행하고,
    상기 제4 전극은, 상기 제1 버스 전극과 상기 제2 버스 전극의 모두의 사이에 배치되는 플라즈마 디스플레이 패널.
  12. 청구항 1에 기재한 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치로서，
    표시를 위한 상기 주방전을 행하는 유지 방전시에, 상기 제1 방전 전극과 상기 제2 방전 전극의 어느 한쪽의 전극에 하이 레벨의 제1 전압을 인가하는 것과 동시에, 상기 제4 전극에 상기 제1 전압보다 낮은 하이 레벨의 제2 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050088736A 2004-09-24 2005-09-23 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치 KR100781843B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00277103 2004-09-24
JP2004277103A JP2006092912A (ja) 2004-09-24 2004-09-24 プラズマディスプレイパネル及びプラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
KR20060051586A KR20060051586A (ko) 2006-05-19
KR100781843B1 true KR100781843B1 (ko) 2007-12-03

Family

ID=35541510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088736A KR100781843B1 (ko) 2004-09-24 2005-09-23 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치

Country Status (5)

Country Link
US (1) US20060066520A1 (ko)
EP (1) EP1641017A3 (ko)
JP (1) JP2006092912A (ko)
KR (1) KR100781843B1 (ko)
CN (1) CN100423168C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589316B1 (ko) * 2004-02-10 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시장치 및 이의 구동방법
KR100766747B1 (ko) * 2006-03-23 2007-10-12 한국과학기술원 4전극 구조를 갖는 교류 플라즈마 디스플레이 패널의구동방법 및 이를 이용한 플라즈마 디스플레이 패널

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260092A (ja) * 1993-03-01 1994-09-16 Pioneer Electron Corp プラズマディスプレイ装置
JP2002042666A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd ガス放電表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443167B2 (ja) * 1994-02-23 2003-09-02 パイオニア株式会社 プラズマディスプレイパネル
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
KR100516122B1 (ko) * 1998-01-26 2005-12-29 엘지전자 주식회사 플라즈마 표시장치의 유지전극구조
US6329749B1 (en) * 1998-02-16 2001-12-11 Sony Corporation Planar type plasma discharge display device
JP2000123741A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 表示用放電管
KR100341313B1 (ko) * 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법
JP2002110047A (ja) * 2000-09-29 2002-04-12 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP4140685B2 (ja) * 2001-12-14 2008-08-27 株式会社日立製作所 プラズマディスプレイパネル
JP2004071219A (ja) * 2002-08-02 2004-03-04 Sony Corp プラズマ表示装置
JP2004192875A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネル及びその駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260092A (ja) * 1993-03-01 1994-09-16 Pioneer Electron Corp プラズマディスプレイ装置
JP2002042666A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd ガス放電表示装置

Also Published As

Publication number Publication date
EP1641017A3 (en) 2009-04-22
CN1753141A (zh) 2006-03-29
CN100423168C (zh) 2008-10-01
KR20060051586A (ko) 2006-05-19
EP1641017A2 (en) 2006-03-29
JP2006092912A (ja) 2006-04-06
US20060066520A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
KR100756141B1 (ko) 플라즈마 디스플레이 패널
US7133005B2 (en) Plasma display panel and method and apparatus for driving the same
KR100721079B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP4339740B2 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100781843B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
US7379032B2 (en) Plasma display device
KR100725568B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JPWO2007023568A1 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
EP1505564A1 (en) Drive method for plasma display panel
KR100775204B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP4262648B2 (ja) プラズマディスプレイパネル
JP2006351259A (ja) プラズマディスプレイパネル
KR20020050740A (ko) 플라즈마 디스플레이 패널과 그 구동 방법
JP2006202669A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2005258279A (ja) プラズマディスプレイパネルの駆動方法
JP2006216452A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2006196286A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JPWO2007057956A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee