JP2005347023A - プラズマディスプレイパネル及びプラズマディスプレイ装置 - Google Patents

Abstract

【課題】 アドレス駆動電圧を低減したＰＤＰ装置の実現。
【解決手段】 前面基板1に平行に配置された走査電極12及び維持電極11と、直交する方向で背面基板2に配置されたアドレス電極15と、アドレス電極を被覆する誘電体層16とを備えるプラズマディスプレイパネルにおいて、背面基板2の誘電体層16の上に設けられ、アドレス電極15とは誘電体層16を挟んで電気的に絶縁されたフローティング電極18を備え、基板に平行な面に垂直に投影した時に、フローティング電極18は、少なくとも一部が走査電極12に重なり、アドレス電極15とは重ならない形状を有する。
【選択図】 図４

Description

本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるＡＣ型プラズマディスプレイパネル（ＰＤＰ）及びＡＣ型プラズマディスプレイ装置（ＰＤＰ装置）に関する。

従来のＡＣ型カラーＰＤＰは、前面基板に走査電極と維持電極を、背面基板側にアドレス電極を設ける３電極方式が多く使用されている。ＰＤＰの構造については、特許文献１などに記載され、広く知られているので、ここでは詳細な説明は省略する。
この方式のＰＤＰにおいて、電極間の放電電圧は電極間の距離と放電ガスの組成及び圧力でなどで決まる。ＰＤＰにおいて放電電圧を下げることは回路負荷を少なくすると共に、電力を低減することができるため、大きな課題となっている。
この課題を解決するために様々な構造が提案されている。特許文献２は、アドレス電極の上の誘電体層に、アドレス電極に対向するように電極（フローティング電極）を設けることでアドレス放電の際の印加電圧を下げる構造を記載している。

図１は、特許文献２に記載されたＰＤＰの背面基板側の構造の断面を示すと共に、アドレス動作時のアドレス電極近傍における壁電荷の蓄積の概念を説明する図である。図１に示すように、背面基板２の上には、複数本のアドレス電極１５が互いに平行に配置され、更にアドレス電極１５を覆うように誘電体層１６が設けられる。更に、誘電体層１６の上のアドレス電極１５と対向する部分にフローティング電極２０を設け、アドレス電極１５の間の部分に隔壁１７を設け、紫外線により励起されて赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の可視光を発生する蛍光体１９を、誘電体層１６の上及び隔壁１７の側面にフローティング電極２０を覆うように塗布する。この構成により、維持電極と走査電極間の電界が歪んで局所的に電界が強くなり、アドレス期間にアドレス電極に印加する電圧を低下させることが可能になる。また、図示のように、背面基板側に壁電荷２６が蓄積される場合、この構成では、フローティング電極２０の近傍、すなわちセルの中央に集中的に蓄積されると考えられる。
特許文献２は、各種の形状のフローティング電極を記載しているが、記載されている例は、すべて誘電体層を挟んでアドレス電極に対向する部分を含む例である。

特開平９−１６０５２５号公報 特開２００３−３３１７３１号公報

特許文献２は、リセット期間において高い電圧の矩形波パルスを印加し、すべてのセルにおいてパルスの立ち上がり、立下りで放電が発生し、セル内の壁電荷を調整する駆動方式を記載している。この駆動方式では、パルスの立下りの放電は電圧を印加せず、セル内に蓄積した壁電荷のみで放電を起こしており、壁電荷はこの放電の後ほぼ消去される。一方、リセット期間に各電極に壁電荷を形成し、この壁電荷を利用してアドレス期間に印加する電圧を低減する駆動方式がある。この駆動方式を行う場合、特にアドレス電極と走査電極の面積が大きくして蓄積する壁電荷量を大きくすることが必要になる。しかし、特許文献２に記載された構造は、壁電荷がセルの中央に集中するため、このような駆動方式を使用するのが難しく、アドレス期間に印加する電圧を十分に低減できないという問題がある。
また、図２に示すように、背面基板２側の誘電体層１６は、不要に蓄積した電荷を逃がすために、導電体粒子２５を加えて誘電体層１６内に分散させている。しかし、特許文献２に記載された構造では、アドレス電極１５対向してフローティング電極２０が設けられるため、図２において円で示す部分のように、この導電体粒子２５が連鎖してアドレス電極１５とフローティング電極２０を短絡する恐れがある。
本願発明は、このような問題を解決して、アドレス期間にアドレス電極と走査電極間に印加する電圧より一層低減すると共に、安定して信頼性の高い動作が可能なプラズマディスプレイパネル（ＰＤＰ）及びそれを使用したプラズマディスプレイ装置（ＰＤＰ装置）を実現することを目的とする。

上記目的を実現するため、本発明のプラズマディスプレイパネル（ＰＤＰ）は、特許文献２と同様に背面基板の誘電体層上にフローティング電極を設けるが、その形状を、前面基板及び背面基板に垂直な方向から見た時に、少なくとも一部が走査電極に重なり、アドレス電極とは重ならない形状にすることを特徴とする。
すなわち、本発明のプラズマディスプレイパネル（ＰＤＰ）は、前面基板に平行に配置された走査電極及び維持電極と、前記走査電極及び維持電極に直交する方向で背面基板に配置されたアドレス電極と、前記アドレス電極を被覆する誘電体層とを備えるプラズマディスプレイパネルにおいて、前記背面基板の前記誘電体層の上に設けられ、前記アドレス電極とは前記誘電体層を挟んで電気的に絶縁されたフローティング電極を備え、前記前面基板及び背面基板に平行な面に垂直に投影した時に、前記フローティング電極は、少なくとも一部が前記走査電極に重なり、前記アドレス電極とは重ならない形状を有することを特徴とする。

本発明によれば、フローティング電極はアドレス電極と誘電体層を挟んで対向しないので、導電体粒子によるフローティング電極とアドレス電極間の短絡（ショート）が防止できる。更に、本発明によれば、フローティング電極はアドレス電極に対向しない位置に設けられるので、背面基板側に壁電荷を蓄積する場合、セル内の広い面積に渡って蓄積される。そのため、リセット期間に多くの壁電荷を蓄積して、アドレス期間に印加する駆動電圧を低くできる。
リセット期間に壁電荷を蓄積するには、走査電極側を陽極、アドレス電極側を陰極として電荷を形成する工程と、走査電極側を陰極、アドレス電極側を陽極として前の工程で形成された電荷の量を調整する工程を有する駆動を行う。

本発明によれば、アドレス電極側（背面基板側）に蓄積する壁電荷を増やして、アドレス期間の駆動電圧を低減することができる上に、フローティング電極とアドレス電極の短絡を防止して、蓄積した壁電荷が減少することを防止することができる。

以下、図３から図１１を参照して本発明の実施の形態を説明する。以下に述べる実施例は、本発明を特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置に適用した例である。ＡＬＩＳ方式のＰＤＰ装置の詳細な構成は特許文献１に記載されているので、ここではＡＬＩＳ方式についての説明は省略し、本発明に直接関係する部分のみを説明する。なお、本発明はこれに限定されず、通常の方式のＰＤＰ装置にも適用可能である。

図３は本発明の第１実施例のＰＤＰのパネル構造の一例を示す分解斜視図である。前面板１には繰り返し放電を行なう維持電極１１、走査電極１２が平行に交互に配置されている。この電極群は誘電体層１３で覆われており、さらに誘電体層１３の表面はＭｇＯ等の保護層１４で覆われている。背面板２には、維持電極１１及び走査電極１２に対してほぼ垂直方向に伸びるアドレス電極１５が平行に配置されており、アドレス電極１５はさらに誘電体層１６で覆われている。誘電体層１６の上のアドレス電極１５の間には隔壁１７が配置され、列方向のセルを区分けしている。さらに誘電体層１６の上のアドレス電極１５とは対向しない領域にフローティング電極１８が設けられている。また、誘電体層１６の表面及び隔壁１７の側面には、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する蛍光体１９が、フローティング電極１８を覆うように塗布されている。この前面板１と背面板２を保護層１４と隔壁１７が接するように貼り合わせて、Ｎｅ−Ｘｅ等の放電ガスを封入し、パネルを構成している。
この構造において、走査電極１２は両側に位置する維持電極１１との間で選択的に繰り返し放電を行なう。従って、維持電極１１も両側に位置する走査電極１２（一部図示せず）との間で選択的に繰り返し放電を行なうことになる。

次に、図４を参照して本発明のＰＤＰのセル構造を説明する。図４はセルの平面図であり、セルにおける電極等の形状を示す。維持電極１１と走査電極１２にはそれぞれ、Ｔ字型の光透過性電極２１、２２が接続されている。ＡＬＩＳ方式では、維持電極１１と走査電極１２のすべての間で表示ラインが形成されるので、図示のように、維持電極１１の両側に光透過性電極２１が設けられ、走査電極１２の両側に光透過性電極２２が設けられる。フローティング電極１８は、走査電極１２の光透過性電極２２と対向する領域を含み且つアドレス電極１５とは対向しない領域に設けられている。なお、フローティング電極１８は走査電極１２の光透過性電極２２と対向する領域のみに設けられており、維持電極１１の光透過性電極２１に対向する領域には設けられていない。

図５は、本実施例のパネルのフローティング電極１８を含む横方向の断面図であり、図３及び図４と同じ構成要素については同じ番号を付しており、説明を省略する。図５から明らかなように、フローティング電極１８は誘電体層１６を挟んでアドレス電極１５とは電気的に絶縁されており、且つ、対向しない領域に設置されている。
次に本発明のセル構造の特徴を説明する。前述のように、多くの場合、誘電体層１６には背面基板側に蓄積する過剰な電荷を消去するため、導電体粒子２５が入れられている。図２を参照して説明したように、特許文献２に記載されたセル構造では、アドレス電極１５に対向する領域にフローティング電極２０が設けられており、複数の導電体粒子２５が重なって、アドレス電極１５とフローティング電極２０が短絡し、フローティング電極２０近傍に蓄積した壁電荷を消滅させてしまう恐れがある。

図６は第１実施例のセル構造の断面図で、アドレス電極１５側の状態を示す図である。第１実施例では、アドレス電極１５に対向しない領域にフローティング電極１８が設けられているので、図中、○内に示すように、複数の導電体粒子２５が重なっても、アドレス電極１５とフローティング電極１８が短絡する恐れは少なく、フローティング電極１８近傍に蓄積した壁電荷も保持される。

図７は第１実施例のセル構造でのアドレス電極近傍の壁電荷の蓄積を示す概念図である。図１で説明したように、特許文献１に記載されたセル構造では、壁電荷はアドレス電極の直ぐ上にあるフローティング電極近傍に集中して蓄積するため、壁電荷が蓄積される部分の面積が小さい。これに対して、第１実施例のセル構造ではフローティング電極はアドレス電極の直ぐ上でなく、その両側にあるので、アドレス電極及びフローティング電極の近傍に広く電荷が蓄積するため、蓄積電荷の分布は走査電極と対向する領域に広く広がり、壁電荷が蓄積される部分の面積が大きくなる。以上のように、第１実施例ではアドレス電極側に蓄積する壁電荷を増やして、アドレスの駆動電圧を低減することができる上に、フローティング電極とアドレス電極の短絡を防止して、蓄積した壁電荷が減少することを防止することができる。

本実施例のＰＤＰ装置の全体構成を説明する。図８は、第１実施例のＰＤＰ装置の全体構成を示す図であり、上記のＰＤＰパネル３０とその駆動回路を示す。図８においてＰＤＰパネル３０の維持電極１１、走査電極１２とアドレス電極１５はそれぞれＸ駆動回路３１、Ｙ駆動回路３２、アドレス駆動回路３３に接続されている。Ｘ駆動回路３１、Ｙ駆動回路３２及びアドレス駆動回路３３は、制御回路３４により制御され、各回路には電源回路３５から電力が供給される。

次に、第１実施例における奇数フィールドの駆動波形を図９に示す。Ｘ１、Ｙ１、Ｘ２、Ｙ２及びＡは、１サブフィールドにおいて、奇数番目の維持電極、奇数番目の走査電極、偶数番目の維持電極、偶数番目の走査電極及びアドレス電極に印加する駆動波形を示している。
まず、リセット期間においては、直前の維持放電でセル内に形成された電荷を消去するため、維持電極にＸ消去鈍波４０、６０が、走査電極にＹ消去電圧５０、７０が印加される。維持電極に印加されるＸ消去鈍波４０お及び６０は走査電極に印加されるＹ消去電圧５０及び７０とで直前の維持放電で放電が発生し、セル内に電荷が形成されたセルでのみ微弱な放電を繰返し発生させてセル内の電荷を消去する。この時、維持放電の最後で形成されている電荷の極性は維持電極の近傍が（−）の電荷、走査電極の近傍が（＋）の電荷であり、印加される電圧に加算されて放電が発生する。従って、電荷がないセルではこの放電は発生しない。

続いて全セルに電荷を形成するため、走査電極にＹ書き込み鈍波５１、７１が、維持電極にＸ電圧４１、６１が印加される。走査電極に印加されるＹ書き込み鈍波５１と７１は維持電極に印加されるＸ電圧４１、６１とで微弱な放電を繰返し発生させてセル内に電荷を形成する。この際、維持電極と走査電極間の電位差は十分大きいため、全てのセルにおいてこの放電が発生し、走査電極の近傍には（−）の電荷、維持電極の近傍には（＋）の電荷を形成する。

さらに続いてセル内に形成された電荷を必要量残して消去するため、走査電極にＹ補償鈍波５２、７２が、維持電極にＸ補償電圧４２、６２が印加される。走査電極に印加されるＹ補償鈍波５２と７２は維持電極に印加されるＸ補償電圧４２、６２とで微弱な放電を繰返し発生させて、セル内に形成された電荷を必要量残して消去する。以上のようにして、各セルに所定量の電荷が蓄積された状態になる。この際、Ｙ補償鈍波５２と７２の到達電位は走査パルス５３、７４の電位よりも小さく、残った電荷はアドレス放電時の印加電圧に加算され、アドレス放電の確実な実行を補助する。

次のアドレス期間は、前半部と後半部に分かれる。前半部においては、偶数維持電極Ｘ２と偶数走査電極Ｙ２に０Ｖを印加し、奇数維持電極Ｘ１にＸ電圧４３を印加した状態で、奇数走査電極に位置を変えながら順次スキャンパルス５３を印加し、スキャンパルス５３の印加に同期してアドレス電極Ａにアドレスパルス８０を印加する。これにより、スキャンパルス５３とアドレスパルス８０が同時に印加されたセルでアドレス放電が発生し、表示するセルが選択される。選択されたセルでは、アドレス放電により次の維持放電を発生させるための壁電荷が蓄積される。後半部においては、奇数維持電極Ｘ１と奇数走査電極Ｙ１に０Ｖを印加し、偶数維持電極Ｘ２にＸ電圧６４を印加した状態で、偶数走査電極に位置を変えながら順次スキャンパルス７４を印加し、スキャンパルス７４の印加に同期してアドレス電極Ａにアドレスパルス８１を印加する。これにより、スキャンパルス７４とアドレスパルス８１が同時に印加されたセルでアドレス放電が発生し、表示するセルが選択される。選択されたセルでは、アドレス放電により次の維持放電を発生させるための壁電荷が蓄積される。

続いてサステイン期間には、奇数維持電極Ｘ１と奇数走査電極Ｙ１に第1奇数サステインパルス４５、５５がそれぞれ印加され、Ｘ１電極とＹ１電極の間でアドレス放電の発生した奇数行セルで１回目の維持放電が発生する。次に、偶数維持電極Ｘ２と偶数走査電極Ｙ２に第1偶数サステインパルス６５、７５がそれぞれ印加され、Ｘ２電極とＹ２電極の間でアドレス放電の発生した偶数行セルで１回目の維持放電が発生する。更に、Ｘ１とＹ１に電荷の極性合わせパルス４６、５６が印加され、奇数行と偶数行の放電セルの極性を同一にした後、Ｘ１、Ｙ１、Ｘ２及びＹ２に繰り返しサステインパルス４７、５７、６６、７６、４８、５８、６７、７７が印加され、維持放電が発生する。これらのパルスは極性を変えながら交互に印加される。最後に、偶数維持電極Ｘ１と偶数Ｙ電極Ｙ２に放電回数の合わせパルス６８、７８が印加される。

以上、第１実施例における奇数フィールドの駆動波形を説明した。偶数フィールドの駆動波形は、奇数フィールドの駆動波形において、奇数維持電極Ｘ１と偶数維持電極Ｘ２の波形を入れ替えた波形を有し、詳細な説明は特許文献１などに記載されているので、ここでは説明を省略する。

図１０は、本発明の第２実施例の電極形状を示す図である。図１０は、第１実施例の図４に対応し、第２実施例のＰＤＰ装置の他の部分は、第１実施例と同じである。
図１０に示すように、第２実施例の電極形状においては、フローティング電極１８は２つの光透過性電極２２と対向する領域だけではなく、それ以外のアドレス電極１５と対向しない領域にも広がっており、隣接する２つのセルのフローティング電極がつながって１つになっている。

図１１は、本発明の第３実施例の電極形状を示す図である。図１１は、第１実施例の図４に対応し、第３実施例のＰＤＰ装置の他の部分は、第１実施例と同じである。
図１１に示すように、第３実施例の電極形状においては、光透過性電極２１、２２を短冊型の電極とし、フローティング電極１８はこの短冊型光透過性電極２２と一部対向し、更にアドレス電極１５と対向しない領域にも広がっている。

図１２は、本発明の第４実施例の背面基板側の構造を示す断面図である。図１２は、第１実施例の図５に対応し、第４実施例のＰＤＰ装置の他の部分は、第１実施例と同じである。
図１２に示すように、第４実施例の背面基板においては、誘電体層１６の上に設けられたフローティング電極１８を被覆するように更に誘電体層２０が設けられ、その上に隔壁１７と蛍光体層１９が設けられる。
なお、上記の実施例は一例であり、フローティング電極と、光透過性電極の形状は各種の変形例が可能であり、本発明はこれらの例に限定されるものではない。

以上説明したように、本発明によれば、アドレス電極側に蓄積する壁電荷を増やすことができると共に、蓄積した壁電荷が減少しないので、アドレス動作の駆動電圧を低減することができ、回路コストを低減できる。これにより、表示品質の良好なＰＤＰ装置を、低コストで実現できる。

従来例の背面基板側の構造と動作中の電荷の蓄積状態を示す図である。 従来例の問題点を説明する図である。 第１実施例のＰＤＰの構造を示す斜視図である。 第１実施例のＰＤＰの電極形状を示す図である。 第１実施例の背面基板側の構造を示す図である。 第１実施例の背面基板側の状態を示す図である。 第１実施例のセル構造における動作中の電荷の蓄積状態を示す図である。 第１実施例のＰＤＰ装置の全体構成を示す図である。 第１実施例のＰＤＰ装置の駆動波形（奇数フィールド）を示す図である。 本発明の第２実施例のＰＤＰの電極形状を示す図である。 本発明の第３実施例のＰＤＰの電極形状を示す図である。 本発明の第４実施例のＰＤＰの背面基板側の構造を示す図である。

符号の説明

１…前面基板
２…背面基板
１１…維持（Ｘ）電極
１２…走査（Ｙ）電極
１５…アドレス（Ａ）電極
１６…誘電体層
１７…隔壁
１８…フローティング電極
２１、２２…光透過性電極
２５…導電性粒子

Claims (6)

1. 前面基板に平行に配置された走査電極及び維持電極と、前記走査電極及び維持電極に直交する方向で背面基板に配置されたアドレス電極と、前記アドレス電極を被覆する誘電体層とを備えるプラズマディスプレイパネルにおいて、
   前記背面基板の前記誘電体層の上に設けられ、前記アドレス電極とは前記誘電体層を挟んで電気的に絶縁されたフローティング電極を備え、
   前記前面基板及び背面基板に平行な面に垂直に投影した時に、前記フローティング電極は、少なくとも一部が前記走査電極に重なり、前記アドレス電極とは重ならない形状を有することを特徴とするプラズマディスプレイパネル。
2. 前記背面基板に設けた前記誘電体層は、大きさが当該誘電体層の厚さよりも小さい導電性粒子が分散されている請求項１に記載のプラズマディスプレイパネル。
3. 請求項1又は２に記載のプラズマディスプレイパネルを有し、
   前記アドレス電極と前記走査電極の間でのアドレス放電により発光セルを規定するアドレス期間と、前記走査電極及び維持電極で繰り返し放電を行ない、セルを発光させる表示期間と、セル内の電荷量を調整するリセット期間とを備えるＡＣ型のプラズマディスプレイ装置。
4. 前記リセット期間においては、前記アドレス期間に前記走査電極と前記アドレス電極間に印加する電圧の絶対値を増加させる極性の電荷が、前記走査電極、前記アドレス電極、及び前記フローティング電極近傍に形成される請求項３に記載のプラズマディスプレイ装置。
5. 前記リセット期間では走査電極側を陽極、アドレス電極側を陰極として電荷を形成する工程と走査電極側を陰極、アドレス電極側を陽極として前記工程で形成された電荷の量を調整する工程を有することを特徴とする請求項３又は４に記載のプラズマディスプレイ装置。
6. 前記フローティング電極は、少なくとも一部が誘電体層で被覆されている請求項１から５のいずれか１項に記載のプラズマディスプレイパネル。

Images