TWI278110B - Test circuit under pad - Google Patents

Description

1278110 ; 九、發明說明： ' 【發明所屬之技術領域】 本發明涉及積體電路，更具體地說，本發明涉及積體電路接 合焊盤裝置。 【先前技#f】 積體電路OnegratedCiroiitJC)典型地由多行位於電路小片 (die)的邊緣和有源電路之間的輸入/輸出（input/〇啤吨㈧）焊 盤製成。典型的輸入^輸出焊盤佈局包含通過導電通路連接到外部 籲線路的接合賴、執行所要求的輸^/触魏的列的有源區 域。外部線路的接合焊細於通過接合外部電路接合焊盤與封裝 焊針的金屬線把器件的有源電路連接到封裝引腳。輸"輸出焊盤 使得晶片_心功能能夠與外部信號、器件的電源以及接地電壓 連接。讀的有源電路通常不在電路接合焊盤下面的晶片面積 内U爲’當連接線路接合焊盤到封裝引腳的線路被壓力接 &到電路曰曰片時’線路接合焊盤下面的積體電路可能損壞。因爲 麵電路②件的成本與積體電路的晶#面積直接有關，降低線路 # 接合焊盤佔用的晶片面積引起極大關注。 1發展細稱作焊盤下電路（circuit而細pad，cup)方法的製 &技術的努力已縣進行巾，财法t，線路接合雜被製造在 積，電路為件電路小片的有源區域内。特別是，一種方法在臨近 路接合焊級収餘的有源電路。冗餘線路的目的是幫助 確妓否魅了祕線路接铸刺起的結觀壞。然而，這種 技術=於使用在有源區域的電路數量限制的積體電路器件上， 而不疋而要的輸A/輪崎雜合焊盤的數量限制的積體電路器件 1278110 這種方法僅在無輸A/輸出限制的設計中奏效 止臨近路線接合焊_冗餘電路騰出空間执，要爲防 電路，晶片的尺寸都保持相同。可能在二下 贿侧沒有結翻壞。輸法可_步==^ 術，因爲僅要求-個單獨的所有層轉發生 技 低，因爲這種方法假獅不是受限的輸. 通過將本領域内的通常技術的這種系統與本申請的盆他 为結2圖的本發明作比較，對本領域的普通技術人員而^；，傳 統和慣常的綠的進-步關和缺_得更加明顯。 【發明内容】 μ 本發明的-個方面可能在一個積體電路接合焊盤配置内發 現，妾合焊盤配置包括第一接合焊盤，該第一接合焊盤包含位 於第-區域^麵第-曝光導騎，相對進—步遠離積體電路晶 片邊緣A第區域包括有源電路元件。本發明的典型實施方式 也可能包括第二焊接焊盤，該第二焊接焊盤包括位於第二曝光導 體層上方，相對較接近積體電路晶片邊緣，該第二區域不包括有 源電路几件。另外，本發明的典型實施方式可能包括連接第一曝 光導體層導體層的第—導電通路。第二接合焊盤和導 電通路可能在不改變積體電路的其餘電路的情況下被除去以便降 低積體電路晶Ji的尺寸。根據本發明的典型實施方式，積體電路 晶片可能包括石夕，有源電路元件可能包括電晶體、二極體、電阻 态、電容器、感應器和導通電路中的一個。第一接合焊盤和第二 接合焊盤可能•導線接合，接合可脉括氣壓粘結。 本發明的另外的方面可能在一種積體電路器件内看到，該積 1278110 體電路裔件包括半導體晶片，該半導體晶片包含多個有源區域， 每個有源區域包括位於該有源區域的至少一個部分上方的第一曝 光‘體層。母個有源區域的第一曝光導體層可能被連接到對應的 該有源區域外部的第二曝光導體層，第一曝光導電區域和第二曝 光導電區域適於線路的接合。半導體晶片包括矽，多個有源區域 中的每個包括用於傳輸信號進入或者傳送信號輸出該半導體晶片 中至少一個的電路。每個有源區域包括電晶體、二極體、電阻器、 電容器、感應器和導電通路中的一個。 _ 本發明的更進一步的方面可能在一種用於執行至少一個預 定功能的積體電路器件内觀察到。這樣的器件保留半導體晶片， 該半導體晶片包含第-區域，該第—區域包括驗執行該至少一 個預定功能的有源電路元件的配置。該器件也可能包括多個第一 接合焊盤區域，每轉—接合雜_包括分離出進入和輸 出該第-區域的組合信號中至少一個有源電路元件。每個第一接 f焊盤可能包含胁傳輸雜合信躺帛—曝光導顯。每個半 V體晶片可能包含第二區域，該第二區域包括多個第二接合焊盤 # 區域’每個第一接合焊盤區域對應第一接合焊盤區域中的一個， 第二接合焊盤區域可能不包括#源電路元件。每個帛二接合焊盤 區域可能包括被組合導線連接騎應第一接合焊盤區域的該曝光 導體層的第二曝光導體層，第—曝光導體層和第二曝光導體層可 月b適於V線接合。该半導體晶片可能包括石夕，該有源電路元件可 能包括電晶體、二極體、電阻器、電容器、感應器和導電通路中 ^-個。在本發明的典型實施方式中，通過除去該半導體晶片的 第二區域，無需修妨源電路元件的配置和預定功能的性能中的 至少-個，即可能降低該半導體晶片的至少一個尺寸。 1278110 依然是在本侧的其财时能在製造— 的方法中發現，該積體電路器件包括核心區域和位於至 源電路元件上方的第一多個接合賴。該方法可能包括：建立布 圖財，該布圖設計至少顯示該核心區域、第_多個接 位於f具林鱗路树邮倾域㈣D目接合焊盤。該方 法可能包括使用第-多個接合焊盤封裝製造好的電路小 部分，測試第-部分以確定第一誃個接合焊盤的使用是否成功。 功，該方法可能包括修改布圖設計資訊以除去第二多 焊盤:如果測試不成功，該方法也可能包括修改該布圖設 括^二重、測4、修改’直酬試成功。該方法可能包 焊盤封裝製造好的電路小片的第二部分並把 該封裝好的第二部分交付給用戶。 在本發明的典型實施方式巾，該積體電路器件包括石夕 =巴ί線接合到至少一個接合焊盤，接合包括氣壓減。有源 ㈣Γ牛可月"包括電晶體、二極體、電阻器、電容器、感應器和 倾1T路中的—個。多鱗二接合焊盤中的軸可能被導電通路 ^到對應的第-多_合焊針的—個。如果測試成功，該方 ί也可能包括使用第一多個接合焊盤封裝該電路小片，並將使用 t多雜合焊盤織好的電路小片交付用戶。另外，該方法可 I包括使職布目料魏製雜體電路。 括：根據本發明的-方面，所提供的積體電路接合焊盤配置包 第-接合焊盤’該第—接合焊盤包含位於第一區域上方的第

:曝光導體層’相對遠離該積體電路晶片的邊緣’該第-區域包 括有源電路元件； G 1278110 弟二接合焊盤，該第二接合焊盤包括位於第二區域上方的第 二曝光導體層，相對較接近該積體電路晶片的邊緣，該第二區域 不包括有源電路元件；連接該第一曝光導體層和第二曝光導體芦 的導電通路； 曰 其中該第二接合焊盤和該導電通路可能被除去以便在不改 變積體電路的其他電路的情況下降低該積體電路晶片的尺寸。 本發明之一特點是，該積體電路晶片包括矽。

本發明之一特點是，有源電路元件包括電晶體、二極體、 阻器、電容器、感應器和導電通路中的一個。 的接^^發明之一特點是’第一接合焊盤和帛二接合焊盤適於導線 本發明之一特點是，該接合包括氣壓粘結。 根據本發明的一方面，積體電路器件包括： 半導體晶片’該半導體晶片包含多個有源區域，每個有源區 域包括位於該有源區域的至少一個部分上的第一曝光導體層，其 中每個有祕域_帛—曝餅騎被独_有祕域^部的 對應第二曝光麵層，射第―曝餅麟柯二曝光導體 於線路接合。 曰 本發明之一特點是，該半導體晶片包括石夕。 體晶=======略括向該半導 本發明之-義是，侧該有源區域包括電晶體、二極體、 電阻益、電容n、感應ϋ和導電通路中的一個。 1278110 根據本發_-方面，提供執行至少—侧定舰的積體 路器件，該器件包括： ' 半導體晶片，該半導體晶片包含第一區域和多個第一接合焊 盤區域’該第-區域包括執行至少一個預定功能的有源電路元件 配置，該多個第-接合焊盤區域中每個包括用於分離丨進入和輸 出該第-區域的組合信針-個的有職路元件，每個第一接合 焊盤區域包含級傳輸她合信_第—曝光導體層；該半導^ 晶片包含第二區域，該第二區域包括多個第二接合焊盤區域，每 個該第二接合焊盤區域對應第一接合焊盤區域中的一個，第二接 合焊盤區域*包财源電路元件，每個第二接合焊触域包括被 組合導線連接到鱗應第-接合焊舰域_光導體層的第二曝 光導體層； 該第一曝光導體層和第二曝光導體層適於導線接合。 本發明之一特點是，該半導體晶片包括矽。 ，發明之一特點是，制固該有源區域包括電晶體、二、 電阻态、電容器、感應器和導電通路中的一個。 •本發明之-特點是，通過除去該半導體晶片的第二區域，無 需修改有源電路元件的配置和預定魏雜能中的至少一個，即 可能降低該半導體晶片的至少一個尺寸。 根據本發明的—方面，提供了—種製造積體電路器件的方 〆，"亥積體電路器件包括核心區域和位於至少一個有源電路元件 上方的第一多個接合焊盤，該方法包括·· 第」）建立布圖斯資訊，該相設計資訊至少顯雜心區域、 多個接合焊盤和位於不具有有源電路元件的器件的一個部分 ^78110 •上的第二多個接合焊盤； _部=;_ [多個接合龍封裝製造好的積體電路晶片的第 成功迅）職該第-部分錢確定第—多彳目接合焊盤的使用是否 焊盤㈨如果測試成功，修改布圖設計資訊以除去第二多個接合 V)如果測試不成功，修改布圖設計資訊； vi)重復（ii)到（iv)直到測試成功。 本發明之—獅S，該方法進-步包括： 分；VU)使用第二多健合焊盤封裝製造好的電路小片的第二部 VU1)將封裝好的第二部分交付給用戶。 本發明之一特點是，該積體電路包括矽。 本發明之一特點是，該職包括將導線接合到至少一侧妾合 年盤。 本發明之-義是，該接合包括氣壓枯結。 本發明之-特點是，有魏路元件包括電晶體、二極體 阻器、電容器、感應器和導電通路中的一個。 本發明之-特點是，第二多個接合焊盤中的雜被導電通路 連接到對應的第一多個接合焊盤。 本發明之一特點是，該方法進一步包括： vii)如果測試成功，用第一多個接合焊盤封裝電路小片。 VU1)將使用第一多個接合焊盤封裝好的電路小片交付用戶。 12 1278110 本發明之一特點是，該方法進一步包括使用布圖設計資訊製 造積體電路晶片。 本發明的所述以及其他優點、方面和新穎的特徵，以及所示 實施方式的細節，通賴下描述和赋將被更充分地理解。 【實施方式】

μ^發明的一方面涉及積體電路晶片和包裝該積體電路晶片 的吕儿之間的互相連接點配置。麟別地，本發明的一方面是關 於位於積體電路⑼的有源電路上紅爲了降低電路的尺寸的線 路接口知翻罐。在本發明的典型實施方式巾，翻雙步驟、稱 2焊盤下峨電路（TQJP)轉财桃（cpu)紐。該方法 取初不會縮小該積體電路的器件的尺寸（a/k/a，“chip”），但是 該方法可膝輸A/輸岐限的設相便改善雜下的質量。 外，_合焊盤和内部、_妾合焊盤⑽a，TOJP)的同時使 _其允許使得焊盤下線路與交付客戶的使用_ 的積體電路器件的質量一致。 休 可祕帛―_接合賴置於積體 電 =雜咖第一線路接合焊盤的封裝。當涉及使用第一線 :焊==f力且可持續時，第二線路接合焊盤可能被除 鱗省電路封 的成本。無論則大小由電路=4的器件數目，導致降低器件 目決定，本發_方输ΪΓ 定還料封裝的引線數 方赫相。顧f經提_該技術的應用是 1278110 在石夕片上’但是在不脫離本發明的精神和範圍的情況下，本發明 的實施方式也可以使用在朗其他的材料的積體電路器件的製 造0

術扣有源區域和有源電路”用於此處是指積體電路 的區域或者積體電路的部分，在該積體電路中，電路元件在對應 積體電路晶片製造過程巾已經製造出來。例如，諸如電晶體、二 極體、電阻器、電容器、感應器的電子元件和在半導體材料製造 過私中產生的其他載流結構，可能被看作該細目_電路元 件與此相反，内部沒有形成電子元件的積體電路晶片或者電路 小片可能被看作是“非放射區域，，或“不千躍區，，。 圖1顯示根據本發明的典型實施方式的示範的積體電枞ic) ，件卿，該積體電路器件觸包含多個内部線雜合焊盤115， 轉合趣115被導電通路12G連接卿於提供電線 __妾合手指140的電連接的外部_妾合焊盤110。如圖 1 曰戶 =積體電路器件卿包括設置在積體電路管壳内的積體電路 =m積體電路管壳包含多個封裝接合手指14〇。該積體電 曰=05包括觸設置有附屬/輸入輸出焊盤13〇的核心區域 务明的典型實施方式中，制固/輸入輸 輸出焊㈣的有源電路陶—部分上内部綱合 == 所f的焊盤下電路。圖1的内部線路接合焊盤115 外ίΐΓ 體電路晶片105的有源電路區域外面的 接ah 110。圖i所示的封裝接合手指14 接到外部線轉合焊盤j 1〇 、’’ ι_積體 μ⑽目& 卜部線雜合焊盤 積體電路曰曰片1〇5具有與採用傳統的設計方法的繼路晶 1278110 片同樣的内部x尺寸（即寬度）π〇和γ尺寸（即高度）175。 在本發明的典型實施方式中，通過使用外線路接合焊盤 110J位於内部線_合焊盤115下面的焊盤下電路可能符合客戶 的，付認證。位於内部線職合焊盤115下面的焊盤下電路可能 遵從長度和嚴格的認證過程以便降低或者、消除線雜合的壓力引 起的叹備失效的風險。這種纽可以通過測朗部制^合焊盤 115在取自交付給客戶_體電路將同—批次的積體電路器件 的樣品上的使用來監控。這種監控可以這樣完成，例如，通過偶 • 爾的延遲將内部線路^合焊盤115下面的焊盤下電雜合到已經 進行過線賴合的層，檢查_線_合焊辦咜下_連接到 該輸A/輸出焊盤130的有源器件的金屬層的任何損傷。根據本發 明的典型實施方式，使得獨立于任何客戶触單或者生絲件限 制的内部線合焊盤115下面的焊盤下電路的完整評價成爲可 能。^外部線雜合賴11〇的使用，這成爲可能。外部線路 接口知盤下面沒奴餘電路。這消除了由於線路接合引起的有源 能風險。频電财件11()可社即紐給客戶/ • 内部線雜合焊盤⑴的不成熟應用所引起的未^證實的 焊盤下線路方法的實地失效的風險。通過使用本發 方式’射峨科躲轉合雜11G _魏^二$ 内部線_合焊盤115的使用的認證正在進行中。沒有由於使 本發明的焊盤下電路方法引起的高度風險。 曰® 2顯示根據本發明的典型實施方式的示例的輸A/輸出的 焊盤結構200的配置，該輸A/輸鱗盤結構2〇〇包含位於輸以輸 出焊盤230的有源區域的一部分上方的内部線雜合焊盤215，^ 輸A/輸出烊盤結構2〇〇被導電通路22〇連接到外部線_合焊； 15 1278110 ； :__#焊盤21G、内部細妾合焊盤215、導電通路 ；230 ^ ® 1 翁出^= 1、内部線雜合焊盤115、導電通路120和輸入 、剧々輸出焊盤230可以包括用於分離積體電路器 々土亥〜卩77有源電路、例如其他的積體電路11件的外部電路、 或者電源和接地的有源電路，該核心部分是例如圖i的核心⑽。 在本發明的典型實施方式中，外部線路接合焊盤210位於積體電 路器件的區域内，_路器件下面沒有有源元件或導電通路。然 • 内部線職合焊盤215位於輸端出焊盤23〇的有源電路的 -部分上方。導f通路22G將外部線祕合焊盤加連接到内部 線職合焊盤215。外部線路接合焊盤⑽的突起遍超過輸^ 輸出烊盤230的最外部分，顯示潛在地降低了沿著積體電路晶片 的一個邊緣的尺寸，該積體電路晶片是諸如圖1的積體電路晶片 1〇5的積體電路晶片，根據本發明的典型實施方式，通過使用内部 線路接合焊盤，麵電路晶片1〇5的尺寸被保留了。 圖3顯不根據本發明的實施方式的示例的積體電路器件 鲁 300 ’该積體電路300包含多個内部線雜合焊盤315 ,雜内部 線W妾合焊盤3丨5被導電通路32〇連接到外部接合焊盤細，内部 線雜合焊盤315用於爲電線350到伴隨有内部線雜合焊盤315 下電路認證的封裝接合手指34〇之間提供€連接。如圖3所示， 積體電路器件300包括積體電路晶片3〇5，該積體電路晶片3〇5包 含圍繞核心區域360的多個輸a；輸出焊盤33G。縣輸^輸出焊 盤330包括内部線路接合焊盤315，該内部線路接合焊盤被電 線350連接到富庶封裝接合手指34〇中的單獨一個上。圖3所示的 積體電路300的輸入/輸出焊盤33〇、積體電路核心區域36〇、封裝 16 1278110 ' 接合手指3恥和電線350可能分別對應，例如，圖丨的積體電路 ' 1〇〇的輸入7輸出焊盤130、積體電路核心區域160、封裝接合手指 140和電線150。圖3的積體電路晶片305在每個功能方面與圖1 的積體電路晶片105可以是-樣的，不同之處在於圖3中存在内 部線路接合焊盤315和導電通路320。 内部線雜合焊盤315和導電通路32〇勸口_ !的積_ 路設計中’以便允許積體電路晶片的製造可以用於:使用外部線 絲合焊盤310交貨給客戶，和測試使助部線雜合焊般祀 • 的線絲合以便降低以後的晶片尺寸。一旦線雜合過程^内部 線雜合焊盤315下面的電路（即焊盤下電路）通過測試被證明， 焊盤下測試電路配置的外部線雜合焊盤31〇即可除去，導致晶 片布圖設計尺寸降低。與必須包括在有源區域33〇内改變電話的 風險相比’外部線曝焊盤的移除對於器 是 對低風險的改變。 口又T疋相 H 貫施方式中’糟糕的電路設計或意外的機械 細引起的新的焊盤下戦電路（_部線路接合焊盤）不奏效 =風險被適當地關在組合邮陳雜合焊齡外部線路接人 =積體電路設計期間（即第—步）。_部線_合焊盤315 焊盤B的有祕域上方，其餘的焊盤環路匯流 排的降低二=影響其载流能爾盤。然而，焊盤環路匯流 H 顯示了獨立的風險，該風_立于製造器 件日请内部線職合焊盤祀的後_試和認證的風險。 I、有特殊思義’▲積體電路晶片尺寸減少時，用於積體電路 1278110 :晶片的節省下來的面積增加了。例如，通過使用本發明的英武實 • 施方式除去採用0.18u方法製造的積體電路内的外部接合焊盤，該 積體電路晶片的每條側邊有大約74u被移除。這顯示節省了 148u 的積體電路晶片寬度（例如圖1的X尺寸17〇)和14如的積體電 路晶片高度（例如圖1的尺寸175)。對具有小核心面積的積體電 路器件來說，由於使肖本發明的典型實施方式，積體電路晶片面 積顯著降低了。例如，在現有的晶片尺寸爲1486u高、168〇u寬的 積體電路為件情況下’在寬度和冑度上的148u的尺寸降低導致節 • 省了大約446，664平方微米的晶片面積或Π·89%的晶片面積。 圖4顯示根據本發明的實施方式的示例的積體電路器件*⑻ 的配置其巾夕卜部線辦妾合焊盤和導電通路，例如圖3的積體電 路器件300的外部線雜合焊盤31〇和導電通路32〇之類的，在發 展隨後對内部線雜合焊盤415成功確認的第二步驟已經移除。 如圖4所示，麵電路器件4〇〇包括積體電路晶片4〇5，該積體電 路晶片405包含圍繞核心區域46〇的多個輸入/輸出焊盤43〇。每 個輸A/輸出焊盤430包細部線職合焊盤415，納部線雜 • 合焊盤415被電線450連接到多個封裝接合手指440中的單獨一 個。圖4所示的積體電路器件400的輸A/輸出焊盤430、積體電 路核心區域460、内部線_合焊盤415，封裝接合手指440和電 線450可以分別對應，例如圖3所示的積體電路器件的輸^ 輸出太干疏330、積體電路核心區域、内部線路接合焊盤祀、 封哀接合手指340和電線35G。圖4的積體電路晶片4G5可以在每 個功能方面與圖3的積體電路晶片3〇5可以是一樣的，不同之外 圖3缺J/外部線勒妾合焊盤31〇和導電通路細。在本發明的 典型實施方式中，圖3的外部線絲合焊盤310和導電通路320

18 1278110 在發展隨後對内部線路接合焊盤415成功確認的積體電路器件405 '的設計中已經移除。外部線路接合焊盤和導電通路的移除，導致 電路晶片405的有源區域的寬度470的左右邊緣的減少480和積體 電路晶片405的有源區域的高度475的頂端和底端邊緣的485減 少。圖4顯示有源區域和不活躍晶片區域490的降低。圖3所示的 外部線路接合焊盤310和導電通路320的移除允許積體電路晶片 4〇5使用圖4的虛線邊界所示的更小的有源區域495製造。通過調 整積體電路晶片405的製造過程，可以從每個矽片上製造更大數 φ 目的積體電路晶片405。 圖5顯示根據本發明的典型實施方式的流程圖5〇〇，流程圖 顯示建立積體電路設計的方法。圖5的方法從開始框（startbl〇ck) 505開始。建立線路接合焊盤，例如位於積體電路晶片，例如圖4 所不的積體電路晶片405的有源電路上方的内部線路接合焊盤〇5 的方法下-個框510。下-個框52G建立例如圖3所示的積體電路 晶片曰305的外部線路31〇接合之類的有源線路區域外部的線路接 &太干孟下個框530建立從位於有源電路區域（即内部線路接 _ 4盤）上方的線路接合焊盤到位於有源電路區域（即外部線路 接合知盤）上方的線路接合焊盤的導電通路。紐，積體電路設 計準備使用上述的焊盤下測試方法製造 束框599處結束。 功次社、、、口 圖6顯示根據本發明的典型實施方式的流程目6⑻，該流程 圖600顯不了製造積體電路的方法。圖$顯示的方法包含兩條平 顯示該方法的幾個部分可以同時發生。該方法開始於 05。、在下一働匡⑽，積體電路晶片，例如圖3的積體電 日日305被製造出來，包含位於有源電路區域（即内部線雜 19 1278110 、合焊盤）上方且被連接到有源電路區域外部的線路接合焊盤（即 外部線路接合焊盤）的線路接合焊盤。然後，製造好的積體電路 晶片中的一些被分配到流程圖600左邊路徑的活動，而大多數製 造好的積體電路晶片可能被分配到流程圖600右邊路徑的活動。 在流程圖600左邊路徑的活動中，使用框62〇處的有源電路 區域（即内部線路接合焊盤）上方的線路接合焊盤，線路接合該 積體電路晶片。然後，在下一個框630處，測試使用内部線路接 合焊盤的積體電路晶片線路接合。如果使用内部線路接合焊盤的 鲁 積體電路晶片線路接合通過測試（框640)，有源電路區域（即外 部線路接合焊盤）外部的線路接合焊盤被從積體電路晶片設計移 除（框660)。然後。該沒有外部線路接合焊盤的新型積體電路晶 片設計被製造出來（框670)，積體電路晶片被線路接合並使用有 源電路區域（即内部線路接合焊盤）上方的線路接合焊盤封裝（框 680)，封裝後的積體電路器件被交付給客戶（框69〇)。然後，方 法結束（框699)。如果使用内部線路接合焊盤的積體電路晶片線 路接合沒有通過測試（框640)，使用位於有源電路區域（即内部 • 線路接合焊盤）上方的接合焊盤的積體電路晶片設計被根據失效 測試修改正確（框610)。根據本發明的典型實施方式的積體電路 設計允許連續測試位於有源區域（即内部線路接合焊盤）上方的 線路接合焊盤，與此同時允許供應商連續地滿足客戶需求。 流程圖600的右邊路徑用於内部線路接合焊盤測試期間。一 旦發現使用内部線路接合焊盤可以支援積體電路設計的可靠及可 持續的生産，右邊路徑就不再需要了。在流程圖600的右邊路徑 中的框690處，使用有源電路區域（即外部線路區域接合焊盤） 上方的線路接合焊盤線路接合測試過程中被分配給客戶的積體電 20 1278110 路曰曰片。然後，在框695處，線雜合過和封絲的積體電路器 件被父付給客戶。然後，圖6的方法結束。 儘管已經通過參考某些實施方式描述了本發明，具有本領域 的那些技術人員可以理解：在不脫離本發明的範圍内，可以做各 種變化和等同替換。另外，根據本發明的教導，爲了_特殊情 況或特雜料，*雌本發_麵，即可峨許乡做。因此， 可以期望··本發明不限於所揭露的特殊實施方式，本發明將包括 所有落入所附權利要求範圍内的實施方式。 【圖式簡單說明】 圖員示根據本發明的一種典型實施方式的示例的積體電路器 件，該積體電路器件包含多個内部線路接合焊盤，每個内部線路 接合焊盤被導電通路連接到外部線雜合焊盤，該外部線路接合 焊盤用於提供電線到封裝接合手指的電連接。 圖2根據本發明的—種典型實施方式的示例的輸以輸出焊盤結構 配置’該焊魅構&含位於該輸…輸出焊盤得有麵域的一部分 上方的内部線路接合焊盤，該内部接合焊盤被導電通路連接到外 部線路接合焊盤。 ® 3顯示根據本發明的實财式的示綱積體電财、件，該積體 電路器件包含多細部線路接合焊盤，每個線路接合焊盤被導電 j路連制外部接合焊盤，内部線_合焊麵於提供電線到伴 隨限定的内部線路接合焊盤下電路的封裝接合手指間的電連接。 圖4顯示根據本發明的典型實施方式的示例積體電路器件配置， 其中接合焊盤軒於輸^/輸出的焊盤的有源區域的上方。 圖5顯示根據本發日月的典型實施方式的建立積體電路設計的方法。 21 1278110 ® 6顯示根據本發_典型實财柄製造雛f路的方法。 【主要元件符號說明】 積體電路（1C)器件励 外部線路接合焊盤110 導電通路120 封裝接合手指140 核心區域160 γ尺寸（即高度）175 外部線路接合焊盤210 導電通路220 突起280 外部接合焊盤310 内部線路接合焊盤315 輸入/輸出焊盤330 電線350 積體電路器件400 内部線路接合焊盤415 封裝接合手指440 核心區域460 有源區域的高度475 頂端和底端邊緣485 有源區域495 積體電路晶片1〇5 内部線路接合焊盤115 輸八/輸出焊盤130 線路150 X尺寸（即寬度）170 輸入/輸出焊盤結構200 内部線路接合焊盤215 輸入/輸出焊盤230 積體電路器件300 積體電路晶片305 導電通路320 封裝接合手指340 核心區域360 積體電路晶片405 輸入/輸出焊盤430 電線450 有源區域的寬度470 左右邊緣480 不活躍晶片區域490 22

Claims (1)

1278110

十、申請專利範圍： 1· 一種積體電路接合焊盤裝置，該裝置包括： 第一接合焊盤，該第一接合焊盤包含位於第一區域上方的 第一曝光導體層，該第一接合焊盤相對遠離於該積體電路晶片的 邊緣，該第一區域包括有源電路元件； 第二接合焊盤，該第二接合焊盤包括位於第二區域上方的 第二曝光導體層，該第二接合焊盤相對接近於該積體電路晶片的 邊緣’該第二區域不包括有源電路元件； 連接第一曝光導體層和第二曝光導體層的導電通路； 第二接合焊盤和導電通路可以移除以便在不改變該積體電 路的其餘電路的情況下降低該積體電路晶的尺寸。 2·如申請專鄕圍第丨撕述的裝置，其巾該積體電路晶 片包括秒。 3·如申請專難_丨撕述置，射財源電路元 件包括電晶體、沐體、電阻器、電容器、感應器和導電通路中 的其中之一。 =如申請專利範圍第！項所述的裝置，其中該第一接合焊 盤和第二接合焊盤適於導線的接合。 5. 一種積體電路裝置，該裝置包括： 半導體晶月，該半導體晶片包括多個有源區域，制固有源 區域包括位於該有源區域的至少—個部分上方的第一曝光導體 層’有源區域的第—曝光導體層被連接到有源區域與外部的 24 Ι2Γ78110 對應的第二曝光導體層，第—曝光導體層和第二曝稱體層區 適於線路接合。 ㈢” 6·如申請專利範圍第5項所述的裝置，其特徵在於：胃 導體晶片包括石夕。 種用於執行至少一個預定功能的積體電路裝置，兮 體電路裝置包括： ^貝 包含第-區域的半導體晶片，該第—區域包括用於執行該 至少一個預定功能的有源電路元件配置和多個第一接合烊盤區 域每個第一接合焊盤區域包括用於分離來自第一區域的至少一 個組糾言號的有源電路元件，第一接合焊盤區域包含用於傳 輸該組合信號的第一曝光導體層； 及半^r體晶片包含第二區域，該第二區域包括多個第二接 合烊盤區域個第4鱗盤區域對應第一接合職_中的 们母個第一接合焊盤區域不包括有源電路元件，每個第二接 合焊盤區域包括被組合導鱗制職補—接合焊盤區域的 曝光導體層的第二曝光導體層； 該第一曝光導體層和第二曝光導體層適於導體接合。 8· 一種包括核心區域和位於至少一個有源電路元件上方的 第一多個接合焊盤的積體電路的製造方法，包括： 〇建立布圖设計資訊，該布圖設計資訊至少顯示核心區 * μ 和位於不具有有源電路元件的該裝置的一 個區域上的苐二多個接合焊盤； 25 1278110 電蹈"晶片的 ii)使用第-多健合痒盤封裝製造好的積體’ 第一部分； 出）測試第-部分以便確定第一多_合焊盤的使用是否 成功； iv)如果測試成功，修改麵設計龍以除去第二多個接 合焊盤;

V)如果測試不成功，修改布圖設計資訊； vi)重復（ii)到（iv)直到測試成功。 vi〇使用第二多個接合焊盤封裝製造好的電路 9·如申轉概财8撕翻方法，財域—步包括·· 小片的第二

置包括矽 pu)將封裝好的第二部分交付給用戶。 申巧專利範圍第8項所述的方法，其中該積體電路裝 26