TWI275168B - Semiconductor device and method for making the same - Google Patents

Description

1275168 九、發明說明： 【發明所屬之技術領域】 、ί發明係有關於半導體|置及其製造方法，尤其關於 將被：封裝置密封於封裝之半導體裝置及其製造方法。 【先前技術】 近年來，使用微電子機械系統（Micro Electro 版11131^1 SyStem)之裳置（以下簡稱「MEMS裝置」）、 使用於影像感測器等之電荷耦合元件（Charge c卿ied

Device··以下簡稱「⑽」）、電性檢測出紅外線（infrared =⑻之感測器（以下簡稱「IR感測器」）等正蓬勃 發展。 子ΐΐΐ ;亥r等電子裝置及微小的機械裝置(以下簡稱「電 子裝置4」）係形成於半導體晶片上’並將其封裝。如 之封裝有由金屬蓋密封之罐封裝、由陶 ： 之陶瓷封裝等。 蓋封裝 相關之參考技術文獻例舉有以下之專利文獻。 [專利文獻1] 日本專利特開平1 1-351 959號公報。 [專利文獻2] 日本專利特開平11—258055號公報。 [專利文獻3 ] 曰本專利特開第2001-13156號公報。 【發明内容】 [發明所欲解決之課題] 5 1275168 …、而’根據¥知封裝，分別準備電子裝置耸 密封裝置$束a s μ 寺$成有被 置之+ V體晶片，以及用以封裝該裝置之蓋等，並 裝。因此’大量生產中的製程繁雜化，隨之增: 外，產生封裝體尺寸大型化，安裝於印刷基 板寺日T之女裝面積增大之問題。 因此，本發明提供一種 化製程的同時減低製造成本 體裝置及其製造方法。 將電子裝置加以封裝之際，簡 ，並且可使尺寸小型化之半導 [用以解決課題之手段] 本毛明之半導體裝置係有鑑於上述課題而研創者，乃 提供一種半導體裝置，其於表面形成有被密封裝置之 體晶片黏著密封蓋’並在由半導體晶片與密封蓋之間之* 間所形成之凹穴（⑽ity)内密封被㈣裝置。被密封= 裝置、㈣測器、CCD等之電子襄置或微小的機 械類裝置等半導體裝置。 在半導體晶片上形成有貫穿該晶片之穿通孔（_ ，⑷，該穿通孔上形成有埋入電極。埋入電極係利用配線 與被密封裝置連接。然後，埋人電極連接有外部連接用電 極。 【實施方式】 第一實施形態之半導體裝 接著，參照圖面說明本發明 置之構成。

第1圖（a)係本實施形態之半導體裝置之俯視圖。此外 圖（b)係沿著第1圖之χ—χ線之剖面圖。 315836 6 1275168 在半導體晶片10A (例如矽晶片）表面之被密封裝置 形成領域SA (以虛線包圍之領域）上形成有作為被密封裂 置之複數個MEMS裝置11 a (例如繼電器、電容器、線圈、 馬達等）。該等MEMS裝置11 a係在半導體晶片！ 〇A上實現 例如稱為微機械之微小機構之際，電子類及機械類構成要 系· ° 連接於该等MEMS裝置π A之配線12 (由Cu、A1、A1 合金等所構成）係延伸於被密封裝置形成領域以周邊而形 成。戎等配線12係由1 “ m左右的薄度形成，並且利用在 板導體晶片10A上形成MEMS裝置11A之製程所形成。 在延伸於被密封裝置形成領域SA周邊而形成之各配 、泉12糕邛的正下方貝牙半導體晶片j 〇 a而形成複數個穿通 孔13。該穿通孔13中形成有埋入電極14 (由Cu、μ、 。金等所構成）。埋入電極14係藉由電鍍法或濺鍍法等所 形成，而與MEMS裝置11A之配線12相連接。另外，第^ 圖（b)中，埋入電極14雖完全埋入穿通孔13内，但依照電 鍍時間或濺鍍時間的調整亦可不完全埋入。 另一方面，在半導體晶片10A背面侧之埋入電極14 形成有作為外部連接用電極之凸塊電極（bump electrode)15 (由焊錫等構成）。藉此，不須將封裝完成之 半導體晶片10A之導線從半導體晶片1〇A之側面拉出，而 可從底面拉出，故可達成封裝之小型化，因而，可避免安 裝於印刷基板等之際增大安裝面積之問題。 而且在半‘體曰曰片10A表面黏著有由玻璃、陶兗或 315836 7 1275168 曰(例如塑膠）所構成之密封蓋·。此 導體晶片_之表H氧樹脂等接著_著，以使丰 封蓋_之内面）相對^盖2〇A的凹部⑽之形成面（密 之間體晶片㈣表面與密封蓋繼的凹部⑽ 置i! A二二有凹穴CV。在其凹穴CV内密封有麵S裝 凹穴CV之高度h為數二=°二至數1〇一左右、 此。 认至數10 # m左右，但並不限定於 =成於别遠半導體晶片丨GA表面之_s裝置na係使 :八CV内呈真空狀態或充填惰性氣體（例如N2)之狀態 9nf以挽封。猎此’所密封之_裝置1U係以密封蓋 而機械!·生的保4之同時，由於所密封之腦S裝置⑴ :不接觸线，因此可防止因氧化等引起之腐㈣劣化。 口 =可提同形成於半導體晶片1〇A上之刪s裝置iia 的筹命及可靠性。 另外，密封蓋20A由玻璃或矽構成時，在其凹部2U 之形成面上形成具有辑或透過特定波長的光之滤光器功 能之金屬薄膜（未圖式）亦可。此時，金屬薄膜之滤光器 由於強度較弱而於操作時需要注意，但藉由利用所形成之 凹穴CV而在密封i 20A之凹部21A形成面形成該滤光器， 有使操作變得簡便之效果。 接著’參照圖面說明在晶圓上形成複數個上述之半導 體晶片10A及密封蓋20A之構成。 315836 8 1275168 第2圖（a)係以矩陣狀形成複數個上述半導體晶片1 而成之半導體晶圓30A之俯視圖。 半導體晶圓30A係由矽等之半導體材料所形成。複數 個半導體晶片1 0A係利用朝列方向及行方向延伸之切割道 L所區劃’並在各半導體晶片1 〇 a内之被密封裝置形成領 域SA内形成有MEMS裝置11A。 另外雖未圖式，在各MEMS裝置11A連接有朝向被密封 裝置形成領域SA周邊延伸之配線12 (由Cu、Al、A1合金 等所構成）。 第2圖（b)係以矩陣狀形成複數個上述密封蓋2〇A而成 之蓋陣列晶圓（caped array wafer)4〇A之俯視圖。 蓋陣列晶圓40A係由玻璃、矽、陶瓷、或樹脂（例如 塑膠）所形成。以切割道（scribe line)L，所區劃之各領域 係對應於半導體晶片10A之領域。該蓋陣列晶圓4〇a之切 割道L，可以是假想的，將兩者黏著時與半導體晶圓3〇a之 切割道L重疊。 、^而且’在對應於半導體晶片1〇A之被密封裝置以之領 或形成有凹部21A。此時，若蓋陣列晶圓4〇A由玻璃、矽、 或陶兗所構成時，將凹部21A由㈣等方法形成。 )、另f面，蓋陣列晶圓4〇A由樹脂形成時，利用射出 九成t成蓋陣列晶圓4QA，以使之具有複數個凹部Μ。 另外上述之半導體晶片10Α及半導體晶圓30Α中， 2配線12,將埋入電極14及作為外部連接用電極之凸 1極15連接於麵S裝置ηΑ而形成，但不透過配線12 315836 9 1275168 直接連接埋入電極1 4及凸墙雷搞1 5而 尼包桠1 5而形成亦可。此點在 後述第二實施形態亦相同。 、接著，參照圖面說明本實施形態之半導體裝置之製造 方法。 戈第3圖（a)所示，準備其表面形成有裝置及其 配線12/未圖示）之半導體晶圓3GA。而半導體晶圓3〇A 之構成係與第2圖（a)所示相同。 準備具有複數個凹部21A之蓋陣列晶圓·。而蓋陣 列晶圓40A之構成係與第2圖⑻所示相同。另夕卜，蓋陣列 晶圓偏由玻璃或石夕構成時，在其凹部2ia之形成面上形 成具有遮斷或允許特定波| ^ , 才疋及長的先透過之濾光器功能之金屬 薄膜（未圖示）亦可。 此時’使蓋陣列晶圓4GA與半導體晶圓_以與蓋陣 列晶圓40A的凹部21A >犯a、I I：. 八之化成面與半導體晶圓30A之表面 面對面之方式相對向。 圖⑻所示’利用環氧樹脂等之接著劑黏著蓋陣

列日日圓40A與半導於曰圓QnA ¥版曰曰® 30A。此處，料列晶圓40A之 凹部21A係以與半導俨a qa λ V日日® 30Α之各被密封裝置形成領域 SA —致之方式黏著。 亦即，在盖陣列晶圓 日日圓40At各凹部21Α與半導體晶圓 30A表面之間的空卩彳犯Λ、 MEMS ^ w ,,Δ ν成凹穴cv，並在其凹穴CV内密封

MhMS 4置11 a。此時，兹山士 與半導體晶圓_之碎=中進行蓋陣列晶圓權 4者’而使凹穴CV内呈真空狀態。或 θ 性氣體（例如Ν2)環境中進行蓋陣列晶圓40Α 315836 10 1275168 與半導體晶圓3GA之黏著，而在凹穴⑽充填惰性氣體（例 如N 2 )亦可。 之後將半‘體晶圓3 Ο A之背面進行背面拋光，再將~ 板導體晶圓3GA的厚度變薄成例如數1G"至數i，m , 左右亦可。背面拋光可對蓋陣列晶圓4〇A進行，或對半導 體晶圓30A與蓋陣列晶圓4〇A的兩者進行亦可。 ^接著，如第3圖（c)所示，從半導體晶圓30A之背面貫 穿表面，形成複數個穿通孔（viah〇le)13。 可使用_或料光束照射^法㈣t 狀孔13 · 然後，在該等穿通孔13中，使用電鍍法或濺鍍法形成 埋入電極14 (由Cu、A1、A1合金等所構成再者，在半 導體晶圓30A背面側之埋入電極14形成凸塊電極15 (由 焊錫等構成）。另外，第3圖⑹中，在埋人電極Η的正下 方^ ^凸塊電極15 ’而在半導體晶圓30A背面形成連接於 里入屯極14之背面配線，並在其背面配線上形成凸塊電極 15亦可。 .然後，在以上的步驟之後，沿著其切割道（scribe .冗利用切割片或雷射切斷與上述蓋陣列晶圓黏著 之半導體晶圓30A，而分割成各個封裝體。 如上述所示，由於可從蓋陣列晶圓40A及半導體晶圓 3形成複數個封裝體，因此可簡化大量生產中的製 程。藉此，可減少各封裝之製造成本。 ^另外上述之貫施形態中，將被密封裝置設為MEMS 裒置11A ’然而將其他電子裝置（例如感測器）作為被 η 315836 1275168 密封裝置亦可。 接著，參照圖面說明本發明第二實施形態之半導體裝 置之構成。 第4圖（a)係本實施形態半導體裝置之俯視圖。此外， 弟4圖（b)係沿考第4圖之Y-Y線之剖面圖。 在半導體晶片10B (例如矽晶片）表面之被密封裝置 形成領域SB (以虛線包圍之領域）形成有作為被密封裝置 之CCD11B。此處，CCD11B係使用為例如影像感測器。另 一方面，在與被密封裝置形成領域SB相鄰接之半導體晶片 10B上之另一被密封裝置形成領域上形成有用以控 11B之邏輯電路LGC。 CCD11B以及連接於其邏輯電路LGC之配線12(由a、 Al、A1合金等所構成）延伸於被密封裝置形成領域邡及 邏輯電路LGC周邊而形成。該等配線12係1//m&右之薄 度，並在半導體晶片10B上形成CCD UB及邏輯電路LGc 之製程中形成。 此外’在延伸於被密封裝置形成領域邡周邊而形成之 各配線12端部的正下方貫穿半導體晶片10B而形4有複數 個穿通孔13。在該穿通孔13形成有埋入電極14 (由

Al、A1合金等所構成）。此處，埋入電極14係利用電鍍法 或錢法等所形成’並與CCD m及邏輯電路LGC之配線 12相連接。 另一方面，在半導體晶片⑽背面側之埋入電極14 形成有凸塊電極15 (由焊錫等所構成）。藉此，不須將封 3】5836 12 1275168 裝完成之半導體晶片l〇B之導線從半導體晶片1〇β之側面 拉出，而從底面拉出，故可達成封裝體之小型化，因而， 可避免安褒於印刷基板等之際增大安裳面積之問題。 而且，在半導體晶片10B表面黏著有密封蓋2〇B (由 玻璃、矽或樹脂所構成）。此處，半導體晶片10B與密封蓋 20B係以使半導體晶片10B表面之被密封裝置形成領域邡 與密封蓋20B的凹部21B之形成面相對向之方式黏著。 然後’在半導體晶片1〇B表面之被密封裝成領域 SB與密封蓋20Β的凹部21Β之間的空間形成有凹穴a。在 其凹穴CV内密封有CCD 11B。形成於前述半導體晶片⑽ 表面之〇：D11B係使凹穴cV内呈真空狀態或充填惰性氣體 (例如N2)之狀態下加以密封。藉此，所密封之cc]) ιΐβ 將不接觸大氣，因此可防止因氧化^丨起之㈣或劣化。 因而，可提高形成於半導體晶片10B上之CCD nB的壽 及可靠性。 ^另一方面，在邏輯電路LGC之形成領域上黏著有密封 盘20B之凸部（未圖示），而未形成凹穴。 將CCDUB密封在凹穴CV内是為了防止因形成密封蓋 〇 B與半導體晶片1 〇 B之材料的膨脹率不同而引起的應力 1 CCD 11B造成不良的影響。另一方面，因在邏輯電路[弘 上黏著密龍2GB之凸部，因此可加切封蓋·之黏著 面積，且加大黏著強度。 ，另外，密封蓋20B由玻璃或矽形成時，在其凹部21β 之形成面形成具錢斷或允許特定波長的光透過之遽光器 315836 1275168 功能之金屬薄膜（未㈣）亦可。此時，金屬薄膜之渡光 器由於強度較弱而於操作時需要注意，但藉由利用所形成 之凹八CV而在密封蓋20B之凹部工丄 形成面形成該濾光 器，有使操作變得簡便之效果。 、接著，參照第4圖（a)及第4圖（b)說明在晶圓上 形成上述半導體晶片10B及密封蓋2叩之構成。 本實施形態之半導體晶片10B係與第2圖（的所示半 導體晶圓3GA相同，以切割道L區劃，且呈矩陣狀複數配 置（未圖示）。但是，於由切割道[所區劃之各領域中在被 密封裝置形成領域SB (未圖示）内形成有CCD 1ΐβ，在鄰 接於CCD 11Β之位置形成有用以控制CCD UB之邏輯電路 LGC(未圖示）。此處，朝向被密封裝置形成領域沾及邏輯 電路LGC之形成領域周邊延伸之配線丨2連接於各c⑶1工b 及邏輯電路LGC (未圖示）。 本實施形態之密封蓋20B係與第2圖（b )所示蓋陣列 晶圓40A相同，由假想的切割道l，區劃，且呈矩陣狀複數 配置（未圖示）。但是，於由切割道L，所區劃之各領域中 僅在對應於半導體晶片10B之被密封裝置形成領域沾（未 圖示）之領域形成有凹部21B(未圖示）。 凹部21B與第一實施形態相同，當本實施形態中的蓋 陣列晶圓為由玻璃或矽所構成時係由蝕刻等形成，而當蓋 陣列晶圓係由樹脂所構成時則於其射出形成時同時形成。 上述本貫施形悲中的半導體晶圓及盖陣列晶圓係經過 與第一實施形態所示之製造方法相同的步驟，最後分割成 315836 14 1275168 各個封裝體。 另外，於上述實施形態中，雖以被密封裝置作為Cep 11B，但以其他電子裝置作為被密封裝置亦可。 [發明之效果] —根據本發明，由於在晶圓上複數形成半導體裝置之密 封盍與半導體晶片並黏著，之後經過分割成複數個封裂之 步驟，而可簡化大量生產中的製程。藉此，可減少各^ 之製造成本。 展 而且，由於貫穿各封裝之半導體晶片而設置凹穴，並 形成埋入電極，可於其底面形成凸塊電極。藉此，可將封 裝小型化，並可減少安裝於印刷基板等之際之安裝面積。 ^此外，使密封有被密封裝置之凹穴呈真空或充填惰性 氣體之狀態，藉此可提高被密封裝置之壽命及可靠性。 【圖式簡單說明】 第1圖（a)及（b)係本發明第一實施形態之半導體 裝置之俯視圖，以及其χ-χ線剖面圖。 第2圖（a)及（b)係本發明第一實施形態之半導體 晶圓及蓋陣列晶圓之俯視圖。 第3圖（a)至（c)係用以說明本發明第一實施形態 之半導體裝置之製造方法之剖面圖。 ‘ 第4圖（a)及（b)係本發明第二實施形態之半導體 裝置之俯視圖，以及其Y-Y線剖面圖。 【主要元件符號說明】 10A、10B半導體晶片 11A MEMS裝置 315836 1275168

11Β CCD 12 配線 13 穿通孔 14 埋入電極 15 凸塊電極 20Α 、 20Β 密封蓋 21Α 、 21Β 凹部 30Α 、 30Β 半導體晶圓 40Α 、 40Β 蓋陣列晶圓 SA、SB 被密封裝置形成領域 CV 凹穴 LGC 邏輯電路 L、L， 切割道

16

Claims (1)

1275168 十、申請專利範圍： 1· 一種半導體裝置，具有： ，，形成有被密封裝置之半導體晶片；以及 —站著灰鈾述半導體晶片表面，將前述被密封裝置 密封於與前述半導體晶片之間的空間所形成之凹穴 内之密封蓋。 2·如:請專利範圍第i項之半導體裝置，其中，前述密 封蓋係由玻璃、矽、陶瓷、或樹脂之任一所形成。 如申明專利範圍第1項或第2項之半導體裝置，其 中’前述被密封裝置係MEMS裝置。 士申明專利範圍弟1項或第2項半 ， 中，前述被密封裝置係紅外線感測器半：^裝置… 汝申明專利範圍第1項或第2項之半導體裝置，其 中，前述被密封裝置係CCD。 6·如t =專利範圍第5項之半導體裝置，其中，在前述 半=體晶片纟®中前述凹穴外之領域形成有用以控 一、迟CCD之邏輯電路，且在該領域黏著有前述密封 7·如申請專利範圍第1項、第2項或第6項中任一頂夕 半‘體裝置，其中，前述凹穴内係呈真空。 、 8·如申請專利範圍第1項、f 2項或第6項中任一 半‘，裝置’其中’前述凹穴内充填有惰性氣埯：之 •如申請專利範圍第1項、f 2項或第6項中钰奴。 半導體裝置，其中，在前述密封蓋之内側：項之 遮斷或允許特定波長的光透過之濾光器具有 17 1275168 1 ο.如申5青專利範圍第1項丰導體 ^置，其中，具備 ;成方;貝牙於前述半導體晶片之穿通孔之埋入 電極，以及 "種連Λ:?里入電極與前述被密封農置之配線。 "·-種+導體裝置之製造方法’其特徵為具有： :備表面形成有被密封裝置而 之複數個半導體晶片配置而成之半導 复j 配㈣成有凹部之密封蓋而成之蓋陣列^ 面，在、二著：述盍陣列晶圓與前述半導體晶圓表 之門之1:列晶圓之凹部與前述半導體晶圓表a 之間之空間形成凹今，、，α^ 封裝置之步驟；以&在該凹穴内密封前侧 晶圓沿刀斷前述半導體晶圓及前述蓋陣列 日日®，分割成各個封裝之步驟。 早 1 2 ·如申請專利||圚筮 ，#&、+、第1項之半導體裝置之製造方法， :中’使則这凹穴内呈真空狀態。 U·如申請專利範圍 1中，在兄、+、 1項之半導體裝置之製造方法， 14 、門充填惰性氣體。 4·如申μ專利範圍第丨丨項、 項之丰導雕姑f + β 乐12員或第13項中任一 、疋牛V體裝置之製造方 圓之凹部内面彤忐3 士 八中在則述盍陣列晶 過之滹光哭功：之1 斷或允許特定波長的光透 心應九态功旎之金屬薄膜。 5·如申請專利範圍第 其中，具備： 貞之+¥體裝置之製造方法， ]8 1275168 在前述半導體晶圓形成穿通孔之步驟· 在珂述穿通孔形成埋入電極之步驟；以 形成連接前述埋人電極與前述 線之步驟。 ^了衣置之配 之製造方法， $半導體晶圓 1 6 ·如申凊專利範圍第11項之半導體裝置 其中具備：在黏著前述蓋陣列晶圓與前 表面之步驟之後， 對前述半導體晶圓進行背面拋光之步驟。 17·如申請專利範圍第11項之半導體裝置之製造 其中具備：在黏著前述蓋陣列晶圓與前述=雕/ 表面之步驟之後， ¥脸曰曰0 對前述蓋陣列晶圓進行背面拋光之步驟。 18 ·如申請專利範圍第11項之半導體裝置之製造方法 其中具備：在黏著前述蓋陣列晶圓與前述半導释/曰。 表面之步驟之後， &日日圓 對前述半導體晶圓與前述蓋陣列晶圓之兩者進 行背面拋光之步驟。 19 3]5836