JPH0770635B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0770635B2 JPH0770635B2 JP61091186A JP9118686A JPH0770635B2 JP H0770635 B2 JPH0770635 B2 JP H0770635B2 JP 61091186 A JP61091186 A JP 61091186A JP 9118686 A JP9118686 A JP 9118686A JP H0770635 B2 JPH0770635 B2 JP H0770635B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- semiconductor device
- semiconductor substrate
- semiconductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置、特に保護用の蓋を有する半導体
装置に関する。
装置に関する。
（従来の技術） 半導体装置は、一般に、半導体基板上に能動素子や受動
素子等の回路素子が形成され、これら素子間が、金属や
半導体材料による配線や拡散層による多層配線によって
内部接続される。さらに、外部引き出しのための端子が
配線材料と同一または異なった金属等で形成される。そ
の一般的な材料は、アルミニウムやアルミニウム合金、
銅や銅合金等である。このような回路素子、配線、端子
等からなる回路が構成された半導体装置は、通常、リー
ドフレームのダイパッドに、金共晶合金法や導電性樹脂
によってダイ接着され、端子としてのボンディングパッ
ドとリードフレームのリードとが金や銅、アルミニウム
等の金属細線で接続されて外部回路との間で電気信号の
授受が可能になるようにする。さらに、外部環境や機械
的外力から保護するために、熱硬化性樹脂で適当な形状
に成形、封止される。半導体装置がダイナミック記憶装
置の場合は、周囲の部品材料中に混入している不純物か
ら発生するα線が記憶素子部分へ照射されて回路が誤動
作するのを防止するために、照射されるα線のエネルギ
ー吸収を目的として、半導体装置の表面を特殊な樹脂で
覆ったり、超高純度の熱硬化性樹脂で成形する。
素子等の回路素子が形成され、これら素子間が、金属や
半導体材料による配線や拡散層による多層配線によって
内部接続される。さらに、外部引き出しのための端子が
配線材料と同一または異なった金属等で形成される。そ
の一般的な材料は、アルミニウムやアルミニウム合金、
銅や銅合金等である。このような回路素子、配線、端子
等からなる回路が構成された半導体装置は、通常、リー
ドフレームのダイパッドに、金共晶合金法や導電性樹脂
によってダイ接着され、端子としてのボンディングパッ
ドとリードフレームのリードとが金や銅、アルミニウム
等の金属細線で接続されて外部回路との間で電気信号の
授受が可能になるようにする。さらに、外部環境や機械
的外力から保護するために、熱硬化性樹脂で適当な形状
に成形、封止される。半導体装置がダイナミック記憶装
置の場合は、周囲の部品材料中に混入している不純物か
ら発生するα線が記憶素子部分へ照射されて回路が誤動
作するのを防止するために、照射されるα線のエネルギ
ー吸収を目的として、半導体装置の表面を特殊な樹脂で
覆ったり、超高純度の熱硬化性樹脂で成形する。
（発明が解決しようとする問題点） このように、従来技術においては、半導体装置表面の端
子部分が金属で形成され、そして半導体装置全体が熱硬
化性樹脂等で封止されているが、このような構造では、
水分がリードと樹脂の境界部分から侵入し、あるいは、
樹脂中を浸透して端子の金属を腐食させる。さらに、半
導体装置の寸法が大きい場合、樹脂成形工程において熱
硬化性樹脂が熱収縮を生じる際に大きな応力が加わり、
半導体装置の特性変動や構造破壊を起こすという信頼性
上の問題があった。
子部分が金属で形成され、そして半導体装置全体が熱硬
化性樹脂等で封止されているが、このような構造では、
水分がリードと樹脂の境界部分から侵入し、あるいは、
樹脂中を浸透して端子の金属を腐食させる。さらに、半
導体装置の寸法が大きい場合、樹脂成形工程において熱
硬化性樹脂が熱収縮を生じる際に大きな応力が加わり、
半導体装置の特性変動や構造破壊を起こすという信頼性
上の問題があった。
（問題点を解決するための手段） 本発明では、環境や機械的外力から回路構成部を保護す
るために、半導体基板と同一材料の蓋を用いる。またそ
の蓋は、半導体基板表面の回路構成部と対向する部分を
凹状にする。半導体基板と蓋の固着には、還元雰囲気中
で金系共晶合金や、錫／鉛系合金を用いて行う。さらに
蓋に用いる材料の切り出しは、蓋の上面が半導体基板の
表面と同一面方位を有し、又側面は、半導体基板の側面
の面方位と５゜ないし85゜異なるようにする。
るために、半導体基板と同一材料の蓋を用いる。またそ
の蓋は、半導体基板表面の回路構成部と対向する部分を
凹状にする。半導体基板と蓋の固着には、還元雰囲気中
で金系共晶合金や、錫／鉛系合金を用いて行う。さらに
蓋に用いる材料の切り出しは、蓋の上面が半導体基板の
表面と同一面方位を有し、又側面は、半導体基板の側面
の面方位と５゜ないし85゜異なるようにする。
半導体装置の端子の形成は、予め端子に位置する箇所と
回路とが接続される箇所に埋め込み拡散を施し、その
後、エピタキシャル層で表面を覆い、その表面に回路を
形成し、次いで表面回路と埋め込み端子との接続を深い
拡散により行ない、蓋を固着した後に湿式もしくは乾式
のエッチングでエピタキシャル層を削って埋め込み端子
を露出させる。
回路とが接続される箇所に埋め込み拡散を施し、その
後、エピタキシャル層で表面を覆い、その表面に回路を
形成し、次いで表面回路と埋め込み端子との接続を深い
拡散により行ない、蓋を固着した後に湿式もしくは乾式
のエッチングでエピタキシャル層を削って埋め込み端子
を露出させる。
（作 用） 半導体基板上の回路構成部を、半導体基板と同一材料の
蓋で覆って密閉することで、耐湿性が向上し、さらに、
熱的な歪が軽減でき、シリコン等の場合は放熱効果が増
し、記憶装置ではその表面を樹脂で覆う必要がなくな
る。そして、ボードやプリント基板に直接搭載できる高
信頼性型の高密度実装半導体装置が得られる。
蓋で覆って密閉することで、耐湿性が向上し、さらに、
熱的な歪が軽減でき、シリコン等の場合は放熱効果が増
し、記憶装置ではその表面を樹脂で覆う必要がなくな
る。そして、ボードやプリント基板に直接搭載できる高
信頼性型の高密度実装半導体装置が得られる。
（実施例） 以下図面を参照しながら、半導体記憶装置を例にとって
説明する。第１図Ａ〜Ｈは、本発明の半導体装置の一実
施例を形成するための製造工程を示したものである。先
ず、第１図Ａに示すように、（100）の面方位を有する
ｐ型シリコン基板１に端子形成用ｎ型層２を形成する。
この部分の不純物とその濃度は、砒素や燐で1017〜1021
/cm3とし、またこの深さは１〜７μｍとする。
説明する。第１図Ａ〜Ｈは、本発明の半導体装置の一実
施例を形成するための製造工程を示したものである。先
ず、第１図Ａに示すように、（100）の面方位を有する
ｐ型シリコン基板１に端子形成用ｎ型層２を形成する。
この部分の不純物とその濃度は、砒素や燐で1017〜1021
/cm3とし、またこの深さは１〜７μｍとする。
次に、第１図Ｂに示すように、シリコン基板の表面全体
に熱分解法や、不均化反応法によるエピタキシャル結晶
成長技術で厚さ１〜10μｍのｐ型層３を積層する。この
ｐ型層３中の不純物と濃度は、ガリウムや砒素で、1014
〜1017/cm3とする。
に熱分解法や、不均化反応法によるエピタキシャル結晶
成長技術で厚さ１〜10μｍのｐ型層３を積層する。この
ｐ型層３中の不純物と濃度は、ガリウムや砒素で、1014
〜1017/cm3とする。
さらに第１図Ｃに示すように、ｐ型層３の一部にｎ型不
純物拡散を行ってｎ型層２につながる端子引き出し部４
を形成する。この部分の濃度と深さは、1017〜1021/cm3
で端子形成用ｎ型層２に達する深さである。
純物拡散を行ってｎ型層２につながる端子引き出し部４
を形成する。この部分の濃度と深さは、1017〜1021/cm3
で端子形成用ｎ型層２に達する深さである。
次に、第１図Ｄに示すように、ｐ型層３内に半導体素子
（図示せず）を形成したのち、ｐ型層３の表面上に半導
体記憶装置のための回路パターン５を、多層ポリシリコ
ン配線や多層金属配線、拡散層等の工程技術を用いて形
成する。
（図示せず）を形成したのち、ｐ型層３の表面上に半導
体記憶装置のための回路パターン５を、多層ポリシリコ
ン配線や多層金属配線、拡散層等の工程技術を用いて形
成する。
それから、第１図Ｅに示すように、この半導体記憶装置
の回路パターン５全体を覆う大きさのシリコンからなる
蓋６を用意する。この蓋６の上面は、ｐ型基板１の表面
と同一面方位を有し、蓋６の四辺のウエハーからの切り
出し方向は、ｐ型基板１の側面から５゜〜85゜傾けた方
向とする。蓋６は回路パターン５と対向する領域に１μ
ｍ以上の窪み７を形成し、この窪み７より高い蓋６の周
囲の仕切り壁８の端面９は平坦でシリコンを露出させて
おくか、2000±1000Åの金の蒸着膜を設けておく。半導
体記憶装置の回路パターン５の周囲には、シリコン地肌
露出領域10を設けておく。
の回路パターン５全体を覆う大きさのシリコンからなる
蓋６を用意する。この蓋６の上面は、ｐ型基板１の表面
と同一面方位を有し、蓋６の四辺のウエハーからの切り
出し方向は、ｐ型基板１の側面から５゜〜85゜傾けた方
向とする。蓋６は回路パターン５と対向する領域に１μ
ｍ以上の窪み７を形成し、この窪み７より高い蓋６の周
囲の仕切り壁８の端面９は平坦でシリコンを露出させて
おくか、2000±1000Åの金の蒸着膜を設けておく。半導
体記憶装置の回路パターン５の周囲には、シリコン地肌
露出領域10を設けておく。
次に、第１図Ｆに示したように、蓋６の端面９とｐ型層
３のシリコン地肌露出領域10の間に、５〜100μｍの厚
みの金箔11をはさんで対向させる。金箔11は、予め１〜
２％のシリコンを含有したものあるいは20％の錫を含
有したものを用いる。これを380〜500℃の還元雰囲気中
で蓋６側に低周波振動（1.0〜20cycle/s）を加えると、
ｐ型層３と蓋６の端面９は、金箔11を介して金／シリコ
ン共晶合金で気密封止される。
３のシリコン地肌露出領域10の間に、５〜100μｍの厚
みの金箔11をはさんで対向させる。金箔11は、予め１〜
２％のシリコンを含有したものあるいは20％の錫を含
有したものを用いる。これを380〜500℃の還元雰囲気中
で蓋６側に低周波振動（1.0〜20cycle/s）を加えると、
ｐ型層３と蓋６の端面９は、金箔11を介して金／シリコ
ン共晶合金で気密封止される。
この状態で、弗酸と硝酸の混液や弗素系ガスで蓋６と蓋
６の外側のｐ型層３の表面を同時に削り、ｎ型基板１に
埋め込まれていた端子形成用ｎ型層２の表面を露出させ
る。
６の外側のｐ型層３の表面を同時に削り、ｎ型基板１に
埋め込まれていた端子形成用ｎ型層２の表面を露出させ
る。
次に、第１図Ｇに示したように、プラズマナイトライド
膜や熱分解燐珪酸ガラス膜等の保護膜12で全体を覆い、
その後、端子形成用ｎ型層２上の保護膜12の所定の位置
にボンディングパッド13用の孔14を設ける。
膜や熱分解燐珪酸ガラス膜等の保護膜12で全体を覆い、
その後、端子形成用ｎ型層２上の保護膜12の所定の位置
にボンディングパッド13用の孔14を設ける。
最後に、第１図Ｈに示したように、ボンディングパッド
13上に還元雰囲気中で金線15を超音波や熱圧着、または
それらの併用法で接続する。この時の温度は380〜500℃
の範囲を用いる。このようにして、本発明の半導体装置
が完成する。
13上に還元雰囲気中で金線15を超音波や熱圧着、または
それらの併用法で接続する。この時の温度は380〜500℃
の範囲を用いる。このようにして、本発明の半導体装置
が完成する。
（発明の効果） 以上説明した、本発明の構成によれば、次のような効果
がある。
がある。
（１）表面に金を除く金属が全く露出しておらず、水分
による金属の腐食が皆無となり高信頼化が図れる。
による金属の腐食が皆無となり高信頼化が図れる。
（２）基板と蓋が同一材料で構成されているので、温度
変化による熱的収縮、膨張に対する耐久性が飛躍的に改
善できる。
変化による熱的収縮、膨張に対する耐久性が飛躍的に改
善できる。
（３）半導体装置からの発熱が、高熱伝導材料からなる
蓋を通して効率よく放散される。
蓋を通して効率よく放散される。
（４）半導体ダイナミック記憶装置では、高純度材料が
蓋になるため、α線照射による心配がなくなる。
蓋になるため、α線照射による心配がなくなる。
（５）蓋の四辺の切り出し方向が基板と異なるため、機
械的曲げ応力に対する強度が基板単体の場合に比べて改
善される。
械的曲げ応力に対する強度が基板単体の場合に比べて改
善される。
（６）本発明による構造のままで基板に実装できるた
め、高密度実装化が図れる。
め、高密度実装化が図れる。
第１図は、本発明の一実施例の半導体装置の製造工程を
示す図、第２図は、同半導体装置の斜視図である。 １……ｐ型基板、２……端子形成用ｎ型層、３……ｐ型
層、４……端子引き出し部、５……回路パターン、６…
…蓋、７……窪み、８……仕切り壁、９……端面、10…
…シリコン地肌露出領域、11……金箔、12……保護膜、
13……ボンディングパッド、14……孔、15……金線。
示す図、第２図は、同半導体装置の斜視図である。 １……ｐ型基板、２……端子形成用ｎ型層、３……ｐ型
層、４……端子引き出し部、５……回路パターン、６…
…蓋、７……窪み、８……仕切り壁、９……端面、10…
…シリコン地肌露出領域、11……金箔、12……保護膜、
13……ボンディングパッド、14……孔、15……金線。
Claims (3)
- 【請求項１】半導体基板表面に形成された回路構成部を
密閉する前記半導体基板と同一材料の蓋を有し、前記回
路構成部が密閉する蓋は前記回路構成部に対向する部分
が凹状をなしており、前記蓋の上面が前記半導体基板の
主面と同一面方位を有し、かつ前記蓋の側面の両方位が
前記半導体基板の側面の面方位に対して５゜〜85゜異な
ることを特徴とする半導体装置。 - 【請求項２】半導体基板および蓋の材料がシリコンであ
り、前記半導体基板と蓋は金シリコン合金で固着されて
いることを特徴とする特許請求の範囲第（１）項記載の
半導体装置。 - 【請求項３】回路構成部の外部引き出し端子は、前記半
導体基板上の回路が構成されている面とは異なる高さの
面上にあることを特徴とする特許請求の範囲第（１）項
または第（２）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091186A JPH0770635B2 (ja) | 1986-04-22 | 1986-04-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61091186A JPH0770635B2 (ja) | 1986-04-22 | 1986-04-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62248242A JPS62248242A (ja) | 1987-10-29 |
| JPH0770635B2 true JPH0770635B2 (ja) | 1995-07-31 |
Family
ID=14019417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61091186A Expired - Lifetime JPH0770635B2 (ja) | 1986-04-22 | 1986-04-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770635B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI275168B (en) * | 2003-06-06 | 2007-03-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413966A (en) * | 1977-07-01 | 1979-02-01 | Nippon Electric Co | Substrate for multiilayer wiring |
| JPS5458359A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Package and semiconductor device providing it |
-
1986
- 1986-04-22 JP JP61091186A patent/JPH0770635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62248242A (ja) | 1987-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5358905A (en) | Semiconductor device having die pad locking to substantially reduce package cracking | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US6313529B1 (en) | Bump bonding and sealing a semiconductor device with solder | |
| US6075288A (en) | Semiconductor package having interlocking heat sinks and method of fabrication | |
| JP5081578B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| EP0380570A1 (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| US20230238317A1 (en) | Semiconductor device, method of manufacturing semiconductor device, and module | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| US5093713A (en) | Semiconductor device package | |
| JPH0529529A (ja) | 樹脂封止型半導体装置 | |
| JPH0770635B2 (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| KR100712499B1 (ko) | 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법 | |
| JPH0754831B2 (ja) | 半導体装置 | |
| JPH06151616A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| JPS59231839A (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JP3372169B2 (ja) | 半導体パッケージ |