KR20170140969A - 반도체칩모듈의 제조방법 - Google Patents

반도체칩모듈의 제조방법 Download PDF

Info

Publication number
KR20170140969A
KR20170140969A KR1020160073789A KR20160073789A KR20170140969A KR 20170140969 A KR20170140969 A KR 20170140969A KR 1020160073789 A KR1020160073789 A KR 1020160073789A KR 20160073789 A KR20160073789 A KR 20160073789A KR 20170140969 A KR20170140969 A KR 20170140969A
Authority
KR
South Korea
Prior art keywords
layer
pcb
cutting
laser beam
glass layer
Prior art date
Application number
KR1020160073789A
Other languages
English (en)
Inventor
유홍준
송후근
Original Assignee
(주)제이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이티 filed Critical (주)제이티
Priority to KR1020160073789A priority Critical patent/KR20170140969A/ko
Priority to PCT/KR2017/006214 priority patent/WO2017217770A1/ko
Priority to TW106119874A priority patent/TW201743409A/zh
Publication of KR20170140969A publication Critical patent/KR20170140969A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 반도체칩모듈의 제조방법에 관한 것으로서, 보다 상세하게는 다수의 반도체칩들이 실장된 PCB층을 포함하는 PCB기판을 반도체칩을 경계로 절단하여 반도체칩모듈을 제조하는 반도체칩모듈의 제조방법에 관한 것이다.
본 발명은, 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함하는 PCB기판(1)을 준비하는 단계와; 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅하여 상기 PCB기판(1)을 상기 반도체칩(24)들을 기준으로 미리 설정된 형상으로 분할하는 분할단계를 포함하는 것을 특징으로 하는 반도체칩모듈의 제조방법를 개시한다.

Description

반도체칩모듈의 제조방법{Manufacturing method of semiconductor chip module}
본 발명은 반도체칩모듈의 제조방법에 관한 것으로서, 보다 상세하게는 다수의 반도체칩들이 실장된 PCB층을 포함하는 PCB기판을 반도체칩을 경계로 절단하여 반도체칩모듈을 제조하는 반도체칩모듈의 제조방법에 관한 것이다.
반도체 패키징(Semiconductor Packaging)은 웨이퍼 상에 집적회로를 형성하여 제작된 반도체 다이(Die)를 인쇄회로기판(Printed Circuit Board, PCB)과 같은 서브스트레이트(substrate) 상에 실장(Attach)하는 것을 의미한다.
이와 같은, 반도체 패키징 기술은 이미지 센서에도 적용된다. 이미지 센서는 크게 전하결합형 이미지 센서(Charge Coupled Device Image Sensro, CCD)와 씨모스형 이미지 센서(CMOS Image Sensro)로 구분할 수 있다.
이러한 이미지 센서의 패키징은 이미지 센서 반도체 다이가 서브스트레이트나 패키지에 실장된 후 소정의 간격을 두고 유리기판과 같은 투명기판이 상부를 덮는 형태를 취한다. 즉, 이미지 센서의 패키지는 이미지 센서의 보호와 함께 수광면 또는 활성면(Active Surface)에 광이 입사하도록 패키지가 구성된다.
이미지 센서의 패키지 구조는 상술한 바와 같이 서브스트레이트나 봉지재로 형성된 패키지의 내부에 이미지 센서 칩 다이가 실장되는 형태를 취한다. 봉지재는 이미지 센서 패키지의 하우징(Housing) 구성물 중의 하나이며, 이외에도 광이 입사되도록 하는 유리기판과 같은 투명기판이 필요하다.
반도체 및 다른 전자 디바이스들은 일반적으로 기판 위에 디바이스의 복수의 복제물을 함께 생성하고 디바이스들을 싱귤레이션(singulation)하는 것에 의해 제조된다.
싱귤레이션은 개별 디바이스를 형성하기 위해 디바이스들 사이에 절단 또는 파괴를 생성하여 기판 위에 제조된 복수의 디바이스들을 서로 분리시키는 동작으로 레이저 처리를 통해 수행될 수 있다.
일반적으로 이미지 센서 반도체 다이가 실장 되는 서브스트레이트 보다 더 취성인 유리기판은 레이저 처리될 때 커프(kerf)를 따라 칩이나 크랙이 발생되는 경향이 크다.
따라서, 종래의 이미지 센서 패키지 구조 제조방법은, 이미지 센서 반도체 다이가 실장 된 서브스트레이트 상에 유리기판을 덮기 전에 서브스트레이션에 대한 싱귤레이션을 수행한 후 싱귤레이션 된 서브스트레이트에 유리기판을 덮어 이미지 센서의 패키지 구조를 형성하거나, 또는 유리기판으로 덮인 서브스트레이트를 뒤집어가며 각각 상이한 파장의 레이저 처리를 하는 방식으로 이미지 센서의 패키지 구조를 형성하였다.
즉, 종래의 방식은, 이미지 센서 패키지를 제조하는 공정이 여러 단계로 나누어져 공정시간이 길고 그에 따라 제조비용이 상승한다는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 레이저빔을 이용하여 다수의 반도체칩들이 실장된 PCB층과 PCB층의 일면에 부착된 글라스층을 순차적으로 커팅함으로써, 커팅에 의해 발생 가능한 크랙(crack)이나 칩핑(chipping)을 최소화 할 수 있는 반도체칩모듈의 제조방법을 제공하는 데 있다.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서 , 본 발명은 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함하는 PCB기판(1)을 준비하는 단계와; 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅하여 상기 PCB기판(1)을 상기 반도체칩(24)들을 기준으로 미리 설정된 형상으로 분할하는 분할단계를 포함하는 것을 특징으로 하는 반도체칩모듈의 제조방법을 개시한다.
상기 PCB층(20)은, 상기 글라스층(10)의 두께보다 두껍게 형성될 수 있다.
상기 분할단계는, 상기 PCB층(20)을 커팅하는 제1커팅단계와; 상기 글라스층(10)을 커팅하는 제2커팅단계를 포함할 수 있다.
일 실시예에서, 상기 제1커팅단계는, 상기 PCB층(20)의 저면보다 높은 높이까지 커팅할 수 있다.
이때, 상기 제2커팅단계는, 상기 PCB층(20)에서 커팅되지 않은 부분 및 상기 글라스층(10)을 함께 커팅할 수 있다.
다른 일 실시예에서, 상기 제1커팅단계는, 상기 제2커팅단계 후에 수행될 수 있다.
상기 제2커팅단계는, 상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 출력보다 낮은 출력을 가지는 레이저빔으로 상기 글라스층(10)을 커팅할 수 있다.
상기 분할단계는, 미리 설정된 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅할 수 있다.
상기 제2커팅단계는, 상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 빔폭(beam width) 보다 작은 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 글라스층(10)을 커팅할 수 있다.
상기 제2커팅단계는, 상기 레이저빔을 스파이럴 형태의 경로를 따라 이동시켜 상기 글라스층(10)을 커팅할 수 있다.
상기 레이저빔은, 단파장의 UV레이저빔에 해당될 수 있다.
상기 반도체칩모듈(2)은, 지문인식센서에 해당될 수 있다.
본 발명에 따른 반도체칩모듈의 제조방법은, 레이저빔을 이용하여 다수의 반도체칩들이 실장된 PCB층과 PCB층의 일면에 부착된 글라스층을 순차적으로 커팅함으로써, 커팅에 의해 발생 가능한 크랙(crack)이나 칩핑(chipping)을 최소화 시킬 수 있는 이점이 있다.
구체적으로, PCB층을 PCB층의 저면보다 높은 높이까지 커팅한 후, PCB층에서 커팅되지 않은 부분 및 글라스층을 함께 커팅함으로써, 글라스층이 레이저빔 투과로 온도가 상승된 PCB층의 열에 의해 손상되는 것을 방지할 수 있는 이점이 있다.
또한, 본 발명에 따른 반도체칩모듈의 제조방법은, 단파장의 레이저빔의 출력만을 변경하여 PCB층과 PCB층의 일면에 부착된 글라스층을 모두 커팅함으로써, 반도체칩모듈의 제조공정을 단순화하고, 공정시간을 단축시키며, 제조비용을 감소시킬 수 있는 이점이 있다.
도 1은, 본 발명에 따른 반도체칩모듈의 제조방법에 의하여 제조되는 반도체칩모듈의 일예를 보여주는 사시도이다.
도 2는, 본 발명에 따른 반도체칩모듈의 제조방법의 일 실시예를 보여주는 단면도로, 도 2a는, 레이저빔에 의해 절단되기 전의 PCB기판을 보여주는 도 1의 Ⅰ-Ⅰ'방향 단면도이고, 도 2b는, 레이저빔에 의해 1차 절단된 PCB기판을 보여주는 도 1의 Ⅰ-Ⅰ'방향 단면도이며, 도 2c는, 레이저빔에 의해 2차 절단된 PCB기판을 보여주는 도 1의 Ⅰ-Ⅰ'방향 단면도이다.
도 3은, 도 1의 D1을 확대한 확대도로, 레이저빔에 의해 2차에 걸쳐 절단된 PCB기판의 일부를 보여주는 평면도이다.
이하 본 발명에 따른 반도체칩모듈의 제조방법에 관하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명에 따른 반도체칩모듈의 제조방법에 사용되는 PCB기판(1)은, 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함할 수 있다.
상기 반도체칩(24)은, 미리 설정된 기능을 수행하는 소자에 해당될 수 있다.
예를 들어, 상기 반도체칩(24)은, 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 이미지센서칩으로, 고체촬상소자(CCD; charge coupled device) 또는 씨모스이미지센서칩(CIS; CMOS Image Sensor)일 수 있으나 이에 한정되는 것은 아니다.
상기 반도체칩(24)이 이미지센서칩인 경우, 상기 반도체칩(24)에 의해 형성되는 반도체칩모듈(2)은, 지문인식센서에 해당할 수 있다.
상기 PCB기판(1)은, 도 1에 도시된 바와 같이, 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함할 수 있다.
상기 PCB기판(1)은, 서브스트레이트(22, substrate) 상에 다수의 반도체칩(24)이 실장되어 형성될 수 있다. 이때, 상기 PCB기판(1)은, 분할되어 다수의 반도체칩모듈(2)을 형성하기 위하여 다수의 반도체칩(24)이 일정간격 또는 일정패턴으로 실장될 수 있다.
따라서, 상기 PCB기판(1)은, 레이저빔에 의해 일정간격으로 실장된 반도체칩(24)이 미리 설정된 형상으로 분할되어 개별적으로 작동되는 반도체칩모듈(2)을 형성할 수 있다.
예로서, 상기 PCB기판(1)은, 도 1에 도시된 바와 같이, 반도체칩(24) 가장자리 둘레를 분할하는 원형의 절단선(C)를 따라 분할될 수 있으나, 이에 한정되는 것은 아니다. 상기 절단선(C)는, 반도체칩모듈(2)의 용도에 따라 원형 및 다각형 등 다양한 형상을 가질 수 있다.
상기 PCB기판(1)을 구성하는 PCB층(20)은, 다수의 반도체칩(24), 다수의 반도체칩(24)이 실장되는 서브스트레이트(22) 및 반도체칩(24)의 실장면에 형성된 EMC(26)를 포함할 수 있다.
상기 PCB층(20)은, 반도체칩(24)의 기능 및 성능에 따라 다양한 두께로 형성될 수 있다.
상기 PCB층(20)의 일면, 특히, 반도체칩(24)이 실장된 면에는 글라스층(10)이 부착될 수 있다. 이때, 상기 PCB층(20)은, 글라스층(10)이 부착되기 전에 반도체칩(24)이 실장된 면이 EMC(26, epoxy mold compound)로 몰딩될 수 있다.
상기 글라스층(10)은, 상기 PCB층(20)의 서브스트레이트(22)에 실장된 반도체칩(24)을 보호함과 동시에, 반도체칩(24)이 이미지센서칩인 경우, 이미지센서칩의 수광면에 광이 입사하도록 하는 구성에 해당할 수 있다.
상기 글라스층(10)은, 반도체칩(24)의 기능 및 성능에 따라 다양한 두께로 형성될 수 있으나, 글라스층(10)은 반도체칩모듈(2)의 보호층 역할을 하는 것이므로 PCB층(20)의 두께 보다 얇게 형성됨이 바람직하다.
예로서, 상기 글라스층(10)의 두께 K2는, 상기 PCB층(20)의 두께가 K1인 경우, K1/7 보다 작거나 같은 범위로 형성될 수 있다.
PCB층(20)에 글라스층(10)의 코팅이 완료된 PBC기판(1)을 레이저빔으로 커팅하는 경우, PCB층(20)의 일면에 코팅된 글라스층(10)이 매우 얇게 형성되고 PCB층(20)보다 상대적으로 취성이므로, 레이저빔에 의해 형성된 열에 의해 글라스층(20)이 파손되는 문제와 절단 후의 크랙 및 칩핑현상이 발생되는 문제가 있었다.
이하 도 2a 내지 도 3를 참조하여, 상기와 같은 문제를 해결하기 위한, 본 발명에 따른 반도체칩모듈의 제조방법에 대해 설명한다.
도 2는, 본 발명에 따른 반도체칩모듈의 제조방법의 일 실시예를 보여주는 단면도로, 도 2a는, 레이저빔에 의해 절단되기 전의 PCB기판(1)을 보여주는 도 1의 Ⅰ-Ⅰ' 방향 단면도이고, 도 2b는, 레이저빔에 의해 1차 절단된 PCB기판(1)을 보여주는 도 1의 Ⅰ-Ⅰ' 방향 단면도이며, 도 2c는, 레이저빔에 의해 2차 절단된 PCB기판(1)을 보여주는 도 1의 Ⅰ-Ⅰ' 방향 단면도이다.
먼저, 도 2a에서, 상기 PCB기판(1)은, 반도체칩(24) 가장자리의 경계에 위치한 절단선(C)를 기준으로 분할됨으로써 단일한 반도체칩모듈(2)을 형성할 수 있다.
일 실시예에서, 상기 PCB기판(1)은, 글라스층(10)이 상부에 위치하도록 배치되어 글라스층(10)이 먼저 레이저빔에 의해 커팅되고 다음으로 하부에 위치된 PCB층(20)이 커팅될 수 있다.
다른 일 실시예에서, 상기 PCB기판(1)은, PCB층(20)이 상부에 위치하도록 배치되어 PCB층(20)이 먼저 레이저빔에 의해 커팅되고 다음으로 하부에 위치된 글라스층(10)이 커팅될 수 있다.
도 2b 및 도 2c는, 상기 PCB기판(1)이 PCB층(20)이 상부에 위치하도록 배치된 경우 반도체칩모듈의 제조방법을 보여주는 도면에 해당한다.
도 2b에서, 상기 PCB층(20)은, 미리 설정된 조건을 가지는 레이저빔이 PCB층(20)의 상면에 조사되어 1차로 커팅될 수 있다.
여기서 레이저빔의 미리 설정된 조건이란, 예를들어, 레이저빔의 파장, 출력의 크기 및 빔폭(beam width) 등을 의미할 수 있다.
상기 PCB층(20)은, d1의 빔폭을 가지며 절단선(C)를 따라 이동하는 UV(ultra violet) 레이저빔이 상면에 조사되어 1차로 커팅될 수 있다.
상기 PCB층(20)은, 상기 PCB층(20)과 글라스층(10)이 파손되지 않는 범위에서 다양한 파장을 가지는 레이저빔에 의해 커팅될 수 있으나, 상기 PCB층(20)이 UV레이저빔으로 커팅됨으로써 상기 PCB층(20)을 커팅하는 1차 커팅단계와 글라스층(10)을 커팅하는 2차 커팅단계 사이에 조사되는 레이저빔의 파장을 변경할 필요가 없어 공정시간 및 비용이 단축될 수 있다는 이점이 있다.
한편, 상기 레이저빔이 d1의 빔폭을 가지고 반도체칩(24)의 가장자리 절단선(C)을 이동경로(L1)로 하여 PCB층(20) 상면에 조사되므로, 상기 레이저빔이 조사된 PCB층(20)의 상면에는, 도 2b 및 도 3에 도시된 바와 같이, 절단선(C)를 따라 형성되며 d1의 폭을 가지는 절단홈(30)(kerf)이 형성될 수 있다.
이때, 상기 PCB층(20)은, 전체가 모두 커팅되는 것이 아닌 PCB층(20)의 저면보다 높은 높이까지 커팅됨이 바람직하다.
다시 말해, 상기 PCB층(20)이 레이저빔에 의해 모두 커팅되는 경우, PCB층(20)의 저면에 부착된 얇은 두께의 글라스층(10)이 레이저빔을 통해 PCB층(20)에 발생한 열에 의해 파손될 가능성이 높으므로, PCB층(20)과 글라스층(10)의 경계부분의 일부를 남겨둠이 바람직하다.
즉, 상기 PCB층(20)의 두께가 K1인 경우, 상기 레이저빔에 의한 절단홈(30)의 깊이는 K3(K3<K1)로 형성될 수 있다.
나머지 절단되지 않은 PCB층(20)의 두께(K1-K3)는, 글라스층(10)이 PCB층(20)의 열에의해 파손되는 것을 방지하기 위해, 적어도 글라스층(10)의 두께(K2) 이상으로 형성됨이 바람직하다.
또한, 상기 PCB층(20)은, 상기 절단홈(30)의 절단폭 및 절단깊이를 보다 일정하게 형성하기 위하여 텔레센트릭(telecentric) 렌즈를 통과한 평행광 레이저빔에 의해 커팅될 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 상기 PCB층(20)에 대한 레이저빔의 1차 커팅단계가 완료되면, 도 2c에 도시된 바와 같이, 글라스층(10)에 대한 레이저빔의 2차 커팅단계가 수행될 수 있다.
도 2c에서, 상기 글라스층(10)은, 미리 설정된 조건을 가지는 레이저빔이 PCB층(20)에 형성된 절단홈(30)의 저면에 조사되어 2차로 커팅될 수 있다.
즉, 상기 글라스층(10)은, 1차 커팅단계에서 절단되지 않은 채로 남아있는 PCB층(20)의 일부와 함께 커팅될 수 있다.
상기 상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)은, 레이저빔이 PCB층(20)에 형성된 절단홈(30)을 향에 조사되므로 글라스층(10)을 2차로 절단하기 위해 PCB기판(1)을 뒤집을 필요가 없어 공정시간 및 비용을 절감할 수 있고, PCB층(20)에 형성된 절단홈(30)을 따라 그대로 레이저빔이 조사되므로 보다 정밀하게 글라스층(10)을 2차로 커팅할 수 있다는 이점이 있다.
한편, 상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)은, d2의 빔폭을 가지며 절단선(C)를 따라 이동하는 UV(ultra violet) 레이저빔이 조사되어 2차로 커팅될 수 있다.
이때, 상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)은, PCB층(20)에 대한 1차 커팅시 사용된 레이저빔과 동일한 파장을 가지는 UV레이저빔으로 커팅됨이 바람직하다.
상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)은, 상기 PCB층(20)과 글라스층(10)이 파손되지 않는 범위에서 다양한 파장을 가지는 레이저빔에 의해 커팅될 수 있으나, 상기 PCB층(20)에 대한 1차 커팅시 사용된 레이저빔과 동일한 파장을 가지는 UV레이저빔으로 커팅됨으로써 상기 PCB층(20)을 커팅하는 1차 커팅단계와 글라스층(10)을 커팅하는 2차 커팅단계 사이에 조사되는 레이저빔의 파장을 변경할 필요가 없어 공정시간 및 비용이 단축될 수 있다는 이점이 있다.
또한, 상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)은, PCB층(20)에 대한 1차 커팅시 사용된 레이저빔의 출력보다 낮은 출력을 가지는 레이저빔에 의해 절단됨이 바람직하다.
일반적으로 글라스층(10)은 반도체칩(24)이 실장 되는 PCB층(20)보다 더 취성(brittleness)이기 때문에, PCB층(20)에 대한 1차 커팅시 사용된 레이저빔의 출력보다 낮은 출력을 가지는 레이저빔을 이용해 상기 커팅되지 않고 남은 PCB층(20)과 글라스층(10)이 절단됨으로써, 글라스층(10)에서 발생될 수 있는 크랙 및 칩핑 등의 파손을 최소화 할 수 있다.
또한, 상기 글라스층(10)은, PCB층(20) 커팅시 사용된 레이저빔의 빔폭(d1) 보다 작은 빔폭(d2)를 가지는 레이저빔에 의해 커팅됨이 바람직하다.
상기 글라스층(10)은, PCB층(20) 커팅시 사용된 레이저빔의 빔폭(d1) 보다 작은 빔폭(d2)를 가지는 레이저빔에 의해 커팅되므로, 상기 절단홈(30)의 폭(d1) 사이에서 특정한 패턴을 형성하는 이동경로를 따라 이동하는 레이저빔에 의해 커팅될 수 있다.
예로서, 상기 글라스층(10)은, 도 3에 도시된 바와 같이, 상기 절단홈(30)의 폭(d1) 사이에서 스파이럴 형태의 경로(L2)를 따라 이동하는 레이저빔에 의해 절단될 수 있으나 이에 한정되는 것은 아니다.
상기 글라스층(10)이 스파이럴 형태의 경로(L2)를 따라 이동하는 레이저빔에 의해 절단됨으로써, 단순히 절단선(C)를 따라 이동하는 레이저빔에 의해 절단될 때보다 글라스층(10)에서 레이저빔에 의해 발생가능한 크랙 및 칩핑등의 손상을 감소시킬 수 있다는 이점이 있다.
또한, 상기 글라스층(10)은, 글라스층(10)의 절단폭 및 절단깊이를 보다 일정하게 형성하기 위하여 텔레센트릭(telecentric) 렌즈를 통과한 평행광 레이저빔에 의해 커팅될 수 있으나, 이에 한정되는 것은 아니다.
상기와 같은 구성을 가지는 PCB기판(1)을 이용한 반도체칩모듈의 제조방법은, 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함하는 PCB기판(1)을 준비하는 단계와; 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅하여 상기 PCB기판(1)을 상기 반도체칩(24)들을 기준으로 미리 설정된 형상으로 분할하는 분할단계를 포함할 수 있다.
PCB기판(1)을 준비하는 단계는, 상기 PCB층(20) 및 상기 글라스층(10)을 레이저빔을 이용하여 순차적으로 커팅하기 위하여 PCB층(20)이 상부에 위치하도록 PCB기판(1)을 제공하거나 또는 글라스층(10)이 상부에 위치하도록 PCB기판(1)을 제공할 수 있다.
일 실시예에서, 상기 PCB층(20)이 상부에 위치하도록 PCB기판(1)을 제공한 경우 상기 PCB층(20)이 1차로 커팅되고 다음으로 글라스층(10)이 2차로 커팅될 수 있다.
다른 일 실시예에서, 상기 글라스층(10)이 상부에 위치하도록 PCB기판(1)을 제공한 경우 상기 글라스층(10)이 1차로 커팅되고 다음으로 PCB층(20)이 2차로 커팅될 수 있다.
구체적으로, 상기 분할단계는, 상기 PCB층(20)을 커팅하는 제1커팅단계와; 상기 글라스층(10)을 커팅하는 제2커팅단계를 포함할 수 있다.
상기 제1커팅단계와 제2커팅단계는, 미리 설정된 조건을 가지는 레이저빔에 의해 수행될 수 있다.
상기 PCB층(20)에 대한 제1커팅단계가 글라스층(10)에 대한 제2커팅단계보다 먼저 수행되는 경우, 상기 제1커팅단계는, 상기 PCB층(20)의 저면보다 높은 높이까지 커팅할 수 있다.
이때, 제1커팅단계 다음으로 수행되는 상기 제2커팅단계는, 상기 PCB층(20)에서 커팅되지 않은 부분 및 상기 글라스층(10)을 함께 커팅할 수 있다.
이때, 상기 제2커팅단계는, 상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 출력보다 낮은 출력을 가지는 레이저빔으로 상기 글라스층(10)을 커팅할 수 있다.
상기 PCB기판(1)에 대한 분할단계는, 미리 설정된 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅할 수 있다.
이때, 상기 제2커팅단계는, 상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 빔폭(beam width) 보다 작은 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 글라스층(10)을 커팅함이 바람직하다.
또한, 상기 제2커팅단계는, 상기 레이저빔을 스파이럴 형태의 경로를 따라 이동시켜 상기 글라스층(10)을 커팅할 수 있다.
상기 분할단계에서 사용되는 레이저빔은, 단파장의 UV레이저빔에 해당될 수 있다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.
1: PCB기판 2: 반도체칩모듈
10: 글라스층 20: PCB층
100: 레이저

Claims (11)

  1. 미리 설정된 기능을 수행하는 다수의 반도체칩(24)들이 실장되며 상기 반도체칩(24)들을 기준으로 분할되는 PCB층(20)과, 상기 PCB층(20)의 일면에 부착된 글라스층(10)을 포함하는 PCB기판(1)을 준비하는 단계와;
    레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅하여 상기 PCB기판(1)을 상기 반도체칩(24)들을 기준으로 미리 설정된 형상으로 분할하는 분할단계를 포함하는 것을 특징으로 하는 반도체칩모듈의 제조방법.
  2. 청구항 1에 있어서,
    상기 PCB층(20)은, 상기 글라스층(10)의 두께보다 두꺼운 것을 특징으로 하는 반도체칩모듈의 제조방법.
  3. 청구항 1에 있어서,
    상기 분할단계는,
    상기 PCB층(20)을 커팅하는 제1커팅단계와;
    상기 글라스층(10)을 커팅하는 제2커팅단계를 포함하는 것을 특징으로 하는 반도체칩모듈의 제조방법.
  4. 청구항 3에 있어서,
    상기 제1커팅단계는,
    상기 PCB층(20)의 저면보다 높은 높이까지 커팅하며,
    상기 제2커팅단계는,
    상기 PCB층(20)에서 커팅되지 않은 부분 및 상기 글라스층(10)을 함께 커팅하는 것을 특징으로 하는 반도체모듈의 제조방법.
  5. 청구항 3에 있어서,
    상기 제1커팅단계는, 상기 제2커팅단계 후에 수행되는 것을 특징으로 하는 반도체모듈의 제조방법.
  6. 청구항 4에 있어서,
    상기 제2커팅단계는,
    상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 출력보다 낮은 출력을 가지는 레이저빔으로 상기 글라스층(10)을 커팅하는 것을 특징으로 하는 반도체모듈의 제조방법.
  7. 청구항 4에 있어서,
    상기 분할단계는,
    미리 설정된 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 PCB층(20) 및 상기 글라스층(10)을 순차적으로 커팅하는 것을 특징으로 하는 반도체모듈의 제조방법.
  8. 청구항 7에 있어서,
    상기 제2커팅단계는,
    상기 PCB층(20)을 커팅할 때 사용되는 레이저빔의 빔폭(beam width) 보다 작은 빔폭(beam width)을 가지는 평행광 레이저빔을 이용하여 상기 글라스층(10)을 커팅하는 것을 특징으로 하는 반도체모듈의 제조방법.
  9. 청구항 8에 있어서,
    상기 제2커팅단계는,
    상기 레이저빔을 스파이럴 형태의 경로를 따라 이동시켜 상기 글라스층(10)을 커팅하는 것을 특징으로 하는 반도체모듈의 제조방법.
  10. 청구항 1 내지 청구항 9에 있어서,
    상기 레이저빔은, 단파장의 UV레이저빔인 것을 특징으로 하는 반도체모듈의 제조방법.
  11. 청구항 1 내지 청구항 9에 있어서,
    상기 반도체칩모듈(2)은, 지문인식센서인 것을 특징으로 하는 반도체모듈의 제조방법.
KR1020160073789A 2016-06-14 2016-06-14 반도체칩모듈의 제조방법 KR20170140969A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160073789A KR20170140969A (ko) 2016-06-14 2016-06-14 반도체칩모듈의 제조방법
PCT/KR2017/006214 WO2017217770A1 (ko) 2016-06-14 2017-06-14 반도체칩모듈의 제조방법
TW106119874A TW201743409A (zh) 2016-06-14 2017-06-14 半導體晶片模組的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160073789A KR20170140969A (ko) 2016-06-14 2016-06-14 반도체칩모듈의 제조방법

Publications (1)

Publication Number Publication Date
KR20170140969A true KR20170140969A (ko) 2017-12-22

Family

ID=60664215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073789A KR20170140969A (ko) 2016-06-14 2016-06-14 반도체칩모듈의 제조방법

Country Status (3)

Country Link
KR (1) KR20170140969A (ko)
TW (1) TW201743409A (ko)
WO (1) WO2017217770A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
KR100959922B1 (ko) * 2007-11-20 2010-05-26 삼성전자주식회사 카메라 모듈 및 그 제조방법
US8519298B2 (en) * 2010-03-25 2013-08-27 Veeco Instruments, Inc. Split laser scribe
US20110287607A1 (en) * 2010-04-02 2011-11-24 Electro Scientific Industries, Inc. Method and apparatus for improved wafer singulation
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors

Also Published As

Publication number Publication date
TW201743409A (zh) 2017-12-16
WO2017217770A1 (ko) 2017-12-21

Similar Documents

Publication Publication Date Title
US10886420B2 (en) Thin optoelectronic modules with apertures and their manufacture
US9190398B2 (en) Method for packaging an optical module
KR102626784B1 (ko) 개구들을 갖는 광전 모듈들 및 그 제조
TWI657603B (zh) 半導體封裝裝置及其製造方法
KR102177678B1 (ko) 웨이퍼의 가공 방법
US20110298000A1 (en) Chip package
US20120104454A1 (en) Optical device, process for fabricating it and an electronic package comprising this optical device
TWI529887B (zh) 晶片封裝體及其形成方法
KR20090013205A (ko) 배면 웨이퍼 다이싱
US20150054109A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
CN114121922A (zh) 半导体封装装置及制造半导体封装装置的方法
TWI476097B (zh) 透鏡組及其形成方法
JP2001035972A (ja) 半導体装置及びその製造方法
JP2017079311A (ja) 発光装置の製造方法
US11728321B2 (en) Optoelectronic component and manufacturing method
US20220336697A1 (en) Method for Singulating Components from A Component Composite, and Component
KR102512433B1 (ko) 다수의 광전자 반도체 컴포넌트를 제조하기 위한 방법 및 광전자 반도체 컴포넌트
KR20170140969A (ko) 반도체칩모듈의 제조방법
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
US11705368B2 (en) Manufacturing method of chip package and chip package
JP6800523B2 (ja) パッケージ基板の加工方法
KR102450755B1 (ko) 기판 처리 방법
JP2011129683A (ja) 半導体装置の製造方法及び半導体製造装置
TW202002184A (zh) 元件單元以及將元件基板單一化的方法
KR20160000624A (ko) 칩스케일 패키징 발광소자의 제조방법