JP2011129683A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP2011129683A JP2011129683A JP2009286344A JP2009286344A JP2011129683A JP 2011129683 A JP2011129683 A JP 2011129683A JP 2009286344 A JP2009286344 A JP 2009286344A JP 2009286344 A JP2009286344 A JP 2009286344A JP 2011129683 A JP2011129683 A JP 2011129683A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- resin
- support member
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】半導体装置の製造方法であって、後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有する支持部材(11)を一括樹脂封止する工程と、前記樹脂封止後の支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する工程と、を含む半導体装置の製造方法。
【選択図】図1
Description
また、本発明は、半導体製造装置に係り、特に複数の薄型化した半導体パッケージを一括成形した後に個片化する半導体製造装置に関する。
上記において、「支持部材」は、基板又はリードフレームである。「複数のデバイス領域」は、半導体回路が設けられる領域であり、当該領域に半導体チップが搭載される場合、及び、支持部材(基板)の当該領域に直接、半導体回路が形成される場合がある。
本発明の一態様に係る方法では、封止樹脂を貫通するように溝加工するため、溝底部の封止樹脂が完全に除去される。このため、溝底部に他の部分よりも薄い封止樹脂が残存してこの部分に応力が集中してクラックが発生することを防止し、かつ、溝によって封止樹脂の応力を確実に緩和して、一括樹脂封止部の反りあがりを抑制することができる。これにより、次工程のマガジン収納や後工程の半田ボール接着等の作業をスムーズに正確に実施することができる。
一方向が長い矩形状の多数個取り基板を用いる場合には、長手方向に垂直な幅方向にのみ溝を形成すれば、反り易い長手方向の一括樹脂封止部の反り上がりを低減することが可能である。
この装置によれば、支持部材の一括封止樹脂部に貫通するように溝加工することができる。これにより、溝底部の封止樹脂を完全に除去し、クラックの発生を防止しつつ、一括封止樹脂部の応力を確実に緩和して反りあがりを抑制することができる。この結果、次工程のマガジン収納や後工程の半田ボール接着等の作業をスムーズに正確に実施することができる。
なお、ここでは、全てのダイシングライン16に溝13を設けたが、一部のダイシングライン16に例えば15〜30mmの間隔で溝加工することにより、一括樹脂封止部の収縮応力を効果的に抑制することができる。
図中X、Yは、図1と同様の方向を示し、Yは一括樹脂封止基板20の長手方向、Xは一括樹脂封止基板20の幅方向を示す。また、以下の説明では、Yをレーザテーブル5の進行方向としても言及する場合がある。
図示しない樹脂成型機で複数のデバイス領域14を一括して樹脂封止された一括樹脂封止基板20は、ディゲート装置に移送される。ディゲート装置では、下ディゲータ1が上ディゲータ2とともに一括樹脂封止基板20を挟み込んでカル及びランナを除去し、ディゲート後の一括樹脂封止基板20をターンテーブル3上のレールに移送する。ターンテーブル3は、ディゲート装置から一括樹脂封止基板20を1枚受け取ると、一括樹脂封止基板20の方向をレーザテーブル5の方向に揃える。その後、プッシャ−4により、一括樹脂封止基板20を、ターンテーブル3のレールの近傍に移動しているレーザテーブル5上に押し出し、スライドさせてストッパーに押し当てて位置決めし、押さえ冶具(図示せず)にてレーザテーブル5上に密着させる。又はパイロットピン(図示せず)により位置決めして押さえ冶具にてレーザテーブル5に密着させる。
最も進行方向Y側のダイシングライン16に沿って溝加工が終了すると、レーザテーブル5を長手方向Yに沿って移動させて一括樹脂封止基板20上の次のダイシングライン16にレーザ光の焦点位置を合わせ、同様に溝加工を施す。このように、一括樹脂封止基板20を長手方向Yに移動して、幅方向Xのダイシングライン16に順次レーザ光の焦点位置を合わせること、及び、レーザ光の焦点位置を幅方向Xのダイシングライン16に沿って走査して溝加工することを繰り返すことにより、一括樹脂封止基板20の各ダイシングライン16に溝13を加工する。
1.樹脂硬化収縮による成型品(一括樹脂封止基板20)の反り上がりを無くす、若しくは減少させることが可能であり、次工程のマガジン収納(ボンディングカセットへの収納)や後工程の半田ボール接着等の作業がスムーズに正確に実施することができる。
2.封止樹脂を貫通して基板の所定深さに至る深さで溝を形成し、溝内の封止樹脂を全て切除するため、溝内の封止樹脂が樹脂硬化収縮によってクラックを発生することなく、封止樹脂の収縮応力を確実に緩和することができる。
3.一方向が長い矩形状の多数個取り基板を用いる場合に、長手方向の反り上がりのみに対応する必要がある場合には、長手方向に垂直な幅方向にのみ溝を形成することにより、反り易い長手方向の一括樹脂封止部の反り上がりを低減することが可能である。
4.レーザ光により溝加工を行うため、ダイシング装置で溝加工する場合のように水や空気で冷却する必要がなく、冷却のための構成を設ける必要がない。また、ダイシング装置を用いないので、樹脂封止装置中の成型後の一工程としてレーザ光による溝加工を実施することができる。
2 上ディゲータ
3 ターンテーブル
4 プッシャー
5 レーザテーブル
5a 移動後のレーザテーブル
6 レーザマーカ
6a レーザ光照射範囲
7 引込み部
8 ターンテーブル
8a 固定レール
8b 固定レール
9 プッシャー
10 EOLバッファ
11 サブストレート(配線基板)
12 一括樹脂封止部
13 溝
14 デバイス領域
15 半導体チップ
16 ダイシングライン(X方向)
17 ダイシングライン(Y方向)
Claims (8)
- 半導体装置の製造方法であって、
後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有する支持部材(11)を一括樹脂封止する工程と、
前記樹脂封止後の支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する工程と、
を含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記支持部材(11)は、長手方向(Y)の長辺(11b)と、長手方向よりも短い幅方向(X)の短辺(11a)とを有する矩形状であり、
前記溝(13)は、前記幅方向(X)に延びるダイシングライン(16)に沿って形成される、半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記溝(13)は、レーザマーカ(6)によって形成される、半導体装置の製造方法。 - 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
前記溝(13)は、前記封止樹脂(12)硬化時の収縮応力を緩和して前記支持部材(11)の反り上がりを防止するための応力緩和用の溝である、半導体装置の製造方法。 - 半導体製造装置であって、
後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有し、複数のデバイス領域(14)を覆うように樹脂(12)で封止された支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、前記封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する溝加工手段(6)、を備える半導体製造装置。 - 請求項5に記載の半導体製造装置において、
前記支持部材(11)は、長手方向の長辺と、長手方向よりも短い幅方向の短辺とを有する矩形状であり、
前記溝(13)は、前記幅方向に延びるダイシングラインに沿って形成される、半導体製造装置。 - 請求項5又は6に記載の半導体製造装置において、
前記溝加工手段(6)はレーザマーカである、半導体製造装置。 - 請求項5乃至7の何れかに記載の半導体製造装置において、
前記溝加工手段(6)は、前記封止樹脂(12)硬化時の収縮応力を緩和して前記支持部材(11)の反り上がりを防止するために前記溝(13)を形成する、半導体製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009286344A JP2011129683A (ja) | 2009-12-17 | 2009-12-17 | 半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009286344A JP2011129683A (ja) | 2009-12-17 | 2009-12-17 | 半導体装置の製造方法及び半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011129683A true JP2011129683A (ja) | 2011-06-30 |
Family
ID=44291968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009286344A Pending JP2011129683A (ja) | 2009-12-17 | 2009-12-17 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011129683A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014133253A (ja) * | 2013-01-11 | 2014-07-24 | Towa Corp | 基板の切断加工方法及び切断加工装置 |
JP7371514B2 (ja) | 2020-01-31 | 2023-10-31 | トヨタ紡織株式会社 | モータコアの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218144A (ja) * | 2002-01-24 | 2003-07-31 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2004297054A (ja) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2005161695A (ja) * | 2003-12-03 | 2005-06-23 | Towa Corp | 樹脂封止装置及び樹脂封止方法 |
JP2007311378A (ja) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
JP2009194345A (ja) * | 2008-02-18 | 2009-08-27 | Spansion Llc | 半導体装置の製造方法 |
-
2009
- 2009-12-17 JP JP2009286344A patent/JP2011129683A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218144A (ja) * | 2002-01-24 | 2003-07-31 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2004297054A (ja) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2005161695A (ja) * | 2003-12-03 | 2005-06-23 | Towa Corp | 樹脂封止装置及び樹脂封止方法 |
JP2007311378A (ja) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
JP2009194345A (ja) * | 2008-02-18 | 2009-08-27 | Spansion Llc | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014133253A (ja) * | 2013-01-11 | 2014-07-24 | Towa Corp | 基板の切断加工方法及び切断加工装置 |
JP7371514B2 (ja) | 2020-01-31 | 2023-10-31 | トヨタ紡織株式会社 | モータコアの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6778335B2 (ja) | 異なる厚さのダイのウェハボンディング方法 | |
US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
CN102194704A (zh) | 封装基板的加工方法 | |
JP2009071095A (ja) | 半導体装置の製造方法 | |
JP2009043767A (ja) | 半導体装置及びその製造方法 | |
KR20190024634A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법 | |
JP2000012745A (ja) | 半導体パッケージおよびその製造方法 | |
KR20150060758A (ko) | 반도체 장치 및 그 제조방법 | |
US8652939B2 (en) | Method and apparatus for die assembly | |
KR20150042043A (ko) | 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법 | |
US8318548B2 (en) | Method for manufacturing semiconductor device | |
TWI395304B (zh) | 熱強化之半導體封裝體及其製造方法 | |
US20090025882A1 (en) | Die molding for flip chip molded matrix array package using uv curable tape | |
JP2007088160A (ja) | 半導体デバイスの製造方法、半導体デバイス、及び電子機器 | |
US20080153208A1 (en) | Semiconductor Package Block Mold and Method | |
JP2011129683A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
TWI574354B (zh) | 用於嵌入半導體晶粒之間隔層 | |
JP2004247734A (ja) | 印刷回路基板モジュールの両面モールディング方法及びこれに使われるモールド | |
TWI618160B (zh) | Semiconductor device having a multi-wafer stack, a gold bond wire, and a fan-out type RDL layer Low cost manufacturing method | |
JP2009070880A (ja) | 半導体装置の製造方法 | |
JP4658353B2 (ja) | 樹脂モールド金型及び樹脂モールドパッケージの製造方法 | |
JP2011124487A (ja) | 半導体装置の製造方法 | |
JP2018060882A (ja) | パッケージ基板の加工方法 | |
KR20090120855A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
US9184067B1 (en) | Methods of mitigating defects for semiconductor packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130814 |