JP2011129683A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2011129683A
JP2011129683A JP2009286344A JP2009286344A JP2011129683A JP 2011129683 A JP2011129683 A JP 2011129683A JP 2009286344 A JP2009286344 A JP 2009286344A JP 2009286344 A JP2009286344 A JP 2009286344A JP 2011129683 A JP2011129683 A JP 2011129683A
Authority
JP
Japan
Prior art keywords
groove
resin
support member
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009286344A
Other languages
English (en)
Inventor
Masanori Koga
雅則 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Engineering Co Ltd Fukuoka
Original Assignee
Asahi Engineering Co Ltd Fukuoka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Engineering Co Ltd Fukuoka filed Critical Asahi Engineering Co Ltd Fukuoka
Priority to JP2009286344A priority Critical patent/JP2011129683A/ja
Publication of JP2011129683A publication Critical patent/JP2011129683A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】樹脂封止パッケージの一括モールドによる成形時において、成形硬化樹脂とサブストレートの熱膨張係数の差により一括樹脂封止基板の中央部分が持ち上げられて、次工程に悪影響を及ぼすことを防止する。
【解決手段】半導体装置の製造方法であって、後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有する支持部材(11)を一括樹脂封止する工程と、前記樹脂封止後の支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する工程と、を含む半導体装置の製造方法。
【選択図】図1

Description

本発明は、半導体装置の製造方法に係り、特に複数の薄型化した半導体パッケージを一括成形した後に個片化する半導体装置の製造方法に関する。
また、本発明は、半導体製造装置に係り、特に複数の薄型化した半導体パッケージを一括成形した後に個片化する半導体製造装置に関する。
半導体集積回路が形成された半導体チップを有する半導体パッケージ(半導体装置)の生産効率化を向上して低コスト化を図る技術として、一括モールド方法(一括成形方法)が考案されている。この一括成形方法は、個別の半導体装置が形成されるデバイス領域が複数区画されて連なって形成された多数個取り基板を用い、各デバイス領域に半導体チップを搭載した後、複数のデバイス領域を一括に覆う状態でモールドによって樹脂封止して一括封止部を形成する方法であり、樹脂封止後、ダイシングを行って多数個取り基板および一括封止部をデバイス領域単位に分割(個片化)して、複数の半導体装置を形成するものである。
近年パッケージの厚みが益々薄型化されてきて、一括成形法により前記支持部材を樹脂封止する場合、成形硬化樹脂とサブストレートの熱膨張の差により支持部材及びバッケージの中央部分が持ち上げられて、次工程に悪影響を及ぼすいわゆる反り上がりが問題となる。
この問題を解決することを目的とした技術が、例えば特許文献1に記載されている。特許文献1の半導体装置の製造方法では、複数のデバイス領域7aを有する多数個取り基板7をフレーム部材11a上に固定してフレーム搬送体11を形成し(図5)、各デバイス領域7aに半導体チップ1を搭載し(図6)、ワイヤボンディングを行った後(図7)、フレーム搬送体11をモールド金型13に設置して、複数のデバイス領域7aを一括して樹脂封止する(図8)。この方法では、金型13のキャビティ成形面13aに凸部13cを設け、半導体パッケージのダイシングラインに対応する位置でモールド樹脂14の上面に、一括モールド部(樹脂)8の半分程度の深さで溝部8aを形成する(図8)。
特許文献1に記載の方法では、金型キャビティ内部に突出する凸部によって樹脂の流れが妨害されるおそれがあり、特に、半導体パッケージが薄くなるほど、凸部が樹脂の流れに与える影響が大きくなる。
また、特許文献1に記載の方法では、溝部の深さが樹脂厚の半分程度であるため、封止樹脂の応力を十分に緩和できず、半導体パッケージの反りあがりを十分に抑制できない可能性がある。また、溝部の底部に残存する樹脂に収縮応力が集中してクラックを生じるおそれもある。一方、上述したように、凸部の高さがモールド時の樹脂の流れに影響を与えるので、凸部の高さを高くできず、溝部の深さを深くすることができない。
特開2002−110718号公報(段落0045−0077、第5−8図)
本発明の目的は、一括封止基板の反りを低減し、後工程への悪影響による不具合を無くして、歩留り向上および原価低減を図る半導体装置の製造方法を提供することにある。
本発明の一態様は、半導体装置の製造方法であって、後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有する支持部材(11)を一括樹脂封止する工程と、前記樹脂封止後の支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する工程と、を含む。
上記において、「支持部材」は、基板又はリードフレームである。「複数のデバイス領域」は、半導体回路が設けられる領域であり、当該領域に半導体チップが搭載される場合、及び、支持部材(基板)の当該領域に直接、半導体回路が形成される場合がある。
本発明の一態様に係る方法では、封止樹脂を貫通するように溝加工するため、溝底部の封止樹脂が完全に除去される。このため、溝底部に他の部分よりも薄い封止樹脂が残存してこの部分に応力が集中してクラックが発生することを防止し、かつ、溝によって封止樹脂の応力を確実に緩和して、一括樹脂封止部の反りあがりを抑制することができる。これにより、次工程のマガジン収納や後工程の半田ボール接着等の作業をスムーズに正確に実施することができる。
本発明の一態様によれば、前記支持部材(11)は、長手方向(Y)の長辺(11b)と、長手方向よりも短い幅方向(X)の短辺(11a)とを有する矩形状であり、前記溝(13)は、前記幅方向(X)に延びるダイシングライン(16)に沿って形成される。
一方向が長い矩形状の多数個取り基板を用いる場合には、長手方向に垂直な幅方向にのみ溝を形成すれば、反り易い長手方向の一括樹脂封止部の反り上がりを低減することが可能である。
本発明の一態様によれば、前記溝(13)は、レーザマーカ(6)によって形成される。ダイシング装置で溝を形成する場合には、水や空気で冷却するため、冷却のための構成を設ける必要があるが、レーザマーカによって溝を形成することにより、冷却のための構成が不要である。また、レーザマーカによる溝加工は、モールドマシーン(樹脂封止装置)中の一工程として実施できる。
本発明の一態様によれば、前記溝(13)は、前記封止樹脂(12)硬化時の収縮応力を緩和して前記支持部材(11)の反り上がりを防止するための応力緩和用の溝である。
本発明の一態様は、半導体製造装置であって、後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有し、複数のデバイス領域(14)を覆うように樹脂(12)で封止された支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、前記封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する溝加工手段(6)、を備える。
この装置によれば、支持部材の一括封止樹脂部に貫通するように溝加工することができる。これにより、溝底部の封止樹脂を完全に除去し、クラックの発生を防止しつつ、一括封止樹脂部の応力を確実に緩和して反りあがりを抑制することができる。この結果、次工程のマガジン収納や後工程の半田ボール接着等の作業をスムーズに正確に実施することができる。
一括樹脂封止後の配線基板(一括樹脂封止基板)の構成を説明する斜視図である。 一括樹脂封止基板の側面図であり、(a)溝加工しないもの、(b)は溝加工を施したものである。 図2(b)の溝部の拡大図である。 半導体樹脂封止装置の一部を構成する溝加工装置の平面図である。
以下、本発明に係る半導体装置の製造方法、特に、一括樹脂封止基板に対するレーザー光による溝加工法の好適な実施の形態について、添付図面とともに詳述する。本実施の形態では片面モールドされて形成される電子部品に用いられる、支持部材(基板又はリードフレーム)、並びに、該支持部材(基板又はリードフレーム)を用いた成形品について説明する。なお、本発明は、両面モールドされる電子部品についても同様に実施可能である。
図1は、一括樹脂封止後の配線基板(以下、一括封止部材20と称す)の構成を説明する斜視図である。なお、ここでは、複数のデバイス領域を有する配線基板11を例に挙げて説明する。配線基板11は、例えば、ガラスエポキシ基板からなり、表面には配線、電極等が設けられている。
図1において、一括樹脂封止基板20は、後の工程で個片化されることにより、例えばCSP(Chip Size Package)のような個々の半導体パッケージ(半導体装置)に分割されるものである。一括樹脂封止基板20は、複数のデバイス領域14を含む多数個取り基板11と、各デバイス領域14に1又は複数搭載された半導体チップ15と、複数のデバイス領域14を一括して覆う一括樹脂封止部(樹脂)12とから構成されている。複数のデバイス領域14は、後の工程で長手方向Y及び幅方向Xのダイシングライン17,16に沿って個片化されることにより、個々の半導体パッケージとなる。半導体チップ15は、ワイヤボンディングまたはフリップチップ接続によって基板11上の配線又は電極に電気的に接続されている。本実施形態では、図1に示すように、多数個取り基板11は、長手方向Yに沿う長辺11bと、長手方向に垂直な幅方向Xに沿う短辺11aとを有する矩形形状である。但し、本発明は、正方形状の多数個取り基板や円形状のウエハに適用することも可能である。
以下、図1の構成に基づいて、本実施形態を説明する。個々の半導体パッケージとなる各デバイス領域14に半導体チップ15をボンディングペーストによって接着し、ワイヤボンディングによって半導体チップ15の電極と多数個取り基板11上の配線又は電極とを接続した後、各デバイス領域14を覆うように一括樹脂封止することにより、一括樹脂封止基板20を得る。そして、一括樹脂封止基板20に対して、幅方向Xの各ダイシングライン16に沿って溝13を形成する。図1では、1つの溝13のみ示すが、溝13は、例えば、全てのダイシングライン16に沿って設けられる。溝13は、図3に示すように、一括樹脂封止部12を貫通して、基板11の表面から一定の深さ(図3の例では0.1mmの深さ)に到達する深さで加工される。つまり、溝の底部では、封止樹脂を完全に除去している。本実施形態では、溝は、後述するレーザマーカ6により溝加工される。なお、溝13は、幅方向Xの全てのダイシングライン17に沿って溝13を形成しても良いし、一括樹脂封止基板20の反りの程度に応じて、一部のダイシングライン16に対して、例えば2本のダイシングライン16に対して、1つの溝13を加工するなど、適宜、溝13の間隔を決定すれば良い。
図2は、溝加工無しの一括樹脂封止基板20(図2a)と、溝加工を施した一括樹脂封止基板20(図2b)とにおける反り上がりを比較した実験結果を示す。この実験では、多数個取り基板11は、長辺183mm、短辺32mm、厚さ0.2mmであり、一括樹脂封止部12は、厚さ0.3mmである。また、多数個取り基板11は、長辺方向12個、短辺方向1個のデバイス領域14を含む。
溝加工無しの場合の一括樹脂封止基板20では、長手方向Yにおいて中央部が両端部に対して約9mm反り上がる(図2(a))が、本実施形態による溝13を幅方向Xに形成した場合には、一括樹脂封止基板20の中央部の反りは2mm以下に低減される。
なお、ここでは、全てのダイシングライン16に溝13を設けたが、一部のダイシングライン16に例えば15〜30mmの間隔で溝加工することにより、一括樹脂封止部の収縮応力を効果的に抑制することができる。
このように、一括樹脂封止基板20に幅方向Xのダイシングライン16に沿って且つ一括樹脂封止部12を貫通する深さで溝13を形成することにより、一括樹脂封止部12の収縮応力を確実に緩和することができる。これにより、一括樹脂封止後に、一括樹脂封止部12と多数個取り基板11の熱膨張係数の差により一括樹脂封止基板20の中央部分が持ち上げられて湾曲し、次工程に悪影響を及ぼすいわゆる反り上がりを確実に抑制又は防止することができる。この結果、次工程のマガジン収納や後工程の半田ボール接着等の作業をスムーズに正確に実施することができる。
また、反りの生じ易い長手方向Yに垂直な幅方向Xにのみ溝を形成することにより、反り易い長手方向Yの一括樹脂封止部12の反り上がりを低減することができる。従って、長手方向及び幅方向の両方に格子状に溝加工する場合に比較して、溝加工に要する工数を低減することができる。
また、溝底部に樹脂が残存する場合には、他の部分よりも薄い溝底部の樹脂に応力が集中してクラックが発生するおそれがあるが、本実施形態では溝底部の樹脂を全て切除するため、溝底部の残存樹脂にクラックを生じることなく、確実に一括樹脂封止基板の反りを抑制することができる。
なお、上記では、幅方向のダイシングラインのみに溝加工する場合を説明したが、長手方向のダイシングラインにも同様の溝を形成しても良い。特に、一括樹脂封止基板20の幅が大きくなって幅方向にも反りが生じる場合には、長手方向のダイシングライン16にも同様の溝を加工することにより、長手方向及び幅方向の両方の反りを抑制することができる。
図4は、樹脂封止装置の溝加工装置周辺の構成を示す平面図である。同図において、溝加工装置は、レーザテーブル5及びレーザ光発生器(レーザマーカ)6から構成され、図示しない樹脂成型機の金型で一括樹脂成型された一括樹脂封止基板20に溝13を形成する。溝加工装置は、樹脂封止装置中において、図4に示すように、ディゲート装置1,2とEOL(End Of Line)バッファ10との間に配置される。
図中X、Yは、図1と同様の方向を示し、Yは一括樹脂封止基板20の長手方向、Xは一括樹脂封止基板20の幅方向を示す。また、以下の説明では、Yをレーザテーブル5の進行方向としても言及する場合がある。
以下、本実施形態の樹脂封止装置について、図4を参照して説明する。
図示しない樹脂成型機で複数のデバイス領域14を一括して樹脂封止された一括樹脂封止基板20は、ディゲート装置に移送される。ディゲート装置では、下ディゲータ1が上ディゲータ2とともに一括樹脂封止基板20を挟み込んでカル及びランナを除去し、ディゲート後の一括樹脂封止基板20をターンテーブル3上のレールに移送する。ターンテーブル3は、ディゲート装置から一括樹脂封止基板20を1枚受け取ると、一括樹脂封止基板20の方向をレーザテーブル5の方向に揃える。その後、プッシャ−4により、一括樹脂封止基板20を、ターンテーブル3のレールの近傍に移動しているレーザテーブル5上に押し出し、スライドさせてストッパーに押し当てて位置決めし、押さえ冶具(図示せず)にてレーザテーブル5上に密着させる。又はパイロットピン(図示せず)により位置決めして押さえ冶具にてレーザテーブル5に密着させる。
次に、レーザテーブル5を長手方向Yに沿ってレーザマーカ6の下方に移動させ、レーザマーカ6から出力するレーザ光の焦点位置を、一括樹脂封止基板20の最も進行方向Y側のダイシングライン16に位置合わせする。レーザマーカ6は、図4に破線円で示すレーザ光照射範囲6a(例えば、直径約50mmの円)内でレーザ光の光軸を動かせ焦点位置を移動させることが可能である。ここでは、レーザマーカ6の焦点位置を横方向(幅方向)Xのダイシングライン16に沿って走査しつつレーザ光を照射し、図1及び図3に示すように幅方向Xに沿って一括樹脂封止部12を貫通し基板11の一部に至る溝13を形成する。このとき、ダイシングライン16の長さがレーザ光照射範囲6aの直径よりも小さい場合には、レーザ光の光軸を動かせるだけでレーザ光の焦点位置をダイシングライン16の全長にわたって走査することができる。一方、ダイシングライン16の長さがレーザ光照射範囲6aの直径よりも大きい場合には、光軸の移動とレーザテーブル5による幅方向Xへの移動とを組み合わせて、レーザ光の焦点位置をダイシングライン16の全長にわたって走査する。レーザ光のパワー及び走査速度(又は照射時間)は、図1及び図3に示すように溝底部の一括樹脂封止部12が完全に切除され、基板11の所定深さ(例えば0.1mm)に至る溝が形成されるように設定する。
最も進行方向Y側のダイシングライン16に沿って溝加工が終了すると、レーザテーブル5を長手方向Yに沿って移動させて一括樹脂封止基板20上の次のダイシングライン16にレーザ光の焦点位置を合わせ、同様に溝加工を施す。このように、一括樹脂封止基板20を長手方向Yに移動して、幅方向Xのダイシングライン16に順次レーザ光の焦点位置を合わせること、及び、レーザ光の焦点位置を幅方向Xのダイシングライン16に沿って走査して溝加工することを繰り返すことにより、一括樹脂封止基板20の各ダイシングライン16に溝13を加工する。
ここでは、全てのダイシングライン16に溝13を加工する場合を説明したが、一部のダイシングライン16に溝13を加工しても良い。この場合には、加工すべき位置のダイシングライン16(選択したダイシングライン)に対して、上記同様に、一括樹脂封止基板20を長手方向Yに移動して、選択した幅方向Xのダイシングライン16に順次レーザ光の焦点位置を合わせること、及び、レーザ光の焦点位置を幅方向Xのダイシングライン16に沿って走査して溝加工することを繰り返せば良い。
なお、一括樹脂封止基板20の長手方向Yのダイシングライン17にも溝を形成する場合には、上述のようにレーザテーブル5により一括樹脂封止基板20を幅方向Xに沿って移動して、長手方向Yのダイシングライン17に順次レーザ光の焦点位置を位置合わせすること、及び、レーザ光の焦点位置を長手方向Yのダイシングライン17に沿って走査して溝加工することを繰り返すことにより、長手方向Yのダイシングライン17の全部又は一部に溝を加工する。例えば、一括樹脂封止基板20の幅方向が大きくなり、幅方向の反りにも対応する必要がある場合には、長手方向及び幅方向の両方に溝加工することによって、両方向の反りを抑制することができる。
一括樹脂封止基板20への溝加工が終了した後、レーザテーブル5を長手方向Yに移動し固定レール8aに接近させ(図4中の5aに対応)、一括樹脂封止基板20を引き込み部7によって固定レール8a上に取り込む。その後、一括樹脂封止基板20は固定レール8aからターンキャリア8に受け渡され、ターンキャリア8が回転し、一括樹脂封止基板20をEOLバッファ10の基準位置と合わせる。次に、一括樹脂封止基板20は、ターンキャリア8から固定レール8bに受け渡され、プッシャー9によってELOバッファ10内に押し込まれる。その後、一括樹脂封止基板20は、ELOバッファ10からボンディングカセットに格納される。
以上説明したように本発明に係るレーザ光による溝加工法を用いれば、以下の作用効果を奏する。
1.樹脂硬化収縮による成型品(一括樹脂封止基板20)の反り上がりを無くす、若しくは減少させることが可能であり、次工程のマガジン収納(ボンディングカセットへの収納)や後工程の半田ボール接着等の作業がスムーズに正確に実施することができる。
2.封止樹脂を貫通して基板の所定深さに至る深さで溝を形成し、溝内の封止樹脂を全て切除するため、溝内の封止樹脂が樹脂硬化収縮によってクラックを発生することなく、封止樹脂の収縮応力を確実に緩和することができる。
3.一方向が長い矩形状の多数個取り基板を用いる場合に、長手方向の反り上がりのみに対応する必要がある場合には、長手方向に垂直な幅方向にのみ溝を形成することにより、反り易い長手方向の一括樹脂封止部の反り上がりを低減することが可能である。
4.レーザ光により溝加工を行うため、ダイシング装置で溝加工する場合のように水や空気で冷却する必要がなく、冷却のための構成を設ける必要がない。また、ダイシング装置を用いないので、樹脂封止装置中の成型後の一工程としてレーザ光による溝加工を実施することができる。
1 下ディゲータ
2 上ディゲータ
3 ターンテーブル
4 プッシャー
5 レーザテーブル
5a 移動後のレーザテーブル
6 レーザマーカ
6a レーザ光照射範囲
7 引込み部
8 ターンテーブル
8a 固定レール
8b 固定レール
9 プッシャー
10 EOLバッファ
11 サブストレート(配線基板)
12 一括樹脂封止部
13 溝
14 デバイス領域
15 半導体チップ
16 ダイシングライン(X方向)
17 ダイシングライン(Y方向)

Claims (8)

  1. 半導体装置の製造方法であって、
    後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有する支持部材(11)を一括樹脂封止する工程と、
    前記樹脂封止後の支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記支持部材(11)は、長手方向(Y)の長辺(11b)と、長手方向よりも短い幅方向(X)の短辺(11a)とを有する矩形状であり、
    前記溝(13)は、前記幅方向(X)に延びるダイシングライン(16)に沿って形成される、半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記溝(13)は、レーザマーカ(6)によって形成される、半導体装置の製造方法。
  4. 請求項1乃至3の何れかに記載の半導体装置の製造方法において、
    前記溝(13)は、前記封止樹脂(12)硬化時の収縮応力を緩和して前記支持部材(11)の反り上がりを防止するための応力緩和用の溝である、半導体装置の製造方法。
  5. 半導体製造装置であって、
    後の工程で個々の半導体装置に個片化される複数のデバイス領域(14)を有し、複数のデバイス領域(14)を覆うように樹脂(12)で封止された支持部材(11)に対して、少なくとも一方向のダイシングラインに沿って、前記封止樹脂(12)を貫通して前記支持部材(11)の一部に至る溝(13)を形成する溝加工手段(6)、を備える半導体製造装置。
  6. 請求項5に記載の半導体製造装置において、
    前記支持部材(11)は、長手方向の長辺と、長手方向よりも短い幅方向の短辺とを有する矩形状であり、
    前記溝(13)は、前記幅方向に延びるダイシングラインに沿って形成される、半導体製造装置。
  7. 請求項5又は6に記載の半導体製造装置において、
    前記溝加工手段(6)はレーザマーカである、半導体製造装置。
  8. 請求項5乃至7の何れかに記載の半導体製造装置において、
    前記溝加工手段(6)は、前記封止樹脂(12)硬化時の収縮応力を緩和して前記支持部材(11)の反り上がりを防止するために前記溝(13)を形成する、半導体製造装置。
JP2009286344A 2009-12-17 2009-12-17 半導体装置の製造方法及び半導体製造装置 Pending JP2011129683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009286344A JP2011129683A (ja) 2009-12-17 2009-12-17 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286344A JP2011129683A (ja) 2009-12-17 2009-12-17 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2011129683A true JP2011129683A (ja) 2011-06-30

Family

ID=44291968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286344A Pending JP2011129683A (ja) 2009-12-17 2009-12-17 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2011129683A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014133253A (ja) * 2013-01-11 2014-07-24 Towa Corp 基板の切断加工方法及び切断加工装置
JP7371514B2 (ja) 2020-01-31 2023-10-31 トヨタ紡織株式会社 モータコアの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218144A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 半導体装置の製造方法
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2008171864A (ja) * 2007-01-09 2008-07-24 New Japan Radio Co Ltd 半導体装置の製造方法および半導体装置用基板
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218144A (ja) * 2002-01-24 2003-07-31 Ricoh Co Ltd 半導体装置の製造方法
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2008171864A (ja) * 2007-01-09 2008-07-24 New Japan Radio Co Ltd 半導体装置の製造方法および半導体装置用基板
JP2009194345A (ja) * 2008-02-18 2009-08-27 Spansion Llc 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014133253A (ja) * 2013-01-11 2014-07-24 Towa Corp 基板の切断加工方法及び切断加工装置
JP7371514B2 (ja) 2020-01-31 2023-10-31 トヨタ紡織株式会社 モータコアの製造方法

Similar Documents

Publication Publication Date Title
JP6778335B2 (ja) 異なる厚さのダイのウェハボンディング方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
CN102194704A (zh) 封装基板的加工方法
JP2009071095A (ja) 半導体装置の製造方法
JP2009043767A (ja) 半導体装置及びその製造方法
KR20190024634A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
JP2000012745A (ja) 半導体パッケージおよびその製造方法
KR20150060758A (ko) 반도체 장치 및 그 제조방법
US8652939B2 (en) Method and apparatus for die assembly
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
US8318548B2 (en) Method for manufacturing semiconductor device
TWI395304B (zh) 熱強化之半導體封裝體及其製造方法
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
US20080153208A1 (en) Semiconductor Package Block Mold and Method
JP2011129683A (ja) 半導体装置の製造方法及び半導体製造装置
TWI574354B (zh) 用於嵌入半導體晶粒之間隔層
JP2004247734A (ja) 印刷回路基板モジュールの両面モールディング方法及びこれに使われるモールド
TWI618160B (zh) Semiconductor device having a multi-wafer stack, a gold bond wire, and a fan-out type RDL layer Low cost manufacturing method
JP2009070880A (ja) 半導体装置の製造方法
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP2011124487A (ja) 半導体装置の製造方法
JP2018060882A (ja) パッケージ基板の加工方法
KR20090120855A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US9184067B1 (en) Methods of mitigating defects for semiconductor packages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130814