JP2009516346A - Mems素子を有する電子デバイス - Google Patents

Mems素子を有する電子デバイス Download PDF

Info

Publication number
JP2009516346A
JP2009516346A JP2008540742A JP2008540742A JP2009516346A JP 2009516346 A JP2009516346 A JP 2009516346A JP 2008540742 A JP2008540742 A JP 2008540742A JP 2008540742 A JP2008540742 A JP 2008540742A JP 2009516346 A JP2009516346 A JP 2009516346A
Authority
JP
Japan
Prior art keywords
substrate
layer
electrode
electronic device
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008540742A
Other languages
English (en)
Inventor
デッケル,ローナルト
ポールマン,ハウケ
デュームリンク,マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2009516346A publication Critical patent/JP2009516346A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

デバイス(100)はキャビティ(30)内にMEMS素子(60)を有している。キャビティ(30)は、基板(10)の第2の面(2)側でパッケージ部(17)によって閉じられている。基板の第1の面(1)側の柔軟性を有する樹脂層(13)上にコンタクトパッド(31)が画成されている。電気的接続(32)が、デバイス(100)の少なくとも1つの素子まで樹脂層(13)を貫通して延在している。デバイス(100)は好ましくは、一時的なキャリア(42)と、基板(10)の第2の面(2)からエッチング開口(18)を設けることとを用いて製造される。

Description

本発明は、固定電極と、キャビティ内に画成され、第1の間隙位置と第2の位置との間で固定電極に対して近付いたり離れたりする方向に移動可能な可動電極と、を備えた微小電気機械システム(MEMS)素子を有する電子デバイスの製造方法に関する。
この方法は、
− 第1の面とその反対側の第2の面とを有し且つ犠牲部を備えた基板を設ける工程;
− 基板の第1の面側に、MEMS素子の電極が電気的に結合されるコンタクトパッドを設ける工程;
− コンタクトパッド上に一時的なキャリアを設ける工程;
− 基板に第2の面から、基板の犠牲部まで延在する少なくとも1つのエッチング開口を設ける工程;
− 基板内のこれら少なくとも1つのエッチング開口を介して犠牲部を除去し、それによりキャビティを形成する工程;
− 基板の第2の面側のこれら少なくとも1つのエッチング開口を閉じる工程;及び
− 一時的なキャリアを除去する工程;
を有する。
本発明はまた、第1の面とその反対側の第2の面とを有する半導体材料から成る基板、及び、固定電極と可動電極とを備えたMEMS素子、を有する電子デバイスに関する。可動電極は、キャビティ内に画成され、第1の間隙位置と第2の位置との間で固定電極に対して近付いたり離れたりする方向に移動可能であり、キャビティは、基板の第2の面側で露出された基板内のエッチング開口によって開かれ、電極は、基板の第1の面側に存在するコンタクトパッドに電気的に結合されている。
上述のような方法及びデバイスは特許文献1から知られている。この既知の方法は、電気素子としての微小電気機械システム(MEMS)の製造方法に関する。この素子は、固定電極及び可動電極を有している。可動電極はキャビティ内に画成されており、開位置において間隙によって離隔される。可動電極は、固定電極に対して近付いたり離れたりする方向に移動することができる。センサにおいては、この移動は外力によって発生する。キャパシタ又はスイッチにおいては、この移動は作動電圧の印加によって発生する。この既知のデバイスに含まれるMEMS素子は、具体的にはセンサである。半導体素子から成る回路が基板の第1の面に存在している。この回路は、特に、MEMS素子で生成された信号を読み出すように適応されている。コンタクトパッドが画成され、回路に電気的に接続されている。
この既知の方法においては、犠牲部として機能する埋め込み絶縁層を有する基板が使用される。可動電極及び固定電極は底部の半導体層内に画成され、基板平面に対して垂直に延在する。少なくとも1つのエッチングホールが、事実上、上記電極間のチャネルの形を成し、これらの穴が反応性イオンエッチングによって設けられる。可動電極が位置するキャビティは、チャネルと犠牲部との双方によって形成される。
チャネルの画成に先立って、基板の第1の面から、埋め込み絶縁層内に導電性のコンタクトプラグが画成される。そして、絶縁部の除去工程がアンダーエッチングプロセスとして実行される。これは、基板を2つの別々の部分に分離することなく可動電極を解放するように制御される。そして、半導体若しくはポリマー材料のボディ、又はガラス板である第2の面にキャップ層を設けることにより、エッチングホールが閉じられる。キャップ層はキャビティを閉じ、安定性を提供する。キャップ層が可動電極に付着することを防止するため、この可動電極は、エッチングホールを設けることに先立って僅かに薄くされている。
既知の方法の欠点は、キャップ層を設けるために、可動電極を僅かに薄くする必要があることである。この薄化は、追加のマスク工程が必要なエッチングによって行われる。位置に不整合があると、歩留まりが大きく低下する。さらに、マスクは通常、基板の第2の面に設けられる。キャビティの存在は、局所的な薄化の結果として、エッチングマスクの画成において問題を生じさせ得る。
国際公開第2004/71943号パンフレット
本発明は、キャビティの実装が改善される、背景技術にて述べられた種類の方法を提供することを第1の目的とする。
本発明はまた、本発明に係る方法を用いて得られる、背景技術にて述べられた種類のデバイスを提供することを第2の目的とする。
上記課題は、MEMS素子の電極とコンタクトパッドとの間に樹脂層が設けられ、この樹脂層を貫通して電気的接続がデバイス内の少なくとも1つの素子まで延在し、且つ、基板が、エッチング開口が延在するパッケージング部を基板の第2の面側に備え、犠牲部が少なくとも部分的に可動電極とパッケージング部との間に存在することにより達成される。
上記課題は、実際、MEMS素子の改良された構造及びそれに対応する改良された方法によって解決される。本発明によれば、可動電極は、基板の一部であるパッケージング部の上に位置する。キャビティは、故に、それら双方の間に存在する。従来技術においては、1つ以上のエッチング開口が可動電極と固定電極との間に空間をもたらしていたが、本発明に係るデバイスの少なくとも1つのエッチング開口は、主として、犠牲部へのアクセスをもたらすことを目的とする。故に、この犠牲部の除去後、その部分は何らかの方法で単にエッチング開口を架橋する層を用いて閉じられることが可能である。
このように少なくとも1つのエッチング開口を単純に閉じることの結果として、キャップ層として剛体を使用する必要はない。しかしながら、このように剛体が存在しなくてよいことは、デバイスの安定性に関して別の解決策を必要とする。これは、本発明において、ハンドリング用のキャリアとして機能する柔軟な樹脂層を設けることによって達成される。この樹脂層は基板の第1の面に設けられる。そして、樹脂層の頂部にコンタクトパッドが設けられ、縦方向の相互接続が樹脂層を貫通して少なくとも1つの素子まで延在させられる。これはMEMS素子であってもよいが、例えば検出回路やドライバ等のその他の素子であってもよい。上記の少なくとも1つのエッチング開口を閉じた後に、第2の樹脂層が基板の第2の面に設けられてもよい。これは安定性を更に改善することになる。
本発明の1つの利点は、本発明により、MEMS素子が外部基板から大きく隔てられるように、デバイスを外部基板にフリップチップ組立することが可能になることである。このことは、MEMS素子が外部基板の内部又は付近の電源配線及び磁場によって少なくとも実質的に乱されなくなるので、特にセンサ及び共振器において、性能面で有利である。
本発明の他の1つの利点は、樹脂層13が応力解放手段として作用することである。このことは特に、熱サイクル中の応力を解放するために意義を有する。このようなMEMSデバイス、特に、例えば共振器、調整可能キャパシタ、スイッチといった、MEMSが作動電極と作動電圧を提供する手段とを備えた実施形態において、熱サイクルは有意な問題であることが認識される。この問題は必要とされる作動電圧はかなりの大きさであり、それにより明らかに熱放散がもたらされるというものである。
有利な一実施形態において、基板は基板アイランドへとパターニングされる。知られているように、フレキシブル回路は、それ自体を曲げ、丸めるという生来の傾向を有する。この曲げは深刻な機械的応力を生じさせる結果となる。この応力は例えばクラック等の不可逆的な変形をもたらす。故に、それはまた、固定電極に対する可動電極の位置など、MEMS素子の変形をもたらす。このような制御不能な変形は、デバイスの寿命を縮め、デバイスを仕様外のものにし得るので望ましくない。ここでは、基板をアイランド状に効果的にパターニングすることにより、曲げ及びそれによる応力はデバイスの至るところで同一である必要はない。曲げは、効果的に、基板アイランドに相当する領域内で制限され、その他の領域で一層強められることになる。
エッチング開口を閉じることは、様々な手段を用いて行われることができる。剛体の使用は排除されないが、好ましくはない。何故なら、剛体が基板アイランドの外側に隔てられて延在させられるか、例えばウェハレベルではなく、MEMS素子を有するアイランドごとに別個のキャップが設けられるか、の何れかが為されなければならないからである。より良好な代替策は、例えばはんだレジストとして利用可能な予めパターニングされたテープを使用することである。柔軟性を有する金属箔も更なる代替策となる。その一例が、国際公開第2003/84861号から知られている。
更なる選択肢は、パッシベーション層を設けることである。このような層は、化学的気相成長法によって堆積されてもよく、トレンチを閉じることができる。膜内の開口又はスリットを覆うことによってキャビティを密閉するために化学的気相成長法を用いることは、それ自体、例えばQ.Zou等の文献(Sensors and Actuators A、第72巻、1999年、p115−124)から既知である。しかしながら、この文献は基板の第1の面においてキャビティを密閉することしか開示していない。また、その方法においては、キャビティは、膜(membrane)を貫通するスリットを膜内にエッチングすることによって画成されている。可動電極を備えたMEMS素子がどのようにしてキャビティ内に画成されるかは明確でなく、それを行うことは不可能であると思われる。実際、この文献における密閉された膜は、それ自体が可動素子であるようである。この密閉された膜は別個のキャッピング層で保護されていない。
有利には、デバイスは2つ以上の基板アイランドを有する。1つのアイランドはMEMS素子に使用されるのに適しており、別の1つのアイランドは更なる回路素子に使用される。好ましくは、これらの更なる回路素子は例えばトランジスタ等の能動素子を有する。そして、これらの回路素子は検出回路を構成していてもよい。この従来技術に係る文献にて参照されているようなDMOSトランジスタを用いる高電圧プロセスの使用は有利であると思われる。これに代えて、あるいは加えて、上記の更なる回路素子はキャパシタ(特にトレンチキャパシタ)等の受動素子であってもよい。第1の基板アイランド内の素子と更なる基板アイランド内の素子とは、実質的な応力の生成なく横方向に変形され得る導電体を用いて、互いに結合されることが非常に好ましい。これは、具体的には、例えば、任意形状を有する補強リブの形態、又は螺旋の形態に幾何学的に部分構造化することによって実現される。このような導電体は好ましくは樹脂層の付近に、あるいは幾つかの樹脂層の間に設けられる。これはそれ自体、米国特許第6479890号から既知である。
この方法においては、さらに、一時的なキャリアへの回路の取り付けに先立って、コンタクトパッド上にバンプ下金属及び好適なはんだ材料を設けることが好ましい。これは、特に、樹脂層上に存在するコンタクトパッドにより実現され得る。そして、例えば電気めっき、無電解メタライゼーション、又は浸漬はんだバンプ形成によって、バンプがウェハレベルで設けられる。ここでは、ハンドリング用キャリアとして樹脂が使用されているので、微細ピッチバンプが使用され得る。これは、デバイスの熱膨張係数と、このデバイスが搭載されるべき印刷回路基板等のポリマーのキャリアの熱膨張係数との差が小さいことを意味する。はんだボールは、故に、その差を補償する必要はなく、高さ、大きさ及びピッチにおいて縮小され得る。
さらに、有利には、基板アイランドの外側の領域に何らかの分離レーンが設けられる。これは、基板を介して分離することは必要なく、デバイスに導入される応力の大きさが低減されることを意味する。好ましくは、分離レーンは更に、基板の第1の面上の例えばシリコン酸化物層及びシリコン窒化物層など、如何なるセラミック材料もないままにされている。
エッチング時間を短縮するため、エッチング開口の画成に先立って基板の厚さを薄くすることが好ましい。この基板の薄化は、例えば研磨、エッチング又は化学的機械的研磨などの従来からの技術によって行われることが可能である。基板の厚さは、好ましくは50μm未満、より好ましくは20−30μmの範囲内まで低減される。エッチング開口の直径は、好ましくは1−2μm程度である。本出願において、用語‘エッチング開口’は、リング状は基板の一層大きい領域の除去をもたらすので例外として、円形や細長い形状などの如何なる種類の形状の開口にも及ぶものである。
好ましくは、基板の犠牲部の少なくとも一部は、基板の第1の面側に画成される。基板の犠牲部の少なくとも一部としてシャロートレンチアイソレーションが用いられてもよい。これは横方向で基板ポストによって囲まれている。基板ポストは同時に、絶縁部、ひいては除去されるべき基板部分の高精度な画成を可能にする。基板ポストは基板の第1の面からの処理によって画成されるので、例えばサブミクロンスケールといった高い分解能で設けられ得る。これにより、ポストは、柔軟性を有し且つ/或いはバネのような特性を有することが可能である。さらに、この実施形態においては基板内の埋め込み絶縁層は不要であり、低コスト基板を選択することが可能になる。好ましくは、可動電極は、基板の第1の面に直接的に設けられたポリシリコン又は金属の層内に画成される。理解されるように、縦型及び横型の何れのMEMS素子もこのようにして設計されることができる。
MEMS素子の電極が、基板面に対して実質的に垂直な縦方向に画成される場合、犠牲層は半導体層の修飾によって画成される。この半導体層の部分は化学反応にて修飾されてもよく、あるいは代替的に、この半導体層の部分が除去され、得られたトレンチが別の材料で充填されてもよい。このような別の材料は、好ましくは酸化物であり、あるいは場合により窒化物であるが、十分な温度安定性を有する例えばベンゾシクロブテン(BCB)等のポリマーを含め、他の材料が代替的に用いられてもよい。
電極が、例えば基板面に対して実質的に平行であるように水平に画成される場合、一方の電極は頂部の半導体層に設けられ、他方の電極は金属層又はポリシリコン層に画成され得る。そして、基板のフィールド酸化物又はシャロートレンチアイソレーションが犠牲層として使用される。MEMS素子が容量性スイッチ又は電気(galvanic)スイッチであり、1つ以上の作動電極への作動電圧の印加によって駆動される場合、好ましくは、頂部半導体層の電極は可動電極である。そのとき、金属層を解放することは必要ではない。代わりに、この金属(又はポリシリコン)層を設けることに先立つシャロートレンチアイソレーションの選択的エッチングによって、更なる造形部が設けられ得る。これは、例えば、可動電極と固定式の調整電極との間隙が、可動電極と作動電極との間隙より小さいものである。このような設計は、固定電極への可動電極の引き込みを防止するために好ましいものである。他方、MEMS素子が圧力センサとして、あるいはマイクロ流体系の一部として使用される場合、可動電極は金属層内に画成され、膜(membrane)として設計されてもよい。
水平型の場合、固定電極は別の金属層内に画成される。この場合、固定電極は可動電極と同様に横方向に延在する必要はなく、例えば調整電極及び作動電極などの2つ以上の電極がこの別の金属層内に画成されることができる。好ましくは、犠牲層上、且つこの固定電極下にエッチング停止層が設けられる。そのとき、このエッチング停止層は、犠牲層が事実上且つ実質的に、可動電極、基板の絶縁部、基板ポストの1つ又は複数、及び該エッチング停止層によって包囲されるように設けられる。好適なエッチング停止層は、例えば低圧化学気相成長(LPCVD)法によって堆積された窒化物層などの窒化物である。この窒化物層はまた、MEMS素子の第2の位置すなわち閉位置におけるキャパシタンスを高める働きをする。
他の例では、この水平型において、可動電極は圧電アクチュエータを有する可動素子の一部であってもよい。このような圧電アクチュエータは、好ましくは、第1の作動電極と第2の作動電極との間に圧電層を有し、場合により1つの構造層を有する3層又は4層の可動素子である。この構造層は、双方の作動電極が同一の厚さを有する場合、基板側に存在する。好ましくは、この構造層は例えばシリコン窒化物から成り、第1の作動電極は白金、チタン−白金、又はこれらに類するものから成り、圧電層は例えばチタン酸ジルコン酸ランタン鉛(PLZT)等の強誘電体材料から成る。
図面を参照しながら、本発明に係る方法及び装置の上記及びその他の態様を更に説明する。図面は縮尺通りには描かれておらず、単に図式的なものである。
図1は、本発明に係るデバイス100を断面図にて示している。当業者に明らかなように、図示された実施形態の他に、複数の代替実施形態が可能である。特に、MEMS素子60は、例えば、基板表面1、2に対して実質的に垂直に向けられた電極を有するように変更されてもよい。
デバイス100は基板10を有しており、その第1の表面1上には幾つかの層及び封止40が備えられている。基板10はポスト15及びパッケージング部17を有している。パッケージング部17を貫通するようにエッチングホール群18が延在している。基板10は、ここでは、既に第2の表面2から薄くされた状態で図示されている。基板10の薄化は、ポスト15の厚さを除いて50μm未満の厚さまで行われ、好ましくは20−30μmの範囲の厚さまで行われる。この構造は、犠牲層(図示せず)、ポスト15、及び酸化物層から成る更なる部分11を形成するように、基板10をその第1の表面1において局所的に酸化することで製造されている。犠牲層は、プロセスの更なる段階で、キャビティ30を形成するように除去される。この特有のプロセスの利点は、キャビティが、シャロートレンチ酸化と同様のプロセスで、基板10の第1の面1から画成されることである。このプロセスは十分に制御され得るものであり、キャビティは適切な寸法で画成され得る。
この実施形態において可動電極51を形成する導電性パターンが、少なくとも1つのポスト15まで延在するように犠牲層の頂部に設けられる。導電性パターン51の頂部に第2の犠牲層27が、例えばテトラエチルオルトシリケート(TEOS)の層として設けられる。この上に、エッチング停止層28が好ましくパターニングされた形態で設けられる。この例においては、エッチング停止層28として窒化物を堆積するために、低圧化学気相成長(LPCVD)法が用いられる。この上には、コンタクト25、固定電極52、53、及び必要に応じてのその他の導電性パターン(図示せず)が設けられる。一方の電極52は作動電極であり、他方の電極53は、可動電極51とともに調整可能なキャパシタ、又は場合によりスイッチ、を画成するセンス電極である。共振器、調整可能キャパシタ、スイッチ、センサ、及びこれらに類するものとしての使用に適したMEMS素子60についての更に詳細な説明は、MEMS分野の当業者に既知である。これらの導電性パターン51、25、52、53の材料は好ましくはポリシリコンであるが、代替的に、例えば銅、銅若しくはアルミニウムの合金などの金属、又は、例えばTiN若しくはインジウム錫酸化物(ITO)等の導電性の窒化物若しくは酸化物であってもよい。さらに、導電性パターン51はパターン25、52、53とは異なる材料から成ることも可能である。好適な選択は、例えば、可動電極である導電性パターン51はポリシリコンから成る一方で、その他のパターンは、場合によりAlを含む、TiNにて形成される。他の例では、導電性パターン51は、例えば圧電層などの更なる層上に設けられる。その場合、圧電性MEMSデバイスが得られることになる。
パターン25、52、53の頂部に絶縁層26が設けられる。この層は、相互接続61、62、63を画成するために、フォトリソグラフィを用いた従来からの手法でパターニングされる。これらの相互接続61、62、63はパッシベーション層12で覆われる。好ましくは、図示されていないが、相互接続、コンタクトパッド、並びに、例えばカップラ、ストリップライン、キャパシタ、抵抗及びインダクタ等の何らかの受動部品の画成のために、更なる誘電体層及び金属層が設けられる。さらに、基板10は、例えばトランジスタ又はトレンチキャパシタ等の更なる素子を含んでいてもよい。そして、それら更なる素子にMEMS素子60を結合させるための回路が、上記のような相互接続を用いて画成される。
パッシベーション層12上に樹脂層13が設けられる。この場合、典型的に厚さ10−20μmのポリイミドが用いられるが、代替的に、例えばポリアクリレート、ポリシロキサンイミド等のその他の熱可塑性プラスチック材料が用いられてもよい。好ましくは、この樹脂層は弾性的であり、弾力性を有する。ポリイミドを例えばスピンコーティングによって塗布する前に、接着性を改善するために表面が洗浄され且つプライマー層が設けられる。ポリイミドの塗布後、それは先ず125℃まで加熱され、その後200℃まで加熱される。そして、フォトレジストが塗布され、好適な放射線源に露光され、且つ現像される。この現像は、相互接続61、62、63を露出させるコンタクト窓を作り出すようにポリイミド層を構造化することを含んでいる。
そして、樹脂層13上に導電層32が設けられる。この導電層32は、コンタクト窓にて樹脂層13を貫通して延在し、下に位置する相互接続61、62、63に電気的に接続されるようなパターンにて設けられる。この導電層はAl、又はAlベースの合金を含有していてもよい。これは、相互接続61、62、63にAlを使用することと組み合わさって、良好な電気接続をもたらすとともに、如何なる屈曲にも耐え且つその結果として如何なる応力をも解放するのに必要な柔軟性を有する。他の例では、電気めっきに基づくその他の材料が、導電層32及び相互接続61、62、63に用いられてもよい。このプロセスの第1工程は、スパッタによってベース層を設けることである。このベース層は非常に薄く、通常はパターニングされない。そして、フォトレジストが塗布され、コンタクトパッド及び導電性トラックの所望パターンに従ってパターニングされる。これに続いて、銅の電気めっきが例えば0.5−1.3μmの厚さで行われる。最後に、フォトレジストが除去され、めっきベースがエッチング除去される。
そして、MEMS素子60及び樹脂層13を備えた基板10は、除去可能な取付手段41を用いてキャリア42に取り付けられる。この手段41は、この場合、UV放射を用いた照射によって解き放すことが可能な接着剤の層である。そのため、キャリア42は透明であり、この例ではガラスの層である。
キャリア42への貼り付けに先立って、導電層32及び樹脂層13は更なるパッシベーション層35で覆われる。パッシベーション層35は、この場合シリコン窒化物であり、約250℃の温度でPECVDによって、およそ0.5−1.0μmの厚さに堆積される。その後、パッシベーション層35は、コンタクトパッド31として作用する導電層32の選択領域を露出させるようにパターニングされる。パッシベーション層35は部分的にコンタクトパッド31上に延在し、‘レジスト画成’はんだマスクとして機能する。コンタクトパッド31は、その後、バンプ下金属層(アンダーバンプメタライゼーション)36の堆積によって強化される。この例において、バンプ下金属層36はニッケルを含み、2−3μmの厚さに無電解めっきによって設けられる。この処理は、バンプ下金属36を設けるために追加マスクが必要とされないという利点を有する。他の例では、バンプ下金属36に銅が用いられることができ、銅は電気めっきによって設けられる。この場合、バンプ下金属36及び電気めっき(galvanic)バンプ37が1つの工程で設けられ得る。その厚さのため、バンプ下金属36はパッシベーション層35上にも延在する。
最終的に、バンプ下金属36上にバンプ37が設けられる。この例においては、バンプ37はSn、SnBi又はPbSnから成るはんだキャップであり、所望の組成を有する槽(bath)に浸すことによって設けられる。しかしながら、このバンプ下金属36がおよそ250℃の温度の純粋な錫の槽に浸される場合、NiSnの金属間化合物が形成され得る。それらはバンプ表面を貫通して突き出る針状に形成される。これは実用的な結果をもたらさない。これら金属間化合物の形成は、低融点Sn合金の使用によって防止されることができる。このような合金の例には、SnPb、SnCu、及びx、y、zの少なくとも1つは0より大きいとしてSnBiInZnが含まれる。好ましくは、鉛フリーはんだが塗布される。有利なことに、合金化元素は、Snと特にAuであるメタライゼーション金属との間の反応を妨げない。
有利な変更例においては、槽への浸漬に先立って、ニッケルのバンプ下金属に金の接着層が備えられる。この金の接着層は、はんだ濡れ性の維持のために必要とされる。しかしながら、この金の層は、ニッケルのバンプ下金属を設けた直後に浸漬工程が行われるときには不要である。
この基板10の一時的なキャリア42への取り付け後、エッチング開口18が設けられ、可動電極51の反対側の部分27を含むキャビティ30が形成される。この除去はウェット化学エッチングによって効率的に行われる。有利には、エッチャントの効率的な配給をもたらし、且つ毛管現象に伴う問題を抑制するために、可動電極51は孔又はスリットを有する。この除去は代替的に、少なくとも部分的にドライエッチングによって行われてもよい。ここでは図示されていないが、開口18の周りの基板領域は更なる固定電極として適用されることもできる。明らかなように、可動電極51のこの設計は単なる例示である。これに代えて、二箇所で固定された、あるいは多数箇所で固定された可動電極51が適用されてもよく、また、この可動電極51にバネ構造が組み込まれてもよい。ここでは図示されていないが、基板10はアイランド状にパターニングされてもよい。これは、エッチング開口18の形成と同時に行われてもよい。基板を基板アイランドへとパターニングすることは、上述のように、有利な熱機械的性質をもたらす。
そして、エッチング開口18を覆うように密封層19が設けられる。この例においては、PECVDによる酸化物層が用いられる。好ましくは、密封層19の厚さは開口18の幅と同程度である。そして、PECVD酸化物の乏しいステップカバレッジによって、キャビティ30は自動的に閉じられる。キャビティ30内に得られる圧力は、PECVD酸化物の堆積に使用される反応炉内の減圧された圧力に等しいか同等である。これは例えば400−800mTorrである。
その後、一時的なキャリア40及び接着剤41は、はんだバンプ化されたコンタクトパッド31を露出させるように除去され得る。この構造物は好ましい熱機械的性質及び製造性を有する。
第1に、コンタクトホールが基板10にその第2の面2側から設けられる構造物に対する、この構造物の利点は、エッチング開口18の画成を除いて、基板の第2の面2上での追加のリソグラフィ工程を必要としないことである。明らかなように、接合パッドは基板10の部分的な除去によって露出されることもできる。しかしながら、これらの接合パッドは、その後、密封層19の堆積中に再び覆われることになる。
第2に、一時的なキャリア42は通常はガラス板である。このような一時的なキャリア42は、通常、限られた熱伝導を有し、デバイス100からの限られた熱放散をもたらす。この構造物は、樹脂層13を通るように経路変更されたMEMS素子60及び/又は何らかのその他の素子からの接続を含むのみであるが、これらの接続は、必要とされる熱伝達を実現するような大きさに設計されることができる。特に熱放散のための更なる接続が設けられてもよい。
第3に、本発明により、MEMS素子60が外部基板から大きく隔てられるように、デバイス100を外部基板にフリップチップ組立することが可能になる。このことは、MEMS素子60が外部基板の内部又は付近の電源配線及び磁場によって少なくとも実質的に乱されなくなるので、特にセンサ及び共振器において、性能面で有利である。
第4に、樹脂層13が応力解放手段として作用する。このことは特に、熱サイクル中の応力を解放するために意義を有する。このようなMEMSデバイス、特に、例えば共振器、調整可能キャパシタ、スイッチといった、MEMSが作動電極と作動電圧を提供する手段とを備えた実施形態において、熱サイクルは有意な問題であることが認識される。この問題は必要とされる作動電圧はかなりの大きさであり、それにより明らかに熱放散がもたらされるというものである。
一時的なキャリアの除去前の本発明に係るデバイスを示す断面図である。

Claims (13)

  1. 固定電極と、キャビティ内に画成され、第1の間隙位置と第2の位置との間で前記固定電極に対して近付いたり離れたりする方向に移動可能な可動電極と、を備えたMEMS素子を有する電子デバイスを製造する方法であって:
    − 第1の面とその反対側の第2の面とを有し且つ犠牲部を備えた基板であり、該基板内あるいは上に前記MEMS素子の前記電極が画成される基板、を設ける工程;
    − 前記基板の前記第1の面側にコンタクトパッドを設ける工程;
    − 前記コンタクトパッド上に一時的なキャリアを貼り付ける工程;
    − 前記基板に前記第2の面から、前記キャビティに到達するように少なくとも1つのエッチング開口を設ける工程;
    − 前記少なくとも1つのエッチング開口を介して、前記基板の前記犠牲部を除去する工程;
    − 前記少なくとも1つのエッチング開口を閉じる工程;及び
    − 前記一時的なキャリアを除去する工程;
    を有し、
    − 前記コンタクトパッドは、前記MEMS素子の前記電極上に存在する柔軟性を有する樹脂層上に設けられ、電気的接続が前記デバイス内の少なくとも1つの素子まで前記樹脂層を貫通して延在し;且つ
    − 前記基板は、前記エッチング開口が延在するパッケージング部を前記第2の面側に備え、前記犠牲部は、少なくとも部分的に、前記可動電極と前記パッケージング部との間に存在する;
    ことを特徴とする方法。
  2. 前記基板は、前記MEMS素子を有する第1の基板アイランドへとパターニングされる、請求項1に記載の方法。
  3. 前記基板の前記パターニングは、前記エッチング開口の形成と同時に行われる、請求項2に記載の方法。
  4. 前記一時的なキャリアを貼り付ける工程に先立って、前記コンタクトパッド上にバンプが設けられる、請求項1に記載の方法。
  5. 前記少なくとも1つのエッチング開口は密封層の堆積によって閉じられる、請求項1に記載の方法。
  6. 前記密封層は化学的気相成長法によって堆積される、請求項5に記載の方法。
  7. 前記基板の前記第2の面側に前記密封層を設けた後に、前記第2の面側に保護層が設けられる、請求項5に記載の方法。
  8. 前記基板アイランドの外側の領域に分離レーンが画成される、請求項2に記載の方法。
  9. 第1の面とその反対側の第2の面とを有する半導体材料から成る基板、及び、固定電極と可動電極とを備えたMEMS素子、を有する電子デバイスであって、
    前記可動電極は、閉じられたキャビティ内に画成され、第1の間隙位置と第2の位置との間で前記固定電極に対して近付いたり離れたりする方向に移動可能であり、前記キャビティは、前記基板の前記第2の面側で露出された前記基板内のエッチング開口によって開かれ、前記電極は、前記第1の面側でコンタクトパッドに結合されており、
    前記MEMS素子の電極と前記コンタクトパッドとの間に樹脂層が存在し、前記基板は、前記エッチング開口が延在するパッケージング部を前記第2の面側に備え、前記キャビティは、少なくとも部分的に、前記可動電極と前記パッケージング部との間に存在する、ことを特徴とする電子デバイス。
  10. 前記基板は、前記MEMS素子を有する第1の基板アイランドへとパターニングされている、請求項9に記載の電子デバイス。
  11. 前記第1の面側に、前記MEMS素子を当該電子デバイス内の更なる素子と相互接続するように回路が存在しており、前記樹脂層は、前記回路を覆っており、且つパッシベーション層により前記回路から隔てられており、前記コンタクトパッドは前記樹脂層上に存在しており、前記コンタクトパッドを前記回路に結合させるように前記樹脂層を貫通して相互接続が延在している、請求項9に記載の電子デバイス。
  12. 前記第1の面側において前記樹脂層上にパッシベーション層が存在し、該パッシベーション層は前記コンタクトパッドを少なくとも部分的に露出させている、請求項11に記載の電子デバイス。
  13. 回路の更なる素子が画成された第2の基板アイランドが存在しており、前記第1の基板アイランドと前記第2の基板アイランドとの間の導電体が、変形可能であるように幾何学的に部分構造化されている、請求項10に記載の電子デバイス。
JP2008540742A 2005-11-17 2006-11-07 Mems素子を有する電子デバイス Withdrawn JP2009516346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05077619 2005-11-17
PCT/IB2006/054142 WO2007057814A2 (en) 2005-11-17 2006-11-07 Electronic device comprising a mems element

Publications (1)

Publication Number Publication Date
JP2009516346A true JP2009516346A (ja) 2009-04-16

Family

ID=38049040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540742A Withdrawn JP2009516346A (ja) 2005-11-17 2006-11-07 Mems素子を有する電子デバイス

Country Status (6)

Country Link
US (1) US20080283943A1 (ja)
EP (1) EP1951612A2 (ja)
JP (1) JP2009516346A (ja)
KR (1) KR20080077958A (ja)
CN (1) CN101309854A (ja)
WO (1) WO2007057814A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169461A (ja) * 2011-02-15 2012-09-06 Toyota Motor Corp 半導体装置
WO2015153781A1 (en) * 2014-04-01 2015-10-08 Wispry, Inc. Systems, devices, and methods for reducing surface dielectric charging in a rf mems actuator element
US9278850B2 (en) 2014-03-18 2016-03-08 Seiko Epson Corporation MEMS device and method of manufacturing the same
US9388039B2 (en) 2014-03-25 2016-07-12 Seiko Epson Corporation MEMS device and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671515B2 (en) * 2006-11-07 2010-03-02 Robert Bosch, Gmbh Microelectromechanical devices and fabrication methods
JP5446107B2 (ja) 2008-03-17 2014-03-19 三菱電機株式会社 素子ウェハおよび素子ウェハの製造方法
KR101030299B1 (ko) 2008-08-08 2011-04-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
EP2256084B1 (en) 2009-05-27 2012-07-11 Nxp B.V. Method of manufacturing a MEMS element
TWI397157B (zh) 2009-12-28 2013-05-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US8368153B2 (en) * 2010-04-08 2013-02-05 United Microelectronics Corp. Wafer level package of MEMS microphone and manufacturing method thereof
DE102010039330B4 (de) * 2010-08-13 2018-04-12 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
WO2012093105A1 (fr) 2011-01-04 2012-07-12 Commissariat à l'énergie atomique et aux énergies alternatives Procede d'encapsulation d'un microcomposant
FR2970116B1 (fr) * 2011-01-04 2013-08-16 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant
US20120193781A1 (en) * 2011-01-27 2012-08-02 Rf Micro Devices, Inc. Customized rf mems capacitor array using redistribution layer
US9708177B2 (en) * 2011-09-02 2017-07-18 Cavendish Kinetics, Inc. MEMS device anchoring
US8748232B2 (en) * 2012-01-03 2014-06-10 Maxim Integrated Products, Inc. Semiconductor device having a through-substrate via
US8691607B2 (en) * 2012-06-07 2014-04-08 Texas Instruments Incorporated Hermetically sealed MEMS device and method of fabrication
US9452924B2 (en) * 2012-06-15 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and fabrication methods thereof
US9450109B2 (en) * 2012-06-15 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and fabrication methods thereof
US9181086B1 (en) 2012-10-01 2015-11-10 The Research Foundation For The State University Of New York Hinged MEMS diaphragm and method of manufacture therof
US9618561B2 (en) * 2014-03-05 2017-04-11 Infineon Technologies Ag Semiconductor device and method for detecting damaging of a semiconductor device
CN104549591B (zh) * 2015-01-27 2016-08-24 东南大学 一种固定并连接带电极微流控芯片的通用型装置
DE102015102869B4 (de) * 2015-02-27 2017-05-11 Snaptrack, Inc. MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
US11084715B2 (en) * 2019-05-22 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented pedestal for mounting device on chip
US11368792B1 (en) * 2020-12-30 2022-06-21 Aac Acoustic Technologies (Shenzhen) Co., Ltd. Sound transducer and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US7075160B2 (en) * 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
DE102004004476B3 (de) * 2004-01-28 2005-07-07 Infineon Technologies Ag Verfahren zum Aufbringen von Deckelstrukturen mittels eines biegsamen Trägers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169461A (ja) * 2011-02-15 2012-09-06 Toyota Motor Corp 半導体装置
US9278850B2 (en) 2014-03-18 2016-03-08 Seiko Epson Corporation MEMS device and method of manufacturing the same
US9388039B2 (en) 2014-03-25 2016-07-12 Seiko Epson Corporation MEMS device and method of manufacturing the same
WO2015153781A1 (en) * 2014-04-01 2015-10-08 Wispry, Inc. Systems, devices, and methods for reducing surface dielectric charging in a rf mems actuator element
US10640362B2 (en) 2014-04-01 2020-05-05 Wispry, Inc. Systems, devices, and methods for reducing surface dielectric charging in a RF MEMS actuator element

Also Published As

Publication number Publication date
CN101309854A (zh) 2008-11-19
EP1951612A2 (en) 2008-08-06
WO2007057814A2 (en) 2007-05-24
US20080283943A1 (en) 2008-11-20
WO2007057814A3 (en) 2007-10-11
KR20080077958A (ko) 2008-08-26

Similar Documents

Publication Publication Date Title
JP2009516346A (ja) Mems素子を有する電子デバイス
US7393758B2 (en) Wafer level packaging process
US6387793B1 (en) Method for manufacturing precision electroplated solder bumps
US9369175B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US7338890B2 (en) Low fabrication cost, high performance, high reliability chip scale package
KR100924902B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
CN107032290B (zh) 半导体器件及其形成方法
EP1959472A2 (en) Power overlay structure for MEMS devices and method for making power overlay structure for MEMS devices
JP4469181B2 (ja) 電子装置とこの装置の製造方法
US20070181979A1 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
KR20070110880A (ko) 웨이퍼 레벨 패키지 제조 방법 및 웨이퍼 레벨 패키지
US8212344B2 (en) Microelectromechanical semiconductor component with cavity structure and method for producing the same
KR100754557B1 (ko) 전자 장치의 제조 방법
EP1501756B1 (en) Method of manufacturing an electronic device in a cavity with a cover
US20090315169A1 (en) Frame and method of manufacturing assembly
JP2022549518A (ja) 拡張ヘッドバンプボンドピラーを備える集積キャパシタ
JP4984481B2 (ja) 半導体装置及びその製造方法
CN115627508A (zh) 一种制造工艺及其应用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100421