CN115627508A - 一种制造工艺及其应用 - Google Patents

一种制造工艺及其应用 Download PDF

Info

Publication number
CN115627508A
CN115627508A CN202211206955.3A CN202211206955A CN115627508A CN 115627508 A CN115627508 A CN 115627508A CN 202211206955 A CN202211206955 A CN 202211206955A CN 115627508 A CN115627508 A CN 115627508A
Authority
CN
China
Prior art keywords
layer
material layer
manufacturing process
photoresist
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211206955.3A
Other languages
English (en)
Inventor
赖志国
杨清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202211206955.3A priority Critical patent/CN115627508A/zh
Publication of CN115627508A publication Critical patent/CN115627508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及一种掩膜制造工艺及其应用。该掩膜制造工艺包括提供一载体，在载体上形成能用做电镀工序中的电镀电极层；在电镀电极层上形成至少由第一材料层和第二材料层构成的复合电镀掩膜层；其中，第一材料层具有第一刻蚀部，第一刻蚀部具有第一关键尺寸(critical dimention)；第二材料层至少覆盖第一刻蚀部的侧壁，以将第一刻蚀部塑形成具有第二关键尺寸的第二刻蚀部；其中，第一材料层能分辨的最小线条宽度大于第二材料层能分辨的最小线条宽度。

Description

一种制造工艺及其应用
技术领域
本公开内容涉及一种制造工艺，更具体而言，涉及一种掩膜制造工艺。
背景技术
芯片封装中的一种常见技术是倒装技术。倒装技术是将芯片的带有键合焊盘的有源面，借助焊料凸块将芯片的焊盘与印制电路板(Printed Circuit Board，PCB)板或其他的基板互连。
以谐振器芯片为例，图1-图4示出了现有谐振器芯片倒装的工艺流程。如图1所示，谐振器芯片具有器件基板10和封盖基板20。器件基板10上形成有谐振器元件11，器件基板10与封盖基板20利用晶圆级封装技术进行封装。封装盖板20上可以具有多个贯通孔21，在贯通孔21的两端可以分别形成焊盘、凸块或重布线等电连接部件，器件基板10上与电连接部件对应的位置处形成有焊盘12，焊盘12与电连接部件连接，用于与信号线或接地线电性连接。在封装盖板的表面上形成聚酰亚胺或称为PI胶层24，PI胶层24暴露出电连接部件上表面的一部分，在PI胶层24的上表面以及电连接部件上形有凸块下金属层25(under-bumpmetallization，UBM)。如图2所示，在凸块下金属层25上形成图案化的光刻胶层26，图案化的光刻胶层26露出需要电镀的区域，在需要电镀的区域中依次电镀铜(Cu)27、镍(Ni)28和锡(Sn)29。去除光刻胶后，进行湿法腐蚀，以去除电镀区域以外的金属层，然后通过回流形成铜柱(copper pillar)和焊接凸块30(solder bump)。
在上述谐振器芯片的封装制造过程中，由于电镀的各层金属的总厚度较厚，一般需要70微米以上，从而相应的使得光刻胶层26也需要较厚的厚度，以更好的控制电镀时各层金属的尺寸，以及便于回流后形成满足设计要求的形状。如果光刻胶层26的厚度偏薄，电镀的上层金属的尺寸在水平方向上会相对于光刻胶层26的厚度较厚情况下的上层金属的尺寸偏大；在回流的过程中，这些液态的Sn容易坍塌或溢流到铜柱之外的地方。
行业中仅有极少数的公司生产的光刻胶在厚度和曝光尺寸精度上能满足芯片级封装要求，且价格非常昂贵，因此造成芯片生产成本高，且物料供应链上容易受制于人。
发明内容
本公开内容针对上述技术问题，通过精心改进工艺流程，设计出一种电镀掩膜制造工艺以替代曝光尺寸精度能满足芯片级要求且厚度能形成较厚的光刻胶掩膜。本公开内容大幅降低芯片生产成本的同时又能满足芯片制造中的高精度要求，避免掩膜使用上受困于极少数家公司生产的光刻胶。
在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开内容的一方面提供一种掩膜制造工艺，该掩膜制造工艺包括：提供一载体，在所述载体上形成能用做电镀工序中的电镀电极层；在所述电镀电极层上形成至少由第一材料层和第二材料层构成的复合电镀掩膜层；其中，所述第一材料层具有第一刻蚀部，所述第一刻蚀部具有第一关键尺寸(critical dimention)；所述第二材料层至少覆盖所述第一刻蚀部的侧壁，以将所述第一刻蚀部塑形成具有第二关键尺寸的第二刻蚀部；其中，所述第一材料层能分辨的最小线条宽度大于所述第二材料层能分辨的最小线条宽度。
进一步的，所述电镀电极层是凸块下金属层。
进一步的，所述第一材料层是致密材料以便承受电镀工序中的镀液腐蚀。
进一步的，所述第一材料层是干膜或者氧化硅层。
进一步的，所述第二材料层是通过涂覆满足芯片级精度要求的光刻胶固化形成的。
进一步的，在所述第一材料层和所述光刻胶之间形成与所述光刻胶中的溶剂成分相同或相近似的一层或多层涂层，进一步调节所述光刻胶的粘稠度。
进一步的，在所述第二蚀刻部的侧壁内侧形成一非金属保护层。
进一步的，对所述电镀电极层的表面进行粗糙化处理。
根据本公开内容的另一方面提供一种封装工艺，该封装工艺包括：采用了前述中的掩膜制造工艺。
进一步的，在所述第二刻蚀部内电镀形成金属层，所述金属层包括第一层金属层、第二层金属层和第三层金属层。
进一步的，去除所述第一材料层和所述第二材料层。
进一步的，当所述第二材料层为氧化硅层时，在去除所述第一材料层之前，在所述金属层上形成一保护层。
进一步的，所述保护层的材料与所述第二材料层的材料相同。
根据本公开内容的再一方面提供一种封装器件，所述封装器件采用权利要求9-13中任一项的封装工艺制备而成。
根据本公开内容的再一方面提供一种电子装置，所述电子装置采用如权利要求1-8中任一项制造工艺制备而成。
本公开内容的方案至少能有助于实现如下效果之一：降低芯片生产成本的同时又能满足芯片制造中的高精度要求，保持了生产的自主能动。
附图说明
参照附图下面说明本公开内容的具体内容，这将有助于更加容易地理解本公开内容的以上和其他目的、特点和优点。附图只是为了示出本公开内容的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置，相同的附图标记表示相同的部件。
图1-图4示出了现有谐振器芯片倒装的工艺流程；
图5-图12示出了本公开内容工艺流程的示意图。
具体实施方式
在下文中将结合附图对本公开内容的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本公开内容的所有特征。然而，应该了解，在开发任何这种实现本公开内容的过程中可以做出很多特定于本公开内容的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本公开内容的不同而有所改变。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本公开内容，在附图中仅仅示出了与根据本公开内容的方案密切相关的器件结构，而省略了与本公开内容关系不大的其他细节。
应理解的是，本公开内容并不会由于如下参照附图的描述而只限于所描述的实施形式。本文中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。应理解的是，本公开内容的制造步骤在实施例中为示例性的，其顺序步骤可调。
第一实施方案
参见图5-图12示出本公开内容制造工艺的具体实施方案，其中相同的附图标记表示相同的部件。
本实施方案中对封装工艺尤其是复合电镀掩膜层的制作工艺进行说明。虽然在本实施方案中以谐振器芯片为例进行说明，但本领域技术人员可以理解的是，本公开的方案不囿于谐振器芯片，只要涉及制作复合电镀掩膜层的各种器件，皆能适用。
如图5所示，提供第一基板100和第二基板200。
第一基板100可以是例如硅(Si)、砷化镓(GaAs)、磷化铟(InP)、玻璃、蓝宝石、氧化铝、碳化硅(SiC)等与半导体工艺兼容的材料。本领域技术人员可以理解的是，第一基板100也可以是复合基板，复合基板包括衬底以及设置于衬底上的介质层；衬底的材料可以为硅、砷化镓、磷化铟、玻璃、蓝宝石、氧化铝或碳化硅等；介质层可以是单层或多层，介质层的材质示例性的可以是二氧化硅(SiO2)、氮化硅(Si3N4)、二氧化硅/氮化硅/二氧化硅(ONO)或氧化铝(Al2O3)等。
进一步地，在第一基板100上形成有元件110，元件110可以是半导体元件(比如：谐振器元件)、微机电系统(Micro Electro Mechanical System，MEMS)元件或传感器等需要密封的元件。本实施方案中以谐振器元件为例，在形成谐振器元件后，在第一基板100上通过光刻、刻蚀形成键合焊盘102和接触焊盘101，键合焊盘102和接触焊盘101例如可以由金构成，键合焊盘102和接触焊盘101示例性的可以呈现点状阵列排布，键合焊盘102可以设置在接触焊盘101的外围。可以理解的是，其他的金属材料、分布形式同样适用，在此本公开内容不对其进行具体限定。元件110可以通过金属互连或者引线等方式连接到接触焊盘101，图中未示出连接方式。
第二基板200由例如硅、高电阻硅(HRS)、玻璃、陶瓷或聚合物等材料制成。第二基板200可以仅仅是封盖基板，或者第二基板200也可以是集成了封盖和其他功能模块的功能性基板。功能模块示例性的可以是功率放大器、低噪放大器、开关等电路功能模块。例如，当第二基板200为硅基板时，通过硅深蚀刻法或使用氢氧化钾(KOH)和四甲基氢氧化铵(TMAH)的湿法蚀刻法在第二基板200中进一步形成贯通孔201，在第二基板200的上下表面上形成凸块202和/或重布线203等电连接结构以覆盖贯通孔201，电连接结构用于与信号线或电源线(图中未示出)电性连接。
进一步的，还可以在第二基板200的下表面上形成接触焊盘101、键合焊盘102和密封环等其他结构(图中未示出)。接触焊盘101、键合焊盘102和密封环等也可以采用金制成，键合焊盘102和接触焊盘101示例性的可以呈现点阵状分布，可以理解的是其他分布形式同样适用，在此本公开内容不对其进行具体限定。
进一步的，接触焊盘101、键合焊盘102和密封环的材料可以采用其他的导电材料，它们之间的材料可以相同或者不同，例如键合焊盘102和密封环的材料可以是金或锡等。
在第二基板200的上表面形成钝化层204，钝化层204覆盖在第二基板200的上表面且可以覆盖电连接结构的外圈边缘。钝化层204可以是例如聚酰亚胺或称为PI胶层，其同时起到防静电和散热的功效。在钝化层204的上表面以及电连接结构上形有凸块下金属层205。凸块下金属层205例如可以是锡(Sn)，铟(In)、钛(Ti)、铬(Cr)、金、镍、铝(Al)、钛钨合金(TiW)等方便在电镀工艺中作为电镀电极的金属中的任一种。优选的，凸块下金属层205可以采用钛钨合金，其具有高延展性和强黏附性，过渡缓冲性能好。凸块下金属层205可以通过等离子体溅射的方式形成。
将第一基板100和第二基板200进行封装键合，从而将第一基板100和第二基板200连接在一起形成封装件。可以理解的是，上述形成封装件工艺步骤的顺序在本公开内容中不做具体的限定，例如可以在第二基板200的下表面上形成接触焊盘101、键合焊盘102和密封环后，先将第一基板100和第二基板200进行键合连接，然后再在第二基板200上进行通孔201制作，以及在第二基板200的上表面上形成重布线203和凸块下金属层205等等，本公开内容对此不做具体限定。
本公开内容中在形成封装件后，在封装件的凸块下金属层上构建一强耐腐蚀性致密性强的复合电镀掩膜层，该复合电镀掩膜层替代现有技术中厚度和曝光尺寸精度上能满足芯片级封装的光刻胶来承受金属电镀浴。可以理解的是，在应用中该复合电镀掩膜层不拘泥于形成在凸块下金属层上，只要在一载体上形成可以用作电镀电极的导电层，该复合电镀掩膜层皆可形成在其上。
如图6-8所示，本公开内容中的上述复合电镀掩膜层为一图案化干膜层300和一图案化光刻胶层400的组合。干膜是一种感光高分子材料，且可以具有较厚的厚度。干膜用作感光材料层时也能一定程度上达到阻挡电镀和蚀刻的功能。然而根据普通干膜的技术要求规定，能分辨的最小平均线条宽度的一级指标为≤100μm，能分辨的最小平均线条宽度的二级指标为≤150μm，可见干膜主要用在尺寸精度要求较低的场景下，无法满足在芯片级封装中的尺寸精度要求。
本公开内容成功提出了一种新的复合电镀掩膜层的工艺流程。通过将干膜与光刻胶的协同使用，利用了干膜容易形成厚度较厚的薄膜的特点，克服了干膜的线条分辨率不高的不足之处、由于在厚度和曝光尺寸精度上能满足芯片级封装光刻胶的成本约为干膜的2倍以上，将通常应用在PCB板中的干膜成功应用到芯片封装中，降低芯片生产成本的同时又能满足芯片级的高精度要求，提高了生产的自主能动性。
具体而言，如图6所示，在凸块下金属层205上先形成一干膜层300，干膜层300的厚度近似等于所希望的金属镀层的厚度，例如可以为0.5-10密耳的厚度，然后通过具有设定图案的掩膜版将干膜层300选择性的进行光化辐射、显影，从而去除部分干膜层300，以形成第一刻蚀部301，第一刻蚀部301露出电连接结构。第一刻蚀部301的关键尺寸(CritialDimention)是基于所选择的干膜材料属性中的线条分辨指标设定而成，因此第一刻蚀部301的关键尺寸不满足芯片级的精度要求。
然后如图7所示，在图案化后的干膜层300上涂敷一液体光刻胶，液体光刻胶示例性的可以是基于环氧丙烯酸酯的光敏聚合物材料且材料的线条分辨率满足芯片封装精度，涂敷完液体光刻胶后对其进行静置和抖动，从而使得该液体光刻胶流入且填充满第一刻蚀部301。根据采用的液体光刻胶的材料特性选择合适的温度进行低温烘烤，以将其有机物溶剂挥发，从而使得液体光刻胶固化得到光刻胶层400。可以理解的是，干膜层300的图案化，可以直接通过光刻干膜层300形成或者在干膜层300上形成一光刻胶后光刻形成。
然后如图8所示，通过光刻工艺去除第一刻蚀部301中的部分光刻胶层400，仅在第一刻蚀部301的侧壁上留下光刻胶层400，进而对第一刻蚀部301进行塑形，得到符合后续形成的导电柱关键尺寸的第二刻蚀部401，也即第二刻蚀部401的关键尺寸满足芯片级的精度要求。形成第二刻蚀部401后，如图9所示，将封装件放入电镀槽中，在第二刻蚀部401中依次电镀所需要的第一层金属层501、第二层金属层502和第三层金属层503。
进一步地，第一层金属层501、第二层金属层502和第三层金属层503可以通过例如无电电镀来制备以提供更均匀的覆盖范围。本领域技术人员可以理解的是，第一层金属层501、第二层金属层502和第三层金属层503也可以采用其他的电镀方法来进行制备，在此本公开内容不对其进行具体限定。第一层金属层501优选导电性能优异的金属，例如铜，构成导电柱以更好的进行电信号传递。第二层金属层502选择能在第一层金属层501和第三层金属层503之间起到间隔保护作用的金属，例如镍。第三层金属层503可以选取熔点较低的金属材料，例如锡、铅(Pb)或铝等，以在后续制作焊接凸块。
电镀完成后，如图10所示，可采用3％-5％的NaOH溶液在50-60℃的条件下，用机械喷淋或浸泡方式剥离干膜层300，同时去除了干膜层300表面上的光刻胶层400。
然后如图11所示，用湿法工艺去除电镀金属结构侧壁上的光刻胶层400，例如通过n-甲基吡咯烷酮(NMP)溶液或光刻胶的边胶清洗剂(EBR)等极性非质子溶剂浸泡去除光刻胶。本领域技术人员可以理解的是，也可以用干法工艺配合湿法工艺，来去除电镀金属结构侧壁上的光刻胶。例如使用包含氧基或氧离子的等离子气体在80-300摄氏度下干法灰化工艺(asher)结合n-甲基吡咯烷酮溶液或光刻胶的边胶清洗剂等极性非质子溶剂浸泡去除电镀金属结构侧壁上的光刻胶层400。
然后如图12所示，对去胶后的封装件进行回流工艺，回流后形成导电柱和焊接凸块504。
本领域技术人员进一步可以理解的是，可以在形成一复合电镀掩膜层之前采用等离子体轰击凸块下金属层205的表面，在去除金属表面的自然氧化层的同时，可以使得凸块下金属层205的表面粗糙化，进而增加复合电镀掩膜层与凸块下金属层205的粘附性。
本领域技术人员进一步可以理解的是，在将干膜层300图案化形成第一刻蚀部301后，在涂敷液体光刻胶之前，可以增加一种或多种其他涂层，其他涂层的材料优选是与涂敷的液体光刻胶中的溶剂成分相同或相近的稀释剂。通过其他涂层的使用，进一步调解液体光刻胶的粘稠度，从而通过涂敷其他涂层，可以进一步改善第二刻蚀部401的尺寸、填孔性和剥离性等等。
本领域技术人员进一步可以理解的是，在第二刻蚀部401中电镀第一层金属层501之前，可以在第二刻蚀部401的侧壁上形成非金属的保护层，非金属的保护层例如可为氮化硅或氧化硅等。通过非金属的保护层可以在湿法工艺去除电镀金属结构侧壁的光刻胶层400时避免对上述的金属层造成损伤。
在本实施方案中，通过制备工艺的改进，尤其是在电镀金属前的掩膜制作工艺中引入了干膜材料，利用由图案化干膜层和图案化光刻胶层协同构成的复合电镀掩膜层成功替代了现有技术中的光刻胶电镀掩膜层。该制备工艺既能实现在厚度上，由于干膜材料的使用从而使得本公开内容的复合电镀掩膜层能满足电镀浴对复合电镀掩膜层需要较厚的坚固材料的要求。该制备工艺还由于图形边界上光刻胶膜的使用，从而能够满足芯片制造中很小线宽的高精度要求。因此极大降低了成本。
第二实施方案
本公开内容的第二实施方案与第一实施方案的区别主要在于：复合电镀掩膜层是利用其他强耐腐蚀性且致密性强的材料层替代第一实施方案中的干膜层，以便其他强耐腐蚀性且致密性强的材料层与高精度光刻胶层协同构成复合电镀掩膜层。本实施方案中其他强耐腐蚀性且致密性强的材料层，示例性的为硅溶胶制作的氧化硅薄膜。
具体而言，在凸块下金属层上形成涂敷一硅溶胶溶液，然后通过烘烤工艺形成氧化硅层，氧化硅层的厚度近似等于所希望的金属镀层的厚度，对氧化硅层进行刻蚀以形成第一刻蚀部。形成第一刻蚀部的方法可以是通过激光打孔的方式在氧化硅层上形成，或者通过光刻结合干法或湿法刻蚀在氧化硅层上形成。
然后在图案化后的氧化硅层上涂敷一液体光刻胶，该液体光刻胶示例性的可以是基于环氧丙烯酸酯的光敏聚合物材料且材料的线条分辨率满足芯片封装精度，涂敷完液体光刻胶后对其进行静置和抖动，从而使得光刻胶流入且填充满第一刻蚀部。
根据液体光刻胶的材料特性选择合适的温度进行低温烘烤，以将其有机物溶剂挥发，从而使得液体光刻胶固化，形成光刻胶层。然后通过光刻工艺去除部分的光刻胶层，仅在第一刻蚀部的侧壁上留下光刻胶层，进而对第一刻蚀部进行塑形得到符合导电柱关键尺寸的第二刻蚀部。
将封装件放入电镀槽中，在第二刻蚀部中依次电镀如前的第一层金属层、第二层金属层和第三层金属层。
电镀完成后可进一步在第二刻蚀部上形成保护层以保护第二刻蚀部中的第三金属层，然后采用含氟的溶液，如氢氟酸(HF)或缓冲氢氟酸(BOE)等溶液去除氧化硅层。
然后用湿法工艺去除电镀金属结构侧壁的光刻胶层，例如用n-甲基吡咯烷酮溶液或光刻胶边胶清洗剂等极性非质子溶剂浸泡去除电镀金属结构侧壁的光刻胶层。本领域技术人员可以理解的是，也可以用干法工艺配合湿法工艺去除导电柱侧壁的光刻胶。例如使用包含氧基或氧离子的等离子气体在80-300摄氏度下干法灰化工艺结合n-甲基吡咯烷酮溶液或光刻胶边胶清洗剂等极性非质子溶剂浸泡去除光刻胶。
本领域技术人员进一步可以理解的是，保护层可以是与第一刻蚀部侧壁上形成的光刻胶相同的材料。从而使得在用湿法工艺去除电镀金属结构侧壁的光刻胶层的同时，一并去除保护层。
然后对封装件进行回流工艺，回流后形成导电柱和焊接凸块。
本领域技术人员进一步可以理解的是，可以在形成复合电镀掩膜层之前采用等离子体轰击凸块下金属层的表面，在去除凸块下金属层表面的自然氧化层的同时，可以使得凸块下金属层的表面粗糙化，以增加复合电镀掩膜层与凸块下金属层的粘附性。
本领域技术人员进一步可以理解的是，在第二刻蚀部中电镀第一层金属层之前，可以通过在第二刻蚀部的侧壁上形成非金属的保护层，例如氮化硅或氧化硅等，以在采用湿法工艺去除电镀金属结构侧壁的光刻胶层时避免对金属层造成损伤。
本公开内容中涉及的工艺流程可以用于任何芯片级制造中需要复合电镀掩膜层的工艺中、采用了上述复合电镀掩膜层的封装件、包含该封装件的各种半导体装置以及包含该封装件的各种微机电系统装置中。
以上结合具体的实施方案对本公开内容进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本公开内容的保护范围的限制。本领域技术人员可以根据本公开内容的精神和原理对本公开内容做出各种变型和修改，这些变型和修改也在本公开内容的范围内。

Claims (15)

1.一种掩膜制造工艺，其特征在于，包括：
提供一载体，在所述载体上形成能用做电镀工序中的电镀电极层；
在所述电镀电极层上形成至少由第一材料层和第二材料层构成的复合电镀掩膜层；其中，所述第一材料层具有第一刻蚀部，所述第一刻蚀部具有第一关键尺寸(criticaldimention)；所述第二材料层至少覆盖所述第一刻蚀部的侧壁，以将所述第一刻蚀部塑形成具有第二关键尺寸的第二刻蚀部；
其中，所述第一材料层能分辨的最小线条宽度大于所述第二材料层能分辨的最小线条宽度。
2.如权利要求1所述的掩膜制造工艺，其特征在于：所述电镀电极层是凸块下金属层。
3.如权利要求1或2所述的掩膜制造工艺，其特征在于：所述第一材料层是致密材料以便承受电镀工序中的镀液腐蚀。
4.如权利要求3所述的掩膜制造工艺，其特征在于：所述第一材料层是干膜或者氧化硅层。
5.如权利要求4所述的掩膜制造工艺，其特征在于：所述第二材料层是通过涂覆满足芯片级精度要求的光刻胶固化形成的。
6.如权利要求5所述的掩膜制造工艺，其特征在于：在所述第一材料层和所述光刻胶之间形成与所述光刻胶中的溶剂成分相同或相近似的一层或多层涂层，进一步调节所述光刻胶的粘稠度。
7.如权利要求2、4-6中任一项所述的掩膜制造工艺，其特征在于：在所述第二蚀刻部的侧壁内侧形成一非金属保护层。
8.如权利要求7所述的掩膜制造工艺，其特征在于：对所述电镀电极层的表面进行粗糙化处理。
9.一种封装工艺，其特征在于，包括：
采用了权利要求4-8中任一项所述的掩膜制造工艺。
10.如权利要求9所述的封装工艺，其特征在于：在所述第二刻蚀部内电镀形成金属层。
11.如权利要求10所述的封装工艺，其特征在于：进一步去除所述第一材料层和所述第二材料层。
12.如权利要求11所述的封装工艺，其特征在于，
当所述第二材料层为氧化硅层时，在去除所述第一材料层之前，在所述金属层上形成一保护层。
13.如权利要求12所述的封装工艺，其特征在于：所述保护层的材料与所述第二材料层的材料相同。
14.一种封装器件，其特征在于：所述封装器件采用权利要求9-13中任一项的封装工艺制备而成。
15.一种电子装置，其特征在于：所述电子装置采用如权利要求1-8中任一项制造工艺制备而成。
CN202211206955.3A 2022-09-30 2022-09-30 一种制造工艺及其应用 Pending CN115627508A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211206955.3A CN115627508A (zh) 2022-09-30 2022-09-30 一种制造工艺及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211206955.3A CN115627508A (zh) 2022-09-30 2022-09-30 一种制造工艺及其应用

Publications (1)

Publication Number Publication Date
CN115627508A true CN115627508A (zh) 2023-01-20

Family

ID=84905043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211206955.3A Pending CN115627508A (zh) 2022-09-30 2022-09-30 一种制造工艺及其应用

Country Status (1)

Country Link
CN (1) CN115627508A (zh)

Similar Documents

Publication Publication Date Title
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US6642136B1 (en) Method of making a low fabrication cost, high performance, high reliability chip scale package
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US6878633B2 (en) Flip-chip structure and method for high quality inductors and transformers
US6492198B2 (en) Method for fabricating a semiconductor device
US20080064142A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity
US7906425B2 (en) Fluxless bumping process
KR101631710B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 제조 방법 및 반도체 장치
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US20140264850A1 (en) Semiconductor Device and Method of Forming a Dual UBM Structure for Lead Free Bump Connections
US6756184B2 (en) Method of making tall flip chip bumps
KR20090064300A (ko) 반도체 소자와 예비 인가된 보호층을 갖는 캡슐화된 다이에대한 상호접속 구조체 형성 방법
US9502344B2 (en) Wafer level packaging of electronic device
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
US6539624B1 (en) Method for forming wafer level package
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
CN115627508A (zh) 一种制造工艺及其应用
TWM589366U (zh) 具有增強互連的晶片封裝組件
US11127705B2 (en) Semiconductor structure and manufacturing method thereof
KR100597995B1 (ko) 반도체 패키지용 범프 및 제조 방법, 이를 이용한 반도체패키지
KR20010009565A (ko) 반도체 집적회로 소자 및 그의 제조 방법
JP2011034988A (ja) 半導体装置
JP2007317860A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination