JP2012169461A

JP2012169461A - 半導体装置

Info

Publication number: JP2012169461A
Application number: JP2011029392A
Authority: JP
Inventors: Jun Ogawara; 淳大河原
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2011-02-15
Filing date: 2011-02-15
Publication date: 2012-09-06
Anticipated expiration: 2031-02-15
Also published as: JP5673181B2

Abstract

【課題】プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置を提供する。
【解決手段】一方の面に埋め込み酸化層と半導体層がこの順で積層される半導体基板１０を加工して作製され、前記一方の面側で他の基板に接合される半導体装置であって、前記埋め込み酸化層及び前記半導体層を加工して形成される半導体素子２０と、前記埋め込み酸化層及び前記半導体層を加工して形成され、前記半導体素子に接続される配線部と、前記配線部の端部に連続する前記半導体層によって構成され、当該半導体層の下側の埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成されるパッド部４０と、前記パッド部と前記他の基板を接合する接合部とを含む。
【選択図】図１

Description

本発明は、半導体装置に関する。

従来より、実装した状態で半導体装置に生じる応力を緩和するための構造を有する半導体装置がある。例えば、シリコン基板の下面の周辺部に複数の柱状の突起電極を設け、シリコン基板の上面の平面視で各辺の突起電極の内側に位置する部分にシリコン基板の各辺に沿って１本ずつ溝を形成し、シリコン基板の下面の四隅に設けられた突起電極を直交する２本の溝の外側に設けた半導体装置がある。この半導体装置によれば、各溝の外側におけるシリコン基板の周辺部を変形しやすくでき、特に、シリコン基板の四隅をより一層変形しやすくできる（例えば、特許文献１参照）。

特開２００１−１６８１３９号公報

ところで、従来の半導体装置は、応力を緩和するための構造を形成するために、半導体装置を作製するためのプロセスとは別に、溝等を形成するためのプロセスを追加する必要があるため、プロセス数の増加により半導体装置の製造コストが上昇するという問題がある。

そこで、本発明は、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置を提供することを目的とする。

本発明の一局面の半導体装置は、一方の面に埋め込み酸化層と半導体層がこの順で積層される半導体基板を加工して作製され、前記一方の面側で他の基板に接合される半導体装置であって、前記埋め込み酸化層及び前記半導体層を加工して形成される半導体素子と、前記埋め込み酸化層及び前記半導体層を加工して形成され、前記半導体素子に接続される配線部と、前記配線部の端部に連続する前記半導体層によって構成され、当該半導体層の下側の埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成されるパッド部と、前記パッド部と前記他の基板を接合する接合部とを含む。

本発明によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置を提供できるという特有の効果が得られる。

実施の形態１の半導体装置１００を示す平面図である。実施の形態１の半導体装置１００の配線部３０の端部と可動パッド４０とを拡大して示す平面図である。実施の形態１の半導体装置１００の配線部３０及び可動パッド４０を示す図であり、（Ａ）は図２におけるＸ−Ｘ矢視断面図、（Ｂ）は（Ａ）に対応する平面図、（Ｃ）は図２におけるＹ−Ｙ矢視断面図である。実施の形態１の半導体装置１００をＰＣＢ基板７０に実装する工程を示す側面図である。実施の形態１の半導体装置１００の接続パッド６０とＰＣＢ基板７０の接続パッド８０とを接続した状態を示す部分拡大図であり、（Ａ）は半田を用いて接続した状態を示し、（Ｂ）はバンプを用いて接続した状態を示す。（Ａ）、（Ｂ）は、実施の形態１の半導体装置１００の可動パッド４０Ａ、４０Ｂ、４０Ｃの変形例を示す平面図である。実施の形態２の半導体装置２００を示す平面図である。実施の形態２の半導体装置２００の図７におけるＺ−Ｚ矢視断面を示す図である。

以下、本発明の半導体装置を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１の半導体装置１００を示す平面図である。

半導体装置１００は、ＳＯＩ基板（ＳＯＩウェハ：Silicon On Insulator wafer）を加工することによって作製される半導体装置であり、シリコン基板１０、半導体素子２０、配線部３０、及び可動パッド４０を含む。

図１に示す半導体装置１００は、ＳＯＩ基板に多数作製したものを個片化した１つであり、平面視で矩形状のチップ状の半導体装置である。

半導体装置１００の中央部には平面視矩形状の半導体素子２０が配設され、半導体素子２０の周囲のシリコン基板２０の上には、半導体素子２０に接続され、卍型に配列される配線部３０と、配線部３０の端部に接続される可動パッド４０とが形成されている。

シリコン基板１０は、ＳＯＩ基板に含まれるシリコン基板である。図１には図示しないが、シリコン基板１０の上には、酸化シリコン層及びシリコン層がこの順で積層されている。

シリコン層は、導電性を持たせるために、例えば、アンチモン又はボロン等の不純物が注入されている。また、酸化シリコン層は、シリコン基板１０とシリコン層との間に埋め込まれているため、以下では埋め込み酸化層と称す。

半導体素子２０は、ＳＯＩ基板に含まれるシリコン基板１０、埋め込み酸化層、及びシリコン層を加工することによって作製される半導体素子であり、例えば、ＬＳＩ（Large Scale Integration circuit：大規模集積回路）又はメモリ等で構成される。半導体素子２０は、ＭＥＭＳ（Micro Electro Mechanical Systems）素子のように可動部を有するものではなく、非可動型の半導体素子である。

半導体素子２０の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、図１には半導体素子２０を矩形状のボックスで表す。

配線部３０は、半導体素子２０と半導体装置１００の外部回路とを電気的に接続するための配線として機能する。図１では、説明の便宜上、配線部３０を黒く塗り潰して示す。半導体素子２０の動作に必要な電力や信号等は、配線部３０を通じて半導体素子２０と半導体装置１００の外部回路との間で伝送される。

配線部３０は、半導体素子２０の周辺のシリコン基板１０の上の埋め込み酸化層及びシリコン層をパターニングすることによって作製される。配線部３０は、平面視で半導体素子２０の四辺から３本ずつシリコン基板１０の四隅に向かって卍型に延伸している。

可動パッド４０は、１２本の配線部３０の端部にそれぞれ設けられているパッド部の一例である。可動パッド４０は、３本ずつ、シリコン基板１０の四隅の近傍に配設されている。可動パッド４０は、配線部３０のシリコン層に連続するシリコン層によって構成されており、シリコン基板１０との間の埋め込み酸化層が除去されることにより、シリコン基板１０との間に空隙が形成される。可動パッド４０は、端部側がＳＯＩ基板の厚さ方向に撓めるように動作可能に構成されている。

次に、図２及び図３を用いて、配線部３０と可動パッド４０の構造について説明する。

図２は、実施の形態１の半導体装置１００の配線部３０の端部と可動パッド４０とを拡大して示す平面図である。

図３は、実施の形態１の半導体装置１００の配線部３０及び可動パッド４０を示す図であり、（Ａ）は図２におけるＸ−Ｘ矢視断面図、（Ｂ）は（Ａ）に対応する平面図、（Ｃ）は図２におけるＹ−Ｙ矢視断面図である。

図２に示すシリコン基板１０の一部、半導体素子２０の一部、配線部３０の端部、及び可動パッド４０は、図１に示す破線の丸αで囲む部分に相当する。

説明の便宜上、ここでは、３本の配線部３０を配線部３０Ａ、３０Ｂ、３０Ｃと称し、互いに区別する。なお、配線部３０Ａ、３０Ｂ、３０Ｃを区別しない場合には、単に配線部３０と称す。また、図２では、図１と同様に、説明の便宜上、配線部３０を黒く塗り潰して示す。

同様に、３本の可動パッド４０を可動パッド４０Ａ、４０Ｂ、４０Ｃと称し、互いに区別する。なお、可動パッド４０Ａ、４０Ｂ、４０Ｃを区別しない場合には、単に可動パッド４０と称す。

なお、図１に示す半導体装置１００は、平面視で図１に示すシリコン基板１０の中央を対称点とする点対称な構成であるため、四隅に延伸する配線部３０及び可動パッド４０は、それぞれ、すべて図２に示す構成と同一である。

配線部３０Ａは、平面視でシリコン基板１０の上面の最も外側に配設されており、配線部３０Ｃは、平面視でシリコン基板１０の上面の最も内側に配設されている。配線部３０Ａ、３０Ｂ、３０Ｃは、幅方向に等間隔で配列されており、互いに同じ幅を有する。

同様に、可動パッド４０Ａは、平面視でシリコン基板１０の上面の最も外側に配設されており、可動パッド４０Ｃは、平面視でシリコン基板１０の上面の最も内側に配設されている。可動パッド４０Ａ、４０Ｂ、４０Ｃは、幅方向に等間隔で配列されており、互いに同じ幅を有する。

配線部３０Ａと可動パッド４０Ａとの境界を境界部５０Ａとして示す。同様に、配線部３０Ｂと可動パッド４０Ｂとの境界を境界部５０Ｂとして示し、配線部３０Ｃと可動パッド４０Ｃとの境界を境界部５０Ｃとして示す。

ここで、シリコン基板１０の角の頂点を原点Ｏとする。境界部５０Ａ、５０Ｂ、５０Ｃは、それぞれ、原点Ｏを中心とする同心円（Ａ、Ｂ、Ｃ）上に位置している。

また、図２に示すように、可動パッド４０Ａ、４０Ｂ、４０Ｃは、可動パッド４０Ａが最も長く、可動パッド４０Ｃが最も短く形成されており、可動パッド４０Ａ、４０Ｂ、４０Ｃの端は、一直線上に並んでいる。

可動パッド４０Ａ、４０Ｂ、４０Ｃの端部には、それぞれ、接続パッド６０Ａ、６０Ｂ、６０Ｃが設けられている。接続パッド６０Ａ、６０Ｂ、６０Ｃは、例えば、アルミニウムによって構成されるパッドであり、半導体装置１００をＰＣＢ（Printed Circuit Board：プリント回路基板）又は他のチップ（典型的には、ＬＳＩ等の半導体チップ）に接続するために用いられる。

なお、接続パッド６０Ａ、６０Ｂ、６０Ｃを特に区別しないときは、単に接続パッド６０と称す。

また、図１では、接続パッド６０を省略したが、接続パッド６０は、図１に示す四隅の近傍に位置するすべての可動パッド４０の端部の上に設けられている。このため、図１に示す半導体装置１００には、１２個の接続パッド６０が設けられていることになる。

図３（Ａ）は、図２におけるＸ−Ｘ矢視断面を示す図である。図２におけるＸ−Ｘ矢視断面は、シリコン基板１０、配線部３０Ｂ、可動パッド４０Ｂ、及び境界部５０Ｂの断面である。

図３（Ａ）に示すように、シリコン基板１０の上には、配線部３０Ｂと可動パッド４０Ｂが形成されている。可動パッド４０Ｂは、配線部３０Ｂに接続されており、空隙を介してシリコン基板１０の上方に配設されている。

配線部３０Ｂは、ＳＯＩ基板に含まれる埋め込み酸化層３１Ｂとシリコン層３２Ｂとで構成されている。埋め込み酸化層３１Ｂとシリコン層３２Ｂは、シリコン基板１０の上に形成されており、シリコン基板１０、埋め込み酸化層３１Ｂ、及びシリコン層３２Ｂは、ＳＯＩ基板の積層構造の一部である。なお、図３（Ａ）では、説明の便宜上、配線部３０Ｂに含まれる埋め込み酸化層３１Ｂにハッチングを付してある。

可動パッド４０Ｂは、上述のように、ＳＯＩ基板の最上層のシリコン層によって構成されている。すなわち、可動パッド４０は、埋め込み酸化層３１Ｂと同一のシリコン層で構成されており、このシリコン層は、ＳＯＩ基板に含まれるシリコン層である。

このような可動パッド４０Ｂは、ＳＯＩ基板の厚さ方向（すなわち、半導体装置１００及びシリコン基板１０の厚さ方向）に撓むように可動であり、所定のバネ定数を有する。

ここで、可動パッド４０Ａ、４０Ｃは、可動パッド４０Ｂと同様の構成を有する。また、上述のように、可動パッド４０Ａ、４０Ｂ、４０Ｃは、可動パッド４０Ａが最も長く、可動パッド４０Ｃが最も短い。また、可動パッド４０Ａ、４０Ｂ、４０Ｃは、すべて同一の幅を有する。

このため、可動パッド４０Ａ、４０Ｂ、４０Ｃは、シリコン基板１０の上面における外側に位置する可動パッド４０Ａが最もバネ定数が小さく、シリコン基板１０の上面における内側に位置する可動パッド４０Ｂが最もバネ定数が大きい。

次に、配線部３０と可動パッド４０の製造工程について簡単に説明する。

配線部３０と可動パッド４０は、製造段階において、まず、ドライエッチングにより、ＳＯＩ基板のシリコン層と埋め込み酸化層が選択的に除去されることにより、平面視で図１に示すようにパターニングされる。

このドライエッチングが終了した段階では、配線部３０と可動パッド４０は、平面視では図１に示す状態と同一であるが、可動パッド４０の下には埋め込み酸化層が残っている。

この１回目のエッチングは、半導体素子２０を作製する際に、ＳＯＩ基板の埋め込み酸化層とシリコン層をドライエッチングする工程であり、半導体素子２０を作製するエッチング工程を利用することによって、配線部３０と可動パッド４０を形成する。

次に、可動パッド４０の下にある埋め込み酸化層をウェットエッチングによって選択的に除去する。これにより、図３（Ａ）に示すように、配線部３０Ｂと可動パッド４０Ｂについては、配線部３０Ｂに含まれる埋め込み酸化層３１Ｂだけが残り、配線部３０Ｂの埋め込み酸化層３１Ｂに連続する可動パッド４０Ｂを形成することができる。

このウェットエッチングは、例えば、配線部３０Ｂをマスクで覆った状態で行うことにより、可動パッド４０Ｂになるシリコン層の下に存在する埋め込み酸化層を選択的に除去する。

なお、このウェットエッチング工程は、可動パッド４０Ａ、４０Ｃについても同様に行われる。すなわち、すべての可動パッド４０について同様にウェットエッチングが行われ、可動パッド４０の下にある埋め込み酸化層が除去される。

このウェットエッチングは、半導体素子２０を作製する際に、シリコン層の下の埋め込み酸化層を選択的にエッチングする工程である。なお、ウェットエッチングの工程で用いるマスクは、ウェットエッチングの終了後に除去される。

また、接続パッド６０は、ドライエッチング工程の前に金属（例えばアルミニウム）スパッタにより成膜し、接続パッド６０を形成する部位をフォトリソグラフィによってパターニングすることによって作製される。成膜方法はスパッタに限らずその他のＰＶＤ法やＣＶＤ法等でもよく、メッキ処理によって作製してもよい。

上述のように、このような１回目のドライエッチングと２回目のウェットエッチングは、図１に示す１２本のすべての配線部３０及び可動パッド４０について同様に行われる。

すなわち、１回目のドライエッチングが終了した段階では、配線部３０と可動パッド４０については、シリコン基板１０の上に１２本の配線部３０が形成されるとともに、埋め込み酸化層の上に可動パッド４０及び接続パッド６０が形成された状態になっている。この段階では、可動パッド４０はＳＯＩ基板の厚さ方向に撓むことはできない。

そして、２回目のウェットエッチングによって可動パッド４０の下の埋め込み酸化層が選択的に除去し、アルミニウム保護膜も除去することで、１２本のすべての配線部３０及び可動パッド４０の断面は、図３（Ａ）に示す状態になる。

また、このとき、可動パッド４０Ａ、４０Ｂ、４０Ｃの図２におけるＹ−Ｙ矢視断面は、図３（Ｃ）に示す通り、可動パッド４０Ａ、４０Ｂ、４０Ｃが空隙を介して、シリコン基板１０の上に配設された状態になる。

以上のようにして作製した半導体装置１００は、図４に示すように、天地が反転されてＰＣＢ基板７０の上に実装される。

図４は、実施の形態１の半導体装置１００をＰＣＢ基板７０に実装する工程を示す側面図である。

ＰＣＢ基板７０には、接続パッド８０が形成されている。図４には２つの接続パッド８０を示すが、実際には、接続パッド８０は、半導体装置１００の１２個の接続パッド６０に対応して１２個配設されている。

図５は、実施の形態１の半導体装置１００の接続パッド６０とＰＣＢ基板７０の接続パッド８０とを接続した状態を示す部分拡大図であり、（Ａ）は半田を用いて接続した状態を示し、（Ｂ）はバンプを用いて接続した状態を示す。

図５（Ａ）に示すように、半田９１を用いて半導体装置１００の接続パッド６０とＰＣＢ基板７０の接続パッド８０とを接続すれば、半導体装置１００をＰＣＢ基板７０に固定（実装）することができる。

また、図５（Ｂ）に示すように、バンプ９２を用いて半導体装置１００の接続パッド６０とＰＣＢ基板７０の接続パッド８０とを接続すれば、半導体装置１００をＰＣＢ基板７０に固定（実装）することができる。

図５（Ｂ）に示すようにバンプ９２を用いる場合は、ＰＣＢ基板７０の代わりに他のチップ（典型的にはＬＳＩチップ等）を用いて、半導体装置１００とチップをフリップチップ接合してもよい。

なお、半田９１又はバンプ９２を用いて半導体装置１００の接続パッド６０とＰＣＢ基板７０の接続パッド８０とを固定（実装）する場合に、半導体装置１００とＰＣＢ基板７０との間に、アンダーフィルを施してもよい。

以上のように、実施の形態１の半導体装置１００は、図１及び図２に示すように、シリコン基板１０の四隅の近傍に形成される可動パッド４０を介してＰＣＢ基板７０に固定（実装）されている。

また、可動パッド４０は、シリコン基板１０の上面における外側に位置する可動パッド４０Ａが最もバネ定数が小さく、シリコン基板１０の上面における内側に位置する可動パッド４０Ｂが最もバネ定数が大きい。

このため、実施の形態１の半導体装置１００によれば、例えば、車両に搭載して環境温度（例えば、車室内の温度等）が変化した場合や、半導体素子２０の動作に伴う発熱で環境温度が変動した場合でも、ＰＣＢ基板７０と半導体装置１００との熱膨張率の差によってＰＣＢ基板７０と半導体装置１００との間に生じる応力を可動パッド４０が吸収するため、半導体装置１００にかかる応力を緩和することができる。

また、このように半導体装置１００にかかる応力は、平面視で半導体装置１００の中央寄りよりも外側に集中するため、外側に行くほど強い応力を受けることになる。また、平面視における半導体装置１００の外側において、概して、四隅に応力が集中する傾向がある。

実施の形態１の半導体装置１００は、上述のように、可動パッド４０Ｃ、４０Ｂ、４０Ａが四隅の近傍に設けられており、平面視で内側に位置する可動パッド４０Ｃから外側に位置する可動パッド４０Ａに向けて、可動パッド４０Ｃ、４０Ｂ、４０Ａの順でバネ定数が小さくなるように構成されている。

このため、半導体装置１００にかかる応力を効果的に緩和することができる。

ここで、半導体装置１００が可動パッド４０を備えずに接続パッド６０が配線部３０に配設されていると、ＰＣＢ基板７０との熱膨張率の違いによって生じる応力を半導体装置１００が直接受けることになるため、半導体装置１００や接続パッド６０、８０にクラックが生じる場合がある。

これに対して、実施の形態１の半導体装置１００は、可動パッド４０を備えるため、このようなクラックの発生を大幅に抑制することができる。

また、実施の形態１の半導体装置１００の可動パッド４０は、半導体素子２０を作製するためのドライエッチング工程とウェットエッチングとを用いて作製することができる。このため、実施の形態１によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置１００を提供することができる。

なお、以上では、配線部３０が半導体素子２０から卍型のパターンでシリコン基板１０の四隅に向かって延伸する形態に付いて説明した。このように卍型にとり回される配線部３０は、一例に過ぎず、配線部３０の取り回しは他のパターンであってもよい。

また、以上では、可動パッド４０Ａ、４０Ｂ、４０Ｃが異なるバネ定数を有するようにするために、可動パッド４０Ａ、４０Ｂ、４０Ｃの幅を同一にしつつ、長さが異なるようにした。

しかしながら、可動パッド４０Ａ、４０Ｂ、４０Ｃのバネ定数は、図６に示すような可動パッド４０Ａ、４０Ｂ、４０Ｃを用いることによって調節してもよい。

図６（Ａ）、（Ｂ）は、実施の形態１の半導体装置１００の可動パッド４０Ａ、４０Ｂ、４０Ｃの変形例を示す平面図である。

図６（Ａ）に示す配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃとは、境界部５０Ａ、５０Ｂ、５０Ｃが一直線上に並ぶように、配線部３０Ａ、３０Ｂ、３０Ｃの長さが調節されている。

また、可動パッド４０Ａ、４０Ｂ、４０Ｃについては、長さはすべて同一に設定されているが、幅は可動パッド４０Ａ、４０Ｂ、４０Ｃの順で太くなるように設定されている。

また、接続パッド６０Ａ、６０Ｂ、６０Ｃは、それぞれ、可動パッド４０Ａ、４０Ｂ、４０Ｃの端部に配設されており、接続パッド６０Ａ、６０Ｂ、６０Ｃと境界部５０Ａ、５０Ｂ、５０Ｃとの間の距離は、すべて同一である。

また、可動パッド４０Ａ、４０Ｂ、４０Ｃの幅に合わせて、配線部３０Ａ、３０Ｂ、３０Ｃは、折り曲げ部３３Ａ、３３Ｂ、３３Ｃよりも可動パッド４０Ａ、４０Ｂ、４０Ｃ側の部分の幅が、それぞれ、可動パッド４０Ａ、４０Ｂ、４０Ｃの幅と同一になるように構成されている。

なお、配線部３０Ａ、３０Ｂ、３０Ｃの折り曲げ部３３Ａ、３３Ｂ、３３Ｃよりも半導体素子２０側の部分の幅は、すべて同一の幅に設定されている。

従って、接続パッド６０Ａ、６０Ｂ、６０ＣをＰＣＢ基板７０の接続パッド８０と接続した状態では、図６（Ａ）に示すような可動パッド４０Ａ、４０Ｂ、４０Ｃは、幅が最も細い可動パッド４０Ａのバネ常数が最も小さく、幅が最も太い可動パッド４０Ｃのバネ常数が最も大きくなる。

このため、図６（Ａ）に示すように配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃを図２に示す配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃの代わりに用いても、半導体装置１００にかかる応力を効果的に緩和することができる。

なお、配線部３０Ａ、３０Ｂ、３０Ｃの折り曲げ部３３Ａ、３３Ｂ、３３Ｃよりも半導体素子２０側の部分の幅は、それぞれ、折り曲げ部３３Ａ、３３Ｂ、３３Ｃよりも可動パッド４０Ａ、４０Ｂ、４０Ｃ側の部分の太さと同一になるように構成されていてもよい。

次に、図６（Ｂ）に示す配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃについて説明する。

図６（Ｂ）に示す配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃとは、境界部５０Ａ、５０Ｂ、５０Ｃが一直線上に並ぶように、配線部３０Ａ、３０Ｂ、３０Ｃの長さが調節されている。

配線部３０Ａ、３０Ｂ、３０Ｃの幅は、半導体素子２０に接続される端部（図１参照）から境界部５０Ａ、５０Ｂ、５０Ｃまで、全区間において同一の幅に設定されている。

また、可動パッド４０Ａ、４０Ｂ、４０Ｃは、すべて同一の長さと太さを有する。

接続パッド６０Ａ、６０Ｂ、６０Ｃは、それぞれ、境界部５０Ａ、５０Ｂ、５０Ｃからの距離が異なるように配設されている。

接続パッド６０Ａと境界部５０Ａとの間の距離は最も長く、接続パッド６０Ｃと境界部５０Ｃとの間の距離は最も短く設定されている。すなわち、接続パッド６０Ａと境界部５０Ａとの間の距離、接続パッド６０Ｂと境界部５０Ｂとの間の距離、接続パッド６０Ｃと境界部５０Ｃとの間の距離の順で短くなるように設定されている。

図６（Ｂ）に示すような可動パッド４０Ａ、４０Ｂ、４０Ｃは、すべて同一の長さと太さを有し、接続パッド６０Ａ、６０Ｂ、６０Ｃと境界部５０Ａ、５０Ｂ、５０Ｃとの間の距離は、接続パッド６０Ａと境界部５０Ａとの間の距離、接続パッド６０Ｂと境界部５０Ｂとの間の距離、接続パッド６０Ｃと境界部５０Ｃとの間の距離の順で短くなるように設定されている。

すなわち、接続パッド６０Ａ、６０Ｂ、６０ＣをＰＣＢ基板７０の接続パッド８０と接続した状態では、可動パッド４０Ａのバネ常数が最も小さく、可動パッド４０Ｃのバネ常数が最も大きくなる。

このため、図６（Ｂ）に示すように配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃを図２に示す配線部３０Ａ、３０Ｂ、３０Ｃと可動パッド４０Ａ、４０Ｂ、４０Ｃの代わりに用いても、半導体装置１００にかかる応力を効果的に緩和することができる。

なお、実施の形態１では、可動パッド４０Ａ、４０Ｂ、４０Ｃを用いる場合について説明したが、平面視で中央寄りの部分については、可動パッド４０を設けずに配線部３０に接続パッド６０を形成して半導体装置１００をＰＣＢ基板７０に固定（実装）してもよい。例えば、最も内側の可動パッド４０Ｃを設けずに配線部３０Ｃに接続パッド６０Ｃを形成してもよい。

また、可動パッド４０Ａ、４０Ｂ、４０Ｃを配設する位置は、シリコン基板１０の四隅又は四隅の近傍に限らず、半導体装置１００の構成に応じて応力がかかりやすい他の場所に配設してもよい。

また、実施の形態１では、半導体装置１００を車両に搭載する形態について説明したが、実施の形態１の半導体装置１００は、車両以外の乗り物に搭載してもよく、乗り物以外の装置等に用いてもよい。

環境温度等の変化等により半導体装置１００とＰＣＢ基板７０との熱膨張率の違いによる応力が生じる環境であれば、実施の形態１の半導体装置１００を用いることにより、プロセス数を増大させることなく、温度の変化に起因する応力を緩和することができる。

＜実施の形態２＞
図７は、実施の形態２の半導体装置２００を示す平面図である。

実施の形態２の半導体装置２００は、実施の形態１の半導体素子２０の代わりに、ＭＥＭＳ素子２２０を含む点が実施の形態１の半導体装置１００と異なる。その他の構成は、実施の形態１の半導体装置１００と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。以下、相違点を中心に説明する。

ＭＥＭＳ素子２２０は、例えば、半導体装置２００が車両に搭載される場合は、ヨーレートセンサとして構成することができる。

ＭＥＭＳ素子２２０は、機械部３００と梁部３１０を含む。

機械部３００の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、図７には機械部３００を矩形状のボックスで表す。

梁部３１０は、１２本の配線部３０に対応して１２本形成されており、それぞれ、配線部３０に接続される可動部の一例である。

機械部３００は、可動電極と固定電極とを含み、梁部３１０によって保持されているため、可動電極が固定電極に対して変位することができる。

ＭＥＭＳ素子２２０は、梁部３１０、配線部３０、及び可動パッド４０を通じて、半導体装置２００の外部回路に接続されている。

車両の加速度は機械部３００の変位を生じさせ、機械部３００の可動電極が固定電極に対して変位することにより、可動電極と固定電極との間の静電容量が変化する。この静電容量の変化を表す信号は、梁部３１０、配線部３０、及び可動パッド４０を通じて、半導体装置２００の外部回路に伝送され、加速度の変化が検出される。

図８は、実施の形態２の半導体装置２００の図７におけるＺ−Ｚ矢視断面を示す図である。

ここでは、機械部３００の内部における埋め込み酸化層及びシリコン層の形状等については特に問わないため、Ｚ−Ｚ矢視断面における機械部３００の断面を図８に示すように５つの島状の断面として表す。

梁部３１０は、可動パッド４０と同様に、ＳＯＩ基板のシリコン層によって構成されており、ウェットエッチングにより下側の埋め込み酸化層は除去されている。

梁部３１０は、配線部３０のシリコン層と連続するシリコン層によって構成され、機械部３００を支持している。梁部３１０は、下側の埋め込み酸化層が除去されており、配線部３０に対して撓むことができるように構成されている。

このため、半導体装置２００に加速度がかかると、機械部３００の可動電極が固定電極に対して変位し、可動電極と固定電極との間の静電容量が変化する。この静電容量の変化は、ＭＥＭＳ素子２２０の出力として梁部３１０、配線部３０、及び可動パッド４０を通じて外部回路に伝送され、外部回路によって加速度が検出される。

梁部３１０は、可動パッド４０と同一のウェットエッチング工程で作製すればよい。また、梁部３１０及び可動パッド４０は、ＭＥＭＳ素子２２０を作製するためにＳＯＩ基板のシリコン層と埋め込み酸化層を加工するためのドライエッチング工程及びウェットエッチング工程を用いて作製すればよい。

実施の形態２の半導体装置２００は、実施の形態１の半導体装置１００と同様に、可動パッド４０を介してＰＣＢ基板７０（図４参照）に固定（実装）される。

可動パッド４０は、実施の形態１で説明したように、シリコン基板１０の四隅の近傍に配設されており、平面視でシリコン基板１０の内側よりも外側において、バネ定数が小さく設定される可動パッド４０Ａ、４０Ｂ、４０Ｃ（図２参照）を含む。

このため、実施の形態２の半導体装置２００は、実施の形態１の半導体装置１００と同様に、応力を緩和することができる。

以上、実施の形態２によれば、プロセス数を増大させることなく、応力を緩和できる構造を有する半導体装置２００を提供することができる。

なお、実施の形態２では、ＭＥＭＳ素子２２０を含む半導体装置２００を車両に搭載する形態について説明したが、実施の形態２の半導体装置２００は、車両以外の乗り物に搭載してもよく、乗り物以外の装置等に用いてもよい。

環境温度等の変化等により半導体装置１００とＰＣＢ基板７０との熱膨張率の違いによる応力が生じる環境で加速度を検出するのであれば、実施の形態２の半導体装置２００を用いることにより、プロセス数を増大させることなく、温度の変化に起因する応力を緩和させつつ、加速度を検出することができる。

以上、本発明の例示的な実施の形態の半導体装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１０シリコン基板
２０半導体素子
３０、３０Ａ、３０Ｂ、３０Ｃ配線部
４０、４０Ａ、４０Ｂ、４０Ｃ、３１０可動パッド
５０、５０Ａ、５０Ｂ、５０Ｃ境界部
６０、６０Ａ、６０Ｂ、６０Ｃ接続パッド
７０ＰＣＢ基板
８０接続パッド
９１半田
９２バンプ
１００、２００半導体装置
２２０ＭＥＭＳ素子
３００振動子
３１０梁部

Claims

一方の面に埋め込み酸化層と半導体層がこの順で積層される半導体基板を加工して作製され、前記一方の面側で他の基板に接合される半導体装置であって、
前記埋め込み酸化層及び前記半導体層を加工して形成される半導体素子と、
前記埋め込み酸化層及び前記半導体層を加工して形成され、前記半導体素子に接続される配線部と、
前記配線部の端部に連続する前記半導体層によって構成され、当該半導体層の下側の埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成されるパッド部と、
前記パッド部と前記他の基板を接合する接合部と
を含む、半導体装置。
前記パッド部は、平面視で前記半導体基板の四隅又は四隅の近傍部に配置される、請求項１記載の半導体装置。
前記パッド部は、前記四隅又は前記四隅の近傍部の各々に複数形成されており、前記複数のパッド部の各々と前記配線部との境界部は、前記四隅に含まれる前記半導体基板の角部を中心とする同心円上に位置する、請求項２に記載の半導体装置。
前記パッド部は前記四隅又は前記四隅の近傍部の各々に複数形成されるとともに、前記接合部は前記複数のパッド部の各々を前記他の基板と接合するように複数配設されており、
前記複数の接合部は、前記四隅又は前記四隅の近傍部の各々において、平面視で外側に位置する接合部の方が平面視で内側に位置する接合部よりも、前記複数のパッド部の各々と前記配線部との境界部からの長さが長く設定される、請求項２又は３に記載の半導体装置。
前記パッド部は前記四隅又は前記四隅の近傍部の各々に複数形成されるとともに、前記接合部は前記複数のパッド部の各々を前記他の基板と接合するように複数配設されており、
前記複数のパッド部の各々の幅は、平面視で外側に位置するパッド部の幅の方が平面視で内側に位置するパッド部の幅よりも狭くなるように設定されている、請求項２乃至４のいずれか一項記載の半導体装置。
前記半導体素子はＭＥＭＳ素子であり、前記ＭＥＭＳ素子は、前記配線部との間に、前記埋め込み酸化層が除去されて前記半導体基板との間に空隙が形成された半導体層によって構成される可動部を含む、請求項１乃至５のいずれか一項記載の半導体装置。